JP6128135B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6128135B2 JP6128135B2 JP2014560659A JP2014560659A JP6128135B2 JP 6128135 B2 JP6128135 B2 JP 6128135B2 JP 2014560659 A JP2014560659 A JP 2014560659A JP 2014560659 A JP2014560659 A JP 2014560659A JP 6128135 B2 JP6128135 B2 JP 6128135B2
- Authority
- JP
- Japan
- Prior art keywords
- gate bipolar
- insulated gate
- bipolar transistor
- conductor plate
- insulating substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 137
- 239000000758 substrate Substances 0.000 claims description 217
- 239000004020 conductor Substances 0.000 claims description 169
- 230000000903 blocking effect Effects 0.000 claims description 112
- 238000006243 chemical reaction Methods 0.000 claims description 26
- 230000002457 bidirectional effect Effects 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 101100146536 Picea mariana RPS15 gene Proteins 0.000 description 46
- 230000020169 heat generation Effects 0.000 description 25
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 16
- 238000010586 diagram Methods 0.000 description 16
- 230000004048 modification Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 14
- 238000011084 recovery Methods 0.000 description 13
- 230000001939 inductive effect Effects 0.000 description 12
- 206010037660 Pyrexia Diseases 0.000 description 11
- 229910052709 silver Inorganic materials 0.000 description 8
- 239000004332 silver Substances 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/487—Neutral point clamped inverters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
このような電力変換装置には、絶縁ゲートバイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)やフリー・ホイーリング・ダイオード(FWD:Free Wheeling Diode)などのパワーデバイスを絶縁基板上に実装し、樹脂ケースに格納した半導体モジュールが用いられている。
このパワー半導体モジュールは、ケース内に3レベルインバータ回路の1相分の回路を収容している。この3レベルインバータ回路では、互いに逆方向に電流が流れるU端子とM端子とを一方が他方の上に近接して配置されるように配線することで、ケース内のインダクタンスを低減するようにしている。
さらに、従来のモジュールのさらにまた他の例として、特許文献5に記載された半導体装置が提案されている。この半導体装置は、インバータなどの装置に用いられる大容量の半導体装置であって、そこにおいて、絶縁基板上に3つのIGBTチップを設け、これらIGBTチップを並列に接続するために、千鳥状に配置するようにしている。
また、上記特許文献3では、P−C1配線とM配線、及びM配線とN−E2配線とは近接配線が容易となる旨記載されているが、M配線とP−C1配線及びN−E2配線との対面幅は狭く十分なインダクタンスの低減を行うことができない。
また、上記特許文献4及び5では、インダクタンス低減についての記述はなく、単に3レベルインバータ回路の構成が開示されているだけである。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、中間電位導体板と正側導体板及び負側導体板とを対面させてインダクタンスを確実に低減させるようにした半導体装置を提供することを目的としている。
図1は、本発明の第1の実施形態に係る半導体装置を示す斜視図である。図2は図1に示す半導体装置のベース板に接合された絶縁基板に搭載された半導体素子を示す平面図である。図1に示す半導体装置は、パワーコンディショナー(PCS:Power Conditioning Subsystem)に適用することができる。
半導体装置1は、図1に示すように、絶縁性の樹脂で成型されたケース2を有する。このケース2は、ベース板3をねじで固定するためにベース板3に設けた穴部を露出させるとともにベース板3上の他の部分を覆っている。また、ケース2の上面側には、端子配置面4が形成されている。この端子配置面4の横方向の中央部には、端子配置面4の長手方向に延びる突条5が設けられている。突条5上には、その右端側から、直流電源の正側端子Pとなる第1の外部接続端子tm1(P)、中間端子となる第2の外部接続端子tm2(M1)と第3の外部接続端子tm3(M2)、直流電源の負側端子Nとなる第4の外部接続端子tm4(N)及び交流出力端子Uとなる第5の外部接続端子tm5(U)がその順に直線状に直列配置されている。
ケース2は、第1の補助端子ts1〜第11の補助端子ts11の下方側の各部分にスリット6と同様に形成された複数のスリット7を有している。これらスリット7は、各補助端子ts1〜ts11とベース板3(接地電位)との部分の絶縁を確保するようにその部分の沿面距離を延長するためのものである。ここで、各スリット6及び7の数は、所望の絶縁耐圧に応じて設定すればよい。
ここで、図2に示した長手方向の中央線L1及び横方向の中央線L2によってベース板3上のケース2の内部の全体のエリアを4つの領域に分割し、図2に示すようにそれぞれ領域DA1、DA2、DA3、及びDA4とする。
図2の例では、領域DA1には、後述する半導体素子としての絶縁ゲートバイポーラトランジスタT1及びこれに逆並列に接続されるフリー・ホイーリング・ダイオードD1を配置する。つまり、各絶縁基板SB11〜SB13の領域DA1のエリアには、絶縁ゲートバイポーラトランジスタT1及びこれに逆並列に接続されるフリー・ホイーリング・ダイオードD1が搭載されている。さらに、これら絶縁ゲートバイポーラトランジスタT1とフリー・ホイーリング・ダイオードD1は、ベース板3の長手方向に直線状に配置されている。
領域DA4には、後述する双方向スイッチ素子となる半導体素子としての逆阻止型絶縁ゲートバイポーラトランジスタT4が配置されている。つまり、各絶縁基板SB11〜SB13の領域DA4のエリアには、逆阻止型絶縁ゲートバイポーラトランジスタT4がそれぞれ搭載されている。さらに、これら逆阻止型絶縁ゲートバイポーラトランジスタT4は、ベース板3の長手方向に直線状に配置されている。
双方向スイッチ素子12は、コレクタが接続点C1に接続された逆阻止型絶縁ゲートバイポーラトランジスタT3とこの逆阻止型絶縁ゲートバイポーラトランジスタT3に逆並列に接続された逆阻止型絶縁ゲートバイポーラトランジスタT4とで構成されている。
各絶縁基板SB11〜SB13の他端には、導電パターン121hと導電パターン121gとが配置されている。導電パターン121hは、逆阻止型絶縁ゲートバイポーラトランジスタT3のエミッタ電圧を出力する第6の補助端子ts6(T3E)と電気的に接続する。導電パターン121gは、逆阻止型絶縁ゲートバイポーラトランジスタT3のゲート電圧を供給するゲート端子となる第7の補助端子ts7(T3G)と電気的に接続される。
各絶縁基板SB11〜SB13は、逆阻止型絶縁ゲートバイポーラトランジスタT3を実装した領域DA4に配置された導電パターン121fと導電パターン121eを有している。導電パターン121fは、逆阻止型絶縁ゲートバイポーラトランジスタT3のコレクタに、錫を含む半田、または銀および錫などの導電性材料を含む導電ペーストを介して接続される。導電パターン121eは、逆阻止型絶縁ゲートバイポーラトランジスタT3のエミッタと電気的に接続される。
第3の補助端子ts3(T1E)と絶縁基板SB13の導電パターン121aとは、ワイヤ130を介して接続されている。第3の補助端子ts3(T1E)の位置により、第3の補助端子ts3(T1E)は、絶縁基板SB11または絶縁基板SB12の導電パターン121aとワイヤ130を介して接続することができる。
第1の補助端子ts1(T1P)と絶縁基板SB12の導電パターン121cとは、ワイヤ130を介して接続されている。第1の補助端子ts1(T1P)の位置により、第1の補助端子ts1(T1P)は、絶縁基板SB11または絶縁基板SB13の導電パターン121cとワイヤ130を介して接続することができる。
第7の補助端子ts7(T3G)と絶縁基板SB12の導電パターン121gとは、ワイヤ130を介して接続されている。第7の補助端子ts7(T3G)の位置により、第7の補助端子ts7(T3G)は、絶縁基板SB11または絶縁基板SB13の導電パターン121gとワイヤ130を介して接続することができる。
逆阻止型絶縁ゲートバイポーラトランジスタT3のゲートパッドと導電パターン121gとは、ワイヤ130により接続されている。逆阻止型絶縁ゲートバイポーラトランジスタT3のエミッタと導電パターン121eとは、ワイヤ130により接続されている。
また、導電パターン121dと導電パターン121a、及び導電パターン121eと導電パターン121hもワイヤ130により接続される。
各絶縁基板SB21〜SB23の他端には、導電パターン122gと導電パターン122fとが配置されている。導電パターン122gは、逆阻止型絶縁ゲートバイポーラトランジスタT4のエミッタ電圧を出力する第8の補助端子ts8(T4E)と電気的に接続する。導電パターン122fは、逆阻止型絶縁ゲートバイポーラトランジスタT4のゲート電圧を供給するゲート端子となる第9の補助端子ts9(T4G)と電気的に接続する。
ここで、導電パターン122cは、絶縁ゲートバイポーラトランジスタT2のコレクタと逆阻止型絶縁ゲートバイポーラトランジスタT4のエミッタとが互いに電気的に接続されるように、領域DA2と領域DA3に亘って配置される。
絶縁基板SB22の導電パターン122a、122b、122g、122fは、右側の隣接する絶縁基板SB21の導電パターン122a、122b、122g、122fおよび左側の隣接する絶縁基板SB13の導電パターン122a、122b、122g、122fとワイヤ130によりそれぞれ接続されている。
第5の補助端子ts5(T2E)と絶縁基板SB23の導電パターン122aとは、ワイヤ130を介して接続されている。第5の補助端子ts5(T2E)の位置により、第5の補助端子ts5(T2E)は、絶縁基板SB21または絶縁基板SB22の導電パターン122aとワイヤ130を介して接続することができる。
第9の補助端子ts9(T4G)と絶縁基板SB23の導電パターン122fとは、ワイヤ130を介して接続されている。第9の補助端子ts9(T4G)の位置により、第9の補助端子ts9(T4G)は、絶縁基板SB21または絶縁基板SB22の導電パターン122fとワイヤ130を介して接続することができる。
逆阻止型絶縁ゲートバイポーラトランジスタT4のゲートパッドと導電パターン122fとは、ワイヤ130により接続されている。逆阻止型絶縁ゲートバイポーラトランジスタT4のエミッタと導電パターン121gとは、導電パターン121cの一部を介してワイヤ130により接続されている。
そして、双方向スイッチ素子12の逆阻止型絶縁ゲートバイポーラトランジスタT3のエミッタ及び逆阻止型絶縁ゲートバイポーラトランジスタT4のコレクタの接続点C2が、主回路端子を構成する中間端子M1となる第2の外部接続端子tm2(M1)に接続されている。
また、絶縁ゲートバイポーラトランジスタT1のコレクタが、直流電源の正極側に接続される正側端子としての第1の外部接続端子tm1(P)に接続されている。
さらにまた、双方向スイッチ素子12の逆阻止型絶縁ゲートバイポーラトランジスタT3のエミッタと逆阻止型絶縁ゲートバイポーラトランジスタT4のコレクタとの接続点C2が、第2の外部接続端子tm2(M1)と、この第2の外部接続端子tm2(M1)に接続されて、これと同電位の第3の外部接続端子tm3(M2)に接続されている。
また、絶縁ゲートバイポーラトランジスタT1のエミッタ及びT2のコレクタの接続点C1が、交流出力端子としての第5の外部接続端子tm5(U)に接続されている。
そして、各絶縁基板SB11〜SB13には正側導体板21が、各絶縁基板SB21〜SB23には負側導体板22が図2に示すように接続されている。また、各絶縁基板SB11〜SB13及びSB21〜SB23には、図2に示すように、共通の中間電位導体板23が接続されている。さらに、各絶縁基板SB11〜SB13及びSB21〜SB23には、図2に示すように、共通の交流出力用導体板24が接続されている。
ケース2は突条5の上面の第1の外部接続端子tm1〜第5の外部接続端子tm5がそれぞれ配置される位置に、ナットを挿入するために形成された凹部(図示しない)を有し、その凹部にそれぞれナット(図示しない)が挿入されている。第1の外部接続端子tm1〜第5の外部接続端子tm5の上端が、ケース2の突条5の上面から上方に突出され、突条5の上面位置で折曲げられ、それぞれの貫通穴25を突条5の凹部に挿入されたナットの雌ねじ部26に対向させている。
図5〜図8は、本発明の第1の実施形態に係る半導体装置の動作モード毎の半導体素子の発熱状態を説明する模式図である。
図5〜図8においては、各絶縁基板SB11〜SB13及びSB21〜SB23を2つに分割して、それぞれに1つの絶縁ゲートバイポーラトランジスタを搭載した変形例が第1の実施形態の一例として示されている。この例では、このような3枚の絶縁基板が領域DA1〜DA4のそれぞれに配置されている。
今、動作が絶縁ゲートバイポーラトランジスタT1のゲートにゲートパルスを入力してスイッチングさせ、逆阻止型絶縁ゲートバイポーラトランジスタT4がリカバリするモードであるときには、図5に示すように、領域DA1の各絶縁基板SB11〜SB13に配置された絶縁ゲートバイポーラトランジスタT1と、領域DA1とは対角に位置した各絶縁基板SB21〜SB23の領域DA3に搭載されている逆阻止型絶縁ゲートバイポーラトランジスタT4が発熱することになる。一方、領域DA2及びDA4では、発熱を生じない。
したがって、前述した従来のモジュールの例のように、ベース板3上の絶縁基板の全体で発熱が生じる場合に比較して、発熱を分散させることができ、半導体装置1が過熱状態となることを確実に防止することができる。
したがって、上記第1の実施形態によると、動作モード毎に発熱領域が変化するとともに、発熱領域が部分的であり、効率的な熱分散を行うことができる。
しかも、正側導体板21及び負側導体板22は、それぞれ中間電位導体板23と対向しているので中間電位導体板23との対向面積を広くとなることができ、インダクタンス低減効果をより発揮することができる。
さらに、正側導体板21と負側導体板22とが直線状に配置されているので、これら正側導体板21と負側導体板22とが、各絶縁基板SB11〜SB13上の導電パターン121cと、各絶縁基板SB21〜SB23上の導電パターン122dとに、例えば図2に示す接合部140におけるで超音波接合によって、電気的に接続することができる。
図9は、本発明の第2の実施形態に係る半導体装置を示す斜視図である。図10は、図9に示す半導体装置のベース板3に接合された絶縁基板に搭載した半導体素子を示す平面図である。
この第2の実施形態は、第1の実施形態における逆阻止型絶縁ゲートバイポーラトランジスタT3の配置位置と逆阻止型絶縁ゲートバイポーラトランジスタT4の配置位置を互いに入れ替えた半導体装置である。
すなわち、第2の実施形態では、図10に示すように、前述した第1の実施形態におけるベース板3の領域DA3に配置されていた逆阻止型絶縁ゲートバイポーラトランジスタT4が各絶縁基板SB11〜SB13に搭載され、領域DA4に配置されている。これに伴って、領域DA4に配置されていた逆阻止型絶縁ゲートバイポーラトランジスタT3が各絶縁基板SB21〜SB23に搭載され、領域DA3に配置されている。これに伴って、絶縁基板11の導電パターンも第1の実施形態から変更されている。
各絶縁基板SB11〜SB13の他端には、導電パターン123gと導電パターン123fとが配置されている。導電パターン123gは、逆阻止型絶縁ゲートバイポーラトランジスタT4のエミッタ電圧を出力する第8の補助端子ts8(T4E)と電気的に接続する。導電パターン123fは、逆阻止型絶縁ゲートバイポーラトランジスタT4のゲート電圧を供給するゲート端子となる第9の補助端子ts9(T4G)と電気的に接続する。
ここで、導電パターン123eは、絶縁ゲートバイポーラトランジスタT1のエミッタと逆阻止型絶縁ゲートバイポーラトランジスタT4のエミッタとが互いに電気的に接続されるように、領域DA1と領域DA4に亘って配置されている。
絶縁基板SB12の導電パターン123a、123b、123f、123gは、右側の隣接する絶縁基板SB11の導電パターン123a、123b、123f、123gおよび左側の隣接する絶縁基板SB13の導電パターン123a、123b、123f、123gと、図10のワイヤ130によりそれぞれ接続されている。
第2の補助端子ts2(T1G)と絶縁基板SB13の導電パターン123bとは、ワイヤ130を介して接続されている。第2の補助端子ts2(T1G)の位置により、第2の補助端子ts2(T1G)は、絶縁基板SB11または絶縁基板SB12の導電パターン123bとワイヤ130を介して接続することができる。
第8の補助端子ts8(T4E)と絶縁基板SB12の導電パターン123gとは、ワイヤ130を介して接続されている。第8の補助端子ts8(T4E)の位置により、第8の補助端子ts8(T4E)は、絶縁基板SB11または絶縁基板SB13の導電パターン123gとワイヤ130を介して接続することができる。
絶縁ゲートバイポーラトランジスタT1のゲートパッドと導電パターン123bとは、ワイヤ130で接続されている。絶縁ゲートバイポーラトランジスタT1のエミッタとフリー・ホイーリング・ダイオードD1のアノードと導電パターン123eとは、ワイヤ130により接続されている。
逆阻止型絶縁ゲートバイポーラトランジスタT4のゲートパッドと導電パターン123fとは、ワイヤ130により接続されている。逆阻止型絶縁ゲートバイポーラトランジスタT4のエミッタと導電パターン123eとは、ワイヤ130により接続されている。
また、導電パターン123eも導電パターン123aと導電パターン123gとにワイヤ130により接続される。
各絶縁基板SB21〜SB23の他端には、導電パターン124gと導電パターン124fが配置されている。導電パターン124gは、逆阻止型絶縁ゲートバイポーラトランジスタT3のエミッタ電圧を出力する第6の補助端子ts6(T3E)と接続する。導電パターン124fは、逆阻止型絶縁ゲートバイポーラトランジスタT3のゲート電圧を供給するゲート端子となる第7の補助端子ts7(T3G)と電気的に接続する。
ここで、導電パターン124dは、絶縁ゲートバイポーラトランジスタT2のコレクタ、フリー・ホイーリング・ダイオードD2のカソード、および逆阻止型絶縁ゲートバイポーラトランジスタT3のコレクタが互いに電気的に接続されるように、領域DA2と領域DA3に亘って配置されている。
絶縁基板SB22の導電パターン124a、124b、124f、124gは、右側の隣接する絶縁基板SB21の導電パターン124a、124b、124f、124gおよび左側の隣接する絶縁基板SB23の導電パターン124a、124b、124f、124gと、図10のワイヤ130によりそれぞれ接続されている。
第5の補助端子ts5(T2E)と絶縁基板SB23の導電パターン124aとは、ワイヤ130を介して接続されている。第5の補助端子ts5(T2E)の位置により、第5の補助端子ts5(T2E)は、絶縁基板SB21または絶縁基板SB22の導電パターン124aとワイヤ130を介して接続することができる。
第7の補助端子ts7(T3G)と絶縁基板SB23の導電パターン124fとは、ワイヤ130を介して接続されている。第7の補助端子ts7(T3G)の位置により、第7の補助端子ts7(T3G)は、絶縁基板SB21または絶縁基板SB22の導電パターン124fとワイヤ130を介して接続することができる。
逆阻止型絶縁ゲートバイポーラトランジスタT3のゲートパッドと導電パターン124fとは、ワイヤ130により接続されている。逆阻止型絶縁ゲートバイポーラトランジスタT3のエミッタと導電パターン124eとは、ワイヤ130により接続されている。
また、導電パターン124aと導電パターン124c、さらに導電パターン124eと導電パターン124gもそれぞれワイヤ130で接続される。
その他の構成は前述した第1の実施形態の構成と同様である。このため、図1及び図2との対応部分には同一符号を付し、その詳細説明はこれを省略する。
図11は、第2の実施形態にかかる半導体装置の動作モード毎の半導体素子の発熱状態を簡略化して説明する図である。図11においては、領域DA1〜DA4における各絶縁基板SB11〜SB23を格子の目で示し、これらの各絶縁基板SB11〜SB23に搭載された各絶縁ゲートバイポーラトランジスタT1、T2及び各逆阻止型絶縁ゲートバイポーラトランジスタT3、T4を格子の目の中に参照数字で示し、その発熱状態をハッチングで示している。
絶縁ゲートバイポーラトランジスタT2がスイッチング状態で、逆阻止型絶縁ゲートバイポーラトランジスタT3がリカバリとなるモードでは、図11(b)に示すように、領域DA2及びDA3で発熱が生じる。このときの発熱量は領域DA2の方が領域DA3より多くなる。
逆阻止型絶縁ゲートバイポーラトランジスタT4がスイッチング状態で絶縁ゲートバイポーラトランジスタT2がリカバリとなるモードでは、図11(d)に示すように、領域DA2及びこれに対角位置の領域DA4で発熱が生じる。このときの発熱量は領域DA2でフリー・ホイーリング・ダイオードD2が発熱するだけであるので、領域DA4の方が領域DA2より多くなる。
したがって、第2の実施形態でも、半導体装置1内でのインダクタンスを低減することができる。また、半導体装置1内のベース板3の全体が同時に発熱するのではなく、発熱領域が動作モードに応じて移動することになり、熱分散を確実に行って半導体装置1が過熱状態となることを確実に防止することができる。
前述のように、この第2の実施形態における3レベル電力変換回路の一例におけるケース2の端子配置は、図12(b)に示すように、第1の実施形態における端子配置を変更したものであるが、図12(a)に示す回路構成は、図3に示した第1の実施形態における回路構成と同一のままである。
さらに、この第2の実施形態では、3レベル電力変換回路の回路構成を前述した図12(a)に示す逆阻止型絶縁ゲートバイポーラトランジスタT3及びT4を使用した回路構成から内部配線パターンを入れ替えて、絶縁ゲートバイポーラトランジスタT3′及びT4′を使用する図13(a)に示す別の例の回路構成に変更しても、図13(b)に示すケース2の端子配置は、図12(b)に示した端子配置のままで、同一の動作モードで同じ交流出力電圧を得ることができる。
そして、図12(a)に示す回路に用いられているものと同じ、フリー・ホイーリング・ダイオードD1を逆並列に接続した絶縁ゲートバイポーラトランジスタT1のエミッタには、フリー・ホイーリング・ダイオードD4を逆並列に接続した絶縁ゲートバイポーラトランジスタT4′のコレクタが接続されている。さらに、絶縁ゲートバイポーラトランジスタT4′のエミッタが、フリー・ホイーリング・ダイオードD3を逆並列に接続した絶縁ゲートバイポーラトランジスタT3′のコレクタに接続されている。絶縁ゲートバイポーラトランジスタT4′のエミッタと絶縁ゲートバイポーラトランジスタT3′のコレクタの接続点には、第5の外部接続端子tm5(U)がさらに接続されている。
さらに、絶縁ゲートバイポーラトランジスタT1のエミッタ及び絶縁ゲートバイポーラトランジスタT4′コレクタの接続点には、ダイオードD5のカソードが接続されている。ダイオードD5のアノードがダイオードD6のカソードに接続され、ダイオードD6のアノードが絶縁ゲートバイポーラトランジスタT3′のエミッタと絶縁ゲートバイポーラトランジスタT2のコレクタとの接続点に接続されている。ダイオードD5のアノードとダイオードD6のカソードとの接続点には、第2及び第3の外部接続端子tm2(M1)及びtm3(M2)が接続されている。
この場合、図12(a)と図13(a)とに示すように互いに異なる回路構成を有する3レベル電圧変換回路において、図14に示すように、第5の外部接続端子tm5(U)から出力される電圧がコンデンサC11を充電する直流電圧+E(V)となる第1の動作モードを実現するには、図12(a)に示す構成の回路においては、絶縁ゲートバイポーラトランジスタT1をスイッチング動作させ、逆阻止型絶縁ゲートバイポーラトランジスタT4をオン状態とし、絶縁ゲートバイポーラトランジスタT2及び逆阻止型絶縁ゲートバイポーラトランジスタT3をオフ状態とする。一方、図13(a)に示す構成の回路においては、絶縁ゲートバイポーラトランジスタT1をスイッチング動作させ、絶縁ゲートバイポーラトランジスタT4′をオン状態とし、絶縁ゲートバイポーラトランジスタT2及びT3′をオフ状態とする。
これに対して図13(a)に示す構成の3レベル電圧変換回路に流れる電流の経路は、図14(b)に示すように、コンデンサC11の正極側から絶縁ゲートバイポーラトランジスタT1及びT4′を通り、誘導性負荷Lを通ってコンデンサC11の負極側に戻る経路となる。これにより、誘導性負荷Lには、+E(V)の出力電圧が印加される。
したがって、図12(a)に示す構成の回路の4つの絶縁ゲートバイポーラトランジスタT1〜T4、及び図13(a)に示す構成の回路の4つの絶縁ゲートバイポーラトランジスタT1〜T4′に対しては、同一種類のゲート信号を与えることにより、同じ出力電圧が出力されることになる。
上記と逆に第5の外部接続端子tm5(U)から出力される電圧がコンデンサC12を充電する直流電圧-E(V)となる第2の動作モードを実現するには、図15に示すように、図12(a)に示す構成の回路においては、絶縁ゲートバイポーラトランジスタT2をスイッチング動作させ、逆阻止型絶縁ゲートバイポーラトランジスタT3をオン状態とするゲート信号を入力する。残りの絶縁ゲートバイポーラトランジスタT1及び逆阻止型絶縁ゲートバイポーラトランジスタT4については、トランジスタT1とT4とをそれぞれオフ状態とするゲート信号を入力する。
これに対して、図13(a)に示す構成の3レベル電圧変換回路に流れる電流の経路は、図15(b)に示すように、コンデンサC12の正極側から出発し誘導性負荷Lを通って、絶縁ゲートバイポーラトランジスタT3′及び第2の絶縁ゲートバイポーラトランジスタT2を通ってコンデンサC12の負極側に戻る電流経路となる。このため、誘導性負荷Lには、出力電圧−E(V)を印加することができる。
さらにまた、第5の外部接続端子tm5(U)の出力電圧を0(V)とする第3の動作モードでは、図16に示すように、逆阻止型絶縁ゲートバイポーラトランジスタT3をオン状態とするゲート信号を入力し、他の全ての絶縁ゲートバイポーラトランジスタT1、T2及び逆阻止型絶縁ゲートバイポーラトランジスタT4には、オフ状態とするゲート信号を入力する。
一方、図13(a)に示す構成の3レベル電圧変換回路に流れる電流経路は、図16(b)に示すように、コンデンサC11及びC12間の接続点から誘導性負荷Lを通り、絶縁ゲートバイポーラトランジスタT3′を通ってダイオードD6を通ってコンデンサC11及びC12間の接続点に戻る電流経路が形成され、誘導性負荷Lに印加される出力電圧は0(V)となる。
このように、半導体装置1に内蔵される3レベル電力変換回路の構成が異なる場合でも、第1〜第5の外部接続端子tm1〜tm5と第1〜第11の補助端子ts1〜ts11の配置位置は回路構成に対して共通とし、各動作モードで同一種類のゲート信号に対して同一の出力電圧が得られることになる。したがって、ユーザーが半導体装置1に内蔵される3レベル電力変換回路の構成を意識することなく使用することができ、互換性の高い半導体装置を提供することができる。
図17は、本発明の第3の実施形態にかかる半導体装置において、半導体素子を搭載した絶縁基板を示す平面図である。図2で示したベース板3、第1補助端子ts1〜第11補助端子ts11については図示を省略する。この第3の実施形態では、前述した第1の実施形態において発熱量の一番大きい絶縁ゲートバイポーラトランジスタT1及びT2を互いに対角位置に配置するようにしたものである。
この配置替えに応じて、中間電位導体板23に対する負側導体板22及び交流出力用導体板24の配置関係が変更されている。
すなわち、中間電位導体板23及び正側導体板21の配置は、前述した第1の実施形態における配置と同様であるが、負側導体板22が領域DA3に配置されて中間電位導体板23の背面側に近接して対面している。さらに、交流出力用導体板24が領域DA2及びDA4に分割されて配置されている。
この第3の実施形態によると、中間電位導体板23に対して、正側導体板21が正面側に近接して対面して配置され、負側導体板22が背面側に近接して対面して配置されている。中間電位導体板23に流れる電流の方向と正側導体板21に流れる電流の方向が互いに逆となり、また中間電位導体板23に流れる電流の方向と負側導体板22に流れる電流の方向が互いに逆となり、これによって前述のように、中間電位導体板23と正側導体板21との間のインダクタンス及び中間電位導体板23と負側導体板22との間のインダクタンスを低減することができる。
また、熱の発生に関しては、第3の実施形態では、前述した第1の実施形態に対して、領域DA2及びDA3を入れ替えたものであるため、動作モード毎の発熱状態は、図18(a)〜(d)に簡略化して示すようになる。
すなわち、動作が絶縁ゲートバイポーラトランジスタT1のゲートにゲートパルスを入力してスイッチングさせ、逆阻止型絶縁ゲートバイポーラトランジスタT4がリカバリ状態となるモードであるときには、図18(a)に示すように、領域DA1に配置された各絶縁基板SB11〜SB13に搭載された絶縁ゲートバイポーラトランジスタT1及び領域DA1とは左側に隣接する領域DA2に配置された各絶縁基板SB21〜SB23に搭載されている逆阻止型絶縁ゲートバイポーラトランジスタT4が発熱することになる。一方、領域DA3及びDA4では発熱を生じない。
したがって、前述した従来のモジュールの例のように、ベース板3上の絶縁基板の全体に発熱が生じる場合に比較して、発熱を分散させることができ、半導体装置1が過熱状態となることを確実に防止することができる。
この変形例の場合には、詳細説明はこれを省略するが、正側導体板21、負側導体板22、中間電位導体板23及び交流出力用導体板24の配置関係は、前述した第3の実施形態と同じであり、インダクタンス低減効果を発揮することができる。また、前述した図18(a)〜(d)のモードにおける発熱状態が、図20(a)〜(d)に示すようになる。これにより、前述した第3の実施形態と同様に、前後に隣接する2つの領域と左右に隣接する2つの領域が発熱することになり、前述した第1〜第3の実施形態と同様の作用効果を得ることができる。
図21は、本発明の第4の実施形態に係る半導体装置において、半導体素子を搭載した絶縁基板を示す平面図である。図2で示したベース板3、第1〜第11の補助端子については図示を省略する。
前述した第1〜第3の実施形態では、3レベル電力変換回路を構成する4つの絶縁ゲートバイポーラトランジスタT1〜T4のうち、絶縁ゲートバイポーラトランジスタT1とT3あるいは絶縁ゲートバイポーラトランジスタT1とT4とを実装した3枚の同じ各絶縁基板SB11〜SB13が隣接して配置され、絶縁ゲートバイポーラトランジスタT2とT4あるいは絶縁ゲートバイポーラトランジスタT2とT3とを実装した3枚の同じ各絶縁基板SB21〜SB23が隣接して配置されて、T1〜T4のうちの参照文字の参照数字が同一である同一機能のトランジスタが互いに隣接して配置されている。しかし、この第4の実施形態では、前述した第1〜第3の実施形態とは異なり、図21に示すように、これらの各絶縁基板SB11〜SB13と各絶縁基板SB21〜SB23が隣接されず交互に右側から参照文字の参照数字の順にSB11,SB21,SB12,SB22,SB13,SB23のように配置されて、絶縁ゲートバイポーラトランジスタT1とT2が隣接されずに交互に配置され、逆阻止型絶縁ゲートバイポーラトランジスタT3とT4が隣接されずに交互に配置されるようにしたものである。
このため、互いに逆方向の電流が流れる中間電位導体板23と正側導体板21との対向面積、及び互いに逆方向の電流が流れる中間電位導体板23と負側導体板22との対向面積が第1の実施形態より広くとることができ、これにより、インダクタンス低減効果をより発揮することができる。
動作が絶縁ゲートバイポーラトランジスタT2のスイッチング状態で、逆阻止型絶縁ゲートバイポーラトランジスタT3がリカバリとなるモードでは、図22(b)に示すように、図22(a)の千鳥状とは前後反転した千鳥状に発熱する。
さらに、動作が逆阻止型絶縁ゲートバイポーラトランジスタT3のスイッチング状態で絶縁ゲートバイポーラトランジスタT1がリカバリとなるモードでは、図22(c)に示すように、1つ置きに発熱する。
したがって、この第4の実施形態でも、半導体装置1内でのインダクタンスを低減することができる。また、半導体装置1内のベース板3の全体が同時に発熱するのではなく、発熱領域が動作モードに応じて移動することになり、熱分散を確実に行って半導体装置1が過熱状態となることを確実に防止することができる。
上記第4の実施形態においては、図23及び図24に示すように、各絶縁基板SB21〜SB23の絶縁ゲートバイポーラトランジスタT2と逆阻止型絶縁ゲートバイポーラトランジスタT4の前後方向の配列を入れ替えることもできる。この場合には、図24(a)〜(d)に示す前述した第3実施形態の発熱状態と第4実施形態の発熱状態とが混在した発熱状態となり、前述した第1〜第4の実施形態と同様の作用効果を得ることができる。
また、上記第1〜第4の実施形態においては、ケース2に形成する第1〜第5の外部接続端子tm1〜tm5の配置位置が固定である場合について説明したが、これに限定されるものではない。図25は、図1に示す本発明の第1の実施形態に係る半導体装置において、2つの外部接続端子の配置位置を互いに入れ替えた状態の変形例を示す斜視図である。すなわち、図25に示すように、第1の外部接続端子tm1(P)と第2の外部接続端子tm2(M1)の配置位置が互いに入れ替えるようにしてもよい。
Claims (10)
- 3レベル電力変換回路を構成する少なくとも4つの半導体素子を搭載した第1の絶縁基板と、該第1の絶縁基板を配置するベース板と、前記ベース板の1面上に、前記半導体素子の内の1つの半導体素子に接続される直流正側電位の正側導体板と、前記半導体素子の内の他の1つの半導体素子に接続される直流負側電位の負側導体板と、前記半導体素子の内の残りの2つの半導体素子に接続された中間電位の中間電位導体板と、を備え、
前記正側導体板、前記負側導体板、および前記中間電位導体板は、前記1面上に垂直に配置され、前記正側導体板及び前記負側導体板は、前記中間電位導体板に対して近接対面させて配置され、
前記半導体素子を覆う絶縁樹脂材の成型体を有し、前記正側導体板に形成された第1の外部接続端子、前記中間電位導体板に形成された第2及び第3の外部接続端子、前記負側導体板に接続された第4の外部接続端子が前記成型体の1面上に導出され、前記第1の外部接続端子,前記第2及び第3の外部接続端子、前記第4の外部接続端子の順に一直線上に並列配置され、
前記3レベル電力変換回路は、直流回路の正側電位にコレクタが接続される第1の絶縁ゲートバイポーラトランジスタと、前記直流回路の負側電位にエミッタが接続される第2の絶縁ゲートバイポーラトランジスタと、前記第1の絶縁ゲートバイポーラトランジスタのエミッタと前記第2の絶縁ゲートバイポーラトランジスタのコレクタとの接続点に、一端が接続された双方向スイッチ素子とを備え、
前記双方向スイッチ素子の他端に前記中間電位導体板が接続され、前記第1の絶縁ゲートバイポーラトランジスタのコレクタに前記正側導体板が接続され、前記第2の絶縁ゲートバイポーラトランジスタのエミッタに前記負側導体板が接続され、
前記双方向スイッチ素子は、逆阻止型絶縁ゲートバイポーラトランジスタの逆並列回路で構成され、
前記ベース板に配置された前記第1の絶縁基板は、平面形状が矩形状の第2の絶縁基板と平面形状が矩形状の第3の絶縁基板とをそれぞれ複数有し、
前記第2の絶縁基板は、前記矩形状の長手方向の一方の側に配置された前記逆阻止型絶縁ゲートバイポーラトランジスタと、前記矩形状の長手方向の他方の側に配置された前記第1の絶縁ゲートバイポーラトランジスタ、および第1のダイオードと、を備え、
前記第3の絶縁基板は、前記矩形状の長手方向の一方の側に配置された前記逆阻止型絶縁ゲートバイポーラトランジスタと、前記矩形状の長手方向の他方の側に配置された前記第2の絶縁ゲートバイポーラトランジスタ、および第2のダイオードとを備え、
複数の前記第2の絶縁基板は、それぞれの前記一方の側と前記他方の側が隣接するように配置され、
複数の前記第3の絶縁基板は、それぞれの前記一方の側と前記他方の側が隣接するように配置され、
前記複数の前記第2の絶縁基板の前記一方の側と前記複数の前記第3の絶縁基板の前記一方の側と、前記複数の前記第2の絶縁基板の前記他方の側と前記複数の前記第3の絶縁基板の前記他方の側が隣接するように配置されていることを特徴とする半導体装置。 - 前記複数の前記第2の絶縁基板の前記第1の絶縁ゲートバイポーラトランジスタのコレクタ、および前記第1のダイオードのカソードに接続された前記正側導体板と、
前記複数の前記第3の絶縁基板の前記第2の絶縁ゲートバイポーラトランジスタのエミッタ、および前記第2のダイオードのアノードに接続された前記負側導体板と、
前記複数の前記第2の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタ、および前記複数の前記第3の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのコレクタに接続された前記中間電位導体板と、
前記複数の前記第2の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのコレクタ、前記複数の前記第3の絶縁基板の前記第2の絶縁ゲートバイポーラトランジスタのコレクタ、前記複数の前記第3の絶縁基板の前記第2のダイオードのカソード、および前記複数の前記第3の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタに接続された交流出力用導体板と、
を備える請求項1に記載の半導体装置。 - 前記負側導体板は前記正側導体板の延長線上に配置され、
前記中間電位導体板は、前記正側導体板、および負側導体板と前記交流出力用導体板間に配置され、
前記中間電位導体板は、前記正側導体板、および負側導体板より、前記逆阻止型絶縁ゲートバイポーラトランジスタ側に配置されている請求項2に記載の半導体装置。 - 前記複数の前記第2の絶縁基板はそれぞれ並列に接続されている請求項1に記載の半導体装置。
- 前記複数の前記第3の絶縁基板はそれぞれ並列に接続されている請求項1に記載の半導体装置。
- 前記第2の絶縁基板の前記第1の絶縁ゲートバイポーラトランジスタと前記第1のダイオードは並列に接続している請求項1に記載の半導体装置。
- 前記第3の絶縁基板の前記第2の絶縁ゲートバイポーラトランジスタと前記第2のダイオードは並列に接続している請求項1に記載の半導体装置。
- 前記負側導体板と前記複数の前記第3の絶縁基板の前記第2の絶縁ゲートバイポーラトランジスタのエミッタ、および前記第2のダイオードのアノードとの接続と、
前記中間電位導体板と前記複数の前記第2の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタとの接続と、
前記交流出力用導体板と前記複数の前記第3の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタとの接続と、がそれぞれボンディングワイヤを介して接続している請求項2に記載の半導体装置。 - 前記複数の前記第2の絶縁基板の前記第1の絶縁ゲートバイポーラトランジスタのコレクタ、および前記第1のダイオードのカソードに接続された前記正側導体板と、
前記複数の前記第3の絶縁基板の前記第2の絶縁ゲートバイポーラトランジスタのエミッタ、および前記第2のダイオードのアノードに接続された前記負側導体板と、
前記複数の前記第2の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのコレクタ、および前記複数の前記第3の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタに接続された前記中間電位導体板と、
前記複数の前記第2の絶縁基板の前記第1の絶縁ゲートバイポーラトランジスタのエミッタ、前記複数の前記第2の絶縁基板の前記第1のダイオードのアノード、前記複数の前記第2の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタ、前記複数の前記第3の絶縁基板の前記第2の絶縁ゲートバイポーラトランジスタのコレクタ、前記複数の前記第3の絶縁基板の前記第2のダイオードのカソード、および前記複数の前記第3の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのコレクタに接続された交流出力用導体板と、
を備える請求項1に記載の半導体装置。 - 前記負側導体板と前記複数の前記第3の絶縁基板の前記第2の絶縁ゲートバイポーラトランジスタのエミッタ、および前記第2のダイオードのアノードとの接続と、
前記中間電位導体板と前記複数の前記第3の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタとの接続と、
前記交流出力用導体板と前記複数の前記第2の絶縁基板の前記第1の絶縁ゲートバイポーラトランジスタのエミッタ、前記第1のダイオードのアノード、前記複数の前記第2の絶縁基板の前記逆阻止型絶縁ゲートバイポーラトランジスタのエミッタとの接続と、がそれぞれボンディングワイヤを介して接続している請求項9に記載の半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013021849 | 2013-02-06 | ||
JP2013021849 | 2013-02-06 | ||
PCT/JP2014/000087 WO2014122877A1 (ja) | 2013-02-06 | 2014-01-10 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017021303A Division JP6269870B2 (ja) | 2013-02-06 | 2017-02-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2014122877A1 JPWO2014122877A1 (ja) | 2017-01-26 |
JP6128135B2 true JP6128135B2 (ja) | 2017-05-17 |
Family
ID=51299479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014560659A Active JP6128135B2 (ja) | 2013-02-06 | 2014-01-10 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9871465B2 (ja) |
EP (1) | EP2955836B1 (ja) |
JP (1) | JP6128135B2 (ja) |
CN (1) | CN104838576B (ja) |
WO (1) | WO2014122877A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3093974B1 (en) * | 2014-08-26 | 2019-02-20 | Fuji Electric Co., Ltd. | Three-level power conversion device |
CN105827122A (zh) * | 2016-05-03 | 2016-08-03 | 扬州国扬电子有限公司 | 一种电极连接点成列布置的三电平功率模块 |
CN105789192B (zh) * | 2016-05-03 | 2018-11-30 | 扬州国扬电子有限公司 | 一种设有电极大臂的功率模块 |
CN105810653B (zh) * | 2016-05-03 | 2018-09-28 | 扬州国扬电子有限公司 | 一种设有可共用电极大臂的功率模块 |
CN105810658B (zh) * | 2016-05-03 | 2018-07-20 | 扬州国扬电子有限公司 | 一种电极叠层引出的三电平功率模块 |
CN105789159B (zh) * | 2016-05-03 | 2019-03-22 | 扬州国扬电子有限公司 | 一种电极连接点矩阵排列的功率模块 |
JP6844253B2 (ja) * | 2016-12-27 | 2021-03-17 | 富士電機株式会社 | 電源装置、一次ブロックおよび二次ブロック |
USD954667S1 (en) | 2017-01-13 | 2022-06-14 | Wolfspeed, Inc. | Power module |
JP6761908B2 (ja) * | 2017-08-31 | 2020-09-30 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
DE112019000176B4 (de) | 2018-03-20 | 2022-05-05 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
CN111164875B (zh) * | 2018-04-18 | 2023-10-24 | 富士电机株式会社 | 半导体装置 |
CN112204733A (zh) | 2018-05-30 | 2021-01-08 | 三菱电机株式会社 | 半导体模块以及电力变换装置 |
WO2019230292A1 (ja) | 2018-06-01 | 2019-12-05 | 富士電機株式会社 | 半導体装置 |
US11342241B2 (en) | 2018-07-18 | 2022-05-24 | Delta Electronics (Shanghai) Co., Ltd | Power module |
EP4075497A3 (en) * | 2018-07-18 | 2023-03-01 | Delta Electronics (Shanghai) Co., Ltd. | Power module structure |
USD903590S1 (en) | 2018-09-12 | 2020-12-01 | Cree Fayetteville, Inc. | Power module |
JP2021064674A (ja) | 2019-10-11 | 2021-04-22 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2932628B2 (ja) * | 1990-07-11 | 1999-08-09 | 三菱電機株式会社 | 電気車制御装置 |
JP3229931B2 (ja) * | 1997-09-08 | 2001-11-19 | 三菱電機株式会社 | 3レベル電力変換装置 |
SE512795C2 (sv) * | 1998-09-18 | 2000-05-15 | Abb Ab | VSC-strömriktare |
WO2001031771A1 (fr) * | 1999-10-27 | 2001-05-03 | Hitachi, Ltd. | Convertisseur d'energie electrique |
JP4715040B2 (ja) | 2001-06-08 | 2011-07-06 | 富士電機システムズ株式会社 | 半導体装置 |
US7505294B2 (en) * | 2003-05-16 | 2009-03-17 | Continental Automotive Systems Us, Inc. | Tri-level inverter |
WO2007113979A1 (ja) * | 2006-03-30 | 2007-10-11 | Mitsubishi Electric Corporation | 電力変換装置およびその組み立て方法 |
JP2008193779A (ja) | 2007-02-02 | 2008-08-21 | Fuji Electric Systems Co Ltd | 半導体モジュール |
US7944042B2 (en) | 2007-03-08 | 2011-05-17 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device and method of manufacturing same |
JP4985116B2 (ja) * | 2007-03-08 | 2012-07-25 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP4561874B2 (ja) * | 2008-05-20 | 2010-10-13 | 株式会社豊田自動織機 | 電力変換装置 |
JP5533068B2 (ja) | 2010-03-15 | 2014-06-25 | 富士電機株式会社 | 半導体装置 |
JP2011254672A (ja) | 2010-06-04 | 2011-12-15 | Fuji Electric Co Ltd | パワー半導体モジュール及びそれを用いた電力変換装置 |
US20130169035A1 (en) * | 2010-09-09 | 2013-07-04 | Mitsubishi Electric Corporation | Power semiconductor module, power conversion apparatus, and railroad vehicle |
JP5724314B2 (ja) * | 2010-11-16 | 2015-05-27 | 富士電機株式会社 | パワー半導体モジュール |
JP5644943B2 (ja) | 2011-06-10 | 2014-12-24 | 富士電機株式会社 | 半導体モジュール、上下アームキットおよび3レベルインバータ |
JP5807516B2 (ja) * | 2011-11-09 | 2015-11-10 | 株式会社明電舎 | 電力変換装置及び電力変換装置における導体の配置方法 |
JP6102297B2 (ja) * | 2013-02-06 | 2017-03-29 | 富士電機株式会社 | 半導体装置 |
-
2014
- 2014-01-10 CN CN201480003356.9A patent/CN104838576B/zh active Active
- 2014-01-10 EP EP14748673.2A patent/EP2955836B1/en active Active
- 2014-01-10 JP JP2014560659A patent/JP6128135B2/ja active Active
- 2014-01-10 WO PCT/JP2014/000087 patent/WO2014122877A1/ja active Application Filing
-
2015
- 2015-06-04 US US14/730,760 patent/US9871465B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN104838576A (zh) | 2015-08-12 |
WO2014122877A1 (ja) | 2014-08-14 |
EP2955836A1 (en) | 2015-12-16 |
US9871465B2 (en) | 2018-01-16 |
JPWO2014122877A1 (ja) | 2017-01-26 |
US20150270786A1 (en) | 2015-09-24 |
EP2955836B1 (en) | 2020-10-07 |
EP2955836A4 (en) | 2017-03-29 |
JP2017118816A (ja) | 2017-06-29 |
CN104838576B (zh) | 2018-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6128135B2 (ja) | 半導体装置 | |
JP6102297B2 (ja) | 半導体装置 | |
US8300443B2 (en) | Semiconductor module for use in power supply | |
CN104521127B (zh) | 双元件功率模块及使用该双元件功率模块的三电平功率转换装置 | |
JP5642086B2 (ja) | 3レベル電力変換装置 | |
CN102214644B (zh) | 功率半导体器件及使用该器件的功率转换*** | |
CN107155372A (zh) | 半桥功率半导体模块及其制造方法 | |
JP2018085858A (ja) | 電力変換装置 | |
WO2012098632A1 (ja) | スイッチング電源装置 | |
JP4164810B2 (ja) | 電力用半導体モジュール | |
JP2014217270A (ja) | 3レベル電力変換装置用ハーフブリッジ | |
JP2018107857A (ja) | 電力変換装置 | |
JP6665456B2 (ja) | パワー半導体装置 | |
JP2014029944A (ja) | スイッチング素子ユニット | |
JP4842018B2 (ja) | 電力変換装置 | |
US6795324B2 (en) | Power converter | |
JP6269870B2 (ja) | 半導体装置 | |
WO2022009482A1 (ja) | パワー半導体モジュール及び電力変換装置 | |
JP6206090B2 (ja) | 3レベル電力変換装置 | |
JP5488244B2 (ja) | パワー半導体モジュール | |
CN109921612A (zh) | 一种多层基板低电感功率模块 | |
WO2018130408A1 (en) | Power module with optimized pin layout | |
JP5737622B2 (ja) | 直流電源装置 | |
US20240039421A1 (en) | Multi-phase power converter | |
WO2016128817A1 (ja) | 回路モジュールおよびそれを用いたインバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170208 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6128135 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |