JP5021473B2 - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法 Download PDF

Info

Publication number
JP5021473B2
JP5021473B2 JP2007524084A JP2007524084A JP5021473B2 JP 5021473 B2 JP5021473 B2 JP 5021473B2 JP 2007524084 A JP2007524084 A JP 2007524084A JP 2007524084 A JP2007524084 A JP 2007524084A JP 5021473 B2 JP5021473 B2 JP 5021473B2
Authority
JP
Japan
Prior art keywords
solder
diameter
printed wiring
opening
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007524084A
Other languages
English (en)
Other versions
JPWO2007004658A1 (ja
Inventor
洋一郎 川村
茂樹 澤
克彦 丹野
宏徳 田中
直明 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2007524084A priority Critical patent/JP5021473B2/ja
Publication of JPWO2007004658A1 publication Critical patent/JPWO2007004658A1/ja
Application granted granted Critical
Publication of JP5021473B2 publication Critical patent/JP5021473B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06Solder feeding devices; Solder melting pans
    • B23K3/0607Solder feeding devices
    • B23K3/0623Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/42Printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/8121Applying energy for connecting using a reflow oven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/041Solder preforms in the shape of solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0557Non-printed masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、表層にコンデンサやICなどの電子部品を実装するためのプリント配線板に係り、詳しくは、電子部品を実装するための半田バンプの狭ピッチ化に適合したプリント配線板製造方法に関する。
ICチップ等の半導体素子をプリント配線板上に実装する場合、先ず、プリント配線板上に形成された半導体素子実装用パッド(以下、単に「導体パッド」という)に対して半田バンプを形成することが行われる。導体パッドの一部はソルダーレジスト層で覆われていて、導体パッドの中心部のみが露出している。このような導体パッドに対して半田バンプを形成するには、先ず、半田ペースト印刷機にプリント配線板をセットし、次いで、プリント配線板にメタルマスクやプラスティックマスク等の半田印刷用マスク(プリント配線板に形成されている導体パッドに対応して印刷用開口部が設けられている)を積層するとともに、プリント配線板に形成されたアライメントマークと印刷用マスクのアライメントマークとの位置合わせを行う。
そして、導体パッドに半田ペーストを印刷し、印刷用マスクをプリント配線板上から取り外した後、プリント配線板をリフロー装置にセットしてリフロー処理を行うことによって、導体パッド上に半田バンプが形成される(特開平11−40908号公報参照)。
しかしながら、前述した従来技術には、次のような問題点があった。即ち、半田バンプの形状が導体パッド表面を底面とした半円形状であるので、ソルダーレジスト層に設けた開口の側壁と半田バンプとの間に隙間が残ってしまうということである。このような隙間があると、隙間にフラックス残渣や洗浄液残渣が残りやすいので、導体パッドのピッチが200μm以下となるプリント配線板では絶縁信頼性が低下しやすい。また、そのような残渣は、密着力低下の原因となるため、ソルダーレジストとアンダーフィルとの剥離が発生しやすくなるので、接続信頼性が低下する。さらに、アンダーフィルの充填が難しくなるため、大きなICチップを搭載しようとすると、アンダーフィル材にボイドが入りやすくなり、接続信頼性や絶縁信頼性を低下させてしまう。
そこで、本発明の目的は、従来技術が抱える上記問題点を解決して、導体パッドのピッチが200μm以下であるような挟ピッチ構造でも、接続信頼性および絶縁信頼性に優れたプリント配線板の製造方法を提案することにある。
本発明者らは、上記目的の実現のために鋭意研究を重ねた結果、ソルダーレジスト層に設けた開口部から露出する導体パッド上に設けた半田バンプの直径(以下、「半田バンプ径」という)と、開口部の開口径との比が所定の範囲内にある場合に、半田バンプとICチップ等の電子部品との間の接続信頼性および絶縁信頼性を向上させることができることを知見し、そのような知見に基づいて、以下のような内容を要旨構成とする本発明を完成した。
すなわち、本発明は、
導体回路と層間樹脂絶縁層とが交互に積層されてなるとともに、異なる層に位置する導体回路同士がバイアホールを介して電気的に接続されてなるビルドアップ層を有し、そのビルドアップ層の最も外側に位置する層間樹脂絶縁層と最も外側に位置する導体回路を被覆してソルダーレジスト層が形成され、そのソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を、電子部品を実装するための導体パッドとして形成し、その導体パッド上に半田バンプを形成してなるプリント配線板を製造する方法において、
前記ソルダーレジスト層の表面を、少なくとも電子部品実装領域において平坦化処理する工程と、
前記導体パッドを200μm以下のピッチで配設する工程と、
前記ソルダーレジスト層に、その上面における開口径D1が底面における開口径D2よりも大きいテーパ形状に開口部を形成する工程と、
前記開口部を介して前記導体パッド上に半田ボールを搭載する工程と、
前記搭載した半田ボールをリフロー処理して前記半田バンプを形成する工程と、
を具え、
前記半田バンプ径Wと、前記ソルダーレジスト層に設けた開口部の、前記上面における開口径D1に等しい開口径Dとの比(W/D)を、1.04〜1.26の範囲としたことを特徴とするプリント配線板の製造方法である。
本発明においては、
前記半田ボールを搭載する工程は、
ボール整列用マスクの上方に、該ボール整列用マスクに対向する開口を備える筒部材を位置させ、その筒部材で空気を吸引することによって筒部材直下のボール整列用マスク上に前記半田ボールを集合させる工程と、
前記筒部材を水平方向に移動させることによって、前記ボール整列用マスクの開口を介して前記導体パッド上に前記半田ボールを落下させる工程と、
を具えている。
なお、本発明において、「導体パッド」とは、ソルダーレジスト層に設けた開口部から露出する導体回路の一部として規定されるが、その導体回路は、例えば接続パッドの形態や、バイアホール(めっき導体が樹脂絶縁層に設けた開口内に完全に充填されたフィルドビアを含む)の形態やバイアホールとバイアホールに接続する導体回路の形態に形成することができるので、広い意味では、接続パッドやバイアホールを含んだ導体回路の一部として規定される。
また、本発明において「半田バンプ径」とは、ソルダーレジスト層表面から突出している半田バンプを水平断面で輪切りにした場合に、表れる円の直径または楕円の長径のうちの最大値のことを意味する。
また、本発明において、ソルダーレジスト層に設けた、開口側壁がテーパ形状をなして いる開口の「開口径(D)」とは、ソルダーレジスト層表面に表れる開口の直径(ソルダ ーレジスト層上面における開口径D1)を意味する。
また、本発明において、「最大表面粗さ」とは、図8に概略的に示すように、電子部品実装領域において、導体パッド上または導体回路上のソルダーレジスト層の高さと、隣接する導体パッド非形成部または導体回路非形成部のソルダーレジスト層の高さとの差X1、X2、X3、X4、X5・・・・の中の最大値を意味する。
さらに、「算術平均粗さ」とは、JIS B0601で規定された算術平均粗さ(Ra)のことを意味する。
本発明によれば、導体パッドを200μm以下のピッチで設けると共に、半田バンプ径Wと、ソルダーレジスト層に設けた開口部の開口径Dとの比(W/D)を、1.04〜1.26の範囲とすることによって、半田バンプとソルダーレジスト層の開口部側壁との間に隙間ができにくくなるため、半田バンプとソルダーレジスト層との間にフラックス残渣や洗浄残渣が残りにくくなり、残渣起因による絶縁抵抗の低下防止やアンダーフィルの剥離防止が可能となる。その結果、絶縁信頼性や接続信頼性が向上する。
また、ソルダーレジスト層に設けた開口部の側壁をテーパ形状に形成することによって、開口部周縁で半田バンプの形状が極端に変化しないので、応力が集中しにくくなる。その結果、接続信頼性が向上する。
また、ソルダーレジスト層表面を平坦化処理して、ある程度の平坦性を確保することによって、応力が大きくかかる部分のソルダーレジスト層の体積を増やすことができ、応力が集中しやすくなるような屈曲部がなくなるので、ソルダーレジスト層の耐ヒートサイクル性が向上する。
また、ソルダーレジスト層の平坦化した表面をさらに粗化処理して粗化面を形成することによって、ソルダーレジスト層表面とアンダーフィルとの間の密着性を向上させることができる。特に、粗化面を形成することによって、アンダーフィルの濡れ性がよくなり、半田バンプとソルダーレジスト層との境界部分などの袋小路の狭い部分にもアンダーフィルを充填できるので、接続信頼性が向上する。
さらに、導体パッドをフィルドビアの形態に形成し、最外側の層間樹脂絶縁層表面から露出するフィルドビア表面の凹凸量を、層間樹脂絶縁層上に形成される導体回路の厚みに対して−5μm〜+5μmとすることによって、フィルドビアと半田ボールの接点を多くして、半田バンプを形成する際の濡れ性を向上させることができるので、バンプ内へのボイドの巻き込みや、バンプの未搭載(ミッシングバンプ)を少なくすることができると共に、ファイン化に適合しやすくなる。
図1は、本発明にかかるプリント配線板の断面図である。
図2は、図1に示すプリント配線板にICチップを実装し、ドータボードに載置した状態を示す断面図である。
図3A〜3Cは、プリント配線板上に半田バンプを形成する工程を説明する図である。
図4A〜4Bは、半田ボール搭載装置の構成を示す概略図である。
図5Aは、プリント配線板の位置決めを説明するための概略図、図5Bは、搭載筒への半田ボールの供給を説明するための概略図である。
図6Aは、搭載筒による半田ボールの集合を説明するための概略図、図6Bは、搭載筒による半田ボールの集合、誘導を説明するための概略図である。
図7Aは、半田ボールの接続パッド上への落下を説明するための概略図、図7Bは、吸着ボール除去筒による半田ボールの除去を説明するための概略図である。
図8は、ソルダーレジスト層表面の最大粗さを説明するための概略図である。
図9は、本発明における半田バンプ径(W)とソルダーレジスト層開口径(D)との関係を説明するための概略図である。
図10Aは、ソルダーレジスト層開口が断面矩形である場合の半田バンプとソルダーレジスト層表面との境界付近のバンプ形状を説明するための概略図であり、図10Bは、ソルダーレジスト層開口が断面台形である場合の半田バンプとソルダーレジスト層表面との境界付近のバンプ形状を説明するための概略図である。
図11A〜11Bは、接続パッドとしてのフィルドビア表面の凹凸を説明するための概略図である。
図12A〜12Bは、接続パッド領域を説明するための概略図である。
本発明のプリント配線板の一実施形態は、図9に示すように、配線基板の最外層に形成したソルダーレジスト層(SR層)に開口部を設け、その開口部から露出する導体回路の一部を、電子部品実装のための導体パッドとして形成し、その導体パッドが200μm以下のピッチで配設されると共に、その導体パッド上に形成される半田バンプは、開口部内に完全に充填された形態で配設され、さらに、半田バンプ径Wと開口部の、ソルダーレジスト層上面における開口径D1に等しい開口径Dとの比(W/D)が、1.04〜1.26であることを特徴とする。
本発明の一実施形態において、ソルダーレジスト層に設けた開口部内に半田バンプを形成するには、従来のようなマスクを用いた印刷法ではなく、後述するような、微細径を有する半田ボールをボール整列用マスクの開口部を介して接続パッド上に落下させるような新規な方法および装置を用いて行われる。
まず、新規な半田ボール搭載方法および装置を用いて製造する本発明にかかるプリント配線板について、その一実施形態の構成を図1および図2を参照して説明する。
図1は、プリント配線板10の断面図を示し、図2は、図1に示すプリント配線板10にICチップ90を取り付け、ドータボード94へ載置した状態を示している。図1に示すようにプリント配線板10では、コア基板30の両面に導体回路34が形成され、それらの導体回路はスルーホール36を介して電気的に接続されている。
更に、コア基板30の導体回路34の上に層間樹脂絶縁層50を介して導体回路層を形成する導体回路58が形成されている。この導体回路58は、バイアホール60を介して導体回路34に接続されている。導体回路58の上に層間樹脂絶縁層150を介して導体回路158が形成されている。この導体回路158は、層間樹脂絶縁層150に形成されたバイアホール160を介して導体回路58に接続されている。
ソルダーレジスト層70は、導体回路158およびバイアホール160を被覆して形成され、該ソルダーレジスト層70に設けた開口71にニッケルめっき層72および金めっき層74を形成することによって、接続パッド75が形成されている。上面の接続パッド75上には半田バンプ78Uが、下面の接続パッド75上にはBGA(ボールグリッドアレー)78Dが形成されている。
図2に示すように、プリント配線板10の上面側の半田バンプ78Uは、ICチップ90の電極92に接続されて、IC実装プリント配線板を構成し、このIC実装プリント配線板は、その下面側に設けたBGA78Dを介してドータボード94のランド96に接続されている。
本発明の一実施形態において、ソルダーレジスト層の表面は、少なくとも電子部品実装領域において平坦化処理を施す。ソルダーレジスト層と半田バンプは、熱膨張係数が異なるので、熱変化により、半田バンプとソルダーレジスト層との境界近傍では収縮・膨張を繰り返す。ソルダーレジスト層表面に大きな凹凸が存在する、即ち、平坦度が小さい場合には、半田バンプ近傍のソルダーレジスト層の体積が少ないので、破壊しやすくなるのである。そこで、ソルダーレジスト層表面の平坦度をある程度小さくすることによって、応力が大きくかかる部分のソルダーレジスト層の体積を増やすことができるので、応力が集中しやすくなるような屈曲部を少なくして、耐ヒートサイクル性を向上させることができるからである。
前記ソルダーレジスト層の平坦化された表面は、最大表面粗さが0.8〜3.0μmとすることが望ましい。
その理由は、最大表面粗さが0.8〜3.0μmの範囲内では、導体パッド付近のソルダーレジストにクラックが生じにくかったり、アンダーフィル内に空気(ボイド)を巻き込んだりしないからである。この結果、絶縁信頼性や接続信頼性が向上する。
また、本発明の一実施形態において、平坦化処理したソルダーレジスト層の表面を、さらに粗化処理を施こすことが望ましい。ある程度平坦化したソルダーレジスト層表面に粗化処理を施して、平坦化した表面よりも更に小さい凹凸を形成させることによって、アンダーフィルの濡れ性を向上させることができるため、ソルダーレジスト層と半田バンプとの境界近傍の狭い隙間部分にもアンダーフィルを充填でき、接続信頼性が向上するからである。
前記粗化処理されたソルダーレジスト層の表面は、平坦化された表面の最大表面粗さよりも小さく、かつ算術平均粗さ(Ra)で0.2〜0.5μmとすることが望ましい。
その理由は、算術平均粗さ(Ra)を0.2〜0.5μmの範囲内とすることで、アンダーフィルとの密着性を高めたり、ソルダーレジスト表面にフラックス残渣や洗浄残渣が残りにくくなったりするからである。その結果、絶縁信頼性や接続信頼性が向上する。
また、本発明の一実施形態において、ソルダーレジスト層に設ける開口は、図10A〜10Bに示すように、断面が矩形であっても、台形であってもよい。特に、断面が台形である場合には、開口端にテーパが付与された形態であるため、開口内に充填された半田バンプの部分と、開口の外側に露出する半田バンプの部分が滑らかに連続することになり、ソルダーレジスト層との境界付近での半田バンプの屈曲部が小さくなる、即ち、半田バンプの形状がソルダーレジスト層との境界部分で極端に変化しないので、応力が集中しに なる。その結果、半田バンプが破壊されにくくなり、接続信頼性が向上する。
さらに、上面における開口径をD1とし、底面における開口径をD2とした時、D1−D2が5〜20μmとなるような台形であることが望ましい。D1−D2がそのような範囲内にある場合に、ICチップとプリント配線板の熱膨張係数差による応力が集中しないため、接続信頼性が向上するし、隣接する半田バンプ間の絶縁性を確保できる。また、マイグレーションも発生し難いからである。
また、図1および図2から分かるように、上面に設けた接続パッド75のうち、中央に位置する2つの接続パッドは、バイアホール160直上のランドの形態に形成され、それらに隣接する2つの接続パッドは、バイアホール160のランドに隣接するパッドの形態に形成され、さらに、左右両端に位置する2つの接続パッドは、導体回路158の配線パターンの一部からなるパッドの形態に形成され、これらの接続パッド上に半田バンプが形成されている。
同様に、下面の接続パッド75のうち、左右両端に位置する2つの接続パッドは、バイアホール160直上のランドの形態に形成され、中央に位置する4つの接続パッドは、バイアホール160のランドに隣接するパッドの形態に形成されている。
前記半田バンプ78Uが形成される接続パッドとしてのバイアホール160は、フィルドビアであることが好ましく、層間樹脂絶縁層150表面から露出するフィルドビア表面の凹凸量は、図11A〜11Bに示すように、導体回路158の導体厚みに対して、−5〜+5μmの範囲が望ましい。その理由は、フィルドビア表面の凹み量が5μmを超える(−5μm)と、半田ボールとフィルドビアからなる接続パッドの接点が少なくなるので、半田バンプを形成する際に濡れ性が悪くなり、バンプ内にボイドを巻き込んだり、未搭載(ミッシングバンプ)になりやすくなったりするからである。一方、フィルドビア表面の凸量が5μmを超える(+5μm)と、導体回路158の厚みが大きくなるので、ファイン化に適合しなくなるからである。
なお、本発明における「電子部品実装領域」とは、接続パッドや、フィルドビアなどの電子部品を実装するための導体パッドが形成された領域(以下、単に「接続パッド領域」という)にほぼ相当する。
例えば、図12Aは、格子状配列された接続パッドのうち、最外周の接続パッドのすべてが、矩形の各辺に沿って配列された実施形態を示し、図12Bは、格子状配列された接続パッドのうち、最外周の接続パッドの一部が、矩形の各辺に沿って配列されていないような実施形態を示しているが、いずれの場合にも、接続パッド領域を矩形とした場合には、最外周の接続パッドを含んだ、すべての接続パッドを囲んだ領域の面積が最小となるように決められた矩形領域のことを「接続パッド領域」という。
図3A〜3Cは、プリント配線板10上に半田バンプを形成する工程を説明する図である。
まず、プリント配線板10の上面側のソルダーレジスト層70に設けた開口71に形成した導体パッド、即ち、接続パッド75を被覆するフラックス層80を印刷法によって形成する(図3A参照)。
次に、プリント配線板10の上面側の接続パッド75上に後述する半田ボール搭載装置を用いて微少な半田ボール78s(例えば日立金属社製またはタムラ社製)を搭載する(図3B参照)。このような半田ボールは、直径が40〜200μmφ未満であることが望ましい。直径が40μmφ未満では、半田ボールが軽すぎるため接続パッド上に落下しない。一方、200μmφ以上になると逆に重すぎるため筒部材内に半田ボールを集合させることができず、半田ボールが載っていない接続パッドが存在するようになるためである。ファイン化対応のためには、直径が80μmφ以下の半田ボールが望ましい。
その後、プリント配線板10の下面側の接続パッド75上に、例えば、特許1975429号に記載されているような吸着ヘッドを用いて、通常径(250μm)の半田ボール78Lを吸着して載置する(図3C参照)。
次いで、リフロー炉で過熱し、図1に示すようにプリント配線板10の上面側に60〜200μmピッチで半田バンプ78Uを、例えば500〜30,000個、下面側に2mmピッチでBGA78Dを、例えば250個形成する。
半田バンプのピッチは、即ち、接続パッドのピッチであり、この接続パッドのピッチが60μm未満となると、そのピッチに適した半田ボールを製造するのが困難になるからである。一方、接続パッドのピッチが200μmを越えると、挟ピッチ化対応のプリント配線板を得ることができないからである。
更に、図2に示すように、リフローにより半田バンプ78Uを介してICチップ90を実装することによって、IC実装プリント配線板10を形成し、このIC実装プリント配線板10は、BGA78Dを介してドータボード94に装着される。
次に、上述したプリント配線板の接続パッド上に微少な半田ボール78sを搭載する半田ボール搭載装置について、図4A〜4Bを参照して説明する。
図4Aは、半田ボール搭載装置の構成を示す構成図であり、図4Bは、図4Aの半田ボール搭載装置を矢印B側から見た矢視図である。
前記半田ボール搭載装置20は、プリント配線板10を位置決め保持するXYθ吸引テーブル14と、該XYθ吸引テーブル14を昇降する上下移動軸12と、プリント配線板の接続パッド75に対応する開口を備えるボール整列用マスク16と、ボール整列用マスク16上を移動する半田ボールを誘導する搭載筒(筒部材)24と、搭載筒24に負圧を与える吸引ボックス26と、余剰の半田ボールを回収するための半田ボール除去筒61と、該半田ボール除去筒61に負圧を与える吸引ボックス66と、回収した半田ボールを保持する吸着ボール除去吸引装置68と、ボール整列用マスク16をクランプするマスククランプ44と、搭載筒24及び半田ボール除去筒61をX方向へ送るX方向移動軸40と、X方向移動軸40を支持する移動軸支持ガイド42と、多層プリント配線板10を撮像するためのアライメントカメラ46と、搭載筒24下にある半田ボールの残量を検出する残量検出センサ18と、残量検出センサ18により検出された残量に基づき半田ボールを搭載筒24側へ供給する半田ボール供給装置22と、を備える。
前記搭載筒24及び半田ボール除去筒61は、接続パッド領域の大きさに対応させてY方向へ複数並べてある。なお、複数の接続パッド領域に対応した大きさにしてもよい。ここで、Y方向は便宜的であり、X方向に並べても良い。XYθ吸引テーブル14は、半田ボールの搭載されるプリント配線板10を位置決め、吸着、保持、補正する。アライメントカメラ46は、XYθ吸引テーブル14上のプリント配線板10のアライメントマークを検出し、検出された位置に基づき、プリント配線板10とボール整列用マスク16との位置が調整される。残量検出センサ18は光学的な手法により半田ボールの残量を検出する。
引き続き、半田ボール搭載装置20による半田ボールの搭載工程について図5〜図7を参照して説明する。
(1)プリント配線板の位置認識および補正
図5Aに示すように、プリント配線板10のアライメントマーク34Mをアライメントカメラ46により認識し、ボール整列用マスク16に対してプリント配線板10の位置をXYθ吸引テーブル14によって補正する。即ち、ボール整列用マスク16の開口16aがそれぞれプリント配線板10の接続パッド75に対応するように位置調整する。なお、ここでは、図示の便宜上、1枚分のプリント配線板10のみを示しているが、実際には、複数枚のプリント配線板を構成するワークシートサイズのプリント配線板に対して半田ボールが搭載され、半田バンプの形成後に個片の多層プリント配線板に切り分けられる。
(2)半田ボールおよび半田ボールの供給
図5Bに示すように、半田ボール供給装置22から半田ボール78sを搭載筒24側へ定量供給する。ここで、半田ボールとしては、市販品(例えば日立金属社製)を使ってもよいし、特開2001−226705に記載された製造装置および製造方法に従って製造してもよい。
この半田ボールを製造した後、所望する半田ボール径よりも縦および横の寸法が1μmだけ小さい方形スリット(開口)を有する金属板(例えば、25μm厚のNi)上に載せ、その上で半田ボールを転動させてスリットから落下させる。これによって、所望とする径より小さな半田ボールが除去される。その後、金属板上に残った半田ボールを、所望する半田ボール径よりも縦および横の寸法が1μmだけ大きい方形スリットを有する金属板で分級して、スリットから落下してきた半田ボールを回収することで、所望とする直径とほぼ同等な直径を有する半田ボールが得られる。
(3)半田ボールの搭載
図6Aに示すように、ボール整列用マスク16の上方に、該ボール整列用マスクとの所定のクリアランス(例えば、ボール径の50%〜300%)を保って搭載筒24を位置させ、その吸引部24Bから空気を吸引することで、搭載筒とプリント配線板間の隙間の流速を5m/sec〜35m/secにして、当該搭載筒24の開口部24A直下のボール整列用マスク16上に半田ボール78sを集合させる。
その後、図6Bおよび図7Aに示すように、プリント配線板10のY軸沿って並べられた搭載筒24を、X方向移動軸40を介してX軸に沿って水平方向へ送る。これにより、ボール整列用マスク16の上に集合させた半田ボール78sを搭載筒24の移動に伴い移動させ、ボール整列用マスク16の開口16aを介して、半田ボール78sをプリント配線板10の接続パッド75へ落下、搭載させて行く。これにより、半田ボール78sがプリント配線板10側の全接続パッド上に順次整列される。
(4)半田ボールの除去
図7Bに示すように、搭載筒24により余剰の半田ボール78sをボール整列用マスク16上に開口16aの無い位置まで誘導した後、半田ボール除去筒61により吸引除去する。
(5)基板の取り出し
XYθ吸引テーブル14からプリント配線板10を取り外す。
以上説明したような半田ボール搭載方法および半田ボール搭載装置20によれば、ボール整列用マスク16の上方に搭載筒24を位置させ、該搭載筒24の上部にある吸引部24Bから空気を吸引することによって、半田ボール78sを集合させ、搭載筒24を水平方向に移動させることによって、集合させた半田ボール78sをボール整列用マスク16の上を移動させ、ボール整列用マスク16の開口16aを介して、半田ボール78sをプリント配線板10の接続パッド75へ落下させることができる。
このため、微細な半田ボール78sを確実にプリント配線板10の全ての接続パッド75に搭載させることができる。また、半田ボール78sを非接触で移動させるため、従来技術のようなスキージを用いた印刷法とは異なり、半田ボールを傷を付けることなく接続パッド75に搭載でき、半田バンプ78Uの高さを均一にすることができる。
したがって、上述したような方法によれば、IC等の電子部品の実装性、実装後のヒートサイクル試験、高温・高湿試験等の耐環境試験に優れる。
また、製品の平面度に依存しないので、表面に起伏の多いプリント配線板でも半田ボールを接続パッドに適切に載置させることができる。
また、微少な半田ボールを確実に接続パッド上に載置することができるので、接続パッドのピッチが60〜200μmであり、しかもソルダーレジストの開口径が40〜150μmであるような挟ピッチ配列のプリント配線板においても、全てのバンプにおいてそれらの高さがほぼ均一な安定した半田バンプを形成することができる。
さらに、吸引力により半田ボールを誘導するため、半田ボールの凝集、付着を防止することができる。更に、搭載筒24の数を調整することで、種々の大きさのワーク(ワークシートサイズの多層プリント配線板)に対応することができるので、多品種、少量生産にも柔軟に適用することが可能である。
上述したような半田ボール搭載装置では、図4Bに示すように搭載筒24をワーク(ワークシートサイズのプリント配線板)の幅に対応させてY方向へ複数並べてあるため、複数の搭載筒24を、列方向に対して垂直方向(X方向)へ送るだけで、半田ボールを確実にプリント配線板10の全ての接続パッド75に搭載させることができる。
更に、半田ボール除去筒61によりボール整列用マスク16上に残った半田ボール78sを回収できるので、余剰の半田ボールが残り、故障等の障害の原因となることがない。
上述したような半田ボール搭載方法および装置を用いてプリント配線板の接続パッド上に搭載された半田ボールは、リフロー処理によって所定の高さを有する半田バンプとなり、そのような半田バンプを介してICチップが基板上に実装されて、本発明にかかるプリント配線板が製造される。
参考例1]
(1)プリント配線板の作製
出発材料として両面銅張積層板(例えば、日立化成工業株式会社製、商品名「MCL−E−67」)を用い、この基板に周知の方法でスルーホール導体及び導体回路を形成した。その後、周知の方法(例えば、2000年6月20日 日刊工業新聞社発行の「ビルドアップ多層プリント配線板」(高木清著)に記載)により、層間絶縁層と導体回路層とを交互に積層し、最外層の導体回路層において、厚み:20μm、直径(接続パッド径):120μm、ピッチ:150μm、個数:50×40(個)(格子状配置)からなるICチップ実装用接続パッド群を150mm2の接続パッド領域内に形成した。
このような接続パッドは、特開2000−357762に記載された方法と同様な方法で形成される。
また、接続パッドの大きさ、ピッチ、数、配置を変更する場合は、めっきレジストのパターン(開口径、ピッチ、配置等)を変更することによって行う。
ソルダーレジスト層の形成は、市販のソルダーレジストを用いて以下のような印刷条件のもとでスクリーン印刷を行って、接続パッドを被覆する15〜25μm厚(接続パッド上での厚さ)のソルダーレジスト層を形成する。
(印刷条件)
ソルダーレジストインク:商品名「RPZ−1」、日立工業社製
インク粘度:45±15Pa・s
スクリーン版:ポリエステル繊維製(100〜130メッシュ)
スキージ速度:100〜200mm/秒
この参考例では、ソルダーレジスト層を厚さ16μmに形成した。
その後、ソルダーレジスト開口部のパターン(マスクパターン)が描画されたフォトマスクをソルダーレジスト層に密着させた状態で、100〜1000mjの紫外線で露光し、以下のような現像条件のもとで水平型現像装置を用いて現像処理することによって、接続パッド上に直径40〜150μmの開口を形成する。
(水平型現像装置)
水平型現像装置としては、基板を現像処理ゾーンに搬入し、現像処理ゾーンを搬送するコンベアと、基板の上下に位置し、スプレー噴霧圧力を調整できる複数のスプレーノズルとを備えた水平搬送現像装置を用いる。
(現像条件)
(1)スプレーの種類:スリットノズル(直線状に液を噴霧するノズル)もしくはフルコーンノズル(放射状に液を噴霧するノズル)を用いる。
(2)スプレーの揺動:有・無
(3)使用するスプレー面:上面もしくは下面(基板の上方に位置するスプレーで現像する場合は、開口を形成するソルダーレジスト面を上方に向けて水平型現像装置に搬入する。基板の下方に位置するスプレーで現像する場合は、開口を形成するソルダーレジスト面を下方に向けて水平型現像装置に搬入する。)
(4)スプレー嘖霧圧力:0.05〜0.3MPa
(5)現像液:5〜15g/Lの炭酸ナトリウム(NaCO)溶液
(6)現像時間:10〜300秒
この参考例では、ソルダーレジスト面を下方に向け、下方に位置するスリットノズルを揺動させない状態で、濃度10g/Lの炭酸ナトリウム(NaCO)溶液を用いた現像処理によって、直径が80μmの開口部(ソルダーレジスト層表面の開口部の直径=接続パッド上の開口部の直径)を形成した。
(2)半田ボールの搭載
前記(1)において作製したプリント配線板の表面(IC実装面)に、市販のロジン系フラックスを塗布し、その後、半田ボール搭載装置の吸着テーブルに搭載し、プリント配線板およびボール整列用マスクのアライメントマークをCCDカメラを用いて認識し、プリント配線板とボール整列用マスクとのを位置合わせを行う。
ここで、ボール整列用マスクは、プリント配線板の接続パッドに対応した位置に100μmφの開口を有するNi製のメタルマスクを用いた。その他SUS製やポリイミド製のボール整列用マスクを用いることも可能である。
なお、ボール整列用マスクに形成する開口径は、使用するボールの径に対して1.1〜1.5倍が好ましく、ボール整列用マスクの厚みは使用する半田ボールの径(直径)の1/2〜3/4が好ましい。
さらに、接続パッド形成領域に対応した大きさ(接続パッド領域に対して1.2〜3倍)で、高さ200mmの搭載筒を半田ボール径の2倍のクリアランスを保ってメタルマスク(ボール整列用マスク)上に位置させ、その周囲近辺のボール整列用マスク上に半田ボールを搭載する。
この参考例では、Sn/Pb半田(Sn/Pb=63:37)からなる直径85μmの半田ボール(日立金属社製)を搭載した。
半田ボールの材料としてSn/Pb半田を用いたが、Ag、Cu、In、Bi、Zn等の群から選ばれる少なくとも1種類の金属とSnとからなるPbフリー半田であってもよい。そして、搭載筒上部より空気を吸引して、搭載筒とプリント配線板間の隙間の流速を5〜35m/secに調整して、搭載筒内に集合させた。
その後、搭載筒を移動速度10〜40mm/secで移動して半田ボールを転動させ、ボール整列用マスクの開口部から半田ボールを落下させて接続パッド上に半田ボールを搭載した。
(3)半田バンプの形成
さらに、ボール整列用マスクの余分な半田ボールを除去したのち、半田ボール整列用マスクとプリント配線板を半田ボール搭載装置から別個に取り外し、最後に、前記プリント配線板を230℃に設定してあるリフローに投入して半田バンプを形成した。
半田バンプの形成後、半田バンプの直径(半田バンプ径)をビーコ社製の「WYKO NT−2000」で測定したところ、84μmであった。
(4)ICチップの実装
各半田バンプの直径を測定した後、ICチップを半田バンプを介して実装し、ICチップとソルダーレジスト間に市販のアンダーフィル剤を充填してIC実装プリント配線板を製造した。
参考例2]
直径100μmの半田ボールを搭載した以外は、参考例1と同様にしてプリント配線板を製造した。その結果、半田バンプ径は、100μmであった。
参考例3]
直径120μmの半田ボールを搭載した以外は、参考例1と同様にしてプリント配線板を製造した。その結果、半田バンプ径は、120μmであった。
参考例4]
直径140μmの半田ボールを搭載した以外は、参考例1と同様にしてプリント配線板を製造した。その結果、半田バンプ径は、135μmであった。
[実施例
フルコーンノズルを揺動させない状態で用いた以外は、参考例1と同様にしてプリント配線板を製造した。その結果、上部開口径が85μmで、底部開口径が80μmであるような台形形状の開口部が形成されたが、半田バンプ径は、実施例1と同様に、84μmであった。
これは、半田バンプの体積が、図10Bから分かるように、ソルダーレジスト上に突出した部分が大半を占めるため、ソルダーレジスト開口部の形状には影響されないのではないかと推察される。
また、この実施例では、図10Aに示すようなソルダーレジスト層開口が断面矩形の形状である場合と比べて、図10Bに示すようにソルダーレジスト層開口を断面台形とする、即ち、テーパ形状とすることで、半田バンプとソルダーレジスト層表面との境界部分の形状(点線で囲って示す箇所)が異なることがわかる。
[実施例
直径が100μmの半田ボールを用いたこと以外は、実施例と同様にしてプリント配線板を製造した。その結果、半田バンプ径は105μmであった。
参考
直径が120μmの半田ボールを用いたこと以外は、実施例と同様にしてプリント配線板を製造した。その結果、半田バンプ径は128μmであった。
参考
直径が140μmの半田ボールを用いたこと以外は、実施例と同様にしてプリント配線板を製造した。その結果、半田バンプ径は145μmであった。
[実施例
フルコーンノズルを揺動させた状態で用い、直径が2μm大きい半田ボールを用いた以外は、実施例と同様にしてプリント配線板を製造した。その結果、上部開口径が90μmで、底部開口径が80μmであるような台形形状の開口部が形成され、半田バンプ径は94μmであった。
[実施例
フルコーンノズルを揺動させた状態で用い、直径が2μm大きい半田ボールを用いた以外は、実施例と同様にしてプリント配線板を製造した。その結果、上部開口径が90μmで、底部開口径が80μmであるような台形形状の開口部が形成され、半田バンプ径は113μmであった。
参考
フルコーンノズルを揺動させた状態で用い、直径が2μm大きい半田ボールを用いた以外は、参考と同様にしてプリント配線板を製造した。その結果、上部開口径が90μmで、底部開口径が80μmであるような台形形状の開口部が形成され、半田バンプ径は135μmであった。
参考
フルコーンノズルを揺動させた状態で用い、直径が2μm大きい半田ボールを用いた以外は、参考と同様にしてプリント配線板を製造した。その結果、上部開口径が90μmで、底部開口径が80μmであるような台形形状の開口部が形成され、半田バンプ径は155μmであった。
[実施例
ソルダーレジスト面を上方に向け、上方に位置するフルコーンノズルを揺動させ、直径が2μm大きい半田ボールを用いた以外は、実施例と同様にしてプリント配線板を製造した。その結果、上部開口径が100μmで、底部開口径が80μmであるような台形形状の開口部が形成され、半田バンプ径は105μmであった。
[実施例
ソルダーレジスト面を上方に向け、上方に位置するフルコーンノズルを揺動させ、直径が2μm大きい半田ボールを用いた以外は、実施例と同様にしてプリント配線板を製造した。その結果、上部開口径が100μmで、底部開口径が80μmであるような台形形状の開口部が形成され、半田バンプ径は125μmであった。
参考
ソルダーレジスト面を上方に向け、上方に位置するフルコーンノズルを揺動させ、直径が2μm大きい半田ボールを用いた以外は、参考と同様にしてプリント配線板を製造した。その結果、上部開口径が100μmで、底部開口径が80μmであるような台形形状の開口部が形成され、半田バンプ径は150μmであった。
参考10
ソルダーレジスト面を上方に向け、上方に位置するフルコーンノズルを揺動させ、直径が2μm大きい半田ボールを用いた以外は、参考と同様にしてプリント配線板を製造した。その結果、上部開口径が100μmで、底部開口径が80μmであるような台形形状の開口部が形成され、半田バンプ径は170μmであった。
参考11
接続パッドを形成するためのめっきレジストのパターンを変更し、直径が70μmの接続パッドを100μmピッチで形成し、ソルダーレジスト層に開口を形成するためのマスクの直径を変更して、開口径が60μmの開口部(上部開口径=底部開口径)を形成し、直径が63μmの半田ボールを用いた以外は、参考例1と同様にしてプリント配線板を製造した。その結果、半田バンプ径は63μmであった。
参考12
直径が70μmの半田ボールを用いた以外は、参考11と同様にしてプリント配線板を製造した。その結果、半田バンプ径は75μmであった。
参考13
直径が80μmの半田ボールを用いた以外は、参考11と同様にしてプリント配線板を製造した。その結果、半田バンプ径は90μmであった。
参考14
直径が95μmの半田ボールを用いた以外は、参考11と同様にしてプリント配線板を製造した。その結果、半田バンプ径は102μmであった。
[実施例
参考11と同様に接続パッドの大きさを直径が70μm、そのピッチを100μmとし、ソルダーレジスト層に開口を形成するためのマスクの直径を変更して、上部開口径が65μm、底部開口径が60μmであるような開口部を形成し、直径が63μmの半田ボールを用いた以外は、実施例と同様にしてプリント配線板を製造した。その結果、半田バンプ径は68μmであった。
[実施例
参考11と同様に接続パッドの大きさを直径が70μm、そのピッチを100μmとし、ソルダーレジスト層に開口を形成するためのマスクの直径を変更して、上部開口径が65μm、底部開口径が60μmであるような開口部を形成し、直径が70μmの半田ボールを用いた以外は、実施例と同様にしてプリント配線板を製造した。その結果、半田バンプ径は80μmであった。
参考15
参考11と同様に接続パッドの大きさを直径が70μm、そのピッチを100μmとし、ソルダーレジスト層に開口を形成するためのマスクの直径を変更して、上部開口径が65μm、底部開口径が60μmであるような開口部を形成し、直径が80μmの半田ボールを用いた以外は、実施例と同様にしてプリント配線板を製造した。その結果、半田バンプ径は96μmであった。
参考16
参考11と同様に接続パッドの大きさを直径が70μm、そのピッチを100μmとし、ソルダーレジスト層に開口を形成するためのマスクの直径を変更して、上部開口径が65μm、底部開口径が60μmであるような開口部を形成し、直径が95μmの半田ボールを用いた以外は、実施例と同様にしてプリント配線板を製造した。その結果、半田バンプ径は110μmであった。
[実施例
フルコーンノズルを揺動させた状態で用い、直径が2μm大きい半田ボールを用いた以外は、実施例と同様にしてプリント配線板を製造した。その結果、上部開口径が70μmで、底部開口径が60μmであるような台形形状の開口部が形成され、半田バンプ径は73μmであった。
[実施例10
フルコーンノズルを揺動させた状態で用い、直径が2μm大きい半田ボールを用いた以外は、実施例と同様にしてプリント配線板を製造した。その結果、上部開口径が70μmで、底部開口径が60μmであるような台形形状の開口部が形成され、半田バンプ径は88μmであった。
参考17
フルコーンノズルを揺動させた状態で用い、直径が2μm大きい半田ボールを用いた以外は、参考15と同様にしてプリント配線板を製造した。その結果、上部開口径が70μmで、底部開口径が60μmであるような台形形状の開口部が形成され、半田バンプ径は105μmであった。
参考18
フルコーンノズルを揺動させた状態で用い、直径が2μm大きい半田ボールを用いた以外は、参考16と同様にしてプリント配線板を製造した。その結果、上部開口径が70μmで、底部開口径が60μmであるような台形形状の開口部が形成され、半田バンプ径は120μmであった。
[実施例11
ソルダーレジスト面を上方に向け、上方に位置するフルコーンノズルを揺動させ、直径が2μm大きい半田ボールを用いた以外は、実施例と同様にしてプリント配線板を製造した。その結果、上部開口径が80μmで、底部開口径が60μmであるような台形形状の開口部が形成され、半田バンプ径は84μmであった。
[実施例12
ソルダーレジスト面を上方に向け、上方に位置するフルコーンノズルを揺動させ、直径が2μm大きい半田ボールを用いた以外は、実施例10と同様にしてプリント配線板を製造した。その結果、上部開口径が80μmで、底部開口径が60μmであるような台形形状の開口部が形成され、半田バンプ径は100μmであった。
参考19
ソルダーレジスト面を上方に向け、上方に位置するフルコーンノズルを揺動させ、直径が2μm大きい半田ボールを用いた以外は、参考17と同様にしてプリント配線板を製造した。その結果、上部開口径が80μmで、底部開口径が60μmであるような台形形状の開口部が形成され、半田バンプ径は120μmであった。
参考20
ソルダーレジスト面を上方に向け、上方に位置するフルコーンノズルを揺動させ、直径が2μm大きい半田ボールを用いた以外は、参考18と同様にしてプリント配線板を製造した。その結果、上部開口径が80μmで、底部開口径が60μmであるような台形形状の開口部が形成され、半田バンプ径は135μmであった。
参考21
接続パッドを形成するためのめっきレジストのパターンを変更し、直径が150μmの接続パッドを190μmピッチで形成し、ソルダーレジスト層に開口を形成するためのマスクの直径を変更して、開口径が103μmの開口部(上部開口径=底部開口径)を形成し、直径が105μmの半田ボールを用いた以外は、参考例1と同様にしてプリント配線板を製造した。その結果、半田バンプ径は108μmであった。
参考22
接続パッドを形成するためのめっきレジストのパターンを変更し、直径が70μmの接続パッドを100μmピッチで形成し、直径が125μmの半田ボールを用いた以外は、参考21と同様にしてプリント配線板を製造した。その結果、半田バンプ径は130μmであった。
参考23
直径が155μmの半田ボールを用いた以外は、参考21と同様にしてプリント配線板を製造した。その結果、半田バンプ径は155μmであった。
参考24
直径が180μmの半田ボールを用いた以外は、参考21と同様にしてプリント配線板を製造した。その結果、半田バンプ径は175μmであった。
[実施例13
参考21と同様に接続パッドの大きさを直径が150μm、そのピッチを190μmとし、ソルダーレジスト層に開口を形成するためのマスクの直径を変更して、上部開口径が108μm、底部開口径が103μmであるような開口部を形成し、直径が105μmの半田ボールを用いた以外は、実施例33と同様にしてプリント配線板を製造した。その結果、半田バンプ径は113μmであった。
[実施例14
参考21と同様に接続パッドの大きさを直径が150μm、そのピッチを190μmとし、ソルダーレジスト層に開口を形成するためのマスクの直径を変更して、上部開口径が108μm、底部開口径が103μmであるような開口部を形成し、直径が125μmの半田ボールを用いた以外は、実施例33と同様にしてプリント配線板を製造した。その結果、半田バンプ径は135μmであった。
参考25
参考21と同様に接続パッドの大きさを直径が150μm、そのピッチを190μmとし、ソルダーレジスト層に開口を形成するためのマスクの直径を変更して、上部開口径が108μm、底部開口径が103μmであるような開口部を形成し、直径が155μmの半田ボールを用いた以外は、参考21と同様にしてプリント配線板を製造した。その結果、半田バンプ径は162μmであった。
参考例26]
参考21と同様に接続パッドの大きさを直径が150μm、そのピッチを190μmとし、ソルダーレジスト層に開口を形成するためのマスクの直径を変更して、上部開口径が108μm、底部開口径が103μmであるような開口部を形成し、直径が180μmの半田ボールを用いた以外は、参考21と同様にしてプリント配線板を製造した。その結果、半田バンプ径は185μmであった。
[実施例15
フルコーンノズルを揺動させることによって、上部開口径が113μm、底部開口径が103μmであるような開口部を形成し、直径が2μm大きい半田ボールを用いた以外は、実施例13と同様にしてプリント配線板を製造した。その結果、半田バンプ径は118μmであった。
[実施例16
フルコーンノズルを揺動させることによって、上部開口径が113μm、底部開口径が103μmであるような開口部を形成し、直径が2μm大きい半田ボールを用いた以外は、実施例14と同様にしてプリント配線板を製造した。その結果、半田バンプ径は140μmであった。
参考27
フルコーンノズルを揺動させることによって、上部開口径が113μm、底部開口径が103μmであるような開口部を形成し、直径が2μm大きい半田ボールを用いた以外は、参考25と同様にしてプリント配線板を製造した。その結果、半田バンプ径は170μmであった。
参考28
フルコーンノズルを揺動させることによって、上部開口径が113μm、底部開口径が103μmであるような開口部を形成し、直径が2μm大きい半田ボールを用いた以外は、参考26と同様にしてプリント配線板を製造した。その結果、半田バンプ径は192μmであった。
[実施例17
ソルダーレジスト面を上方に向け、上方に位置するフルコーンノズルを揺動させ、直径が2μm大きい半田ボールを用いた以外は、実施例15と同様にしてプリント配線板を製造した。その結果、上部開口径が123μmで、底部開口径が103μmであるような台形形状の開口部が形成され、半田バンプ径は129μmであった。
[実施例18
ソルダーレジスト面を上方に向け、上方に位置するフルコーンノズルを揺動させ、直径が2μm大きい半田ボールを用いた以外は、実施例16と同様にしてプリント配線板を製造した。その結果、上部開口径が123μmで、底部開口径が103μmであるような台形形状の開口部が形成され、半田バンプ径は129μmであった。
参考29
ソルダーレジスト面を上方に向け、上方に位置するフルコーンノズルを揺動させ、直径が2μm大きい半田ボールを用いた以外は、参考27と同様にしてプリント配線板を製造した。その結果、上部開口径が123μmで、底部開口径が103μmであるような台形形状の開口部が形成され、半田バンプ径は185μmであった。
参考30
ソルダーレジスト面を上方に向け、上方に位置するフルコーンノズルを揺動させ、直径が2μm大きい半田ボールを用いた以外は、参考28と同様にしてプリント配線板を製造した。その結果、上部開口径が123μmで、底部開口径が103μmであるような台形形状の開口部が形成され、半田バンプ径は210μmであった。
(参考例31
直径が160μmの半田ボールを使用した以外は、参考例1と同様にしてプリント配線板を製造した。その結果、半田バンプ径は160μmであった。
(参考例32〜79
導体パッドの数を30,000(接続パッド領域1,200mm2)に変更した以外は、上述した順の参考例1〜30および実施例1〜18と同様にしてプリント配線板を製造した。
(比較例)
直径が60μmの半田ボールを使用した以外は、参考例1と同様にしてプリント配線板を製造した。その結果、ソルダーレジスト開口部に完全に半田を充填できなかった。
(ヒートサイクル試験)
実施例1〜18、参考例および比較例にしたがって製造したIC実装プリント配線板において、ICチップを介した特定回路の電気抵抗、即ち、IC実装プリント配線板のICチップ搭載面とは反対側の面に露出し、かつICチップに導通している一対の接続パッド間の電気抵抗を測定し、その値を初期値とした。その後、それらのIC実装プリント配線板に、温度が85℃、湿度が85%の雰囲気に24時間放置した後、−55℃×30分、125℃×30分を1サイクルとし、これを2500回繰り返して行うヒートサイクル試験を行った。500サイクル後、750サイクル後、1000サイクル後、1250サイクル後、1500サイクル後の電気抵抗をそれぞれ測定し、初期値との変化率(100×(測定値−初期値)/初期値(%))を求めた。この試験結果を表1および表2に示した。
なお、変化率が±10以内の場合には「良品」と評価し、○印で示し、それ以外の場合には「不良品」と評価し、×印で示した。
参考例32〜79の評価結果は表中に示さなかったが、各参考例と対応する参考例1〜 30および実施例1〜18と同様であった。
Figure 0005021473
Figure 0005021473
このような試験結果から、ソルダーレジストの開口部に半田バンプが完全に充填されている実施例1〜18および参考例は、比較例に比べて接続信頼性が向上している。これは、半田バンプの体積が大きいため、ICチップとプリント配線板間の熱膨張差に起因する応力をより緩和できるためである、あるいはソルダーレジストと半田バンプとの間に隙間がないため、アンダーフィル内にボイドが発生し難い、または、フラックスや洗浄液の残渣がないからと推察される。
さらに、(1)半田バンプ径Wとソルダーレジスト開口径Dとの比(W/D)が、1.04〜1.7の範囲にある場合、(2)ソルダーレジスト開口が、その上部開口径が底部開口径よりも大きいテーパ形状であり、比(W/D)が1.04〜1.5の範囲にある場合、(3)ソルダーレジスト開口が、その上部開口径が底部開口径よりも大きいテーパ形状であり、比(W/D)が1.04〜1.26の範囲にある場合、の順で接続信頼性が向上することが認められた。
これは、比(W/D)が1を超えると、半田バンプがソルダーレジスト表面を境にして屈曲しやすく(ソルダーレスト層表面から外側に露出している半田バンプの部分:図10Aにおいて点線で囲んで示した箇所)、この屈曲部には応力が集中しやすいため、屈曲度合いを小さくしたほうが、接続信頼性が向上すると考えられる。屈曲度合いは、比(W/D)と相関があり、比(W/D)が1.7以下であると接続信頼性が向上すると推察される。
一方、比(W/D)が1.04未満になると、ソルダーレジスト開口部を半田バンプで確実に充填できない場合が発生するものと思われる。そして、ソルダーレジスト層に設けた開口の形状が、台形形状(ソルダーレジスト開口の上部開口径D1>底部開口径D2)になると、図10Bに示したように、屈曲度合いが小さくなるので、半田バンプが破壊し難くなるものと推察される。
上述したようなソルダーレジスト層開口内を完全に充填した半田バンプでは、半田ボリュームが大きいため、バンプ数(接続パッド数)が2000〜30000の半田バンプのような接続パッド領域が大きい(150〜1200mm2)プリント配線板に適用する意義が大きい。接続パッド領域(最外周の接続パッドを含んだ矩形領域)が大きいと、ICチップとプリント配線板の熱膨張係数差に起因するせん断応力が大きくなるからである。
[実施例19〜36
次に、実施例1〜18において、ソルダーレジスト層を形成した後、以下のような条件のもとでソルダーレジスト層表面を加熱プレスすることによって、接続パッドの有無に起因したソルダーレジスト層表面の凹凸を小さくする平坦化処理を行った以外は、各実施例と同様にしてIC実装プリント配線板を製造し、実施例19〜36とした。
(プレス条件)
プレス温度: 80度
プレス圧: 5MPa
プレス時間: 2分
なお、平坦化処理前および平坦化処理後に、同一箇所においてソルダーレジスト表面の凹凸量を表面粗さ計(例えば、商品名「SURFCOM 480A」:東京精密社製、または商品名「WYKO N−2500:ビーコ社製」にて測定した。
測定箇所(測定数は5)は、接続パッドの上方に位置するソルダーレジスト層表面およびそれに隣接する接続パッド非形成部のソルダーレジスト層の表面(図8参照)である。つまり、接続パッドの有無に起因したソルダーレジスト層の凹凸量を測定し、5点測定した結果の最大値(max)、最小値(min)を記載した。これらの測定結果は、表3(平坦化処理前)および表4(平坦化処理後)に示す。
(実施例37〜54
さらに、前記実施例19〜36において、平坦化処理後、以下のような条件のもとでソルダーレジスト層表面に粗化処理を施して、表面に均一な微細凹凸を形成した以外は、各実施例と同様にしてIC実装プリント配線板を製造し、実施例37〜54とした。
(粗化条件)
粗化液: 過マンガン酸カリウム(KMnO)溶液
濃度: 60g/l
温度: 60℃
浸漬時間: 60秒
なお、粗化処理後、ソルダーレジスト表面の表面粗さを、表面粗さ計(例えば、商品名「SURFCOM 480A」:東京精密社製、または商品名「WYKO N−2500」:ビーコ社製)により、ランダムな10箇所において、基準長5μmで測定した。その結果、ソルダーレジスト層の粗化処理された表面の表面粗さは、Raで0.1〜0.6μm程度の凹凸の小さな面となっていた。
なお、ここでいう「表面粗さRa」とは、JIS B0601で規定された「算術平均粗さRa」を意味するが、上記測定結果でRaに範囲があるのは、測定した10点におけるそれぞれのRaのうち、Raが最も小さいものをRa(min)、最も大きいものをRa(max)という形で表記したものである。
さらに、10箇所の各測定点において、基準長を5μmとして平均線から凹凸方向に測定した最も高い山頂と最も低い谷底の間隔をΔとした時、10個のΔの平均値をRmaxと表記した。
但し、表面粗さ測定は、導体回路(パッド)形成領域に対応したソルダーレジスト層表面および導体回路非形成領域に対応したソルダーレジスト層表面のうちのランダムな10点で測定し、導体回路形成領域と導体回路非形成領域との境界付近では測定しなかった。
(ヒートサイクル試験)
前記実施例1〜18、実施例19〜36、実施例37〜54にしたがって製造したIC実装プリント配線板について、温度85℃、湿度85%の雰囲気に24時間放置した後、−55℃×30分、125℃×30分を1サイクルとし、これを2500回繰り返して行うヒートサイクル試験を行った。1750サイクル後、2000サイクル後の電気抵抗を測定し、初期値との変化率(100×(測定値−初期値)/初期値(%))を求めた。変化率が±10以内の場合には「良品」と評価し、○印で示し、それ以外の場合を「不良品」と評価し、×印で示した。これらの試験結果は、それぞれ表3〜5に示す。
Figure 0005021473
Figure 0005021473
Figure 0005021473
この評価試験の結果から、ソルダーレジスト層表面の凹凸量は、0.8〜3.0μmであることが好ましく、さらに、ソルダーレジスト表面が算術平均粗さRaで0.2〜0.5μmであると接続信頼性が向上することが分かる。
本発明における半田バンプは、そのバンプ径が大きいので、その分だけバンプ高さも大きくなる。そのため、ソルダーレジスト層表面とICチップ間の間隔が大きくなるので、アンダーフィルの充填が難しくなると共に、アンダーフィル内にボイドが発生しやすくなる。ここで、アンダーフィルの移動速度は、ソルダーレジスト層表面とICチップとの間の間隔に依存しやすいため、ソルダーレジスト層表面の凹凸が、2μm以下であることが好ましいと考えられる。一方、ソルダーレジスト層表面の凹凸量や表面粗さ(Ra)が小さいと、ソルダーレジストとアンダーフィルの密着が弱くなるので、0.8μm以上の凹凸量、さらには、0.2〜0.5μmの表面粗さが必要になると推察される。また、0.2〜0.5μmの表面粗さがあると、アンダーフィルの濡れ性が向上するので、半田バンプが屈曲している部分にも、完全にアンダーフィルを充填できるのではないかと考えられる。
(絶縁信頼性試験)
実施例1〜54および比較例にしたがって製造したIC実装プリント配線板について、独立した半田バンプ間(電気的に接続していない半田バンプ同士)に3.3Vの電圧をかけながら、温度85℃、湿度85%の雰囲気に100時間放置した。放置後、電圧を印加しておいた半田バンプ間の絶縁抵抗を測定した。その値が107Ω以上であれば良品、107Ω未満であると不良品として評価した。その結果、実施例1〜54は良品であり、比較例は不良品であることが認められた。
以上説明したように、本発明は、半田バンプのピッチが200μm以下であるような挟ピッチ構造でも、半田バンプ径Wとソルダーレジスト層に設けた開口部の開口径Dとの比(W/D)を1.04〜1.26とするとともに、少なくとも電子部品実装領域において平坦化処理したソルダーレジスト層に設けた半田バンプ用の開口部をテーパ形状にし、その開口部を介して導体パッド上に半田ボールを搭載することによって、接続信頼性および絶縁信頼性に優れたプリント配線板を得ることができるプリント配線板の製造方法を提案する。

Claims (1)

  1. 導体回路と層間樹脂絶縁層とが交互に積層されてなるとともに、異なる層に位置する導体回路同士がバイアホールを介して電気的に接続されてなるビルドアップ層を有し、そのビルドアップ層の最も外側に位置する層間樹脂絶縁層と最も外側に位置する導体回路を被覆してソルダーレジスト層が形成され、そのソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を、電子部品を実装するための導体パッドとして形成し、その導体パッド上に半田バンプを形成してなるプリント配線板を製造する方法において、
    前記ソルダーレジスト層の表面を、少なくとも電子部品実装領域において平坦化処理する工程と、
    前記導体パッドを200μm以下のピッチで配設する工程と、
    前記ソルダーレジスト層に、その上面における開口径D1が底面における開口径D2よりも大きいテーパ形状に開口部を形成する工程と、
    前記開口部を介して前記導体パッド上に半田ボールを搭載する工程と、
    前記搭載した半田ボールをリフロー処理して前記半田バンプを形成する工程と、
    を具え、
    前記半田ボールを搭載する工程が、
    ボール整列用マスクの上方に、該ボール整列用マスクに対向する開口を備える筒部材を位置させ、その筒部材で空気を吸引することによって筒部材直下のボール整列用マスク上に前記半田ボールを集合させる工程と、
    前記筒部材を水平方向に移動させることによって、前記ボール整列用マスクの開口を介して前記導体パッド上に前記半田ボールを落下させる工程と、
    を具えており、
    前記半田バンプ径Wと、前記ソルダーレジスト層に設けた開口部の、前記上面における開口径D1に等しい開口径Dとの比(W/D)を、1.04〜1.26の範囲としたことを特徴とするプリント配線板の製造方法。
JP2007524084A 2005-06-30 2006-06-28 プリント配線板の製造方法 Active JP5021473B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007524084A JP5021473B2 (ja) 2005-06-30 2006-06-28 プリント配線板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005192863 2005-06-30
JP2005192863 2005-06-30
PCT/JP2006/313343 WO2007004658A1 (ja) 2005-06-30 2006-06-28 プリント配線板
JP2007524084A JP5021473B2 (ja) 2005-06-30 2006-06-28 プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007004658A1 JPWO2007004658A1 (ja) 2009-01-29
JP5021473B2 true JP5021473B2 (ja) 2012-09-05

Family

ID=37604519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007524084A Active JP5021473B2 (ja) 2005-06-30 2006-06-28 プリント配線板の製造方法

Country Status (7)

Country Link
US (3) US8017875B2 (ja)
EP (1) EP1887846A4 (ja)
JP (1) JP5021473B2 (ja)
KR (1) KR100905685B1 (ja)
CN (2) CN101171895B (ja)
TW (1) TW200718298A (ja)
WO (1) WO2007004658A1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4576270B2 (ja) * 2005-03-29 2010-11-04 昭和電工株式会社 ハンダ回路基板の製造方法
KR100966774B1 (ko) * 2005-05-23 2010-06-29 이비덴 가부시키가이샤 프린트 배선판
CN101171894B (zh) 2005-06-30 2010-05-19 揖斐电株式会社 印刷线路板
CN101171895B (zh) * 2005-06-30 2010-06-23 揖斐电株式会社 印刷线路板
WO2007007865A1 (en) 2005-07-11 2007-01-18 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board
WO2007029866A1 (en) * 2005-09-09 2007-03-15 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board
WO2007086551A1 (ja) 2006-01-27 2007-08-02 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
WO2008016128A1 (en) * 2006-08-03 2008-02-07 Showa Denko K.K. Production method of soldier circuit board
CN101296570A (zh) * 2007-04-25 2008-10-29 富葵精密组件(深圳)有限公司 电路板及其制作方法
US8455766B2 (en) * 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer
JPWO2009144846A1 (ja) * 2008-05-30 2011-10-06 イビデン株式会社 半田ボール搭載方法
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
KR101002680B1 (ko) * 2008-10-21 2010-12-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
TWI468093B (zh) * 2008-10-31 2015-01-01 Princo Corp 多層基板之導孔結構及其製造方法
JPWO2010064467A1 (ja) * 2008-12-05 2012-05-10 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
CN101917818B (zh) * 2009-09-25 2012-08-22 昆山市华升电路板有限公司 电路板的焊盘结构及其制作方法
JP5807221B2 (ja) 2010-06-28 2015-11-10 アユミ工業株式会社 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
KR101231522B1 (ko) * 2010-12-24 2013-02-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
EP2645829B1 (en) 2010-12-24 2019-10-09 LG Innotek Co., Ltd. Printed circuit board and method for manufacturing same
JP5640892B2 (ja) * 2011-05-23 2014-12-17 三菱電機株式会社 半導体装置
US8643196B2 (en) * 2011-07-27 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for bump to landing trace ratio
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
FR2991108A1 (fr) 2012-05-24 2013-11-29 St Microelectronics Sa Ligne coplanaire blindee
JP6069960B2 (ja) * 2012-08-30 2017-02-01 凸版印刷株式会社 半導体パッケージの製造方法
KR101497840B1 (ko) * 2013-12-02 2015-03-02 삼성전기주식회사 솔더레지스트 개구 구조 및 회로 기판
JP2016015432A (ja) * 2014-07-03 2016-01-28 イビデン株式会社 回路基板及びその製造方法
KR102214512B1 (ko) 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
US9699921B2 (en) * 2014-08-01 2017-07-04 Fujikura Ltd. Multi-layer wiring board
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
JP2016134409A (ja) * 2015-01-16 2016-07-25 イビデン株式会社 プリント配線板
KR102532200B1 (ko) * 2015-12-09 2023-05-12 삼성전자 주식회사 테스트 패턴, 반도체 소자의 테스트 방법, 및 집적 회로의 레이아웃 설계를 위한 컴퓨터 구현 방법
CN107732488A (zh) * 2016-08-10 2018-02-23 泰科电子(上海)有限公司 连接件
US10164358B2 (en) * 2016-09-30 2018-12-25 Western Digital Technologies, Inc. Electrical feed-through and connector configuration
FR3069128B1 (fr) * 2017-07-13 2020-06-26 Safran Electronics & Defense Fixation d'un cms sur une couche isolante avec un joint de brasure dans une cavite realisee dans une couche isolante
JP6991014B2 (ja) * 2017-08-29 2022-01-12 キオクシア株式会社 半導体装置
US20190366460A1 (en) * 2018-06-01 2019-12-05 Progress Y&Y Corp. Soldering apparatus and solder nozzle module thereof
US11488918B2 (en) * 2018-10-31 2022-11-01 Intel Corporation Surface finishes with low rBTV for fine and mixed bump pitch architectures
CN111334750B (zh) * 2020-03-11 2022-02-01 京东方科技集团股份有限公司 一种soi精细掩模版及其制作方法
CN111640719B (zh) * 2020-06-01 2022-04-01 厦门通富微电子有限公司 一种半导体器件及其制作方法
KR20210154454A (ko) * 2020-06-12 2021-12-21 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
CN113524885B (zh) * 2021-07-17 2022-07-08 江苏本川智能电路科技股份有限公司 一种厚铜板阻焊印刷设备及其印刷方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121411A (ja) * 1991-10-25 1993-05-18 Rohm Co Ltd 電子部品における接続用バンプの形成方法
JP2002208778A (ja) * 2001-01-10 2002-07-26 Ibiden Co Ltd 多層プリント配線板
JP2002217531A (ja) * 2001-01-12 2002-08-02 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2004207370A (ja) * 2002-12-24 2004-07-22 Cmk Corp プリント配線板の製造方法
JP2004319676A (ja) * 2003-04-15 2004-11-11 Harima Chem Inc はんだ析出方法およびはんだバンプ形成方法
JP2004327536A (ja) * 2003-04-22 2004-11-18 Hitachi Metals Ltd 微小ボール搭載用マスクおよび微小ボールの搭載方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245357B2 (ja) 1982-06-25 1990-10-09 Hitachi Ltd Kibannosetsuzokukozo
US5118027A (en) * 1991-04-24 1992-06-02 International Business Machines Corporation Method of aligning and mounting solder balls to a substrate
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
JPH1140908A (ja) 1997-07-22 1999-02-12 Ibiden Co Ltd プリント配線板
JPH1174403A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly
JP2000022039A (ja) 1998-07-06 2000-01-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
WO2000010369A1 (fr) 1998-08-10 2000-02-24 Fujitsu Limited Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif
JP3213292B2 (ja) * 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
TW434856B (en) 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
TW533758B (en) 2000-07-31 2003-05-21 Ngk Spark Plug Co Printed wiring substrate and method for manufacturing the same
US6563210B2 (en) * 2000-12-19 2003-05-13 Intel Corporation Parallel plane substrate
US6822170B2 (en) 2000-12-26 2004-11-23 Ngk Spark Plug Co., Ltd. Embedding resin and wiring substrate using the same
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
DE10138042A1 (de) * 2001-08-08 2002-11-21 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
US6753480B2 (en) 2001-10-12 2004-06-22 Ultratera Corporation Printed circuit board having permanent solder mask
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
KR100834591B1 (ko) * 2003-05-19 2008-06-02 다이니폰 인사츠 가부시키가이샤 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판
KR100520961B1 (ko) * 2003-05-30 2005-10-17 엘지전자 주식회사 인쇄회로기판의 제조방법
TWI222687B (en) * 2003-08-14 2004-10-21 Advanced Semiconductor Eng Semiconductor chip with bumps and method for manufacturing the same
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
TWI240389B (en) * 2004-05-06 2005-09-21 Advanced Semiconductor Eng High-density layout substrate for flip-chip package
CN100367491C (zh) * 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板
EP1776004A4 (en) 2004-08-04 2009-09-02 Ibiden Co Ltd METHOD AND DEVICE FOR FASTENING A SOLDERING BALL
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
US7183652B2 (en) 2005-04-27 2007-02-27 Infineon Technologies Ag Electronic component and electronic configuration
KR100966774B1 (ko) 2005-05-23 2010-06-29 이비덴 가부시키가이샤 프린트 배선판
CN101171894B (zh) 2005-06-30 2010-05-19 揖斐电株式会社 印刷线路板
CN101171895B (zh) * 2005-06-30 2010-06-23 揖斐电株式会社 印刷线路板
JP4838068B2 (ja) * 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
WO2007072875A1 (ja) 2005-12-20 2007-06-28 Ibiden Co., Ltd. プリント配線板の製造方法
TW200810647A (en) 2005-12-20 2008-02-16 Ibiden Co Ltd Method for manufacturing printed wiring board
TWI413471B (zh) 2006-01-27 2013-10-21 Ibiden Co Ltd Method and device for mounting solder ball
WO2007086551A1 (ja) 2006-01-27 2007-08-02 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
TW200746964A (en) 2006-01-27 2007-12-16 Ibiden Co Ltd Method of manufacturing printed wiring board
US7472473B2 (en) 2006-04-26 2009-01-06 Ibiden Co., Ltd. Solder ball loading apparatus
US7823762B2 (en) 2006-09-28 2010-11-02 Ibiden Co., Ltd. Manufacturing method and manufacturing apparatus of printed wiring board
US20090120832A1 (en) * 2007-11-14 2009-05-14 Debbie Munden Single hand use baby food and container tray
JPWO2009144846A1 (ja) 2008-05-30 2011-10-06 イビデン株式会社 半田ボール搭載方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121411A (ja) * 1991-10-25 1993-05-18 Rohm Co Ltd 電子部品における接続用バンプの形成方法
JP2002208778A (ja) * 2001-01-10 2002-07-26 Ibiden Co Ltd 多層プリント配線板
JP2002217531A (ja) * 2001-01-12 2002-08-02 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2004207370A (ja) * 2002-12-24 2004-07-22 Cmk Corp プリント配線板の製造方法
JP2004319676A (ja) * 2003-04-15 2004-11-11 Harima Chem Inc はんだ析出方法およびはんだバンプ形成方法
JP2004327536A (ja) * 2003-04-22 2004-11-18 Hitachi Metals Ltd 微小ボール搭載用マスクおよび微小ボールの搭載方法

Also Published As

Publication number Publication date
US20100065323A1 (en) 2010-03-18
CN101171895B (zh) 2010-06-23
TWI323624B (ja) 2010-04-11
US8624132B2 (en) 2014-01-07
EP1887846A1 (en) 2008-02-13
JPWO2007004658A1 (ja) 2009-01-29
TW200718298A (en) 2007-05-01
KR100905685B1 (ko) 2009-07-03
US20110214915A1 (en) 2011-09-08
US20070086147A1 (en) 2007-04-19
US8022314B2 (en) 2011-09-20
EP1887846A4 (en) 2010-08-11
KR20070116967A (ko) 2007-12-11
CN101171895A (zh) 2008-04-30
WO2007004658A1 (ja) 2007-01-11
CN101854771A (zh) 2010-10-06
US8017875B2 (en) 2011-09-13

Similar Documents

Publication Publication Date Title
JP5021473B2 (ja) プリント配線板の製造方法
JP5021472B2 (ja) プリント配線板の製造方法
JP4647007B2 (ja) 半田ボール搭載装置
WO2009144846A1 (ja) 半田ボール搭載方法
US7886955B2 (en) Solder ball mounting device
JP4592762B2 (ja) 半田ボール搭載方法及び半田ボール搭載装置
JP4118283B2 (ja) 半田ボール搭載方法及び半田ボール搭載装置
JP4118286B2 (ja) 半田ボール搭載方法
WO2007072876A1 (ja) プリント配線板の製造方法
JP4118285B2 (ja) 半田ボール搭載装置及び半田ボール搭載方法
JP4118284B2 (ja) 半田ボール搭載装置及び半田ボール搭載方法
JP2014049567A (ja) 半田ボール搭載装置

Legal Events

Date Code Title Description
AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20080325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120208

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120517

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120614

R150 Certificate of patent or registration of utility model

Ref document number: 5021473

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250