JPH09172187A - 接合型電界効果半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】ＳｉＣ電界効果半導体装置のリーク電流を低減
し信頼性を向上する。 【解決手段】半導体装置の主表面を｛０００１｝面また
はこれと等価な面に平行にして、かつｐｎ接合が形成さ
れる溝部の側壁面が｛１−１００｝面またはこれと等価
な面に平行になるように構成する。 【効果】溝部のｐｎ接合面における結晶のポリタイプが
一致するのでリーク電流の要因となる欠陥が低減する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体材料として
炭化珪素を用いる接合型電界効果半導体装置及びその製
造方法に関する。

【０００２】

【従来の技術】従来、動作電圧が数１０Ｖから数１００
０Ｖの範囲内にあり、かつ、作動電流が数１００ｍＡか
ら数１００Ａ以上にも及ぶ、トランジスタやサイリスタ
などのいわゆる電力用半導体装置やパワーＩＣには、主
としてシリコン(Ｓｉ)やガリウム砒素(ＧａＡｓ)の単結
晶ウエハが用いられている。

【０００３】ところで、近年になって、高速化する鉄道
車両における速度制御技術や、発電所と変電所間におけ
る高圧送電技術等の進歩に伴って、これらの技術に用い
られる電力用半導体装置に要求される作動電圧や作動電
流の値が大きくなってきている。しかも、作動周波数も
益々高まってくる傾向にある。また、パワーＩＣについ
ても、自動車や産業用ロボット等に使用される際の動作
環境条件が厳しくなってきており、高温状態の環境下に
おける動作や、放射線照射状態の環境下における動作な
どに対して、高い信頼性が要求されている。

【０００４】このような各種の要求に対応するため、Ｓ
ｉやＧａＡｓの単結晶ウエハを用いる半導体装置におい
ては、その構造改善が積極的に進められ、特に高電圧化
及び大電流化については、半導体装置の大型化により対
応している。しかし、大型の半導体装置が動作時に発生
する熱を放熱する冷却装置が大型化するという問題が顕
在化しつつある。一方、半導体素子の動作周波数の高周
波化についても、半導体材料の基本的物性値からその特
性向上に限界が見え始めている。

【０００５】このような問題を打破するため、近年にな
って、半導体装置の構成材料として、エネルギ・バンド
ギャップの大きな炭化珪素(ＳｉＣ)の単結晶が注目され
ている。このＳｉＣはＳｉに比べてエネルギ・バンドギ
ャップや絶縁破壊電界が数倍以上も大きく、小型の半導
体装置でも、高電圧による動作及び大電流による動作が
可能になる。さらに、動作可能温度も原理的にＳｉより
数１００℃以上も大きくできる可能性が有る。そして、
ＳｉＣからなる半導体装置は、高電圧動作及び大電流動
作においても、Ｓｉからなる半導体装置を十分上回る高
周波特性が得られる可能性が有る。なお、このＳｉＣの
単結晶については、ＳｉやＧａＡｓと同様に立方晶のも
のと六方晶のものがあるが、バンドギャップや絶縁破壊
電界などの特性は、六方晶の方がより優れている。

【０００６】しかしながら、ＳｉＣは、半導体装置を形
成するために必要な純度や大きさを備える単結晶を製造
することが非常に困難であった。このため、ＳｉＣを用
いた電力用半導体装置の研究開発はさほど進められてい
なかった。

【０００７】これに対して、ごく最近になり、半導体装
置を形成するために必要な比較的高い純度を有し、か
つ、十分な大きさを持ったＳｉＣの単結晶が比較的高効
率で製造できる技術が開発され、ＳｉＣを素材にした半
導体装置の開発が急ピッチで進められるようになってき
た。一例としては、特開平4−239778 号公報に開示され
たMOSFETを挙げることができる。

【０００８】図７は、ＳｉＣの単結晶によって形成され
た従来のMOSFETの断面図である。

【０００９】ＳｉＣの単結晶からなる半導体基板内にお
いて、抵抗率が低いｎ＋型層５１，抵抗率が高いｎ−型
ドレイン層５２，ｐ型ウエル層５３が、この順に積層状
態に構成される。ｐ型ウエル層５３の表面の一部にはｎ
型ソース層５４が形成される。ｎ型ソース層５４の形成
部分には、ｎ型ソース層５４からｐ型ウエル層５３を介
してｎ−型ドレイン層５２にまで達するように略垂直方
向に切り込まれた細長い溝部５６が形成されている。こ
の溝部５６には、その露出面を覆うように絶縁膜５５が
設けられ、絶縁膜５５の上面にゲート電極５９が配置さ
れる。ｎ＋型層５１の開放面にドレイン電極５７がオー
ミック接合され、ｐ型ウエル層５３の開放面とｎ型ソー
ス層５４の一部の表面にソース電極５８がオーミック接
合される。

【００１０】

【発明が解決しようとする課題】しかしながら、ＳｉＣ
を用いた従来の電界効果トランジスタは、ＳｉＣの長所
を十分活かしたものとはなっていない。それは以下のよ
うな理由による。

【００１１】従来の電界効果トランジスタはＭＯＳ型で
あるため、チャンネルはｐ型のウエル領域と絶縁膜の界
面付近に形成される。ＳｉＣに形成される絶縁膜は熱酸
化による二酸化珪素が一般的であるが、Ｓｉの場合と異
なり、ＳｉＣ上の熱酸化による二酸化珪素の形成はその
形成機構が複雑であり、ＳｉＣと二酸化珪素界面には多
数の欠陥が形成される。そのため、この界面付近に形成
されるチャンネルを通過するキャリアはこの欠陥により
散乱されるため、その移動度はＳｉＣ本来の値に比べて
著しく低減してしまう。これはMOSFETのオン抵抗を増大
させる。従って、理論上は優れた素子特性を示すＳｉＣ
も、界面の特性が悪いためにその長所を十分活かしたも
のとはなっていない。

【００１２】

【課題を解決するための手段】本発明は、まず、六方晶
の炭化珪素単結晶を半導体材料とした接合型電界効果半
導体装置であることが特徴である。接合型にすることに
より、制御される電流の経路がゲート層と絶縁膜の界面
の近傍にはないため、本質的に界面の特性に影響を受け
にくく、ＳｉＣ材料本来の特性が反映されやすい。

【００１３】さらに本発明の接合型電界効果半導体装置
の具体的な構成上の特徴は、六方晶の炭化珪素単結晶の
｛０００１｝面またはこれと等価な面を主表面とし、こ
の主表面に溝部が形成され、溝部の側壁が炭化珪素単結
晶の結晶学的面指数{1-100}面またはこれと等価な面に
平行であることである。ここで、指数中の記載「−１」
は、「１」の上方に「−」を付ける慣例的な表記方法と
同じ意味を有する。

【００１４】主表面を｛０００１｝またはこれと等価な
面とし、溝部の側壁を{１−１００}面またはこれと等価
な面と平行になるようにすると、溝部側壁に形成された
ｐｎ接合面における成長ポリタイプの相違による積層欠
陥や、溝部形成の際に生ずるミクロな突起部分が低減さ
れる。このため、ｐｎ接合において逆方向電圧が印加さ
れた場合のブレークダウン電圧の低下を防ぎ、半導体装
置の耐圧が向上する。さらに、本発明の接合型電界効果
半導体装置の製造方法は次のような工程を有する。

【００１５】｛０００１｝面またはこれと等価な面を
主表面とするｎ型の導電型の高不純物濃度の六方晶炭化
珪素単結晶ウエハを準備する工程、 前記六方晶炭化珪素単結晶ウエハの主表面に、エピタ
キシャル成長によってｎ型の導電型の炭化珪素ドレイン
層を形成する工程、 前記ドレイン層の表面に、複数のｎ型の導電型のソー
ス層をイオン注入により形成する工程、 前記ソース層の形成部分に、その側壁が前記ドレイン
層の表面に対して垂直方向であり、かつ、その結晶面が
｛１−１００｝面またはこれと等価な面に平行な溝部を
形成する工程、 前記溝部を覆うようにｐ型の導電型の炭化珪素層をエ
ピタキシャル成長により形成する工程。

【００１６】本製造方法によれば、主表面を｛０００
１｝面またはこれと等価な面とする単結晶ウエハを用
い、その表面に側壁が｛１−１００｝面またはこれと等
価な面と平行になるように溝部が形成されるので、工程
においてエピタキシャル成長により溝部側壁に形成さ
れるｐｎ接合面における成長ポリタイプの相違が起きに
くい。従って、積層欠陥やミクロな突起部分が低減され
るので、ｐｎ接合のブレークダウン電圧の低下が防止さ
れ半導体装置の耐圧が向上する。

【００１７】上記本発明は、溝部の側壁にｐｎ接合を有
する半導体装置であれば、電界効果トランジスタ，電界
効果サイリスタ，静電誘導トランジスタ、および静電誘
導サイリスタなど各種の接合型電界効果半導体装置に対
して有効である。また、前記側壁がｐｎ接合となる場合
に限らず、例えば、ショットキー接合であってもよい。

【００１８】

【発明の実施の形態】図１は本発明を実施した接合型電
界効果トランジスタの断面図である。本実施例は六方晶
ＳｉＣを半導体材料として形成されるものである。抵抗
率が低いｎ型（ｎ＋型）層１１に接してこの層よりも抵
抗率が高いｎ型（ｎ−型）のドレイン層１２が設けられ
る。ソース側においては、溝部１６が形成され、半導体
表面に凹凸を有する。凸部の頂部平面領域（以下主表面
２０と記す）にはドレイン層１２よりも抵抗率が低いｎ
型ソース層１４が設けられる。凹部すなわち溝部１６の
側壁２１および溝部１６の底部には、ｐ型層１３が設け
られる。ここでｎ型ソース層１４とｐ型層１３とは、こ
れらの間にドレイン層１２が介在しているので、互いに
直接には接していない。ｎ＋型層１１にはドレイン電極
１７がオーミック接触し、ｎ型ソース層１４にはソース
電極１８がオーミック接触する。さらに、溝部１６の底
部において、ゲート電極１９がｐ型層１３とオーミック
接触する。なお、主表面２０において、ドレイン層１２
及びｐ型層１３の表面とソース電極１８との間には酸化
膜１５が設けられる。これにより、ソース電極１８とｐ
型層１３とが絶縁されている。

【００１９】本実施例は、ドレイン電極１７に所定の正
の作動電圧を供給した状態において、ゲート電極１９に
電圧が印加されないとオン状態になる。ゲート電極１９
に負のゲート電圧を印加すると、溝部の側壁２１に平行
でｐ型層１３とドレイン層１２からなるｐｎ接合には逆
方向電圧が印加された状態になり、空乏層が拡がってソ
ース電極とドレイン電極との間を流れるドレイン電流は
制限される。そして、十分大きなゲート電圧下で本実施
例はオフ状態になる。

【００２０】図２（ａ),（ｂ),（ｃ）は六方晶炭化珪素
(ＳｉＣ)の単結晶の単位格子における｛０００１}，{１
−１００}，{１１−２０｝各結晶面を示す構造説明図で
ある。

【００２１】図２において、同一平面内にあり互いに１
２０度で交叉するベクトルａ₁，ａ₂，ａ₃ において、ａ
₁は単位格子の〈１０００〉方向軸、ａ₂はその〈０１０
０〉方向軸、ａ₃はその〈００１０〉方向軸であり、ま
た、〈１０００〉方向軸ａ₁,〈０１００〉方向軸ａ₂，
〈００１０〉方向軸ａ₃のそれぞれの軸に対して垂直な
方向に伸びる鉛直軸がｃ軸である。

【００２２】そして、図２（ａ）の斜線で示すように、
前記〈１０００〉方向軸ａ₁，〈０１００〉方向軸ａ₂，
〈００１０〉方向軸ａ₃のそれぞれに平行な面、即ちｃ
軸を鉛直線とする面が｛０００１｝面である。また、図
２（ｂ）及び図２（ｃ）の斜線で示す面がそれぞれ｛１
−１００｝面，｛１１−２０｝面である。

【００２３】図１に示した実施例においては、ソース層
１４はイオン注入で、ｐ型層１３はエピタキシャル成長
で形成する。その際に、主表面２０は六方晶ＳｉＣの
｛０００１｝結晶面、溝部１６は側面の結晶面が｛１−
１００｝面となるようにする。それは以下のような理由
による。

【００２４】ｐ型層１３をエピタキシャル成長で形成す
る場合、ｐ型層１３はドレイン層１２と同一のポリタイ
プとなる必要がある。なぜなら、異なるポリタイプとな
った場合、その界面、すなわちｐｎ接合面において構造
欠陥を生じ、このｐｎ接合に逆方向電圧が印加された場
合に大きなリ−ク電流が発生する。

【００２５】ＳｉＣにおけるポリタイプとは｛０００
１｝面に平行な原子面の〈０００１〉方向の積層順序の
違いに依存するものである。｛０００１｝面に平行な原
子面には３種類の原子配置のものがあるので、これらを
Ａ，Ｂ，Ｃと区別して表すとすると、ＳｉＣのポリタイ
プは〈０００１〉方向の積層におけるこのＡ，Ｂ，Ｃ順
列の違いによって表現されるものである。例えば、６Ｈ
−ＳｉＣはＡＣＢＡＢＣ…，４Ｈ−ＳｉＣはＡＣＢＣ…
と表される。

【００２６】一般にエピタキシャル成長では成長層の原
子配列は下地の原子配列に強く依存する。従って、ドレ
イン層１２の表面にエピタキシャル成長するｐ型層１３
のポリタイプをドレイン層１２と同一にするためには、
ドレイン層１２のｐ型層１３と接する面の結晶方位は上
記のＡ，Ｂ，Ｃなどの原子層の順列があらわに現れてい
る結晶面が望ましい。そのためには、主表面２０は｛０
００１｝面にするのがよい。

【００２７】前述したように、溝部１６の側壁面及び底
面はｐｎ接合の接合面となるから、可能な限り平坦であ
る必要がある。通常、溝部１６を形成するには反応性イ
オンエッチング法などの手法が用いられるが、エッチン
グ面の平坦性は、マクロにみればエッチング条件の最適
化により達成されるものの、ミクロにはその結晶面に強
く依存する。

【００２８】六方晶ＳｉＣの｛０００１｝面、即ち図１
の主表面２０の方向から見たＳｉＣの原子配列を図３に
示す。図３において、エッチングされる原子３１を色付
きの丸で、残留する原子３２を白丸で、マクロにみた溝
部１６の側壁３３を破線で示すと、側壁が｛１−１０
０｝面と平行になるようにしたものが図３（ａ）であ
る。この場合、側壁面の方向は原子の密な配列の方向と
一致するため、エッチング面はミクロにみても平坦にな
る。

【００２９】一方、側壁が｛１−１００｝面以外の面、
例えば｛１１−２０｝面と平行になるようにしたものが
図３（ｂ）である。この場合は、側壁面の方向は原子の
密な配列の方向と一致しないため、マクロには平坦にな
っていたとしてもミクロにみるとエッチングは原子の密
な配列の方向に沿ってなされるから、エッチング面は図
３（ｂ）に示すようにジグザグな面となる。その場合、
ｐ型層１３との界面（ｐｎ接合面）もジグザグになるた
め、逆方向電圧が印加されたときには、その突出部に電
界が集中し、ブレークダウンをもたらす恐れがある。従
って、このような不都合は溝部１６の側壁２１を｛１−
１００｝面と平行になるようにすることにより防止でき
る。

【００３０】なお、{０００１}面の方位を持つｎ＋型層
１１上にドレイン層１２をエピタキシャル成長によって
形成する場合、欠陥の無い良好なエピタキシャル成長膜
を得るためには、前記ｎ＋型層の主表面を{０００１}面
から６度ほど〈１１−２０〉方向に傾けることが有効で
ある。その場合でも、実際の結晶の主表面は｛0001｝面
を表面方向とするステップが〈１１−２０〉方向に階段
状に並んでいるという構造になっている。かつ、この階
段状の表面と｛１−１００｝面とは垂直な位置関係とな
っているので、主表面を｛０００１｝面から〈１１−２
０〉方向に数度傾けてもなんら支障は生じない。

【００３１】図４は、本発明の他の実施例である接合型
電界効果トランジスタの構成を示す図であって、（ａ）
は平面図、（ｂ）はそのＡ−Ａ′線部分から見た断面構
成を示す斜視図である。本図において、図１に対応する
部分または相当する部分には同一の符号を付けた。

【００３２】本実施例においては、その主表面２０が六
方晶ＳｉＣ単結晶の｛０００１｝面に一致するように構
成されている。さらに溝部１６においては、その側壁面
全面の結晶方位が六方晶ＳｉＣ単結晶の｛１−１００｝
面に一致するように選ばれている。従って前述したよう
に、ｐ型層１３とドレイン層１２からなるｐｎ接合面は
ミクロなスケールでみた場合においても平坦であるか
ら、このｐｎ接合に逆方向電圧が印加された場合におい
て局所的な電界の集中は起きない。このため、オフ時の
ソースとドレイン間の漏れ電流が著しく低減されるよう
になる。

【００３３】図５（ａ）〜（ｆ）は、図４に示した実施
例の製造工程の一例を示す断面図である。本図におい
て、図４に示された構成要素と同じ構成要素には同じ符
号を付けている。

【００３４】まず、図５（ａ）に示すように、ｎ＋型層
１１として、ｎ＋型の低い抵抗率を有し結晶面方位｛０
００１｝が主表面２０になるように切り出した六方晶Ｓ
ｉＣの単結晶ウエハを準備する。この単結晶ウエハ（ｎ
＋型層１１）の主表面２０側に、水素をキャリアガスと
してシランとプロパンを原料ガスに用い、ｎ型の不純物
ガスを添加しながらエピタキシャル成長させて所望の抵
抗率と厚みを持ったｎ−型のドレイン層１２を形成す
る。

【００３５】次に、図５（ｂ）に示すように、ドレイン
層１２の表面を部分的に酸化して酸化膜１５を形成し、
この酸化膜をマスクにしてｎ型不純物のイオン打ち込み
を行い、部分的にｎ型ソース層１４を形成する。

【００３６】次に、図５（ｃ）に示すように、主表面２
０全体に酸化膜を形成し、ドレイン層１２表面の溝部１
６を形成する箇所にホトリソグラフィーによって酸化膜
を除去して窓をあける。その際、溝部の側壁が六方晶Ｓ
ｉＣの｛１−１００｝面に一致するように酸化膜をパタ
ーンニングする。具体的には、図４（ａ）に示したよう
な平面パターンになるようにする。

【００３７】次に、図５（ｄ）に示すように、酸化膜を
マスクとして、反応性イオンエッチングにより主表面２
０に垂直に溝部１６を形成する。前工程における酸化膜
のパターンニングにより、溝部１６の側壁が六方晶Ｓｉ
Ｃの｛１−１００｝面に一致する。

【００３８】次に、図５（ｅ）に示すように、溝部１６
の内壁に、水素をキャリアガスとしてシランとプロパン
を原料ガスに用い、ｐ型の不純物ガスを添加しながらエ
ピタキシャル成長させてｐ型層１３を形成する。

【００３９】さらに、図５（ｆ）に示すように、ｎ型ソ
ース層１４を覆っていた酸化膜をエッチングして、ｎ型
ソース層１４上に金属膜からなるソース電極１８を形成
する。これと同時に、溝部１６の底面に金属膜からなる
ソース電極１９を形成する。一方、単結晶ウエハの他の
開放面に金属膜からなるドレイン電極１７を形成する。

【００４０】図６は、本発明を実施した別の実施例であ
る電界効果トランジスタの構成を示す平面図である。図
６において、図１に示された構成要素と同じ構成要素に
は同じ符号を付けている。各トランジスタの主表面２１
は六方晶ＳｉＣの単結晶の｛０００１｝面に一致するよ
うに構成されており、主表面２１には垂直方向に溝部１
６が設けられている。これらの溝部１６は、上面から見
て、それぞれ（ａ）細長い六角形状からなる溝部、
(ｂ）台形形状からなる溝部、(ｃ）平行四辺形形状から
なる溝部である。かつ、これらの溝部の側壁は、いずれ
も、六方晶ＳｉＣの単結晶の｛１−１００｝面に一致す
る方向に形成されている。

【００４１】これらの実施例においても、図１や図４の
実施例と同様に、溝部１６の側壁面２１に平行なｐｎ接
合においては、ｐ層とｎ層を構成するＳｉＣのポリタイ
プの相違が起こらず、積層欠陥を生じることはない。ま
た、ｐｎ接合界面はミクロなスケールでみた場合におい
ても平坦である。従って、ｐｎ接合に逆方向電圧が印加
された場合においても電界の集中が起きないので、オフ
時のソースとドレイン間の漏れ電流を著しく低減させる
ことができる。

【００４２】なお、各実施例における各結晶面は、結晶
学的に等価な面であれば上述した指数と異なる指数を有
する面であってもよい。

【００４３】

【発明の効果】本発明によれば、六方晶炭化珪素の単結
晶を素材とした電界効果トランジスタのリーク電流を著
しく小さくすることができ、信頼性を大幅に向上するこ
とができる。

【図面の簡単な説明】

【図１】本発明を実施した接合型電界効果トランジスタ
の断面図である。

【図２】六方晶炭化珪素(ＳｉＣ)の単結晶の単位格子に
おける｛０００１｝，{1−100}，{１１−２０｝各結晶
面を示す構造説明図である。

【図３】六方晶ＳｉＣの｛０００１｝面、即ち図１の主
表面２０の方向から見たＳｉＣの原子配列を示す図であ
る。

【図４】本発明の他の実施例である接合型電界効果トラ
ンジスタの構成を示す図であって、（ａ）は平面図、
（ｂ）はそのＡ−Ａ′線部分から見た断面構成を示す斜
視図である。

【図５】図４に示した実施例の製造工程の一例を示す断
面図である。

【図６】本発明を実施した別の実施例である電界効果ト
ランジスタの構成を示す平面図である。

【図７】ＳｉＣの単結晶によって形成された従来のMOSF
ETの断面図である。

【符号の説明】

１１…ｎ＋型層、１２…ドレイン層、１３…ｐ型層、１
４…ｎ型ソース層、１５…酸化膜、１６…溝部、１７…
ドレイン電極、１８…ソース電極、１９…ゲート電極、
２０…半導体基板の主表面、２１…溝部の側壁。

フロントページの続き (72)発明者 八尾 勉 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内

Claims (3)

【特許請求の範囲】
1. 【請求項１】六方晶の炭化珪素単結晶の｛０００１｝面
   またはこれと等価な面を主表面とし、この主表面に溝部
   が形成され、溝部の側壁が炭化珪素単結晶の結晶学的面
   指数｛１−１００｝面またはこれと等価な面に平行であ
   ることを特徴とする接合型電界効果半導体装置。
2. 【請求項２】請求項１記載の接合型電界効果半導体装置
   において、前記溝部の側壁に平行にｐｎ接合が形成され
   ることを特徴とする接合型電界効果半導体装置。
3. 【請求項３】以下の〜の各工程を有することを特徴
   とする接合型電界効果半導体装置の製造方法。 ｛０００１｝面またはこれと等価な面を主表面とする
   ｎ型の導電型の高不純物濃度の六方晶炭化珪素単結晶ウ
   エハを準備する工程、 前記六方晶炭化珪素単結晶ウエハの主表面に、エピタ
   キシャル成長によってｎ型の導電型の炭化珪素ドレイン
   層を形成する工程、 前記ドレイン層の表面に、複数のｎ型の導電型のソー
   ス層をイオン注入により形成する工程、 前記ソース層の形成部分に、その側壁が前記ドレイン
   層の表面に対して垂直方向であり、かつ、その結晶面が
   ｛１−１００｝面またはこれと等価な面に平行な溝部を
   形成する工程、 前記溝部を覆うようにｐ型の導電型の炭化珪素層をエ
   ピタキシャル成長により形成する工程。