JPH09172187A - 接合型電界効果半導体装置およびその製造方法 - Google Patents
接合型電界効果半導体装置およびその製造方法Info
- Publication number
- JPH09172187A JPH09172187A JP33008495A JP33008495A JPH09172187A JP H09172187 A JPH09172187 A JP H09172187A JP 33008495 A JP33008495 A JP 33008495A JP 33008495 A JP33008495 A JP 33008495A JP H09172187 A JPH09172187 A JP H09172187A
- Authority
- JP
- Japan
- Prior art keywords
- plane
- layer
- type
- silicon carbide
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】SiC電界効果半導体装置のリーク電流を低減
し信頼性を向上する。 【解決手段】半導体装置の主表面を{0001}面また
はこれと等価な面に平行にして、かつpn接合が形成さ
れる溝部の側壁面が{1−100}面またはこれと等価
な面に平行になるように構成する。 【効果】溝部のpn接合面における結晶のポリタイプが
一致するのでリーク電流の要因となる欠陥が低減する。
し信頼性を向上する。 【解決手段】半導体装置の主表面を{0001}面また
はこれと等価な面に平行にして、かつpn接合が形成さ
れる溝部の側壁面が{1−100}面またはこれと等価
な面に平行になるように構成する。 【効果】溝部のpn接合面における結晶のポリタイプが
一致するのでリーク電流の要因となる欠陥が低減する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体材料として
炭化珪素を用いる接合型電界効果半導体装置及びその製
造方法に関する。
炭化珪素を用いる接合型電界効果半導体装置及びその製
造方法に関する。
【0002】
【従来の技術】従来、動作電圧が数10Vから数100
0Vの範囲内にあり、かつ、作動電流が数100mAか
ら数100A以上にも及ぶ、トランジスタやサイリスタ
などのいわゆる電力用半導体装置やパワーICには、主
としてシリコン(Si)やガリウム砒素(GaAs)の単結
晶ウエハが用いられている。
0Vの範囲内にあり、かつ、作動電流が数100mAか
ら数100A以上にも及ぶ、トランジスタやサイリスタ
などのいわゆる電力用半導体装置やパワーICには、主
としてシリコン(Si)やガリウム砒素(GaAs)の単結
晶ウエハが用いられている。
【0003】ところで、近年になって、高速化する鉄道
車両における速度制御技術や、発電所と変電所間におけ
る高圧送電技術等の進歩に伴って、これらの技術に用い
られる電力用半導体装置に要求される作動電圧や作動電
流の値が大きくなってきている。しかも、作動周波数も
益々高まってくる傾向にある。また、パワーICについ
ても、自動車や産業用ロボット等に使用される際の動作
環境条件が厳しくなってきており、高温状態の環境下に
おける動作や、放射線照射状態の環境下における動作な
どに対して、高い信頼性が要求されている。
車両における速度制御技術や、発電所と変電所間におけ
る高圧送電技術等の進歩に伴って、これらの技術に用い
られる電力用半導体装置に要求される作動電圧や作動電
流の値が大きくなってきている。しかも、作動周波数も
益々高まってくる傾向にある。また、パワーICについ
ても、自動車や産業用ロボット等に使用される際の動作
環境条件が厳しくなってきており、高温状態の環境下に
おける動作や、放射線照射状態の環境下における動作な
どに対して、高い信頼性が要求されている。
【0004】このような各種の要求に対応するため、S
iやGaAsの単結晶ウエハを用いる半導体装置におい
ては、その構造改善が積極的に進められ、特に高電圧化
及び大電流化については、半導体装置の大型化により対
応している。しかし、大型の半導体装置が動作時に発生
する熱を放熱する冷却装置が大型化するという問題が顕
在化しつつある。一方、半導体素子の動作周波数の高周
波化についても、半導体材料の基本的物性値からその特
性向上に限界が見え始めている。
iやGaAsの単結晶ウエハを用いる半導体装置におい
ては、その構造改善が積極的に進められ、特に高電圧化
及び大電流化については、半導体装置の大型化により対
応している。しかし、大型の半導体装置が動作時に発生
する熱を放熱する冷却装置が大型化するという問題が顕
在化しつつある。一方、半導体素子の動作周波数の高周
波化についても、半導体材料の基本的物性値からその特
性向上に限界が見え始めている。
【0005】このような問題を打破するため、近年にな
って、半導体装置の構成材料として、エネルギ・バンド
ギャップの大きな炭化珪素(SiC)の単結晶が注目され
ている。このSiCはSiに比べてエネルギ・バンドギ
ャップや絶縁破壊電界が数倍以上も大きく、小型の半導
体装置でも、高電圧による動作及び大電流による動作が
可能になる。さらに、動作可能温度も原理的にSiより
数100℃以上も大きくできる可能性が有る。そして、
SiCからなる半導体装置は、高電圧動作及び大電流動
作においても、Siからなる半導体装置を十分上回る高
周波特性が得られる可能性が有る。なお、このSiCの
単結晶については、SiやGaAsと同様に立方晶のも
のと六方晶のものがあるが、バンドギャップや絶縁破壊
電界などの特性は、六方晶の方がより優れている。
って、半導体装置の構成材料として、エネルギ・バンド
ギャップの大きな炭化珪素(SiC)の単結晶が注目され
ている。このSiCはSiに比べてエネルギ・バンドギ
ャップや絶縁破壊電界が数倍以上も大きく、小型の半導
体装置でも、高電圧による動作及び大電流による動作が
可能になる。さらに、動作可能温度も原理的にSiより
数100℃以上も大きくできる可能性が有る。そして、
SiCからなる半導体装置は、高電圧動作及び大電流動
作においても、Siからなる半導体装置を十分上回る高
周波特性が得られる可能性が有る。なお、このSiCの
単結晶については、SiやGaAsと同様に立方晶のも
のと六方晶のものがあるが、バンドギャップや絶縁破壊
電界などの特性は、六方晶の方がより優れている。
【0006】しかしながら、SiCは、半導体装置を形
成するために必要な純度や大きさを備える単結晶を製造
することが非常に困難であった。このため、SiCを用
いた電力用半導体装置の研究開発はさほど進められてい
なかった。
成するために必要な純度や大きさを備える単結晶を製造
することが非常に困難であった。このため、SiCを用
いた電力用半導体装置の研究開発はさほど進められてい
なかった。
【0007】これに対して、ごく最近になり、半導体装
置を形成するために必要な比較的高い純度を有し、か
つ、十分な大きさを持ったSiCの単結晶が比較的高効
率で製造できる技術が開発され、SiCを素材にした半
導体装置の開発が急ピッチで進められるようになってき
た。一例としては、特開平4−239778 号公報に開示され
たMOSFETを挙げることができる。
置を形成するために必要な比較的高い純度を有し、か
つ、十分な大きさを持ったSiCの単結晶が比較的高効
率で製造できる技術が開発され、SiCを素材にした半
導体装置の開発が急ピッチで進められるようになってき
た。一例としては、特開平4−239778 号公報に開示され
たMOSFETを挙げることができる。
【0008】図7は、SiCの単結晶によって形成され
た従来のMOSFETの断面図である。
た従来のMOSFETの断面図である。
【0009】SiCの単結晶からなる半導体基板内にお
いて、抵抗率が低いn+型層51,抵抗率が高いn−型
ドレイン層52,p型ウエル層53が、この順に積層状
態に構成される。p型ウエル層53の表面の一部にはn
型ソース層54が形成される。n型ソース層54の形成
部分には、n型ソース層54からp型ウエル層53を介
してn−型ドレイン層52にまで達するように略垂直方
向に切り込まれた細長い溝部56が形成されている。こ
の溝部56には、その露出面を覆うように絶縁膜55が
設けられ、絶縁膜55の上面にゲート電極59が配置さ
れる。n+型層51の開放面にドレイン電極57がオー
ミック接合され、p型ウエル層53の開放面とn型ソー
ス層54の一部の表面にソース電極58がオーミック接
合される。
いて、抵抗率が低いn+型層51,抵抗率が高いn−型
ドレイン層52,p型ウエル層53が、この順に積層状
態に構成される。p型ウエル層53の表面の一部にはn
型ソース層54が形成される。n型ソース層54の形成
部分には、n型ソース層54からp型ウエル層53を介
してn−型ドレイン層52にまで達するように略垂直方
向に切り込まれた細長い溝部56が形成されている。こ
の溝部56には、その露出面を覆うように絶縁膜55が
設けられ、絶縁膜55の上面にゲート電極59が配置さ
れる。n+型層51の開放面にドレイン電極57がオー
ミック接合され、p型ウエル層53の開放面とn型ソー
ス層54の一部の表面にソース電極58がオーミック接
合される。
【0010】
【発明が解決しようとする課題】しかしながら、SiC
を用いた従来の電界効果トランジスタは、SiCの長所
を十分活かしたものとはなっていない。それは以下のよ
うな理由による。
を用いた従来の電界効果トランジスタは、SiCの長所
を十分活かしたものとはなっていない。それは以下のよ
うな理由による。
【0011】従来の電界効果トランジスタはMOS型で
あるため、チャンネルはp型のウエル領域と絶縁膜の界
面付近に形成される。SiCに形成される絶縁膜は熱酸
化による二酸化珪素が一般的であるが、Siの場合と異
なり、SiC上の熱酸化による二酸化珪素の形成はその
形成機構が複雑であり、SiCと二酸化珪素界面には多
数の欠陥が形成される。そのため、この界面付近に形成
されるチャンネルを通過するキャリアはこの欠陥により
散乱されるため、その移動度はSiC本来の値に比べて
著しく低減してしまう。これはMOSFETのオン抵抗を増大
させる。従って、理論上は優れた素子特性を示すSiC
も、界面の特性が悪いためにその長所を十分活かしたも
のとはなっていない。
あるため、チャンネルはp型のウエル領域と絶縁膜の界
面付近に形成される。SiCに形成される絶縁膜は熱酸
化による二酸化珪素が一般的であるが、Siの場合と異
なり、SiC上の熱酸化による二酸化珪素の形成はその
形成機構が複雑であり、SiCと二酸化珪素界面には多
数の欠陥が形成される。そのため、この界面付近に形成
されるチャンネルを通過するキャリアはこの欠陥により
散乱されるため、その移動度はSiC本来の値に比べて
著しく低減してしまう。これはMOSFETのオン抵抗を増大
させる。従って、理論上は優れた素子特性を示すSiC
も、界面の特性が悪いためにその長所を十分活かしたも
のとはなっていない。
【0012】
【課題を解決するための手段】本発明は、まず、六方晶
の炭化珪素単結晶を半導体材料とした接合型電界効果半
導体装置であることが特徴である。接合型にすることに
より、制御される電流の経路がゲート層と絶縁膜の界面
の近傍にはないため、本質的に界面の特性に影響を受け
にくく、SiC材料本来の特性が反映されやすい。
の炭化珪素単結晶を半導体材料とした接合型電界効果半
導体装置であることが特徴である。接合型にすることに
より、制御される電流の経路がゲート層と絶縁膜の界面
の近傍にはないため、本質的に界面の特性に影響を受け
にくく、SiC材料本来の特性が反映されやすい。
【0013】さらに本発明の接合型電界効果半導体装置
の具体的な構成上の特徴は、六方晶の炭化珪素単結晶の
{0001}面またはこれと等価な面を主表面とし、こ
の主表面に溝部が形成され、溝部の側壁が炭化珪素単結
晶の結晶学的面指数{1-100}面またはこれと等価な面に
平行であることである。ここで、指数中の記載「−1」
は、「1」の上方に「−」を付ける慣例的な表記方法と
同じ意味を有する。
の具体的な構成上の特徴は、六方晶の炭化珪素単結晶の
{0001}面またはこれと等価な面を主表面とし、こ
の主表面に溝部が形成され、溝部の側壁が炭化珪素単結
晶の結晶学的面指数{1-100}面またはこれと等価な面に
平行であることである。ここで、指数中の記載「−1」
は、「1」の上方に「−」を付ける慣例的な表記方法と
同じ意味を有する。
【0014】主表面を{0001}またはこれと等価な
面とし、溝部の側壁を{1−100}面またはこれと等価
な面と平行になるようにすると、溝部側壁に形成された
pn接合面における成長ポリタイプの相違による積層欠
陥や、溝部形成の際に生ずるミクロな突起部分が低減さ
れる。このため、pn接合において逆方向電圧が印加さ
れた場合のブレークダウン電圧の低下を防ぎ、半導体装
置の耐圧が向上する。さらに、本発明の接合型電界効果
半導体装置の製造方法は次のような工程を有する。
面とし、溝部の側壁を{1−100}面またはこれと等価
な面と平行になるようにすると、溝部側壁に形成された
pn接合面における成長ポリタイプの相違による積層欠
陥や、溝部形成の際に生ずるミクロな突起部分が低減さ
れる。このため、pn接合において逆方向電圧が印加さ
れた場合のブレークダウン電圧の低下を防ぎ、半導体装
置の耐圧が向上する。さらに、本発明の接合型電界効果
半導体装置の製造方法は次のような工程を有する。
【0015】{0001}面またはこれと等価な面を
主表面とするn型の導電型の高不純物濃度の六方晶炭化
珪素単結晶ウエハを準備する工程、 前記六方晶炭化珪素単結晶ウエハの主表面に、エピタ
キシャル成長によってn型の導電型の炭化珪素ドレイン
層を形成する工程、 前記ドレイン層の表面に、複数のn型の導電型のソー
ス層をイオン注入により形成する工程、 前記ソース層の形成部分に、その側壁が前記ドレイン
層の表面に対して垂直方向であり、かつ、その結晶面が
{1−100}面またはこれと等価な面に平行な溝部を
形成する工程、 前記溝部を覆うようにp型の導電型の炭化珪素層をエ
ピタキシャル成長により形成する工程。
主表面とするn型の導電型の高不純物濃度の六方晶炭化
珪素単結晶ウエハを準備する工程、 前記六方晶炭化珪素単結晶ウエハの主表面に、エピタ
キシャル成長によってn型の導電型の炭化珪素ドレイン
層を形成する工程、 前記ドレイン層の表面に、複数のn型の導電型のソー
ス層をイオン注入により形成する工程、 前記ソース層の形成部分に、その側壁が前記ドレイン
層の表面に対して垂直方向であり、かつ、その結晶面が
{1−100}面またはこれと等価な面に平行な溝部を
形成する工程、 前記溝部を覆うようにp型の導電型の炭化珪素層をエ
ピタキシャル成長により形成する工程。
【0016】本製造方法によれば、主表面を{000
1}面またはこれと等価な面とする単結晶ウエハを用
い、その表面に側壁が{1−100}面またはこれと等
価な面と平行になるように溝部が形成されるので、工程
においてエピタキシャル成長により溝部側壁に形成さ
れるpn接合面における成長ポリタイプの相違が起きに
くい。従って、積層欠陥やミクロな突起部分が低減され
るので、pn接合のブレークダウン電圧の低下が防止さ
れ半導体装置の耐圧が向上する。
1}面またはこれと等価な面とする単結晶ウエハを用
い、その表面に側壁が{1−100}面またはこれと等
価な面と平行になるように溝部が形成されるので、工程
においてエピタキシャル成長により溝部側壁に形成さ
れるpn接合面における成長ポリタイプの相違が起きに
くい。従って、積層欠陥やミクロな突起部分が低減され
るので、pn接合のブレークダウン電圧の低下が防止さ
れ半導体装置の耐圧が向上する。
【0017】上記本発明は、溝部の側壁にpn接合を有
する半導体装置であれば、電界効果トランジスタ,電界
効果サイリスタ,静電誘導トランジスタ、および静電誘
導サイリスタなど各種の接合型電界効果半導体装置に対
して有効である。また、前記側壁がpn接合となる場合
に限らず、例えば、ショットキー接合であってもよい。
する半導体装置であれば、電界効果トランジスタ,電界
効果サイリスタ,静電誘導トランジスタ、および静電誘
導サイリスタなど各種の接合型電界効果半導体装置に対
して有効である。また、前記側壁がpn接合となる場合
に限らず、例えば、ショットキー接合であってもよい。
【0018】
【発明の実施の形態】図1は本発明を実施した接合型電
界効果トランジスタの断面図である。本実施例は六方晶
SiCを半導体材料として形成されるものである。抵抗
率が低いn型(n+型)層11に接してこの層よりも抵
抗率が高いn型(n−型)のドレイン層12が設けられ
る。ソース側においては、溝部16が形成され、半導体
表面に凹凸を有する。凸部の頂部平面領域(以下主表面
20と記す)にはドレイン層12よりも抵抗率が低いn
型ソース層14が設けられる。凹部すなわち溝部16の
側壁21および溝部16の底部には、p型層13が設け
られる。ここでn型ソース層14とp型層13とは、こ
れらの間にドレイン層12が介在しているので、互いに
直接には接していない。n+型層11にはドレイン電極
17がオーミック接触し、n型ソース層14にはソース
電極18がオーミック接触する。さらに、溝部16の底
部において、ゲート電極19がp型層13とオーミック
接触する。なお、主表面20において、ドレイン層12
及びp型層13の表面とソース電極18との間には酸化
膜15が設けられる。これにより、ソース電極18とp
型層13とが絶縁されている。
界効果トランジスタの断面図である。本実施例は六方晶
SiCを半導体材料として形成されるものである。抵抗
率が低いn型(n+型)層11に接してこの層よりも抵
抗率が高いn型(n−型)のドレイン層12が設けられ
る。ソース側においては、溝部16が形成され、半導体
表面に凹凸を有する。凸部の頂部平面領域(以下主表面
20と記す)にはドレイン層12よりも抵抗率が低いn
型ソース層14が設けられる。凹部すなわち溝部16の
側壁21および溝部16の底部には、p型層13が設け
られる。ここでn型ソース層14とp型層13とは、こ
れらの間にドレイン層12が介在しているので、互いに
直接には接していない。n+型層11にはドレイン電極
17がオーミック接触し、n型ソース層14にはソース
電極18がオーミック接触する。さらに、溝部16の底
部において、ゲート電極19がp型層13とオーミック
接触する。なお、主表面20において、ドレイン層12
及びp型層13の表面とソース電極18との間には酸化
膜15が設けられる。これにより、ソース電極18とp
型層13とが絶縁されている。
【0019】本実施例は、ドレイン電極17に所定の正
の作動電圧を供給した状態において、ゲート電極19に
電圧が印加されないとオン状態になる。ゲート電極19
に負のゲート電圧を印加すると、溝部の側壁21に平行
でp型層13とドレイン層12からなるpn接合には逆
方向電圧が印加された状態になり、空乏層が拡がってソ
ース電極とドレイン電極との間を流れるドレイン電流は
制限される。そして、十分大きなゲート電圧下で本実施
例はオフ状態になる。
の作動電圧を供給した状態において、ゲート電極19に
電圧が印加されないとオン状態になる。ゲート電極19
に負のゲート電圧を印加すると、溝部の側壁21に平行
でp型層13とドレイン層12からなるpn接合には逆
方向電圧が印加された状態になり、空乏層が拡がってソ
ース電極とドレイン電極との間を流れるドレイン電流は
制限される。そして、十分大きなゲート電圧下で本実施
例はオフ状態になる。
【0020】図2(a),(b),(c)は六方晶炭化珪素
(SiC)の単結晶の単位格子における{0001},{1
−100},{11−20}各結晶面を示す構造説明図で
ある。
(SiC)の単結晶の単位格子における{0001},{1
−100},{11−20}各結晶面を示す構造説明図で
ある。
【0021】図2において、同一平面内にあり互いに1
20度で交叉するベクトルa1,a2,a3 において、a
1は単位格子の〈1000〉方向軸、a2はその〈010
0〉方向軸、a3はその〈0010〉方向軸であり、ま
た、〈1000〉方向軸a1,〈0100〉方向軸a2,
〈0010〉方向軸a3のそれぞれの軸に対して垂直な
方向に伸びる鉛直軸がc軸である。
20度で交叉するベクトルa1,a2,a3 において、a
1は単位格子の〈1000〉方向軸、a2はその〈010
0〉方向軸、a3はその〈0010〉方向軸であり、ま
た、〈1000〉方向軸a1,〈0100〉方向軸a2,
〈0010〉方向軸a3のそれぞれの軸に対して垂直な
方向に伸びる鉛直軸がc軸である。
【0022】そして、図2(a)の斜線で示すように、
前記〈1000〉方向軸a1,〈0100〉方向軸a2,
〈0010〉方向軸a3のそれぞれに平行な面、即ちc
軸を鉛直線とする面が{0001}面である。また、図
2(b)及び図2(c)の斜線で示す面がそれぞれ{1
−100}面,{11−20}面である。
前記〈1000〉方向軸a1,〈0100〉方向軸a2,
〈0010〉方向軸a3のそれぞれに平行な面、即ちc
軸を鉛直線とする面が{0001}面である。また、図
2(b)及び図2(c)の斜線で示す面がそれぞれ{1
−100}面,{11−20}面である。
【0023】図1に示した実施例においては、ソース層
14はイオン注入で、p型層13はエピタキシャル成長
で形成する。その際に、主表面20は六方晶SiCの
{0001}結晶面、溝部16は側面の結晶面が{1−
100}面となるようにする。それは以下のような理由
による。
14はイオン注入で、p型層13はエピタキシャル成長
で形成する。その際に、主表面20は六方晶SiCの
{0001}結晶面、溝部16は側面の結晶面が{1−
100}面となるようにする。それは以下のような理由
による。
【0024】p型層13をエピタキシャル成長で形成す
る場合、p型層13はドレイン層12と同一のポリタイ
プとなる必要がある。なぜなら、異なるポリタイプとな
った場合、その界面、すなわちpn接合面において構造
欠陥を生じ、このpn接合に逆方向電圧が印加された場
合に大きなリ−ク電流が発生する。
る場合、p型層13はドレイン層12と同一のポリタイ
プとなる必要がある。なぜなら、異なるポリタイプとな
った場合、その界面、すなわちpn接合面において構造
欠陥を生じ、このpn接合に逆方向電圧が印加された場
合に大きなリ−ク電流が発生する。
【0025】SiCにおけるポリタイプとは{000
1}面に平行な原子面の〈0001〉方向の積層順序の
違いに依存するものである。{0001}面に平行な原
子面には3種類の原子配置のものがあるので、これらを
A,B,Cと区別して表すとすると、SiCのポリタイ
プは〈0001〉方向の積層におけるこのA,B,C順
列の違いによって表現されるものである。例えば、6H
−SiCはACBABC…,4H−SiCはACBC…
と表される。
1}面に平行な原子面の〈0001〉方向の積層順序の
違いに依存するものである。{0001}面に平行な原
子面には3種類の原子配置のものがあるので、これらを
A,B,Cと区別して表すとすると、SiCのポリタイ
プは〈0001〉方向の積層におけるこのA,B,C順
列の違いによって表現されるものである。例えば、6H
−SiCはACBABC…,4H−SiCはACBC…
と表される。
【0026】一般にエピタキシャル成長では成長層の原
子配列は下地の原子配列に強く依存する。従って、ドレ
イン層12の表面にエピタキシャル成長するp型層13
のポリタイプをドレイン層12と同一にするためには、
ドレイン層12のp型層13と接する面の結晶方位は上
記のA,B,Cなどの原子層の順列があらわに現れてい
る結晶面が望ましい。そのためには、主表面20は{0
001}面にするのがよい。
子配列は下地の原子配列に強く依存する。従って、ドレ
イン層12の表面にエピタキシャル成長するp型層13
のポリタイプをドレイン層12と同一にするためには、
ドレイン層12のp型層13と接する面の結晶方位は上
記のA,B,Cなどの原子層の順列があらわに現れてい
る結晶面が望ましい。そのためには、主表面20は{0
001}面にするのがよい。
【0027】前述したように、溝部16の側壁面及び底
面はpn接合の接合面となるから、可能な限り平坦であ
る必要がある。通常、溝部16を形成するには反応性イ
オンエッチング法などの手法が用いられるが、エッチン
グ面の平坦性は、マクロにみればエッチング条件の最適
化により達成されるものの、ミクロにはその結晶面に強
く依存する。
面はpn接合の接合面となるから、可能な限り平坦であ
る必要がある。通常、溝部16を形成するには反応性イ
オンエッチング法などの手法が用いられるが、エッチン
グ面の平坦性は、マクロにみればエッチング条件の最適
化により達成されるものの、ミクロにはその結晶面に強
く依存する。
【0028】六方晶SiCの{0001}面、即ち図1
の主表面20の方向から見たSiCの原子配列を図3に
示す。図3において、エッチングされる原子31を色付
きの丸で、残留する原子32を白丸で、マクロにみた溝
部16の側壁33を破線で示すと、側壁が{1−10
0}面と平行になるようにしたものが図3(a)であ
る。この場合、側壁面の方向は原子の密な配列の方向と
一致するため、エッチング面はミクロにみても平坦にな
る。
の主表面20の方向から見たSiCの原子配列を図3に
示す。図3において、エッチングされる原子31を色付
きの丸で、残留する原子32を白丸で、マクロにみた溝
部16の側壁33を破線で示すと、側壁が{1−10
0}面と平行になるようにしたものが図3(a)であ
る。この場合、側壁面の方向は原子の密な配列の方向と
一致するため、エッチング面はミクロにみても平坦にな
る。
【0029】一方、側壁が{1−100}面以外の面、
例えば{11−20}面と平行になるようにしたものが
図3(b)である。この場合は、側壁面の方向は原子の
密な配列の方向と一致しないため、マクロには平坦にな
っていたとしてもミクロにみるとエッチングは原子の密
な配列の方向に沿ってなされるから、エッチング面は図
3(b)に示すようにジグザグな面となる。その場合、
p型層13との界面(pn接合面)もジグザグになるた
め、逆方向電圧が印加されたときには、その突出部に電
界が集中し、ブレークダウンをもたらす恐れがある。従
って、このような不都合は溝部16の側壁21を{1−
100}面と平行になるようにすることにより防止でき
る。
例えば{11−20}面と平行になるようにしたものが
図3(b)である。この場合は、側壁面の方向は原子の
密な配列の方向と一致しないため、マクロには平坦にな
っていたとしてもミクロにみるとエッチングは原子の密
な配列の方向に沿ってなされるから、エッチング面は図
3(b)に示すようにジグザグな面となる。その場合、
p型層13との界面(pn接合面)もジグザグになるた
め、逆方向電圧が印加されたときには、その突出部に電
界が集中し、ブレークダウンをもたらす恐れがある。従
って、このような不都合は溝部16の側壁21を{1−
100}面と平行になるようにすることにより防止でき
る。
【0030】なお、{0001}面の方位を持つn+型層
11上にドレイン層12をエピタキシャル成長によって
形成する場合、欠陥の無い良好なエピタキシャル成長膜
を得るためには、前記n+型層の主表面を{0001}面
から6度ほど〈11−20〉方向に傾けることが有効で
ある。その場合でも、実際の結晶の主表面は{0001}面
を表面方向とするステップが〈11−20〉方向に階段
状に並んでいるという構造になっている。かつ、この階
段状の表面と{1−100}面とは垂直な位置関係とな
っているので、主表面を{0001}面から〈11−2
0〉方向に数度傾けてもなんら支障は生じない。
11上にドレイン層12をエピタキシャル成長によって
形成する場合、欠陥の無い良好なエピタキシャル成長膜
を得るためには、前記n+型層の主表面を{0001}面
から6度ほど〈11−20〉方向に傾けることが有効で
ある。その場合でも、実際の結晶の主表面は{0001}面
を表面方向とするステップが〈11−20〉方向に階段
状に並んでいるという構造になっている。かつ、この階
段状の表面と{1−100}面とは垂直な位置関係とな
っているので、主表面を{0001}面から〈11−2
0〉方向に数度傾けてもなんら支障は生じない。
【0031】図4は、本発明の他の実施例である接合型
電界効果トランジスタの構成を示す図であって、(a)
は平面図、(b)はそのA−A′線部分から見た断面構
成を示す斜視図である。本図において、図1に対応する
部分または相当する部分には同一の符号を付けた。
電界効果トランジスタの構成を示す図であって、(a)
は平面図、(b)はそのA−A′線部分から見た断面構
成を示す斜視図である。本図において、図1に対応する
部分または相当する部分には同一の符号を付けた。
【0032】本実施例においては、その主表面20が六
方晶SiC単結晶の{0001}面に一致するように構
成されている。さらに溝部16においては、その側壁面
全面の結晶方位が六方晶SiC単結晶の{1−100}
面に一致するように選ばれている。従って前述したよう
に、p型層13とドレイン層12からなるpn接合面は
ミクロなスケールでみた場合においても平坦であるか
ら、このpn接合に逆方向電圧が印加された場合におい
て局所的な電界の集中は起きない。このため、オフ時の
ソースとドレイン間の漏れ電流が著しく低減されるよう
になる。
方晶SiC単結晶の{0001}面に一致するように構
成されている。さらに溝部16においては、その側壁面
全面の結晶方位が六方晶SiC単結晶の{1−100}
面に一致するように選ばれている。従って前述したよう
に、p型層13とドレイン層12からなるpn接合面は
ミクロなスケールでみた場合においても平坦であるか
ら、このpn接合に逆方向電圧が印加された場合におい
て局所的な電界の集中は起きない。このため、オフ時の
ソースとドレイン間の漏れ電流が著しく低減されるよう
になる。
【0033】図5(a)〜(f)は、図4に示した実施
例の製造工程の一例を示す断面図である。本図におい
て、図4に示された構成要素と同じ構成要素には同じ符
号を付けている。
例の製造工程の一例を示す断面図である。本図におい
て、図4に示された構成要素と同じ構成要素には同じ符
号を付けている。
【0034】まず、図5(a)に示すように、n+型層
11として、n+型の低い抵抗率を有し結晶面方位{0
001}が主表面20になるように切り出した六方晶S
iCの単結晶ウエハを準備する。この単結晶ウエハ(n
+型層11)の主表面20側に、水素をキャリアガスと
してシランとプロパンを原料ガスに用い、n型の不純物
ガスを添加しながらエピタキシャル成長させて所望の抵
抗率と厚みを持ったn−型のドレイン層12を形成す
る。
11として、n+型の低い抵抗率を有し結晶面方位{0
001}が主表面20になるように切り出した六方晶S
iCの単結晶ウエハを準備する。この単結晶ウエハ(n
+型層11)の主表面20側に、水素をキャリアガスと
してシランとプロパンを原料ガスに用い、n型の不純物
ガスを添加しながらエピタキシャル成長させて所望の抵
抗率と厚みを持ったn−型のドレイン層12を形成す
る。
【0035】次に、図5(b)に示すように、ドレイン
層12の表面を部分的に酸化して酸化膜15を形成し、
この酸化膜をマスクにしてn型不純物のイオン打ち込み
を行い、部分的にn型ソース層14を形成する。
層12の表面を部分的に酸化して酸化膜15を形成し、
この酸化膜をマスクにしてn型不純物のイオン打ち込み
を行い、部分的にn型ソース層14を形成する。
【0036】次に、図5(c)に示すように、主表面2
0全体に酸化膜を形成し、ドレイン層12表面の溝部1
6を形成する箇所にホトリソグラフィーによって酸化膜
を除去して窓をあける。その際、溝部の側壁が六方晶S
iCの{1−100}面に一致するように酸化膜をパタ
ーンニングする。具体的には、図4(a)に示したよう
な平面パターンになるようにする。
0全体に酸化膜を形成し、ドレイン層12表面の溝部1
6を形成する箇所にホトリソグラフィーによって酸化膜
を除去して窓をあける。その際、溝部の側壁が六方晶S
iCの{1−100}面に一致するように酸化膜をパタ
ーンニングする。具体的には、図4(a)に示したよう
な平面パターンになるようにする。
【0037】次に、図5(d)に示すように、酸化膜を
マスクとして、反応性イオンエッチングにより主表面2
0に垂直に溝部16を形成する。前工程における酸化膜
のパターンニングにより、溝部16の側壁が六方晶Si
Cの{1−100}面に一致する。
マスクとして、反応性イオンエッチングにより主表面2
0に垂直に溝部16を形成する。前工程における酸化膜
のパターンニングにより、溝部16の側壁が六方晶Si
Cの{1−100}面に一致する。
【0038】次に、図5(e)に示すように、溝部16
の内壁に、水素をキャリアガスとしてシランとプロパン
を原料ガスに用い、p型の不純物ガスを添加しながらエ
ピタキシャル成長させてp型層13を形成する。
の内壁に、水素をキャリアガスとしてシランとプロパン
を原料ガスに用い、p型の不純物ガスを添加しながらエ
ピタキシャル成長させてp型層13を形成する。
【0039】さらに、図5(f)に示すように、n型ソ
ース層14を覆っていた酸化膜をエッチングして、n型
ソース層14上に金属膜からなるソース電極18を形成
する。これと同時に、溝部16の底面に金属膜からなる
ソース電極19を形成する。一方、単結晶ウエハの他の
開放面に金属膜からなるドレイン電極17を形成する。
ース層14を覆っていた酸化膜をエッチングして、n型
ソース層14上に金属膜からなるソース電極18を形成
する。これと同時に、溝部16の底面に金属膜からなる
ソース電極19を形成する。一方、単結晶ウエハの他の
開放面に金属膜からなるドレイン電極17を形成する。
【0040】図6は、本発明を実施した別の実施例であ
る電界効果トランジスタの構成を示す平面図である。図
6において、図1に示された構成要素と同じ構成要素に
は同じ符号を付けている。各トランジスタの主表面21
は六方晶SiCの単結晶の{0001}面に一致するよ
うに構成されており、主表面21には垂直方向に溝部1
6が設けられている。これらの溝部16は、上面から見
て、それぞれ(a)細長い六角形状からなる溝部、
(b)台形形状からなる溝部、(c)平行四辺形形状から
なる溝部である。かつ、これらの溝部の側壁は、いずれ
も、六方晶SiCの単結晶の{1−100}面に一致す
る方向に形成されている。
る電界効果トランジスタの構成を示す平面図である。図
6において、図1に示された構成要素と同じ構成要素に
は同じ符号を付けている。各トランジスタの主表面21
は六方晶SiCの単結晶の{0001}面に一致するよ
うに構成されており、主表面21には垂直方向に溝部1
6が設けられている。これらの溝部16は、上面から見
て、それぞれ(a)細長い六角形状からなる溝部、
(b)台形形状からなる溝部、(c)平行四辺形形状から
なる溝部である。かつ、これらの溝部の側壁は、いずれ
も、六方晶SiCの単結晶の{1−100}面に一致す
る方向に形成されている。
【0041】これらの実施例においても、図1や図4の
実施例と同様に、溝部16の側壁面21に平行なpn接
合においては、p層とn層を構成するSiCのポリタイ
プの相違が起こらず、積層欠陥を生じることはない。ま
た、pn接合界面はミクロなスケールでみた場合におい
ても平坦である。従って、pn接合に逆方向電圧が印加
された場合においても電界の集中が起きないので、オフ
時のソースとドレイン間の漏れ電流を著しく低減させる
ことができる。
実施例と同様に、溝部16の側壁面21に平行なpn接
合においては、p層とn層を構成するSiCのポリタイ
プの相違が起こらず、積層欠陥を生じることはない。ま
た、pn接合界面はミクロなスケールでみた場合におい
ても平坦である。従って、pn接合に逆方向電圧が印加
された場合においても電界の集中が起きないので、オフ
時のソースとドレイン間の漏れ電流を著しく低減させる
ことができる。
【0042】なお、各実施例における各結晶面は、結晶
学的に等価な面であれば上述した指数と異なる指数を有
する面であってもよい。
学的に等価な面であれば上述した指数と異なる指数を有
する面であってもよい。
【0043】
【発明の効果】本発明によれば、六方晶炭化珪素の単結
晶を素材とした電界効果トランジスタのリーク電流を著
しく小さくすることができ、信頼性を大幅に向上するこ
とができる。
晶を素材とした電界効果トランジスタのリーク電流を著
しく小さくすることができ、信頼性を大幅に向上するこ
とができる。
【図1】本発明を実施した接合型電界効果トランジスタ
の断面図である。
の断面図である。
【図2】六方晶炭化珪素(SiC)の単結晶の単位格子に
おける{0001},{1−100},{11−20}各結晶
面を示す構造説明図である。
おける{0001},{1−100},{11−20}各結晶
面を示す構造説明図である。
【図3】六方晶SiCの{0001}面、即ち図1の主
表面20の方向から見たSiCの原子配列を示す図であ
る。
表面20の方向から見たSiCの原子配列を示す図であ
る。
【図4】本発明の他の実施例である接合型電界効果トラ
ンジスタの構成を示す図であって、(a)は平面図、
(b)はそのA−A′線部分から見た断面構成を示す斜
視図である。
ンジスタの構成を示す図であって、(a)は平面図、
(b)はそのA−A′線部分から見た断面構成を示す斜
視図である。
【図5】図4に示した実施例の製造工程の一例を示す断
面図である。
面図である。
【図6】本発明を実施した別の実施例である電界効果ト
ランジスタの構成を示す平面図である。
ランジスタの構成を示す平面図である。
【図7】SiCの単結晶によって形成された従来のMOSF
ETの断面図である。
ETの断面図である。
11…n+型層、12…ドレイン層、13…p型層、1
4…n型ソース層、15…酸化膜、16…溝部、17…
ドレイン電極、18…ソース電極、19…ゲート電極、
20…半導体基板の主表面、21…溝部の側壁。
4…n型ソース層、15…酸化膜、16…溝部、17…
ドレイン電極、18…ソース電極、19…ゲート電極、
20…半導体基板の主表面、21…溝部の側壁。
フロントページの続き (72)発明者 八尾 勉 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内
Claims (3)
- 【請求項1】六方晶の炭化珪素単結晶の{0001}面
またはこれと等価な面を主表面とし、この主表面に溝部
が形成され、溝部の側壁が炭化珪素単結晶の結晶学的面
指数{1−100}面またはこれと等価な面に平行であ
ることを特徴とする接合型電界効果半導体装置。 - 【請求項2】請求項1記載の接合型電界効果半導体装置
において、前記溝部の側壁に平行にpn接合が形成され
ることを特徴とする接合型電界効果半導体装置。 - 【請求項3】以下の〜の各工程を有することを特徴
とする接合型電界効果半導体装置の製造方法。 {0001}面またはこれと等価な面を主表面とする
n型の導電型の高不純物濃度の六方晶炭化珪素単結晶ウ
エハを準備する工程、 前記六方晶炭化珪素単結晶ウエハの主表面に、エピタ
キシャル成長によってn型の導電型の炭化珪素ドレイン
層を形成する工程、 前記ドレイン層の表面に、複数のn型の導電型のソー
ス層をイオン注入により形成する工程、 前記ソース層の形成部分に、その側壁が前記ドレイン
層の表面に対して垂直方向であり、かつ、その結晶面が
{1−100}面またはこれと等価な面に平行な溝部を
形成する工程、 前記溝部を覆うようにp型の導電型の炭化珪素層をエ
ピタキシャル成長により形成する工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33008495A JPH09172187A (ja) | 1995-12-19 | 1995-12-19 | 接合型電界効果半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33008495A JPH09172187A (ja) | 1995-12-19 | 1995-12-19 | 接合型電界効果半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09172187A true JPH09172187A (ja) | 1997-06-30 |
Family
ID=18228612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33008495A Pending JPH09172187A (ja) | 1995-12-19 | 1995-12-19 | 接合型電界効果半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09172187A (ja) |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11266015A (ja) * | 1998-03-18 | 1999-09-28 | Denso Corp | 炭化珪素半導体装置の製造方法 |
JP2003224277A (ja) * | 2002-01-31 | 2003-08-08 | Denso Corp | 炭化珪素半導体装置とその製造方法 |
JP2005012051A (ja) * | 2003-06-20 | 2005-01-13 | Toshiba Corp | 高耐圧半導体装置及びその製造方法 |
US6853006B2 (en) | 2002-08-09 | 2005-02-08 | Denso Corporation | Silicon carbide semiconductor device |
JP2005340249A (ja) * | 2004-05-24 | 2005-12-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2005340250A (ja) * | 2004-05-24 | 2005-12-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2005340685A (ja) * | 2004-05-31 | 2005-12-08 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体素子 |
WO2007004528A1 (ja) * | 2005-06-30 | 2007-01-11 | Yamanashi University | 炭化珪素静電誘導トランジスタ構造の設計方法 |
US7173284B2 (en) | 2001-08-29 | 2007-02-06 | Denso Corporation | Silicon carbide semiconductor device and manufacturing method |
WO2007032118A1 (ja) * | 2005-09-14 | 2007-03-22 | Mitsubishi Denki Kabushiki Kaisha | 炭化ケイ素半導体装置 |
JP2007142243A (ja) * | 2005-11-21 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 窒化物半導体電界効果トランジスタ及びその製造方法 |
JP2008091934A (ja) * | 2007-10-31 | 2008-04-17 | Denso Corp | 炭化珪素半導体装置 |
JP2008109150A (ja) * | 2007-11-30 | 2008-05-08 | Denso Corp | 炭化珪素半導体装置とその製造方法 |
US7439563B2 (en) | 2002-03-25 | 2008-10-21 | Kabushiki Kaisha Toshiba | High-breakdown-voltage semiconductor device |
JP2009518862A (ja) * | 2005-12-05 | 2009-05-07 | セミサウス ラボラトリーズ インコーポレイテッド | 再成長ゲートを有する自己整合トレンチ電界効果トランジスタおよび再成長ベースコンタクト領域を有するバイポーラトランジスタおよび製造法 |
JP2010040697A (ja) * | 2008-08-04 | 2010-02-18 | Sumitomo Electric Ind Ltd | 半導体デバイスおよびその製造方法 |
JP2010067670A (ja) * | 2008-09-09 | 2010-03-25 | Sumitomo Electric Ind Ltd | ウェル構造,その形成方法および半導体デバイス |
WO2013058037A1 (ja) * | 2011-10-20 | 2013-04-25 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP2013201413A (ja) * | 2012-02-21 | 2013-10-03 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2016157932A (ja) * | 2015-02-25 | 2016-09-01 | 学校法人早稲田大学 | 電力素子 |
US10043877B2 (en) | 2014-09-08 | 2018-08-07 | Panasonic Intellectual Property Management Co., Ltd. | Metal-insulator-semiconductor field effect transistor (MISFET) device and method for manufacturing the same |
-
1995
- 1995-12-19 JP JP33008495A patent/JPH09172187A/ja active Pending
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11266015A (ja) * | 1998-03-18 | 1999-09-28 | Denso Corp | 炭化珪素半導体装置の製造方法 |
US7173284B2 (en) | 2001-08-29 | 2007-02-06 | Denso Corporation | Silicon carbide semiconductor device and manufacturing method |
JP2003224277A (ja) * | 2002-01-31 | 2003-08-08 | Denso Corp | 炭化珪素半導体装置とその製造方法 |
US7439563B2 (en) | 2002-03-25 | 2008-10-21 | Kabushiki Kaisha Toshiba | High-breakdown-voltage semiconductor device |
US6853006B2 (en) | 2002-08-09 | 2005-02-08 | Denso Corporation | Silicon carbide semiconductor device |
USRE43840E1 (en) | 2002-08-09 | 2012-12-04 | Denso Corporation | Silicon carbide semiconductor device |
JP2005012051A (ja) * | 2003-06-20 | 2005-01-13 | Toshiba Corp | 高耐圧半導体装置及びその製造方法 |
JP2005340249A (ja) * | 2004-05-24 | 2005-12-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2005340250A (ja) * | 2004-05-24 | 2005-12-08 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2005340685A (ja) * | 2004-05-31 | 2005-12-08 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体素子 |
WO2007004528A1 (ja) * | 2005-06-30 | 2007-01-11 | Yamanashi University | 炭化珪素静電誘導トランジスタ構造の設計方法 |
WO2007032118A1 (ja) * | 2005-09-14 | 2007-03-22 | Mitsubishi Denki Kabushiki Kaisha | 炭化ケイ素半導体装置 |
US7847296B2 (en) | 2005-09-14 | 2010-12-07 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device |
JP2007142243A (ja) * | 2005-11-21 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 窒化物半導体電界効果トランジスタ及びその製造方法 |
JP2009518862A (ja) * | 2005-12-05 | 2009-05-07 | セミサウス ラボラトリーズ インコーポレイテッド | 再成長ゲートを有する自己整合トレンチ電界効果トランジスタおよび再成長ベースコンタクト領域を有するバイポーラトランジスタおよび製造法 |
JP2008091934A (ja) * | 2007-10-31 | 2008-04-17 | Denso Corp | 炭化珪素半導体装置 |
JP2008109150A (ja) * | 2007-11-30 | 2008-05-08 | Denso Corp | 炭化珪素半導体装置とその製造方法 |
JP2010040697A (ja) * | 2008-08-04 | 2010-02-18 | Sumitomo Electric Ind Ltd | 半導体デバイスおよびその製造方法 |
JP2010067670A (ja) * | 2008-09-09 | 2010-03-25 | Sumitomo Electric Ind Ltd | ウェル構造,その形成方法および半導体デバイス |
WO2013058037A1 (ja) * | 2011-10-20 | 2013-04-25 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
US8686438B2 (en) | 2011-10-20 | 2014-04-01 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing same |
JP2013201413A (ja) * | 2012-02-21 | 2013-10-03 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
US10043877B2 (en) | 2014-09-08 | 2018-08-07 | Panasonic Intellectual Property Management Co., Ltd. | Metal-insulator-semiconductor field effect transistor (MISFET) device and method for manufacturing the same |
US10600880B2 (en) | 2014-09-08 | 2020-03-24 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2016157932A (ja) * | 2015-02-25 | 2016-09-01 | 学校法人早稲田大学 | 電力素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09172187A (ja) | 接合型電界効果半導体装置およびその製造方法 | |
US5736753A (en) | Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide | |
JP2910573B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP3385938B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
US5719409A (en) | Silicon carbide metal-insulator semiconductor field effect transistor | |
US5977564A (en) | Semiconductor device | |
US5976936A (en) | Silicon carbide semiconductor device | |
US6117735A (en) | Silicon carbide vertical FET and method for manufacturing the same | |
US6002143A (en) | Hybrid vertical type power semiconductor device | |
US10347735B2 (en) | Semiconductor device with lifetime killers and method of manufacturing the same | |
US20180097069A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JPH11238742A (ja) | 炭化珪素半導体装置の製造方法 | |
US6100111A (en) | Method for fabricating a silicon carbide device | |
JPH11274487A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2014003191A (ja) | 半導体装置 | |
JPH1093087A (ja) | 横ゲート縦ドリフト領域トランジスタ | |
JPH0745830A (ja) | 炭化シリコンlocos縦形mosfetの作成方法とそのデバイス | |
US5917204A (en) | Insulated gate bipolar transistor with reduced electric fields | |
Singh et al. | High temperature SiC trench gate p-IGBTs | |
JP4929621B2 (ja) | Mosゲート型炭化珪素半導体装置 | |
CN117525153A (zh) | 倒t型屏蔽结构碳化硅槽栅mosfet器件及其制造方法 | |
JPH1116840A (ja) | SiC半導体装置とその製造方法 | |
JP3496509B2 (ja) | 炭化珪素半導体装置の製造方法 | |
KR20040054479A (ko) | 반도체 장치 | |
US5773849A (en) | Field of the invention |