JP2008134346A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置 Download PDFInfo
- Publication number
- JP2008134346A JP2008134346A JP2006319079A JP2006319079A JP2008134346A JP 2008134346 A JP2008134346 A JP 2008134346A JP 2006319079 A JP2006319079 A JP 2006319079A JP 2006319079 A JP2006319079 A JP 2006319079A JP 2008134346 A JP2008134346 A JP 2008134346A
- Authority
- JP
- Japan
- Prior art keywords
- current
- pixel
- switch
- transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 25
- 238000003860 storage Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000005401 electroluminescence Methods 0.000 description 58
- 239000010410 layer Substances 0.000 description 19
- 239000010408 film Substances 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 6
- 230000004044 response Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 101100451713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) HTL1 gene Proteins 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000003503 early effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】表示品位の向上したアクティブマトリクス型表示装置を提供する。
【解決手段】アクティブマトリクス型表示装置は、表示素子16と、表示素子に駆動電流を供給する画素回路18とを含み、基板上にマトリクス状に配設された複数の画素部Pxと、映像信号線X1を介して画素回路に第1信号電流を供給した後、映像信号線を介して画素回路へ第2信号電流を供給する信号線駆動回路と、を備えている。各画素回路は、画素部の選択および非選択を制御する画素スイッチ20aと、画素部の選択時において第1信号電流に応じた第1駆動電流を記憶した後、記憶した第1駆動電流を供給し、更に、第2信号電流に応じた第2駆動電流を記憶する第1記憶部32aと、画素部の選択時において第1記憶部から供給された第1駆動電流を記憶する第2記憶部32bと、を含み、画素部の非選択時に第1記憶部に記憶された第2駆動電流と第2記憶部に記憶された第1駆動電流との差分電流を駆動電流として表示素子へ出力する。
【選択図】 図7
【解決手段】アクティブマトリクス型表示装置は、表示素子16と、表示素子に駆動電流を供給する画素回路18とを含み、基板上にマトリクス状に配設された複数の画素部Pxと、映像信号線X1を介して画素回路に第1信号電流を供給した後、映像信号線を介して画素回路へ第2信号電流を供給する信号線駆動回路と、を備えている。各画素回路は、画素部の選択および非選択を制御する画素スイッチ20aと、画素部の選択時において第1信号電流に応じた第1駆動電流を記憶した後、記憶した第1駆動電流を供給し、更に、第2信号電流に応じた第2駆動電流を記憶する第1記憶部32aと、画素部の選択時において第1記憶部から供給された第1駆動電流を記憶する第2記憶部32bと、を含み、画素部の非選択時に第1記憶部に記憶された第2駆動電流と第2記憶部に記憶された第1駆動電流との差分電流を駆動電流として表示素子へ出力する。
【選択図】 図7
Description
本発明は、アクティブマトリクス型表示装置に関し、特に電流信号にて信号書き込みを行なうアクティブマトリクス型表示装置に関する。
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機エレクトロルミネセンス(EL)表示装置が注目され、盛んに研究開発が行われている。有機EL表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
有機EL表示装置は、各画素に表示素子としての有機EL素子と、表示素子へ駆動電流を供給する画素回路とを含み、表示素子の発光輝度を制御することにより表示動作を行なう。画素回路は、例えば、有機EL素子に直列に接続された駆動トランジスタおよび出力スイッチ、駆動トランジスタのゲート−ドレイン間に接続され映像信号に応じたゲート電位を保持するダイオード接続スイッチ等を備えている。これらの駆動トランジスタ、出力スイッチ、ダイオード接続スイッチは、例えば、薄膜トランジスタにより構成されている。このような有機EL表示装置として、電流信号により画素回路への画像情報を供給する方式が知られている。
電流信号により信号供給を行なう表示装置の場合には、信号供給を行なう配線の配線容量に起因して、十分な信号供給ができなくなる恐れがある。特に、書き込む電流値が小さい場合に書き込み不足に起因する表示不良が生じる、という問題があった。また、多階調表示を行なう場合には、設定電流量の小さい低階調側で書き込みが困難となり、表示上不具合が生じる。
このような配線容量に起因した書き込み不足を防止するため、映像信号ドライバから2系統の電流信号供給を行い、その差分電流を映像信号として画素に書き込む有機EL表示装置が提供されている(例えば、特許文献1)。この表示装置は、映像信号線を介して定電流回路からベース電流を画素回路に書き込むとともに、映像信号線を介してソースICによりから階調電流を画素回路に書き込み、更に、これらベース電流と階調電流との差分電流を画素回路に書き込む。そして、差分電流により表示素子を駆動する。
このような構成によれば、映像信号線へ供給する電流値を自由に設定することが可能となり、ベース電流および階調電流を配線容量よりも充分に大きな電流値に設定することができる。その結果、配線容量に影響されない大きな書き込み電流で、その差分電流である小さい電流書き込みが可能となる。
特開2004−341023
しかしながら、上記のように構成された表示装置において、各映像信号線ごとに定電流回路を設ける必要があり、表示装置の周縁部、つまり、額縁部が増大してしまう。複数の定電流回路のばらつきに起因して、信号線方向の表示ムラが生じる場合がある。また、映像信号の書き込み時に差分電流をとる構成であるため、発光時にはトランジスタの突き抜け電流の影響を受け易い。特に、ベース電流に対応した駆動電流を出力する第1トランジスタ、および階調電流に対応した駆動電流を出力する第2トランジスタの両者の突き抜け電流が足されるため、ざらつき、縦スジ等の表示ムラとして視認され、表示品位が低下する。
本発明は、上記課題に鑑みなされたもので、その目的は、表示品位の向上したアクティブマトリクス型表示装置を提供することにある。
上記課題を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の映像信号線と、
前記映像信号線を介して前記画素回路に第1信号電流を供給した後、前記映像信号線を介して前記画素回路へ第2信号電流を供給する信号線駆動回路と、を備え、
前記各画素回路は、前記画素部の選択および非選択を制御する画素スイッチと、前記画素部の選択時において前記第1信号電流に応じた第1駆動電流を記憶した後、記憶した第1駆動電流を供給し、更に、前記第2信号電流に応じた第2駆動電流を記憶する第1記憶部と、前記画素部の選択時において前記第1記憶部から供給された第1駆動電流を記憶する第2記憶部と、を含み、前記画素部の非選択時に前記第1記憶部に記憶された第2駆動電流と前記第2記憶部に記憶された第1駆動電流との差分電流を駆動電流として前記表示素子へ出力する。
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の映像信号線と、
前記映像信号線を介して前記画素回路に第1信号電流を供給した後、前記映像信号線を介して前記画素回路へ第2信号電流を供給する信号線駆動回路と、を備え、
前記各画素回路は、前記画素部の選択および非選択を制御する画素スイッチと、前記画素部の選択時において前記第1信号電流に応じた第1駆動電流を記憶した後、記憶した第1駆動電流を供給し、更に、前記第2信号電流に応じた第2駆動電流を記憶する第1記憶部と、前記画素部の選択時において前記第1記憶部から供給された第1駆動電流を記憶する第2記憶部と、を含み、前記画素部の非選択時に前記第1記憶部に記憶された第2駆動電流と前記第2記憶部に記憶された第1駆動電流との差分電流を駆動電流として前記表示素子へ出力する。
本発明によれば、配線容量に影響されることなく良好な表示動作を行なうことができるとともに、表示品位の向上したアクティブマトリクス型表示装置を提供することができる。また、第1記憶部に書き込まれた駆動電流を第2記憶部に書き込むことにより、定電流回路を削減し、額縁領域の低減および定電流回路に起因する表示ムラを低減することが可能となる。
以下図面を参照しながら、この発明の第1の実施形態として、有機EL表示装置を例にとり詳細に説明する。
図1は、有機EL表示装置を概略的に示す平面図である。図1に示すように、有機EL表示装置は、例えば、10型以上の大型アクティブマトリクス型表示装置として構成され、有機ELパネル10および有機ELパネル10を制御するコントローラ12を備えている。
図1は、有機EL表示装置を概略的に示す平面図である。図1に示すように、有機EL表示装置は、例えば、10型以上の大型アクティブマトリクス型表示装置として構成され、有機ELパネル10および有機ELパネル10を制御するコントローラ12を備えている。
有機ELパネル10は、ガラス板等の光透過性を有する絶縁基板8、この絶縁基板上にマトリクス状に配列され表示領域11を構成したm×n個の表示画素PX、表示画素の行毎に接続されているとともにそれぞれ独立してm本ずつ設けられた第1走査線Sga(1〜m)、第2走査線Sgb(1〜m)、第3走査線Sgc(1〜m)、第4走査線Sgd(1〜m)、表示画素PXの列毎に接続されたn本の映像信号線X(1〜n)、第1、第2、第3、第4走査線Sga(1〜m)、Sgb(1〜m)Sgc(1〜m)、Sgd(1〜m)を表示画素PXの行毎に順次駆動する走査線駆動回路14a、14b、および複数の映像信号線X(1〜n)を駆動する信号線駆動回路15を備えている。走査線駆動回路14a、14bおよび信号線駆動回路15は、表示領域11の外側で絶縁基板8上に一体的に形成されている。
画素部として機能する各表示画素PXは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路18とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機EL素子16を用いている。
図2に表示画素PXの等価回路を示す。画素回路18は電流信号からなる映像信号に応じて有機EL素子16の発光を制御する電流信号方式の画素回路であり、画素スイッチ20a、第1スイッチ20b、出力スイッチ26、第1記憶部32a、第2記憶部32b
を備えている。
を備えている。
第1記憶部32aは、第1駆動トランジスタ22a、第1保持スイッチ23a、およびキャパシタとしての第1保持容量Cs1を備えている。第2記憶部32bは、第2駆動トランジスタ22b、第2保持スイッチ23b、およびキャパシタとしての第2保持容量Cs2を備えている。
第2駆動トランジスタ22bを除いて、画素スイッチ20a、第1スイッチ20b、第1駆動トランジスタ22a、第1保持スイッチ23a、第2保持スイッチ23b、出力スイッチ26は、ここでは同一導電型、例えばPチャネル型の薄膜トランジスタにより構成されている。第2駆動トランジスタ22bは、Nチャネル型の薄膜トランジスタにより構成されている。
本実施形態において、画素スイッチ20a、第1スイッチ20b、第1駆動トランジスタ22a、第1保持スイッチ23a、第2保持スイッチ23b、出力スイッチ26をそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。第2駆動トランジスタ22bは、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタであり、画素スイッチ20a等と同一工程、同一層構造で形成され、第1駆動トランジスタ22aとは、ソース・ドレイン領域に導電型の異なる不純物を注入することで作り分けられる。画素スイッチ20a、第1駆動トランジスタ22a、第2駆動トランジスタ22b、第1保持スイッチ23a、第2保持スイッチ23b、第1スイッチ20b、出力スイッチ26の各々は、第1端子、第2端子、および制御端子を有し、本実施形態では、これらは、第1端子、第2端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
第1記憶部32aの第1駆動トランジスタ22aは、電圧電源線Vddと基準電圧電源線Vssとの間で有機EL素子16と直列に接続され、映像信号に応じた電流量を有機EL素子に出力する。基準電圧電源線Vssおよび電圧電源線Vddは、例えば、−9Vおよび+6Vの電位にそれぞれ設定される。第1保持容量Cs1は、第1駆動トランジスタ22aのソース、ゲート間に接続され、映像信号により決定される第1駆動トランジスタ22aのゲート制御電位を保持する。画素スイッチ20aは対応する映像信号線X(1〜n)と第1駆動トランジスタ22aのドレインとの間に接続され、そのゲートは対応する第2走査線Sgb(1〜m)に接続されている。画素スイッチ20aは、第2走査線Sgb(1〜m)から供給される制御信号Sb(1〜m)に応答して、対応する映像信号線X(1〜n)から映像信号を取り込む。
第1保持スイッチ23aは、第1駆動トランジスタ22aのドレイン、ゲート間に接続され、そのゲートは、第2走査線Sgb(1〜m)に接続されている。第1保持スイッチ23aは、第2走査線Sgb(1〜m)からの制御信号Sb(1〜m)に応じてオン(導通状態)、オフ(非導通状態)され、第1駆動トランジスタ22aのゲート、ドレイン間の接続、非接続を制御するとともに、第1保持容量Cs1からの電流リークを規制する。
第2記憶部32bの第2駆動トランジスタ22bは、2本の基準電圧電源線Vssの間で有機EL素子16と直列に接続され、映像信号に応じた電流量を出力する。第2保持容量Cs2は、第2駆動トランジスタ22bのソース、ゲート間に接続され、映像信号により決定される第2駆動トランジスタ22bのゲート制御電位を保持する。
第2保持スイッチ23bは、第2駆動トランジスタ22bのドレイン、ゲート間に接続され、そのゲートは、第1走査線Sga(1〜m)に接続されている。第2保持スイッチ23bは、第1走査線Sga(1〜m)からの制御信号Sa(1〜m)に応じてオン(導通状態)、オフ(非導通状態)され、第2駆動トランジスタ22bのゲート、ドレイン間の接続、非接続を制御するとともに、第2保持容量Cs2からの電流リークを規制する。
第1スイッチ20bは、第1保持スイッチ23aのソースおよび第2駆動トランジスタ22bのソースと、第1駆動トランジスタ22aのドレインとの間に接続され、そのゲートは、第3走査線Sgc(1〜m)に接続されている。第1スイッチ20bは、第3走査線Sgc(1〜m)からの制御信号Sc(1〜m)に応じてオン(導通状態)、オフ(非導通状態)され、第2駆動トランジスタ22bと、第1駆動トランジスタ22aおよび出力スイッチ26との間の接続、非接続を制御する。つまり、第1スイッチ20bは、第2駆動トランジスタ22bと第1駆動トランジスタ22aへの電流経路との接続、非接続、および第2駆動トランジスタ22bと表示素子16との接続、非接続を制御する。
出力スイッチ26は、第1駆動トランジスタ22aのドレインと有機EL素子16の一方の電極、ここでは陽極、との間に接続され、そのゲートは第4走査線Sgd(1〜m)に接続されている。出力スイッチ26は、第4走査線Sgd(1〜m)からの制御信号Sd(1〜m)によりオン、オフ制御され、第1駆動トランジスタ22aおよび第2駆動トランジスタ22bと有機EL素子16との接続、非接続を制御する。つまり、出力スイッチ26は第1駆動トランジスタ22a側の電流経路および第2駆動トランジスタ22b側の電流経路と表示素子16との接続、非接続を制御する。
次に図3を参照して、第1駆動トランジスタ22aおよび有機EL素子16の構成を詳細に説明する。図3は、有機EL素子16を含む表示画素Pxの断面を示している。
第1駆動トランジスタ22aを構成したPチャネル型の薄膜トランジスタは、絶縁基板8上に形成されたポリシリコンからなる半導体層50を備え、この半導体層はソース領域50a、ドレイン領域50b、およびソース、ドレイン領域間に位置したチャネル領域50cを有している。半導体層50に重ねてゲート絶縁膜52が形成され、このゲート絶縁膜上にゲート電極Gが設けられチャネル領域50cと対向している。ゲート電極Gに重ねて層間絶縁膜54が形成され、この層間絶縁膜上にソース電極(ソース)Sおよびドレイン電極(ドレイン)Dが設けられている。ソース電極Sおよびドレイン電極Dは、それぞれ層間絶縁膜54およびゲート絶縁膜52に貫通形成されたコンタクトを介して半導体層50のソース領域50aおよびドレイン領域50bにそれぞれ接続されている。第1駆動トランジスタ22aのドレイン電極Dは、層間絶縁膜54上に形成された配線を介して出力スイッチ26に接続されている。
第1駆動トランジスタ22aを構成したPチャネル型の薄膜トランジスタは、絶縁基板8上に形成されたポリシリコンからなる半導体層50を備え、この半導体層はソース領域50a、ドレイン領域50b、およびソース、ドレイン領域間に位置したチャネル領域50cを有している。半導体層50に重ねてゲート絶縁膜52が形成され、このゲート絶縁膜上にゲート電極Gが設けられチャネル領域50cと対向している。ゲート電極Gに重ねて層間絶縁膜54が形成され、この層間絶縁膜上にソース電極(ソース)Sおよびドレイン電極(ドレイン)Dが設けられている。ソース電極Sおよびドレイン電極Dは、それぞれ層間絶縁膜54およびゲート絶縁膜52に貫通形成されたコンタクトを介して半導体層50のソース領域50aおよびドレイン領域50bにそれぞれ接続されている。第1駆動トランジスタ22aのドレイン電極Dは、層間絶縁膜54上に形成された配線を介して出力スイッチ26に接続されている。
なお、画素スイッチ20a、第1保持スイッチ23a、第2保持スイッチ23b、第1スイッチ20b、出力スイッチ26を構成する各薄膜トランジスタも上記と同一の構造に形成されている。第2駆動トランジスタ22bも上記と同一の構造に形成されるが、さらにLDD領域を追加してもよい。
層間絶縁膜54上には映像信号線X(1〜n)を含む複数の配線が設けられている。また、層間絶縁膜54上にはソース電極S、ドレイン電極D、配線を覆って保護膜56が形成されている。保護膜56上には、親水膜58、隔壁膜60が順に積層されている。
有機EL素子16は、ルミネセンス性有機化合物を含む有機発光層64を陽極62および陰極66間に挟持した構造を有している。陽極62は、ITO(インジウム・ティン・オキサイド)等の透明電極材料から形成され、保護膜56上に設けられている。親水膜58および隔壁膜60の内、陽極62と対向した部分はエッチングにより除去されている。そして、陽極62上に陽極バッファ層63および有機発光層64が形成され、更に、有機発光層64および隔壁膜60に重ねて銀・アルミ合金から成る陰極66が積層されている。
このような構造の有機EL素子16では、陽極62から注入されたホールと、陰極66から注入された電子とが有機発光層64の内部で再結合したときに、有機発光層を構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機発光層64から透明な陽極62および絶縁基板8を介して外部へ放出される。
ここで、陰極66に光透過性をもたせ、絶縁基板8と対向する面から光を外部に取り出してもよい。また、陽極62を陰極66に対して絶縁基板8側に配置した逆積層型を採用してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極66を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。
一方、図1に示すコントローラ12は有機ELパネル10の外部に配置されたプリント回路基板上に形成され、走査線駆動回路14a、14bおよび信号線駆動回路15を制御する。コントローラ12は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ12は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路14a、14bおよび信号線駆動回路15に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路15に供給する。
走査線駆動回路14a、14bは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、図1および第2に示すように、出力バッファを介して各行の表示画素PXに4種類の制御信号、すなわち、制御信号Sa(1〜m)、Sb(1〜m)、Sc(1〜m)、Sd(1〜m)を供給する。これにより、各第1、第2、第3、第4走査線Sga(1〜m)、Sgb(1〜m)、Sgc(1〜m)、Sgd(1〜m)は、互いに異なる1水平走査期間において、それぞれ制御信号Sa(1〜m)、制御信号Sb(1〜m)、Sc(1〜m)、制御信号Sd(1〜m)により駆動される。
信号線駆動回路15は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して第1信号電流Ioおよび第2信号電流Io+Isigとし、第1および第2信号電流を複数の映像信号線X(1〜n)に並列的に供給する。図2に示すように、信号線駆動回路15は、各映像信号線X(1〜n)に接続された複数のソースIC30を備えている。各ソースIC30は、可変のNチャネルICで形成され、電流供給部として機能する。ソースIC30は、映像信号線X(1〜n)を通して画素回路18に、ベース電流として第1信号電流Ioおよび階調電流としての第2信号電流Io+Isigを供給する。第1信号電流Ioおよび第2信号電流Io+Isigは、それぞれ時分割することにより、同一の映像信号配線X(1〜n)を用いて複数の表示画素PXに供給される。
第1信号電流Ioおよび第2信号電流Io+Isigの電流量は、書き込み不足が生じない電流量に設定されている。つまり、第1信号電流Ioおよび第2信号電流Io+Isigの電流量は、一水平走査期間(t)の、映像信号線Xの配線容量(Cp)に最高階調表示から最低階調表示までの電位変化分(最大電圧変化ΔV)を掛けた値に相当する電荷量よりも大きな値に設定される(Io(Io+Isig)>Cp×ΔV/t)。第1信号電流Ioおよび第2信号電流Io+Isigは、例えば、有機EL表示装置の最高階調表示を行なう駆動電流と同程度の大きさに設定される。一例として、第1信号電流Ioは、例えば、0.1〜1.0μAに設定される。
また、第1信号電流Ioおよび第2信号電流Io+Isigのいずれか一方、例えば、第1信号電流Ioを定電流とし、第2信号電流Io+Isigを階調に応じて可変する信号電流としている。なお、第2信号電流Io+Isigを定信号電流とし、第1信号電流Ioを階調に応じて可変する信号電流としてもよい。あるいは、第1信号電流Ioおよび第2信号電流Io+Isigの両方を可変の信号電流とすることも可能である。
上記のように構成された有機EL表示装置において、画素回路18の動作は、第1信号電流(Pチャネル)書込み動作、第1信号電流(Nチャネル)書き込み動作、第2信号電流(信号)書込み動作、および発光動作に分けられる。
図4は、制御信号Sa1、Sb1、Sc1、Sd1のオン、オフ(high、Low)タイミングを示す表であり、図5は、制御信号Sa1、Sb1、Sc1、Sd1のオン、オフタイミングおよび信号線出力を示すタイミングチャートである。図6は、1行目の表示画素PXにおける画素回路18の動作を模式的に示している。
図4、図5および図6に示すように、第1信号電流(Pチャネル)書き込み動作では、例えば、1行目の表示画素PXに対し、第1走査線駆動回路14aから第1保持スイッチ23a、および画素スイッチ20aをオン状態とするレベル(オン電位)、ここでは、ローレベルの制御信号Sb1が出力される。同時に、第1走査線駆動回路14aおよび第2走査線駆動回路14bから、第2保持スイッチ23b、第1スイッチ20b、および出力スイッチ26をオフ状態とするレベル(オフ電位)、ここではハイレベルの制御信号Sa1、Sc1、Sd1が出力される。これにより、第1保持スイッチ23aおよび画素スイッチ20aがオン(導通状態)、第2保持スイッチ23b、第1スイッチ20bおよび出力スイッチ26がオフ(非導通状態)に切換えられ、第1信号電流書込み動作が開始される。
第1信号電流(Pチャネル)書込み期間において、信号線駆動回路15の対応するソースIC30から、例えば、所定の定電流に設定された第1信号電流Ioが映像信号線X1に供給され、画素スイッチ20aを介して、選択された表示画素PXに供給される。
表示画素PXにおいて、画素スイッチ20aおよび第1保持スイッチ23aはオン状態にあり、取り込まれた第1信号電流Ioは第1記憶部32aの第1駆動トランジスタ22aに供給され第1駆動トランジスタ22aを書き込み状態とする。これにより、電圧電源線Vddから第1駆動トランジスタ22aを通して映像信号線X1に書き込み電流が流れ、第1信号電流Ioの電流量に対応した第1駆動トランジスタ22aのゲート、ソース間電位が第1保持容量Cs1に書き込まれる。
次に、制御信号Sb1がオフ電位(ハイレベル)となり、第1保持スイッチ23aおよび画素スイッチ20aがオフとなる。これにより、第1信号電流書込み動作が終了する。続いて、図4、図5および図7に示すように、制御信号Sa1、Sc1がオン電位(ローレベル)となり、第2保持スイッチ23bおよび第1スイッチ20bがオンとなる。出力スイッチ26がオフ(非導通状態)に維持される。これにより、第1信号電流(Nチャネル)書き込み動作が開始する。
第1信号電流(Nチャネル)書込み期間において、第1駆動トランジスタ22aは、第1保持容量Cs1に書き込まれたゲート制御電圧により、第1信号電流Ioに対応した電流量の第1駆動電流を出力する。これにより、第1記憶部32aから第1スイッチ20bを介して、第2記憶部32bに第1信号電流が供給される。この際、第1駆動トランジスタ22aに生じる突き抜け電流分ΔI1が加算され、第1駆動電流Io+ΔI1が出力される。
第2記憶部32bにおいて、第2保持スイッチ23bはオン状態にあり、取り込まれた第1信号電流Io+ΔI1は第2駆動トランジスタ22bに供給され第2駆動トランジスタ22bを書き込み状態とする。これにより、電圧電源線Vddから第1駆動トランジスタ22a、第2駆動トランジスタ22bを通して基準電圧電源線Vssに書き込み電流が流れ、第1信号電流Io+ΔI1の電流量に対応した第2駆動トランジスタ22bのゲート、ソース間電位が第2保持容量Csbに書き込まれる。
次に、制御信号Sa1、Sc1がオフ電位(ハイレベル)となり、第2保持スイッチ23aおよび第1スイッチ20bがオフとなる。これにより、第1信号電流(Nチャネル)書込み動作が終了する。
続いて、図4、図5および図8に示すように、制御信号Sb1がオン電位(ローレベル)となり、第1保持スイッチ23aおよび画素スイッチ20aがオンとなる。出力スイッチ26はオフ(非導通状態)に維持される。これにより、第2信号電流(信号)書き込み動作が開始される。
第2信号電流(信号)書込み期間において、信号線駆動回路15の対応するソースIC30から、所望の階調に対応する第2信号電流Io+Isigが映像信号線X1に供給され、画素スイッチ20aを介して、選択された表示画素PXに供給される。
表示画素PXにおいて、画素スイッチ20aおよび第1保持スイッチ23aはオン状態にあり、取り込まれた第2信号電流Io+Isigは、第1記憶部32aの第1駆動トランジスタ22aに供給され第1駆動トランジスタ22aを書き込み状態とする。これにより、電圧電源線Vddから第1駆動トランジスタ22aを通して映像信号線X1に書き込み電流が流れ、第2信号電流Io+Isigの電流量に対応した第1駆動トランジスタ22aのゲート、ソース間電位が第1保持容量Cs1に書き込まれる。
次に、制御信号Sb1がオフ電位(ハイレベル)となり、第1保持スイッチ23aおよび画素スイッチ20aがオフとなる。これにより、第2信号電流(信号)書込み動作が終了する。
続いて、図4、図5、および図9に示すように、制御信号Sa1、Sb1をオフ状態に維持したまま、制御信号Sc1、Sd1がオン電位(ローレベル)となり、第1スイッチ20bおよび出力スイッチ26がオンとなる。これにより、発光動作が開始される。
発光期間において、第1駆動トランジスタ22aは、第1保持容量Cs1に書き込まれたゲート制御電圧により、第2信号電流Io+Isigに対応した電流量の第1駆動電流IDRT1を出力する。このIDRT1は、第2信号電流Io+Isigに第1駆動トランジスタ22aの突き抜け電流ΔI1を足した値となる。
また、第2駆動トランジスタ22bは、第2保持容量Cs2に書き込まれたゲート制御電圧により第1信号電流Io+ΔI1に対応した電流量に、第2駆動トランジスタ22bの突き抜け電流ΔI2を足した第2駆動電流IDRT2(=Io+ΔI1+ΔI2)を基準電圧電源線Vssに出力する。そのため、第1駆動トランジスタ22aを通して供給された第1駆動電流IDRT1の内、第1信号電流Ioに相当する第2駆動電流IDRT2が第1スイッチ20bおよび第2駆動トランジスタ22bを通って基準電圧電源Vssに供給される。そして、第1駆動電流IDRT1と第2駆動電流DRT2との差分電流(IDRT1−IDRT2)である駆動電流Ieが出力スイッチ26を通して有機EL素子16に供給される。すなわち、画素回路18から駆動電流:
Ie=(IDRT1−IDRT2)
=(=Io+Isig+ΔI1)−(Io+ΔI1+ΔI2)
=Isig−ΔI2
が有機EL素子16に供給される。これにより有機EL素子16が発光し、発光動作が開始される。有機EL素子16は、1フレーム期間後に、再び制御信号Sd1がオフ電位となるまで発光状態を維持する。
Ie=(IDRT1−IDRT2)
=(=Io+Isig+ΔI1)−(Io+ΔI1+ΔI2)
=Isig−ΔI2
が有機EL素子16に供給される。これにより有機EL素子16が発光し、発光動作が開始される。有機EL素子16は、1フレーム期間後に、再び制御信号Sd1がオフ電位となるまで発光状態を維持する。
上記のように構成された有機EL表示装置によれば、映像信号電流の書き込みにおいて、映像信号線を介して画素回路18の第1記憶部32aに第1信号電流を供給し書き込んだ後、この第1記憶部に記憶された第1信号電流を第1駆動トランジスタにより画素回路18の第2記憶部32bに供給して書き込み、更に、映像信号線を介して画素回路18へ第2信号電流を供給して第1記憶部32aに書き込む。発光時、第1信号電流に応じた第2駆動電流IDRT2と第2信号電流に応じた第1駆動電流DRT1との差分電流を駆動電流Ieとして表示素子16へ出力する構成としている。そのため、低階調の発光を行う場合でも、映像信号線へ供給する第1および第2信号電流の電流値を自由に設定することが可能となり、映像信号線の配線容量よりも十分に大きな値に設定することがでる。従って、低輝度で表示を行う場合でも、配線容量に影響されることなく、充分にかつ短時間で信号電流を書き込むことができ、低輝度での表示不良、スジムラ、ざらつき感の視認を解消し、高品位の画像表示を実現することができる。
映像信号線への高電流の書き込みを行なった後、低電流の書き込みを行なう場合でも低電流の映像信号の書き込み不足も解消することができる。例えば、従来では、最高階調表示(白表示)の映像信号の書き込みを行なった後、最低階調表示(黒表示)の書き込みを行なう場合、後者の映像信号の書き込み不足により、高階調側の書き込み状態となり、表示上、白表示が尾を引いたような画像となる恐れがある。本実施形態によれば、このような書き込み不足に起因する表示不良を解消することも可能となる。
各画素回路において、信号電流の書き込み時、および発光動作時、出力スイッチ26を除く他のトランジスタに流れる信号電流あるいは駆動電流を、有機EL素子16に供給される駆動電流の数倍ないし数十倍に大きくすることができる。第1および第2駆動トランジスタ22a、22b、その他のスイッチを構成している薄膜トランジスタのアーリー効果やキンク効果に起因する電流上昇率のバラツキは、トランジスタを流れる電流が大きいほど小さい。そのため、本実施形態のように、トランジスタに流れる電流を有機EL素子16に供給される発光電流の数倍ないし数十倍と大きくすることにより、トランジスタの電流上昇率のバラツキを抑制し、有機EL素子に対してバラツキのない駆動電流を供給することができる。その結果、表示画素PX間の輝度のバラツキを抑制し、表示品位の向上した良好な画像表示が可能となる。
また、上記有機EL表示装置によれば、映像信号電流の書き込みにおいて、第1記憶部の第1駆動トランジスタにより、第2記憶部の第2駆動トランジスタに第1信号電流を書込み記憶するように構成されている。そのため、従来用いていた定電流回路を削減し、供給部をソースIC30によって構成することができる。従って、表示装置の額縁部分の幅を低減し、表示領域の大型化、あるいは、装置全体の小型化を計ることが可能となる。同時に製造コストの低減を図ることが可能となる。更に、定電流回路に起因した映像信号線方向の表示ムラを解消し、表示品位の向上を図ることができる。
また、第1駆動トランジスタにおいては、第2駆動トランジスタへの第1信号電流の書込み時、および発光動作時にそれぞれ突き抜け電流ΔI1が生じるが、これらの突き抜け電流ΔI1は、差分電流を出力する際に相殺される。そのため、有機EL表示素子へ供給される駆動電流Ieに寄与する突き抜け電流は、第2駆動トランジスタで生じる突き抜け電流ΔI2のみとなり、従来の半分以下にすることができる。これにより、表示ムラの発生率が1/2以下となり、表示品位の向上を図ることができる。
なお、上述した第1の実施形態において、画素回路18の第1スイッチ20b、第2保持スイッチ23b、出力スイッチ26は、Pチャネル型のTFTに限らず、Nチャネル型のTFTにより構成してもよい。また、画素スイッチ20aおよび第1保持スイッチ23aは、キャリアが同一であれば、Pチャンネル型あるいはNチャネル型のいずれでも構成することができる。
次に、図10を参照して、この発明の第2の実施形態に係る有機EL表示装置について説明する。
第2の実施形態によれば、表示画素PXを構成している画素回路18において、第1スイッチ20bは、Nチャネル型のTFTによって形成されているとともに、そのゲートは、第2走査線Sgb1に接続されている。図11に示すように、第2の実施形態において、各スイッチは制御信号によってオン、オフ制御され、第1スイッチ20bは、画素スイッチ20aおよび第1保持スイッチ23aと共通の制御信号Sgb1によって制御される。
第2の実施形態によれば、表示画素PXを構成している画素回路18において、第1スイッチ20bは、Nチャネル型のTFTによって形成されているとともに、そのゲートは、第2走査線Sgb1に接続されている。図11に示すように、第2の実施形態において、各スイッチは制御信号によってオン、オフ制御され、第1スイッチ20bは、画素スイッチ20aおよび第1保持スイッチ23aと共通の制御信号Sgb1によって制御される。
第2の実施形態において、有機EL表示装置の他の構成および動作は前述した第1の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、第2の実施形態においても、第1の実施形態と同様の作用効果を得ることができるとともに、走査線の数を低減し、構成の簡略化および製造コストの低減を図ることができる。
次に、図12を参照して、この発明の第3の実施形態に係る有機EL表示装置について説明する。
第3の実施形態によれば、表示画素PXを構成している画素回路18において、画素スイッチ20aおよび第1保持スイッチ23aはNチャネル型のTFTによって形成されている。第1スイッチ20bは、Pチャネル型のTFTによって形成され、そのゲートは、第2走査線Sgb1に接続されている。図13に示すように、第3の実施形態において、各スイッチは制御信号によってオン、オフ制御され、第1スイッチ20bは、画素スイッチ20aおよび第1保持スイッチ23aと共通の制御信号Sgb1によって制御される。
第3の実施形態によれば、表示画素PXを構成している画素回路18において、画素スイッチ20aおよび第1保持スイッチ23aはNチャネル型のTFTによって形成されている。第1スイッチ20bは、Pチャネル型のTFTによって形成され、そのゲートは、第2走査線Sgb1に接続されている。図13に示すように、第3の実施形態において、各スイッチは制御信号によってオン、オフ制御され、第1スイッチ20bは、画素スイッチ20aおよび第1保持スイッチ23aと共通の制御信号Sgb1によって制御される。
第3の実施形態において、有機EL表示装置の他の構成および動作は前述した第1の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、第3の実施形態においても、第1の実施形態と同様の作用効果を得ることができるとともに、走査線の数を低減し、構成の簡略化および製造コストの低減を図ることができる。
本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
前述した実施形態において、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機EL素子に限定されず自己発光可能な様々な表示素子を適用可能である。
8…絶縁基板、 10…有機ELパネル、12…コントローラ、
14a、14b…走査線駆動回路、 15…信号線駆動回路、 16…有機EL素子、
18…画素回路、 20a…画素スイッチ、 20b…第1スイッチ、
22a…第1駆動トランジスタ、 22b…第2駆動トランジスタ、
23a…第1保持スイッチ、 23b…第2保持スイッチ、 26…出力スイッチ、
30…ソースIC
14a、14b…走査線駆動回路、 15…信号線駆動回路、 16…有機EL素子、
18…画素回路、 20a…画素スイッチ、 20b…第1スイッチ、
22a…第1駆動トランジスタ、 22b…第2駆動トランジスタ、
23a…第1保持スイッチ、 23b…第2保持スイッチ、 26…出力スイッチ、
30…ソースIC
Claims (10)
- 表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線と、
前記映像信号線を介して前記画素回路に第1信号電流を供給した後、前記映像信号線を介して前記画素回路へ第2信号電流を供給する信号線駆動回路と、を備え、
前記各画素回路は、前記画素部の選択および非選択を制御する画素スイッチと、前記画素部の選択時において前記第1信号電流に応じた第1駆動電流を記憶した後、記憶した第1駆動電流を供給し、更に、前記第2信号電流に応じた第2駆動電流を記憶する第1記憶部と、前記画素部の選択時において前記第1記憶部から供給された第1駆動電流を記憶する第2記憶部と、を含み、前記画素部の非選択時に前記第1記憶部に記憶された第2駆動電流と前記第2記憶部に記憶された第1駆動電流との差分電流を駆動電流として前記表示素子へ出力するアクティブマトリクス型表示装置。 - 前記第1記憶部は、Pチャネル型の薄膜トランジスタで形成され第1駆動電流および第2駆動電流を出力する第1駆動トランジスタを有し、前記第2記憶部は、Nチャネル型の薄膜トランジスタで形成され前記第1駆動トランジスタにより書き込まれた第1駆動電流を出力する第2駆動トランジスタを有している請求項1に記載のアクティブマトリクス型表示装置。
- 前記信号線駆動回路は、前記映像信号線を通して各画素部の前記第1記憶部に第1信号電流および第2信号電流を供給するNチャネルICを備えている請求項1に記載のアクティブマトリクス型表示装置。
- 前記各画素回路は、電圧電源間に前記表示素子および第1、第2駆動トランジスタと直列に接続された出力スイッチを有し、
前記第1記憶部は、前記第1駆動トランジスタのソースとゲートとの間の電位を保持する第1保持容量と、トランジスタにより形成され、前記第1駆動トランジスタのゲートとドレインとに接続され第1駆動トランジスタの導通、非導通を制御する第1保持スイッチと、を有し、
前記第2記憶部は、前記第2駆動トランジスタのソースとゲートとの間の電位を保持する第2保持容量と、トランジスタにより形成され、前記第2駆動トランジスタのゲートとドレインとに接続され第2駆動トランジスタの導通、非導通を制御する第2保持スイッチと、トランジスタにより形成され前記第1駆動トランジスタのドレインと前記第2駆動トランジスタのソースとに接続された第1スイッチと、を備え、前記画素スイッチは前記第1保持スイッチと前記映像信号線とに接続されている請求項2に記載のアクティブマトリクス型表示装置。 - 前記画素スイッチおよび第1保持スイッチは、それぞれPチャネル型の薄膜トランジスタにより形成され、共通の制御信号により開閉制御される請求項1に記載のアクティブマトリクス型表示装置。
- 前記第1スイッチは、Nチャネル型の薄膜トランジスタにより形成され、前記画素スイッチおよび第1保持スイッチと共通の制御信号により開閉制御される請求項5に記載のアクティブマトリクス型表示装置。
- 前記画素スイッチおよび第1保持スイッチは、それぞれNチャネル型の薄膜トランジスタにより形成され、共通の制御信号により開閉制御される請求項1に記載のアクティブマトリクス型表示装置。
- 前記第1スイッチは、Pチャネル型の薄膜トランジスタにより形成され、前記画素スイッチおよび第1保持スイッチと共通の制御信号により開閉制御される請求項7に記載のアクティブマトリクス型表示装置。
- 前記トランジスタ、前記第1駆動トランジスタ、および第2駆動トランジスタは、半導体層にポリシリコンを用いた薄膜トランジスタで構成されている請求項4に記載のアクティブマトリクス型表示装置。
- 前記表示素子は、対向する電極間に有機発光層を備えた自己発光素子である請求項1ないし9のいずれか1項に記載のアクティブマトリクス型表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006319079A JP2008134346A (ja) | 2006-11-27 | 2006-11-27 | アクティブマトリクス型表示装置 |
US11/944,967 US8094110B2 (en) | 2006-11-27 | 2007-11-26 | Active matrix display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006319079A JP2008134346A (ja) | 2006-11-27 | 2006-11-27 | アクティブマトリクス型表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008134346A true JP2008134346A (ja) | 2008-06-12 |
Family
ID=39463162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006319079A Pending JP2008134346A (ja) | 2006-11-27 | 2006-11-27 | アクティブマトリクス型表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8094110B2 (ja) |
JP (1) | JP2008134346A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5136198B2 (ja) * | 2008-05-14 | 2013-02-06 | ソニー株式会社 | 半導体デバイス、表示パネル及び電子機器 |
JP5590285B2 (ja) | 2009-03-06 | 2014-09-17 | ソニー株式会社 | 表示装置 |
RU2503088C2 (ru) * | 2009-07-01 | 2013-12-27 | Шарп Кабусики Кайся | Подложка с активной матрицей и органическое электролюминесцентное устройство отображения |
US9716852B2 (en) * | 2015-04-03 | 2017-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Broadcast system |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3114237B2 (ja) * | 1991-04-30 | 2000-12-04 | 日本電気株式会社 | 半導体記憶装置 |
JP3379491B2 (ja) * | 1999-10-22 | 2003-02-24 | 日本電気株式会社 | 液晶表示装置 |
US20050030264A1 (en) * | 2001-09-07 | 2005-02-10 | Hitoshi Tsuge | El display, el display driving circuit and image display |
GB0205859D0 (en) * | 2002-03-13 | 2002-04-24 | Koninkl Philips Electronics Nv | Electroluminescent display device |
EP1624436A4 (en) | 2003-05-13 | 2009-04-15 | Toshiba Matsushita Display Tec | ACTIVE MATRIX TYPE DISPLAY DEVICE |
JP4131939B2 (ja) | 2003-05-13 | 2008-08-13 | 東芝松下ディスプレイテクノロジー株式会社 | アクティブマトリクス型表示装置 |
JP4049018B2 (ja) * | 2003-05-19 | 2008-02-20 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
KR100959775B1 (ko) * | 2003-09-25 | 2010-05-27 | 삼성전자주식회사 | 스캔 드라이버와, 이를 갖는 평판표시장치 및 이의 구동방법 |
JP4131227B2 (ja) * | 2003-11-10 | 2008-08-13 | ソニー株式会社 | 画素回路、表示装置、および画素回路の駆動方法 |
JP4834876B2 (ja) * | 2004-06-25 | 2011-12-14 | 京セラ株式会社 | 画像表示装置 |
KR100698681B1 (ko) * | 2004-06-29 | 2007-03-23 | 삼성에스디아이 주식회사 | 발광 표시장치 |
JP4923505B2 (ja) * | 2005-10-07 | 2012-04-25 | ソニー株式会社 | 画素回路及び表示装置 |
-
2006
- 2006-11-27 JP JP2006319079A patent/JP2008134346A/ja active Pending
-
2007
- 2007-11-26 US US11/944,967 patent/US8094110B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8094110B2 (en) | 2012-01-10 |
US20080122757A1 (en) | 2008-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4467910B2 (ja) | アクティブマトリクス型表示装置 | |
JP5013697B2 (ja) | 表示装置 | |
JP2009116115A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
KR20060096857A (ko) | 표시 장치 및 그 구동 방법 | |
JP2006091923A (ja) | 電気光学装置および電子機器 | |
KR20070040149A (ko) | 표시 장치 및 그 구동 방법 | |
JP2007140276A (ja) | アクティブマトリクス型表示装置 | |
US8094110B2 (en) | Active matrix display device | |
JP2007316513A (ja) | アクティブマトリクス型表示装置 | |
JP2010122320A (ja) | アクティブマトリクス型表示装置 | |
JP2008102214A (ja) | アクティブマトリクス型表示装置 | |
JP2008134345A (ja) | アクティブマトリクス型表示装置のリペア方法 | |
JP2009122196A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2010276783A (ja) | アクティブマトリクス型表示装置 | |
JP5019217B2 (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP5085011B2 (ja) | アクティブマトリクス型表示装置 | |
JP4550372B2 (ja) | アクティブマトリクス型表示装置 | |
JP5127499B2 (ja) | アクティブマトリクス型表示装置の駆動方法 | |
JP2009053524A (ja) | アクティブマトリクス型表示装置 | |
JP2009069514A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
JP2009069291A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
JP2009069395A (ja) | アクティブマトリクス型表示装置およびその駆動方法 | |
JP2007316512A (ja) | アクティブマトリクス型表示装置 | |
JP2009216950A (ja) | アクティブマトリクス型表示装置 | |
JP2009025413A (ja) | アクティブマトリクス型表示装置 |