JP5005044B2 - 多層基板の間の相互接続構造及びその製造方法 - Google Patents
多層基板の間の相互接続構造及びその製造方法 Download PDFInfo
- Publication number
- JP5005044B2 JP5005044B2 JP2009548558A JP2009548558A JP5005044B2 JP 5005044 B2 JP5005044 B2 JP 5005044B2 JP 2009548558 A JP2009548558 A JP 2009548558A JP 2009548558 A JP2009548558 A JP 2009548558A JP 5005044 B2 JP5005044 B2 JP 5005044B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer substrate
- edge
- dielectric layer
- interconnect structure
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 189
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 85
- 239000002184 metal Substances 0.000 claims description 84
- 238000000034 method Methods 0.000 claims description 40
- 238000005728 strengthening Methods 0.000 claims description 29
- 230000009975 flexible effect Effects 0.000 claims description 20
- 238000000926 separation method Methods 0.000 claims description 16
- 238000011282 treatment Methods 0.000 claims description 11
- 238000004806 packaging method and process Methods 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 239000000463 material Substances 0.000 claims 4
- 239000004020 conductor Substances 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/05—Flexible printed circuits [FPCs]
- H05K2201/058—Direct connection between two or more FPCs or between flexible parts of rigid PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/091—Locally and permanently deformed areas including dielectric material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09109—Locally detached layers, e.g. in multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
- Semiconductor Memories (AREA)
- Micromachines (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
各多層基板の少なくとも一つの誘電層の端縁とそれに対応する前記金属層の端縁を、それと隣接する他の誘電層の端縁とそれに対応する他の金属層の端縁から分離させる。
一つの多層基板の前記少なくとも一つの誘電層の分離端縁に設けられるビアホール内の導電部を他方の一つの多層基板の金属層の分離端縁と接着させて前記多層基板の間の相互接続構造を完成させる。
(a)前記チップ素子の表面に誘電層を塗布する。
(b)前記誘電層上に複数のビアホール及び一つの金属層を形成する。
(c)前記金属層の表面及び前記誘電層の表面の端縁以外の他の領域に界面接着強化処理を行うことで、前記他の領域の接着強度を上げた後、他方の誘電層を塗布する。
(d)工程(b)及び工程(c)を繰り返して前記多層基板を形成する。前記導電部を他方の一つの多層基板の金属層の分離端縁と接着させる工程の後、本発明の製造方法はさらに前記多層基板と第3の基板に接続してパッケージすることを実行する工程を含む。
工程(b)前記複数のチップ素子の表面に界面接着強化処理110,210を行うことで、前記チップ素子の表面の接着強度を上げた後、一つの誘電層10,20を塗布する。
工程(c)前記誘電層のビアホール所定位置9に複数のビアホールを形成した後、また金属層所定位置に金属層11、21を形成する。
工程(d)前記金属層11、21の表面及び前記誘電層の表面の端縁以外の他の領域に界面接着強化処理12、22を行うことで、前記他の領域の接着強度を上げた後、他方の誘電層13、23を塗布する。
工程(e)工程(c)及び工程(d)を繰り返して前記多層基板を形成する。
工程(f)前記端縁に沿って(つまり工程(d)と工程(e)を示す図中の垂直分割線d1、d2)、前記チップ素子及びそれと対応する前記多層基板を分割する。
工程(g)前記チップウエーハにチップがない領域100−1を除去する。
工程(h)レーザを利用して、前記チップ素子100と隣接する誘電層10の端縁10−1を除去し、前記誘電層10に対応する前記金属層11を露出させる。
(i)第1の多層基板300の少なくとも一つの誘電層の端縁とそれに対応する前記金属層の端縁を、それと隣接する他の誘電層の端縁とそれに対応する他の金属層の端縁から分離させる。
工程(j)第1の多層基板300の前記少なくとも一つの誘電層の分離端縁に設けられるビアホール内の導電部を第2の多層基板400の金属層の分離端縁と接着させる。その接着方式は、スズの溶融接着、共晶接合(Eutectic bonding)、異方性導電膜(Anisotropic Conductive Film bonding)接着、金‐金接着(Gold-Gold bonding)または金‐銅接着(Gold-Cooper bonding)等の方式であることができ、前記多層基板の間の相互接続構造を完成させる。
工程(k)第3の基板を使用して、第1、第2の多層基板300、400の第2の外層面を接続してパッケージする。前述のように、第1、第2の多層基板300、400の第2の外層面と接続してパッケージする方式は、BGAパッケージ、LGAパッケージ、PGAパッケージまたはワイヤボンディング(Wire Bond)パッケージ等の方式であることができる。以上においては図3A及び図3Bにおいて第1の多層基板300を例として製造方法を説明したが、第2の多層基板400と第3の基板に関しても製造方法はほぼ同様である。
4、5、6 接着剤
9 ビアホール所定位置
10、13、16、19 第1の誘電層
10−1 第1の誘電層の端縁
11、14、17 第1の金属層
12、15、18、22、25、28、110、210 界面接着強化処理の領域
20、23、26、29 第2の誘電層
21、24、27 第2の金属層
100 第1のチップ素子
200 第2のチップ素子
300 第1の多層基板
400 第2の多層基板
410 ピン
420 半田ボール
430 ワイヤ
500 第3の多層基板
Claims (33)
- 第1の多層基板と第2の多層基板を含み、前記第1の多層基板は互いに重なり合った複数の第1の金属層、複数の第1の誘電層及び複数のビアホールを有し、前記第2の多層基板は互いに重なり合った複数の第2の金属層と複数の第2の誘電層を有する多層基板の間の相互接続構造であって、
前記第1の多層基板の前記少なくとも一つの第1の金属層の端縁は、それに対応する第1の誘電層の端縁と互いに接続され、それと隣接する他の第1の金属層の端縁と他の第1の誘電層の端縁から分離され、
前記第2の多層基板の前記少なくとも一つの第2の金属層の端縁は、それに対応する第2の誘電層の端縁と互いに接続され、それと隣接する他の第2の金属層の端縁と他の第2の誘電層の端縁から分離され、
前記ビアホールのそれぞれは、導電部を有し、前記第1の誘電層の端縁に設けられ、 前記第1の多層基板の前記少なくとも一つの第1の金属層に対応する前記導電部と前記第2の多層基板の前記少なくとも一つの第2の金属層は、互いに接着されて接続部を形成することを特徴とする相互接続構造。 - 前記第1の多層基板の前記誘電層の分離端縁以外の他の領域に界面接着強化処理を行うことで、前記誘電層の間の接着強度を上げることを特徴とする請求項1に記載の相互接続構造。
- 前記界面接着強化処理は、プラズマ処理であることを特徴とする請求項2に記載の相互接続構造。
- 前記誘電層の材料はポリイミドであることを特徴とする請求項3に記載の相互接続構造。
- 前記誘電層の材料はポリイミドであることを特徴とする請求項1に記載の相互接続構造。
- 前記第2の多層基板の前記誘電層の分離端縁以外の他の領域に界面接着強化処理を行うことで、前記誘電層の間の接着強度を上げることを特徴とする請求項1に記載の相互接続構造。
- 前記界面接着強化処理は、プラズマ処理であることを特徴とする請求項6に記載の相互接続構造。
- 前記誘電層の材料はポリイミドであることを特徴とする請求項7に記載の相互接続構造。
- 前記誘電層の材料はポリイミドであることを特徴とする請求項6に記載の相互接続構造。
- 前記第1の多層基板の第1の外層面と接続してパッケージされるために用いられる第1のチップ素子をさらに含むことを特徴とする請求項1に記載の相互接続構造。
- 前記第1のチップ素子は、論理素子、メモリ素子、アナログ素子、光電素子、マイクロ電気機械素子及び発光素子から一つを選択することを特徴とする請求項10に記載の相互接続構造。
- 前記第1のチップ素子と前記第1の外層面の間に界面接着強化処理を行うことで、前記第1のチップ素子と前記第1の外層面の間の接着強度を上げることを特徴とする請求項10に記載の相互接続構造。
- 前記第1の多層基板と接続してパッケージされるために用いられる第3の基板をさらに含むことを特徴とする請求項10に記載の相互接続構造。
- 前記第2の多層基板の第1の外層面と接続してパッケージされるために用いられる第2のチップ素子をさらに含むことを特徴とする請求項1に記載の相互接続構造。
- 前記第2のチップ素子は、論理素子、メモリ素子、アナログ素子、光電素子、マイクロ電気機械素子及び発光素子から一つを選択することを特徴とする請求項14に記載の相互接続構造。
- 前記第2のチップ素子と前記第1の外層面の間に界面接着強化処理を行うことで、前記第2のチップ素子と前記第1の外層面の間の接着強度を上げることを特徴とする請求項14に記載の相互接続構造。
- 前記第2の多層基板と接続してパッケージされるために用いられる第3の基板をさらに含むことを特徴とする請求項14に記載の相互接続構造。
- 前記第1の多層基板または前記第2の多層基板と接続してパッケージされるために用いられる第3の基板をさらに含むことを特徴とする請求項1に記載の相互接続構造。
- 前記第3の基板は、フレキシブル基板であることを特徴とする請求項18に記載の相互接続構造。
- 前記第1の多層基板は、フレキシブル基板であることを特徴とする請求項1に記載の相互接続構造。
- 前記第2の多層基板は、フレキシブル基板であることを特徴とする請求項1に記載の相互接続構造。
- 複数の多層基板の間の相互接続構造の製造方法であって、二つ以上のチップ素子を接続するために用いられ、前記各多層基板は互いに重なり合った複数の金属層と複数の誘電層を有し、
前記各多層基板の少なくとも一つの誘電層の端縁とそれに対応する前記金属層の端縁を、それと隣接する他の誘電層の端縁とそれに対応する他の金属層の端縁から分離させる工程と、
一つの多層基板の前記少なくとも一つの誘電層の分離端縁に設けられるビアホール内の導電部を他方の一つの多層基板の金属層の分離端縁と接着させて前記多層基板の間の相互接続構造を完成させる工程とを含むことを特徴とする製造方法。 - 前記チップ素子と隣接する誘電層の端縁を除去し、前記誘電層に対応する前記金属層を露出させる工程をさらに含むことを特徴とする請求項22に記載の製造方法。
- 前記分離工程の前に、前記チップ素子上に前記多層基板を形成する工程をさらに含むことを特徴とする請求項22に記載の製造方法。
- 前記多層基板を形成する工程において、前記チップ素子の表面に界面接着強化処理を行うことで、前記チップ素子の表面の接着強度を上げることを特徴とする請求項24に記載の製造方法。
- 前記多層基板を形成する工程はさらに、
(a)前記チップ素子の表面に誘電層を塗布する工程と、
(b)前記誘電層上に複数のビアホール及び一つの金属層を形成する工程と、
(c)前記金属層の表面及び前記誘電層の表面の端縁以外の他の領域に界面接着強化処理を行うことで、前記他の領域の接着強度を上げた後、他方の誘電層を塗布する工程と、
(d)工程(b)及び工程(c)を繰り返して前記多層基板を形成する工程とを含むことを特徴とする請求項24に記載の製造方法。 - 前記界面接着強化処理は、プラズマ処理であることを特徴とする請求項26に記載の製造方法。
- 前記チップ素子を有するチップウエーハを提供する工程をさらに含むことを特徴とする請求項26に記載の製造方法。
- 前記端縁に沿って、前記チップ素子及びそれと対応する前記多層基板を分割する工程をさらに含むことを特徴とする請求項28に記載の製造方法。
- 前記分割する工程の後に、前記チップウエーハにチップがない領域を除去する工程をさらに含むことを特徴とする請求項29に記載の製造方法。
- 前記接着させる工程の後に、前記多層基板と第3の基板に接続してパッケージすることを実行する工程をさらに含むことを特徴とする請求項22に記載の製造方法。
- 複数の多層基板の間の相互接続構造の製造方法であって、
(a)複数のチップ素子を有するチップウエーハを提供する工程と、
(b)前記複数のチップ素子の表面に界面接着強化処理を行うことで、前記チップ素子の表面の接着強度を上げた後、一つの誘電層を塗布する工程と、
(c)前記誘電層上に複数のビアホール及び一つの金属層を形成する工程と、
(d)前記金属層の表面及び前記誘電層の表面の端縁以外の他の領域に界面接着強化処理を行うことで、前記他の領域の接着強度を上げた後、他方の誘電層を塗布する工程と、
(e)工程(c)及び工程(d)を繰り返して前記多層基板を形成する工程と
(f)前記端縁に沿って、前記チップ素子及びそれと対応する前記多層基板を分割する工程と、
(g)前記チップウエーハにチップがない領域を除去する工程と、
(h)前記チップ素子と隣接する誘電層の端縁を除去し、前記誘電層に対応する前記金属層を露出させる工程と、
(i)前記各多層基板の少なくとも一つの誘電層の端縁とそれに対応する前記金属層の端縁を、それと隣接する他の誘電層の端縁とそれに対応する他の金属層の端縁から分離させる工程と、
(j)一つの多層基板の前記少なくとも一つの誘電層の分離端縁に設けられるビアホール内の導電部を他方の一つの多層基板の金属層の分離端縁と接着させて前記多層基板の間の相互接続構造を完成させる工程とを含むことを特徴とする製造方法。 - 前記接着させる工程の後に、前記多層基板と第3の基板に接続してパッケージすることを実行する工程をさらに含むことを特徴とする請求項32に記載の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2007/000379 WO2008095338A1 (fr) | 2007-02-05 | 2007-02-05 | Structure d'assemblage commune entre des panneaux multicouche et procédé de fabrication associé |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010518608A JP2010518608A (ja) | 2010-05-27 |
JP2010518608A5 JP2010518608A5 (ja) | 2012-05-31 |
JP5005044B2 true JP5005044B2 (ja) | 2012-08-22 |
Family
ID=39681241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009548558A Expired - Fee Related JP5005044B2 (ja) | 2007-02-05 | 2007-02-05 | 多層基板の間の相互接続構造及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP2120517B1 (ja) |
JP (1) | JP5005044B2 (ja) |
KR (1) | KR101150386B1 (ja) |
WO (1) | WO2008095338A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5630383B2 (ja) * | 2011-06-03 | 2014-11-26 | 住友電気工業株式会社 | 配線体の接続構造、配線体、電子装置及び電子装置の製造方法 |
JP2014171058A (ja) * | 2013-03-01 | 2014-09-18 | Sony Corp | 受信装置 |
TW202134623A (zh) * | 2019-12-24 | 2021-09-16 | 恆利醫學科技股份有限公司 | 分析物感測系統及其卡匣 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2758099B2 (ja) * | 1992-02-27 | 1998-05-25 | シャープ株式会社 | 多層フレキシブルプリント配線板 |
US5419038A (en) * | 1993-06-17 | 1995-05-30 | Fujitsu Limited | Method for fabricating thin-film interconnector |
JP3248372B2 (ja) * | 1994-11-09 | 2002-01-21 | 富士ゼロックス株式会社 | リジットフレキシブルプリント配線板 |
JP3445678B2 (ja) * | 1995-02-27 | 2003-09-08 | シャープ株式会社 | 多層フレキシブルプリント配線板及びその製造方法 |
JP3250216B2 (ja) * | 1998-08-13 | 2002-01-28 | ソニーケミカル株式会社 | フレキシブルプリント配線板及びその製造方法 |
WO2000065888A1 (en) * | 1999-04-22 | 2000-11-02 | Rohm Co., Ltd. | Circuit board, battery pack, and method of manufacturing circuit board |
EP1173051B1 (en) * | 2000-01-25 | 2007-05-23 | Sony Chemical & Information Device Corporation | Flexible printed wiring board and its production method |
US20020117753A1 (en) * | 2001-02-23 | 2002-08-29 | Lee Michael G. | Three dimensional packaging |
JP3803596B2 (ja) * | 2002-03-14 | 2006-08-02 | 日本電気株式会社 | パッケージ型半導体装置 |
JP3811680B2 (ja) | 2003-01-29 | 2006-08-23 | 富士通株式会社 | 配線基板の製造方法 |
TW200505304A (en) * | 2003-05-20 | 2005-02-01 | Matsushita Electric Ind Co Ltd | Multilayer circuit board and method for manufacturing the same |
US7613010B2 (en) * | 2004-02-02 | 2009-11-03 | Panasonic Corporation | Stereoscopic electronic circuit device, and relay board and relay frame used therein |
JP2005340385A (ja) | 2004-05-25 | 2005-12-08 | Nitto Denko Corp | 配線回路基板および配線回路基板の接続構造 |
JP2006005001A (ja) * | 2004-06-15 | 2006-01-05 | Toshiba Corp | 配線基板、磁気ディスク装置、配線基板の製造方法 |
CN2786910Y (zh) * | 2005-05-13 | 2006-06-07 | 佳总兴业股份有限公司 | 一种印刷电路复合板 |
-
2007
- 2007-02-05 WO PCT/CN2007/000379 patent/WO2008095338A1/zh active Application Filing
- 2007-02-05 JP JP2009548558A patent/JP5005044B2/ja not_active Expired - Fee Related
- 2007-02-05 EP EP07702270.5A patent/EP2120517B1/en not_active Not-in-force
- 2007-02-05 KR KR1020097018482A patent/KR101150386B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
WO2008095338A1 (fr) | 2008-08-14 |
EP2120517A4 (en) | 2015-05-27 |
KR20100014907A (ko) | 2010-02-11 |
EP2120517B1 (en) | 2018-08-01 |
EP2120517A1 (en) | 2009-11-18 |
JP2010518608A (ja) | 2010-05-27 |
KR101150386B1 (ko) | 2012-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI324380B (en) | Hybrid structure of multi-layer substrates and manufacture method thereof | |
TWI613740B (zh) | 具有較高密度之積體電路封裝結構以及方法 | |
US7948079B2 (en) | Method of manufacturing hybrid structure of multi-layer substrates and hybrid structure thereof | |
CN103119711B (zh) | 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构 | |
JP6489660B2 (ja) | 印刷回路基板製造方法 | |
US20120049366A1 (en) | Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof | |
TWI647790B (zh) | 以聚合物部件爲主的互連體 | |
JP2009111392A (ja) | スタック・パッケージ及びその製造方法 | |
JP2004172323A (ja) | 半導体パッケージ及び積層型半導体パッケージ | |
JP2009049404A (ja) | 多基板ブロック式パッケージおよびその製造方法 | |
JP5005044B2 (ja) | 多層基板の間の相互接続構造及びその製造方法 | |
JP2010518608A5 (ja) | ||
JP5005043B2 (ja) | 多層基板の間の相互接続構造の製造方法及びその相互接続構造 | |
TWI357653B (ja) | ||
CN100552906C (zh) | 多层基板间交互连结结构的制造方法及其交互连结结构 | |
JP2010518607A5 (ja) | ||
CN101212864B (zh) | 多层基板间交互连结的结构及其制造方法 | |
TWI435667B (zh) | 印刷電路板組件 | |
JP2007266540A (ja) | 半導体装置及びその製造方法 | |
TWI770879B (zh) | 電子系統、晶粒組件及元件晶粒 | |
TW201539704A (zh) | 晶片封裝結構 | |
KR20130035802A (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2008078303A (ja) | Lga用搭載基板と半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20120405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120522 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5005044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |