JP4992158B2 - ３次元アルミニウムパッケージモジュール及びその製造方法 - Google Patents

３次元アルミニウムパッケージモジュール及びその製造方法 Download PDF

Info

Publication number
JP4992158B2
JP4992158B2 JP2008548364A JP2008548364A JP4992158B2 JP 4992158 B2 JP4992158 B2 JP 4992158B2 JP 2008548364 A JP2008548364 A JP 2008548364A JP 2008548364 A JP2008548364 A JP 2008548364A JP 4992158 B2 JP4992158 B2 JP 4992158B2
Authority
JP
Japan
Prior art keywords
package module
aluminum
layer
substrate
aluminum substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008548364A
Other languages
English (en)
Other versions
JP2009522767A (ja
Inventor
ヨンセ クォン
ギョンミン キム
Original Assignee
ウエイブニクス インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウエイブニクス インク． filed Critical ウエイブニクス インク．
Publication of JP2009522767A publication Critical patent/JP2009522767A/ja
Application granted granted Critical
Publication of JP4992158B2 publication Critical patent/JP4992158B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19033—Structure including wave guides being a coplanar line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は半導体装置のパッケージングに関し、より詳しくは多様な半導体装置をそのパッケージモジュールの内部に形成された垂直ホール内に装着可能にする３次元アルミニウムパッケージモジュール及びその製造方法に関するものである。
半導体素子の製造工程でパッケージング（ｐａｃｋａｇｉｎｇ）工程は、半導体チップを外部環境から保護し、半導体チップを使用容易な形状にさせ、半導体チップに付加された動作機能を保護することによって半導体素子の信頼性を向上させる作業である。
最近、半導体素子の集積度が向上し、半導体素子の機能が多様化することに従ってパッケージング工程の傾向は次第にパッケージピンの少ない工程から多い工程である多ピン化工程に移り、印刷回路基板（ＰＣＢ）にパッケージを挿入する構造からＰＣＢの表面にパッケージを装着する方式の表面装着型形態（ＳｕｒｆａｃｅＭｏｕｎｔｉｎｇ Ｄｅｖｉｃｅ）に変換されている。このような表面装着型形態のパッケージはＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）、ＰＬＣＣ（ＰｌａｓｔｉｃＬｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）及びＣＳＰ（Ｃｈｉｐ・Ｓｃａｌｅ・Ｐａｃｋａｇｅ）など、多くの種類が紹介されている。
このような半導体パッケージまたは印刷回路基板（ＰＣＢ）に使用される基材（ｂａｓｅ）基板に関するチップキャリアは熱的、電気的及び機械的に安定しなければならない。チップキャリアまたはＰＣＢ用基材基板として従来は高価なセラミック基板が使用されたり、ポリイミド系樹脂、フッ素系樹脂またはシリコン系樹脂などを素材とする樹脂基板が使用されてきた。
セラミック基板や樹脂基板はその素材が絶縁性であるためにスルーホール（ｔｈｒｏｕｇｈｈｏｌｅ）工程を行った後に絶縁物質を塗布する必要がない。しかし、樹脂基板の場合には材料自体が高価であるだけでなく、耐湿性及び耐熱性などが不良でチップキャリア用基板としては使用が困難であるという問題がある。また、セラミック基板は樹脂基板に比べて耐熱性が多少優れていることは事実であるが、セラミック基板は樹脂基板と同様に高価で加工上の難しさと共に加工費が多く所要される短所がある。
このようなセラミック基板または樹脂基板の短所を克服するために金属素材基板の使用が提案された。金属素材基板は低価であるだけでなく、加工が容易で熱的信頼性が良好であるという長所を有する。しかし、このような金属素材基板は前述したセラミック基板または樹脂基板では不要な絶縁処理を別途に行わなければならず、熱放出をより効果的にするために完成された基板の上部表面または下部表面にヒートシンク（ｈｅａｔｓｉｎｋ）またはヒートスプレッド（ｈｅａｔ ｓｐｒｅａｄ）の役割をするメタルコアを付着しなければならない。
一方、チップキャリアまたは印刷回路基板（ＰＣＢ）は最近の軽薄短小化傾向に合わせて厚さが薄くて表面が扁平なものが好まれている。このような薄形化及び扁平化を実現するために基板上にキャビティを形成し、ここにチップまたは部品を装着する方法が使用されている。
樹脂基板の場合、このようなキャビティは樹脂基板をドリリングすることで形成される。しかし、ドリリングの方法はキャビティ加工時間及び加工費が多くかかる。また、加工されたキャビティの偏差が大きくて部品を装着する時に部品が傾きやすいため基板の扁平度を維持することが難しかった。さらに、基板の素材である樹脂は熱的、機械的特性が不良であるため基板に部品を装着する場合に応力による激しい変形が発生するという短所もあった。
したがって、本発明の目的は、部品を装着するためのキャビティを垂直に形成することによって熱的及び機械的に安定で金属素材基板の扁平度維持が容易な３次元パッケージモジュール及びその製造方法、そして３次元パッケージモジュールに適用される受動素子の製造方法を提供することにある。
前記目的を達成するために本発明の実施例による３次元アルミニウムパッケージモジュールは、アルミニウム基板、前記アルミニウム基板上に形成されて側面が前記アルミニウム基板の上部表面に対して垂直であって少なくとも１つの第１開口を有するアルミニウム酸化物層、前記第１開口内に接着物質を介して装着された半導体装置、前記アルミニウム酸化物層と前記半導体装置を覆う有機物層及び、前記有機物層及びアルミニウム酸化物層上に形成された第１配線及び受動素子回路を含む。
本発明の実施例において、前記３次元アルミニウムパッケージモジュールは、前記アルミニウム酸化物層に形成された第２開口の側面と底面に沿って形成されて埋め込まれた第２配線をさらに含み、前記第２配線は前記第１配線及び/または前記半導体装置の端子と電気的に連結される。
前記アルミニウム酸化物層はＡｌ２Ｏ３であり、１００μｍ程度の厚さを有する。
前記有機物層はＢＣＢまたはポリイミドである。
本発明の他の側面において３次元アルミニウムパッケージモジュールの製造方法は、上部表面と下部表面を有するアルミニウム基板を準備する段階;前記アルミニウム基板の上部表面の所定部分及び下部表面全面に陽極酸化阻止マスキングパターンを形成する段階;前記陽極酸化阻止マスキングパターンを有する前記アルミニウム基板を陽極酸化して上部表面から所定深さまで前記アルミニウム基板を酸化する段階;前記陽極酸化阻止マスキングパターンを除去する段階;前記アルミニウム基板の陽極酸化された上部表面にマスキングパターンを形成し、アルミニウム基板に化学的エッチングを加えて、そのアルミニウム基板の上部表面に対して垂直な開口を有するアルミニウム酸化物層を形成する段階;前記マスキングパターンを除去する段階;前記開口に接着物質を介して素子を装着する段階;前記素子と前記アルミニウム基板の陽極酸化された上部表面上に有機絶縁膜を形成する段階;及び前記有機絶縁膜及びアルミニウム酸化物層上に回路を形成する段階を含む。
本発明の他の側面において、３次元アルミニウム多層パッケージモジュールは、アルミニウム基板に形成された第１信号線、前記第１信号線との間に形成された絶縁層によって前記第１信号線と絶縁され、前記第１信号線と同一平面上に位置した接地部、前記第１信号線の上部表面と下部表面及び前記接地部の上部表面と下部表面上に形成されたアルミナ層、前記アルミナ層の上部表面上に形成された電子回路、前記第１信号線上のアルミナ層に形成されて前記第１信号線を前記アルミナ層の上部表面上に形成された素子と電気的に連結するクロックビア及び前記接地部上の前記アルミナ層に形成されて前記接地部を前記素子の接地端子に連結する接地ビアを含む。
前記第１信号線は内部エンベデッドコプレーナ導波管である。
前記第１信号線はクロック信号ラインまたはバイアスラインとして利用される。
本発明の他の側面において３次元金属多層パッケージモジュールの製造方法は、アルミニウム基板の下部表面にメッキによって厚い銅膜を形成する段階;アルミニウム基板の上部表面に所定厚さの陽極酸化層を形成する段階;形成された陽極酸化層にマスキングと化学的エッチングを利用して所定の部分に銅膜の上部表面が露出された開口を形成する段階;前記開口に素子を装着する段階を含む。
前記方法は厚い銅膜とアルミニウム基板の下部表面との間に金属膜を形成することをさらに含む。
本発明の他の側面において３次元アルミニウムパッケージモジュールは、アルミニウム基板、前記アルミニウム基板上に形成されて側面が前記アルミニウム基板の上部表面に対して垂直であって少なくとも１つの第１開口を有するアルミニウム酸化物層、前記第１開口内に接着物質を介して装着された半導体装置、前記アルミニウム酸化物層と前記半導体装置を覆う有機物層及び、前記有機物層及びアルミニウム酸化物層上に形成された第１配線及び受動素子回路を含む第１パッケージモジュール;前記第１パッケージモジュール上に積層されて前記第１パッケージモジュールと電気的に連結されるエンベデッドコプレーナ導波管;及び、前記エンベデッドコプレーナ導波管上に積層されて前記エンベデッドコプレーナ導波管と電気的に連結される第２パッケージモジュールを含む。
前記第１パッケージモジュール、前記エンベデッドコプレーナ導波管及び前記第２パッケージモジュールは同軸ビアを通じて電気的に連結される。
前記第２パッケージモジュールは、アルミナ基板、前記アルミナ基板内に埋め込まれて形成された配線、前記配線と電気的に連結される受動素子、前記配線と電気的に連結されるインダクタを含む。
前記インダクタはエアー上に浮かんでいるエアーギャップインダクタである。
前記３次元アルミニウムパッケージモジュールは、エンベデッドコプレーナ導波管と前記第２パッケージモジュールの間に介されて前記エンベデッドコプレーナ導波管と前記第２パッケージモジュールの部品との間の電気的な連結を容易にするための再分配層をさらに含む。
本発明の他の側面において３次元アルミニウム多層パッケージモジュールに適用される受動素子の製造方法は、アルミニウム基板の下部表面の全面に陽極酸化阻止マスキングパターンを形成する段階;前記アルミニウム基板の露出した上部面を陽極酸化して前記アルミニウム基板の上部所定厚さをアルミナ層で変換する段階;前記アルミナ層の上部所定の部分にエッチング阻止マスキングパターンを形成し、アルミナ層の露出した部分を選択的にエッチングして開口を形成する段階;前記開口を金、ニッケル、銅からなる群から選択される金属で埋め込んでインダクタパターンを形成し、前記エッチング阻止マスキングパターンを除去する段階;アルミナ層に変換されずに残っている前記アルミニウム基板を２次陽極酸化してアルミニウム基板をアルミナ層に変換する段階;前記インダクタパターンの上部に前記インダクタパターンと連結される導線を含む受動素子を形成する段階を含む。
前記方法において、アルミニウム基板を２次陽極酸化した後、変換されたアルミナ層の下部表面に第２のエッチング阻止マスキングパターンを形成し、変換されたアルミナ層の露出した部分を異方性エッチングして前記インダクタパターンの間及び下部のアルミナ層を除去する段階を含む。
本発明の他の側面において３次元アルミニウム多層パッケージモジュールに適用される受動素子の製造方法は、アルミニウム基板の上部表面の所定部分と下部表面の全面に陽極酸化阻止マスクパターンを形成する段階;前記アルミニウム基板の露出された部分を所定深さまで陽極酸化して、アルミニウム基板の露出した部分をアルミナ層に変換する段階;変換されたアルミナ層を選択的エッチングによって除去してアルミナ層が位置していた場所に複数の開口を形成する段階;前記複数の開口に銅、金、ニッケルからなる群から選択された金属のメッキ膜をシード蒸着なく形成される段階;陽極酸化阻止マスクパターンを除去し、アルミナ層に変換されていないアルミニウム基板を２次陽極酸化して、残っているアルミニウム基板をアルミナ層に変換する段階;インダクタ電極を前記メッキ膜に連結してインダクタを完成する段階を含む。
本発明の３次元アルミニウムパッケージモジュール及びその製造方法によると、パッケージモジュールの厚さが画期的に減少し、熱放出性能が大きく向上する。また、アルミナ（Ａｌ２Ｏ３）層が絶縁体であるので、ボトムグラウンドと電極との間での短絡危険性が実質的に減少する。
また、コプレーナ導波管と配線が基板の内部に形成されるので、パッケージモジュールの集積度を向上させることができる。
また、従来方式と異なる容易な工程で選択的陽極酸化を使用して、厚いメタルライン（ｍｅｔａｌ ｌｉｎｅ）を有し、空中に浮かんでいる構造の非常に高い品質のインダクタを完成することができる。
さらに、熱放出特性に優れたＲＦ回路のバックエンドプロセス（Ｂａｃｋｅｎｄ ｐｒｏｃｅｓｓ）を完成することができる。また、ＰＡＭ（ＰｏｗｅｒＡｍｐｌｉｆｉｅｒＭｏｄｕｌｅ）を構成する時にさらに向上した特性が期待できる。
さらに、通常のＬＴＣＣより高い熱放出特性と、通常のＰＣＢより高集積度を有する優れたパッケージモジュール技術を完成することができる。
以下、本発明の好ましい実施例が示された図面を参照して本発明を説明する。しかし、本発明の実施例は多様な形態に変更することができ、本発明の範囲が下記に記述する実施例によって限定されると解釈してはならない。これらの実施例は、本発明の属する技術の分野における通常の知識を有する者に本発明をより完全に説明するために提供されたものである。図面において、明確な説明のため層や範囲の厚さは誇張されている。図面で同一符号で表示された要素は同一要素を意味し、それらの説明は省略する。
図１は本発明の実施例による３次元多層アルミニウムパッケージモジュールの概略的な断面図である。
図１を参照すると、３次元多層アルミニウムパッケージモジュールは、図３に示されたベースパッケージモジュール３００と、前記ベースパッケージモジュール３００上に積層されたエンベデッドコプレーナ導波管（ｅｍｂｅｄｄｅｄｃｏｐｌａｎａｒ ｗａｖｅ ｇｕｉｄｅ）４００と、前記エンベデッドコプレーナ導波管４００上に積層された受動素子パッケージモジュール６００を含む。選択的に、前記３次元多層アルミニウムパッケージモジュールは、エンベデッドコプレーナ導波管４００と受動素子パッケージモジュール６００との間に介される再分配層（ｒｅｄｉｓｔｒｉｂｕｔｉｏｎｌａｙｅｒ）５００をさらに含むことができる。
図２は本発明の実施例によるベースパッケージモジュールの概略的断面図である。
図２を参照すると、金属素材基板、例えば、アルミニウム基板１０上にアルミニウム酸化物層、例えば、Ａｌ２Ｏ３層１２が陽極酸化によって形成される。その後、アルミナ層１２をパターニングし、化学エッチングをして、側壁がアルミニウム基板１０の上部表面に対して垂直な開口１４を設ける。前記開口１４において、ＰＡ、ＬＮＡ、フェースシフタ（ｐｈａｓｅｓｈｉｆｔｅｒ）、ミキサー、オシレータ、ＶＣＯなどのような第１素子１６が配置されて、接着物質１７を介してアルミニウム基板１０に付着される。前記第１素子１６は、銅（Ｃｕ）または金（Ａｕ）で形成された電極１８を有する。前記Ａｌ２Ｏ３層１２は１００μｍ程度の厚さを有する。
前記電極１８を含む第１素子１６と前記アルミニウム基板１０の上部には有機絶縁膜２０、例えば、ＢＣＢまたはポリイミド層が配置される。前記有機絶縁膜２０は、後続工程で形成される第２素子と前記第１素子との間の電気的連結のためのコンタクトホール２２を有する。
前記有機絶縁膜２０とＡｌ２Ｏ３層１２上には第２素子２４、例えば、受動素子あるいはパッドが配置され、前記第２素子２４と前記第１素子１６は配線２６を通じて電気的に連結される。
図３は図２に示されたベースパッケージモジュールの変形例で、Ａｌ２Ｏ３層１２が複数の開口を有し、したがって複数の第１素子が前記複数の開口内に装着された例を示す。この変形例では、複数の第１素子１６の間にマッチング回路やその他に必要な受動回路２８が形成される。
図２と図３の例によると、大きな体積を占める第１素子が開口内に配置されるので、第１素子が占める面積に相当する装着面積を確保することができる。また、第２素子が有機絶縁膜の表面から突出していないので、パッケージモジュールのスリム化を実現することができる。また、アルミニウム基板１０は自然に共通接地（ｃｏｍｍｏｎｇｒｏｕｎｄ）になる。Ａｌ２Ｏ３層１２は絶縁体であるから、ボトム接地と電極との間の短絡の危険性が無くなる。また、基板は金属製であるから、第１素子で発生する熱を速やかに外部に放出させることができる。
図４乃至図７は本発明の他の実施例によって図２のベースパッケージモジュールを製作するための方法を説明するための図面である。
まず、図４を参照すると、アルミニウム基板１０が準備される。準備されたアルミニウム基板１０の下部表面の全面には陽極酸化阻止膜４４が形成され、前記アルミニウム基板１０は１００μｍ程度の厚さで陽極酸化される。陽極酸化されたアルミニウム基板１０をフォトレジストパターン４２を用いて所望の部分を除いてパターニングした後、化学的エッチングによって図５に示すように開口１４を形成する。
図５を参照すると、第１素子１６が装着される場所に開口１４が形成される。その開口１４はアルミニウム基板１０の上部表面に対して垂直である。
図６を参照すると、前記開口１４には接着物質１７を介して第１素子１６、例えば、ＰＡ、ＬＮＡ、フェースシフタなどが装着される。前記第１素子１６はその上部表面に複数の電極端子１８を有する。
図７を参照すると、前記第１素子１６とＡｌ２Ｏ３層１２上に有機絶縁膜２０、例えば、ＢＣＢまたはポリイミド層が所定の厚さで形成される。
その後、前記有機絶縁膜２０の所定部分にフォトリソグラフィ工程を利用してコンタクトホールが形成される。
その後、図２に示されたように前記有機絶縁膜２０とＡｌ２Ｏ３層１２上にパッドまたは受動素子を含む第２素子２４が形成される。
その後、配線２６を形成して前記第２素子２４と第１素子１６が電気的に連結される。
一方、図３に示されたように、第１素子１６が複数である場合、前記第２素子を形成すると同時にフィルター、デュプレックス、ＩＰＤなどのような回路を形成することも可能である。
図８乃至図１１は本発明の他の実施例によるパッケージモジュールの製造方法を説明するための工程の流れ図である。
まず、図８を参照すると、１５０〜２００μｍ程度の厚さを有する薄いアルミニウム基板５２が提供される。
次に図９を参照すると、アルミニウム基板５２の一面（図９の例では後面）に銅膜がメッキによって厚く（例:３５０〜５００μｍ）形成される。この時、必要な場合には銅膜を形成する前に接合強度を高めるために薄い金属膜を先にアルミニウム基板５２に形成することもできる。
その後、図９のアルミニウム基板５２は、１００〜１５０μｍの厚さで部分的に酸化されて、アルミニウム基板の上部はアルミナ層５４に変換される。
次に図１１を参照すると、マスキングと化学的エッチングを利用したフォトリソグラフィ工程によって、アルミナ層５４及び下部のアルミニウム基板５２の所定の部分は下部の銅膜５８が露出するまでエッチングされて開口５６が形成される。
図面に示していないが、前述の通り、前記開口５６には接着物質を介してＰＡ、ＬＮＡ、フェースシフタなどのような能動素子が装着される。後続工程は前記実施例と同一であるためにこれ以上の説明は省略する。
前記例のように、銅を基板として使用する場合、さらに良い熱放出特性とより高い電気伝導性を有するので、性能の更なる向上を期待することができる。
次に、エンベデッドコプレーナ導波管４００の構成を図１２の図面を参照して説明する。
図１２を参照すると、アルミニウム基板の内部に第１信号線（Ｓ）７１、つまり、内部エンベデッドコプレーナ導波管が形成され、前記第１信号線７１を含むアルミニウム基板の上部表面と下部表面は陽極酸化されて第１Ａｌ２Ｏ３層６８と第２Ａｌ２Ｏ３層６９で覆われる。第１Ａｌ２Ｏ３層６８上には電子回路が形成される。第１信号線７１と、前記第１信号線と同一平面上に位置した基板の接地部分（Ｇ）はそれぞれクロックビア７２とグラウンドビア７４を通じて第１Ａｌ２Ｏ３層６８上の電子回路と電気的に連結される。第１信号線７１、つまり、内部エンベデッドコプレーナ導波管はスキュー（ｓｋｅｗ）が問題になるクロック信号の伝送のために使用することができる。このような用途の他にも第１信号線７１は、信号線、バイアスラインなどとして応用することができる。
前記で第１Ａｌ２Ｏ３層６８上に電子回路が形成されることを表現したが、第２Ａｌ２Ｏ３層６９にも電子回路が形成されてもよい。
図１３乃至図１５は図１２のエンベデッドコプレーナ導波管を形成するための方法を示す断面図である。
図１３を参照すると、エンベデッドコプレーナ導波管を形成するためにマスキング６２及び選択的エッチングを利用してビア６１がアルミニウム基板６０に形成される。
次に、図１４を参照すると、図１３のビア６１を有するアルミニウム基板６０が陽極酸化されてアルミニウム基板６０の表面全体にＡｌ２Ｏ３層６３が形成される。また、ビア６１は絶縁体６４で充填される。
図１５を参照すると、陽極酸化されたアルミニウム基板６０及び絶縁体６４の上下表面は平坦化と厚さの調節のために研磨されて図１５の構造が得られる。
その後、研磨されたアルミニウム基板６０の上部表面上に電気回路が形成される。
前記エンベデッドコプレーナ導波管は抵抗とキャパシター成分が小さくてＲＣ時間遅延が非常に少なく、したがって、広い面積に遅延の少ない信号を伝送することができる。
図１６は図１に示されたように、ベースパッケージモジュールが多層パッケージモジュールに適用される場合、信号伝送のためのビアに適用される同軸ビアの概略的な図面である。
図１と図１６を参照すると、本発明の同軸ビアはアルミニウム基板３０にドーナッツ形状のＡｌ２Ｏ３パターン３２が形成され、そのドーナッツ形状のＡｌ２Ｏ３パターン３２の内部に銅メッキ層３４が形成され、銅メッキ層３４の両面には金属層３６が形成される。この金属層３６は、下部ベースパッケージモジュール及び上部受動回路パッケージモジュールとの電気的な連結のために形成されている。
このような同軸ビアは、従来のビア構造に比べて信号損失と遅延を減少することができる。また、同軸ビアは、基板にアンテナを形成する時、給電方式で使用可能である。
図１７乃至図２０は図１の多層パッケージモジュールで再分配層５００を形成するための方法を示す断面図である。図１のエンベデッドコプレーナ導波管４００の上に受動素子パッケージモジュールを直接積層し難い場合、前記再分配層５００は電気的な連結を容易にするために選択的に受動素子パッケージモジュールとエンベデッドコプレーナ導波管４００との間に挿入される。
図１７を参照すると、アルミニウム基板を用意して、このアルミニウム基板の上部表面にマスキングパターン１０１を形成する。マスキングパターン１０１がなくて露出されたアルミニウム基板の上部表面を選択的に陽極酸化して、アルミニウム基板の露出した部分をアルミナ層９９に変換する。
次に図１８を参照すると、アルミニウム基板の下部表面にマスキングパターン１１１を形成し、マスキングパターン１１１がなくアルミニウム基板の露出された部分をエッチングした後、マスキングパターン１０１、１１１を除去して図１８に示されたように両表面上に上下部電極９７が露出された構造を形成する。
その後、図２０に示されたように上下部電極９７の両面にバンパー１２１を形成する。
再び図１を参照すると、多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュール６００はアルミナ基板の内部に形成された配線と抵抗、キャパシタ、インダクタを含む受動素子を含む。
受動素子パッケージモジュール６００において、配線を基板の内部に形成することによって基板の上部表面上にはさらに広い素子装着面積を確保することができる。
図２１乃至図２２は図１の受動素子パッケージモジュール６００で配線を基板内部に形成する方法を示す。
まず、図２１を参照するとアルミニウム基板が用意される。その後、配線を形成しようとするアルミニウム基板の第１部分と第２部分に第１陽極酸化阻止パターン８４を形成し、アルミニウム基板の全面を陽極酸化する。陽極酸化の結果、第１陽極酸化阻止パターン８４の下部を除いたアルミニウム基板の全面が酸化されてＡｌ２Ｏ３層に変換された。
次に、図２２を参照すると第１陽極酸化阻止パターン８４を除去し、配線を形成しようとするアルミニウム基板の第１部分に第２陽極酸化阻止パターン８８を形成し、その後、その基板を２次陽極酸化する。前記２次陽極酸化の結果、第１部分を除いた第２部分は酸化されてＡｌ２Ｏ３層９１に変換され、結果的に配線パターン９０がアルミニウム基板の内部に形成される。
図２３は図１０に示されたアルミニウム基板の内部に形成された配線の応用例を示す。
図２３を参照すると、本発明の実施例による半導体パッケージモジュールは、図２１及び図２２を参照して説明された方法によってアルミナ基板８６の内部に形成された配線９０を含む。配線９０を形成する前や後または同時に能動素子を装着するための開口をさらに形成する。この形成された開口内にはＰＡ、ＬＮＡ、フェースシフタ、ミキサー、オシレータ、ＶＣＯなどのような能動素子９２が接着物質を介して装着される。前記能動素子９２はその上部に複数の電極端子１８を有する。アルミナ基板８６の上部表面には集積受動素子（ＩＰＤ）９４とマッチング回路９６が形成される。マッチング回路９６は、アルミナ基板８６の上部表面に形成された上部配線９８やワイヤーボンディングを通じて能動素子の電極端子に電気的に連結される。
このように、アルミナ基板８６の内部に配線を形成することによって、アルミナ基板８６の上部表面にさらに多くの装着面積を確保することができる。
再び図１を参照すると、受動素子パッケージモジュールに形成されるインダクタは自らの性能を向上させるために空気中に配置される。
図２４乃至図４５は図１に示された多層アルミニウムパッケージモジュールの最上部層に適用されるインダクタの構造及びその製造方法を説明する図面である。
まず、図２４を参照するとアルミニウム基板１０２の上に約１００μｍ厚さのアルミナ層１０４が形成される。アルミナ層１０４の上には金、銅、ニッケルのような金属のメッキパターンが形成されてインダクタパターンの一部１０６を構成し、これらインダクタパターンの一部をエアーブリッジ１０８で連結してインダクタを構成する。
図２５を参照すると、図２４で作られたインダクタの下部に配置されたアルミナ層を全体的又は部分的に湿式エッチングしてそのパターンの下部のアルミナ層を残すと、開口１１０が形成され、図２５に示されたような空中に浮かんだインダクタが完成する。
図２６乃至図２９はアルミニウム基板の厚さが３００μｍ以上に厚い場合のエアーギャップインダクタを製造する方法を示す概略的断面図である。
まず、図２６を参照するとアルミニウム基板１１０の下部表面に湿式エッチング阻止マスキングパターン１１２が形成される。湿式エッチング阻止マスキングパターン１１２はＳｉＯ２、ＳｉＮ、フォトレジスト膜などからなる。その後、そのアルミニウム基板１１０に湿式エッチングをすると、アルミニウム基板１１０の露出した部分は図２６に示されたように等方性（ｉｓｏｔｒｏｐｉｃ）エッチングされる。
その後、湿式エッチング阻止マスキングパターン１１２を除去し、アルミニウム基板１１０の上部表面にインダクタパターン形成のためのマスキングパターン１１８を形成する。マスキングパターン１１８はまたＳｉＯ２、ＳｉＮ、フォトレジスト膜などで形成される。続いて、アルミニウム基板１１０の露出された両面を陽極酸化して図２７に示された構造が得られる。
次に、マスキングパターン１１８を除去し、インダクタ電極及びエアーブリッジ１２０を形成して図２８のようにインダクタを完成する。
選択的に、インダクタパターンの間及び下のアルミナ層１１４を除去して空中に浮かんでいる形態のインダクタを形成される。
図３０乃至図３３はアルミニウム基板の厚さが３００μｍ以下に薄い場合のエアーギャップインダクタを製造する方法を示す概略的断面図である。
まず、図３０を参照するとアルミニウム基板１２２の上部表面に陽極酸化阻止マスキングパターン１２４が形成される。陽極酸化阻止マスキングパターン１２４はＳｉＯ２、ＳｉＮ、フォトレジスト膜などで形成される。
図３１を参照すると、陽極酸化阻止マスキングパターン１２４の下部の所定深さに相当する部分を除いたアルミニウム基板の両面は陽極酸化されてアルミナ（Ａｌ２Ｏ３）層１２３に変換される。その後、陽極酸化阻止マスキングパターン１２４を除去し、インダクタ電極１２６とエアーブリッジ１２８がアルミナ層１２３と残っているアルミニウムパターン上に形成されて図３２に示すようなインダクタを完成する。
選択的に、図３３に示されたように変換されたアルミナ層１２３の下部表面にエッチング阻止マスキングパターン１２９を形成し、その基板を異方性エッチングしてインダクタパターンの間及び下部のアルミナ層を除去することによって、空中に浮かんでいるインダクタを形成することもできる。
図３４乃至図３７はアルミニウム基板の厚さが３００μｍ以下に薄い場合のエアーギャップインダクタを製造する方法を示す概略的断面図である。
まず、図３４を参照するとアルミニウム基板１３２の上部表面の所定部分と下部表面の全面に陽極酸化阻止マスキングパターン（１３４、１３５）が形成される。陽極酸化阻止マスキングパターン（１３４、１３５）はＳｉＯ２、ＳｉＮ、フォトレジスト膜などで形成される。陽極酸化阻止マスキングパターン（１３４、１３５）なく露出されたアルミニウム基板１３２はその上部表面から所定の深さまで陽極酸化されてアルミナ（Ａｌ２Ｏ３）層１３６に変換される。
その後、変換されたアルミナ層１３６は選択的エッチングによって除去され、アルミナ層１３６が形成された場所に複数の開口が形成される。
図３５を参照すると、前記複数の開口には金、銅、ニッケルのような金属のメッキ膜１３８がシード蒸着なく形成され、その後、陽極酸化阻止マスキングパターン１３５が除去される。
図３６を参照すると、金属のメッキ膜１３８を除く図３５のアルミニウム基板はその両面が陽極酸化されてアルミナ基板１３３に変換される。その後、変換されたアルミナ層と金属のメッキ膜１３８上にインダクタ電極とエアーブリッジパターンが形成されてインダクタが完成する。
選択的に、図３７に示されたように、変換されたアルミナ基板１３３の下部表面にエッチング阻止マスキングパターンを形成し、その基板を異方性エッチングしてインダクタパターンの間及び下部のアルミナ層を除去することによって空中に浮いたインダクタを形成することもできる。
図３８乃至図４２はアルミニウム基板の厚さが３００μｍ以下に薄い場合のエアーギャップインダクタを製造する方法を示す概略的断面図である。
まず、図３８を参照するとアルミニウム基板１４２の下部表面の全面に陽極酸化阻止マスキングパターン１４６が形成される。陽極酸化阻止マスキングパターン１４６はＳｉＯ２、ＳｉＮ、フォトレジスト膜などで形成される。陽極酸化阻止マスキングパターン１４６なく露出されたアルミニウム基板１４２はその上部表面から所定の深さまで陽極酸化されてアルミナ（Ａｌ２Ｏ３）層１４４に変換される。
図３９を参照すると、陽極酸化阻止マスキングパターン１４６が除去され、変換されたアルミナ層１４４の上部表面にインダクタパターン形成のためのマスキングパターン１４８が形成され、マスキングパターン１４８なく露出されたアルミナ層は所定深さまで異方性エッチングされて除去されて複数の開口１５０が形成される。
その後、複数の開口には図４０に示されたように金、銅、ニッケルのような金属のメッキ膜１５２が形成される。
図４１を参照すると、アルミニウム基板の下部表面は陽極酸化されてアルミナ層１４４に変換される。その後、変換されたアルミナ層と金属のメッキ膜１５２上にインダクタ電極とエアーブリッジパターン１５４が形成されてインダクタが完成する。
選択的に、図４２に示されたように、変換されたアルミナ層１４４の下部表面にエッチング阻止マスキングパターンを形成し、その基板を異方性エッチングしてインダクタパターンの間及び下部のアルミナ層を除去することによって空中に浮かんでいるインダクタを形成することもできる。
図４３乃至図４５は前記実施例とは異なって、インダクタがエアーブリッジ工程を使わずに基板内部に形成された電極によって連結された例を示す。
まず、図４３を参照するとアルミニウム基板１６２の上部表面の所定部分に第１陽極酸化阻止マスキングパターン１６６が形成される。第１陽極酸化阻止マスキングパターン１６６はＳｉＯ２、ＳｉＮ、フォトレジスト膜などで形成される。第１陽極酸化阻止マスキングパターン１６６なく露出されたアルミニウム基板１６２の両面は１次陽極酸化されてアルミナ（Ａｌ２Ｏ３）層１６４に変換される。
図４４を参照すると、第１陽極酸化阻止マスキングパターン１６６が除去され、残っているアルミニウム基板１６２の上部表面に第２陽極酸化阻止マスキングパターン１６８が形成される。第２陽極酸化阻止マスキングパターン１６８なく露出されたアルミニウム基板１６２は所定の深さまで２次陽極酸化されて、変換されたアルミナ層１６４の内部にインダクタブリッジパターン１６３が形成される。このとき、露出されたアルミニウム層を完全には陽極酸化させずに所定の厚さだけ変換させずに部分的に残すために、２次陽極酸化のための時間は１次陽極酸化のための時間より短くしなければならない。
図４５を参照すると、インダクタパターニングとメッキが行われてインダクタパターン１７０とブリッジパターン１６３が電気的に連結することによってインダクタが完成される。
本発明の属する技術の分野における通常の知識を有する者であれば本発明において多様な変形及び均等な他の実施例が可能であるという点が理解できる。このように、添付された請求の範囲及びこれと同等なものの範囲内であれば、この発明の変形例も本発明に包含されると解釈されるべきである。
本発明の一実施例による３次元多層アルミニウムパッケージモジュールの概略的断面図である。 本発明の他の実施例によるベースパッケージモジュールの概略的断面図である。 図２の変形例で、Ａｌ２Ｏ３層が複数の開口を有し、複数の素子が前記複数の開口内に装着され、受動素子と連結された例を示す断面図である。 本発明の他の実施例による図２のベースパッケージモジュールを製造するための方法を説明するための工程の流れ図である。 本発明の他の実施例による図２のベースパッケージモジュールを製造するための方法を説明するための工程の流れ図である。 本発明の他の実施例による図２のベースパッケージモジュールを製造するための方法を説明するための工程の流れ図である。 本発明の他の実施例による図２のベースパッケージモジュールを製造するための方法を説明するための工程の流れ図である。 本発明の他の実施例によるパッケージモジュール製作方法を説明するための工程の流れ図である。 本発明の他の実施例によるパッケージモジュール製作方法を説明するための工程の流れ図である。 本発明の他の実施例によるパッケージモジュール製作方法を説明するための工程の流れ図である。 本発明の他の実施例によるパッケージモジュール製作方法を説明するための工程の流れ図である。 図１の多層パッケージモジュールでエンベデッドコプレーナ導波管の構成を示す図面である。 図１２のエンベデッドコプレーナ導波管を形成するための方法を示す断面図である。 図１２のエンベデッドコプレーナ導波管を形成するための方法を示す断面図である。 図１２のエンベデッドコプレーナ導波管を形成するための方法を示す断面図である。 図１の多層パッケージモジュールで信号伝送のためのビアに適用される同軸（ｃｏａｘｉａｌ）ビアの概略的な図面である。 図１の多層パッケージモジュールで再分配層５００を形成するための方法を示す断面図である。 図１の多層パッケージモジュールで再分配層５００を形成するための方法を示す断面図である。 図１の多層パッケージモジュールで再分配層５００を形成するための方法を示す断面図である。 図１の多層パッケージモジュールで再分配層５００を形成するための方法を示す断面図である。 本発明の他の実施例によって配線を基板の内部に形成するための方法を示す工程断面図である。 本発明の他の実施例によって配線を基板の内部に形成するための方法を示す工程断面図である。 本発明の他の実施例によって能動素子をアルミナ層の開口に装着しながら配線を基板内部に形成する一例を示す。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。 図１に示された多層アルミニウムパッケージモジュールの最上部層に適用される受動素子パッケージモジュールの構造及びその製造方法を説明する図面である。
符号の説明
１０、５２、６０、１０２、１２２、１３２、１４２、１６２ アルミニウム基板
１２、６３、９１ Ａｌ２Ｏ３層
１４、５６、１１０ 開口
１６ 第１素子
１７ 接着物質
１８ 電極
２０ 有機絶縁膜
２２ コンタクトホール
２４ 第２素子
２６、９０ 配線
３２ Ａｌ２Ｏ３パターン
３４ 銅メッキ層
３６ 金属層
４２ フォトレジストパターン
４４ 陽極酸化阻止膜
６１ ビア
６８ 第１Ａｌ２Ｏ３
６９ 第１Ａｌ２Ｏ３
７１ 第１信号線
７２ クロックビア
８４ 第１陽極酸化阻止パターン
９２ 能動素子
９４ 集積受動素子
９６ マッチング回路
９８ 上部配線
９９、１３６、１４４ アルミナ層
１０１、１１１ マスキングパターン
１０４、１１４、１２３ アルミナ層
１０６ 金属のメッキパターン
１０８ エアーブリッジ
１１２ 湿式エッチング阻止マスキングパターン
１１８ マスキングパターン
１２６ インダクタ電極
１２４、１３４、１３５、１４６、１６６ 陽極酸化阻止マスキングパターン
１２８ エアーブリッジ
１２９ エッチング阻止マスキングパターン
１５４ エアーブリッジパターン
１６３ インダクタブリッジパターン
１６８ 第２陽極酸化阻止マスキングパターン
１７０ インダクタパターン
３００ ベースパッケージモジュール
４００ エンベデッドコプレーナ導波管
５００ 再分配層
６００ 受動素子パッケージモジュール

Claims (15)

  1. アルミニウム基板、
    前記アルミニウム基板上に形成されて側面が前記アルミニウム基板の上部表面に対して垂直であって少なくとも１つの第１開口を有するアルミニウム酸化物層、
    前記第１開口内に接着物質を介して装着された半導体装置、
    前記アルミニウム酸化物層と前記半導体装置を覆う有機物層、
    前記有機物層に形成されるコンタクトホールと電気的に連結される第１配線、及び
    前記有機物層及びアルミニウム酸化物層上に形成され、前記半導体装置と前記コンタクトホール及び前記第１配線を通じて電気的に連結される受動素子回路を含み、
    前記第１開口は、前記アルミニウム酸化物層を化学的エッチングすることにより形成されていることを特徴とする３次元アルミニウムパッケージモジュール。
  2. 前記アルミニウム酸化物層に形成された第２開口の側面と底面に沿って形成されて埋込まれた第２配線をさらに含み、前記第２配線は前記第１配線及び/または前記半導体装置の端子と電気的に連結されることを特徴とする、請求項１に記載の３次元アルミニウムパッケージモジュール。
  3. 前記アルミニウム酸化物層はＡｌ２Ｏ３であり、１００μｍ程度の厚さを有することを特徴とする、請求項１に記載の３次元アルミニウムパッケージモジュール。
  4. 前記有機物層はＢＣＢまたはポリイミドであることを特徴とする、請求項１に記載の３次元アルミニウムパッケージモジュール。
  5. 前記アルミニウム基板、前記アルミニウム酸化物層、前記半導体装置、前記有機物層、前記第１配線及び前記受動素子回路を含んで第１パッケージモジュールが構成され、
    前記第１パッケージモジュールと電気的に連結されるエンベデッドコプレーナ導波管が前記第１パッケージモジュール上に積層され、
    前記エンベデッドコプレーナ導波管と電気的に連結される第２パッケージモジュールが前記エンベデッドコプレーナ導波管上に積層されていることを特徴とする、請求項１に記載の３次元アルミニウムパッケージモジュール。
  6. 前記第１パッケージモジュール、前記エンベデッドコプレーナ導波管及び前記第２パッケージモジュールは同軸ビアを通じて電気的に連結されることを特徴とする、請求項５に記載の３次元アルミニウムパッケージモジュール。
  7. 前記第２パッケージモジュールは、
    アルミナ基板、
    前記アルミナ基板内に埋込まれて形成された配線、
    前記配線と電気的に連結する受動素子、
    前記配線と電気的に連結されるインダクタを含むことを特徴とする、請求項５に記載の３次元アルミニウムパッケージモジュール。
  8. 前記インダクタはエアー上に浮かんでいるエアーギャップインダクタであることを特徴とする、請求項７に記載の３次元アルミニウムパッケージモジュール。
  9. 前記エンベデッドコプレーナ導波管と前記第２パッケージモジュールの間に介されて前記エンベデッドコプレーナ導波管と前記第２パッケージモジュールの部品の電気的な連結を容易にするための再分配層をさらに含むことを特徴とする、請求項５に記載の３次元アルミニウムパッケージモジュール。
  10. 前記第１パッケージモジュール、前記エンベデッドコプレーナ導波管、前記第２パッケージモジュール、前記再分配層は必要に応じて選択的にかつ独立して使用され、その位置は移動されることを特徴とする、請求項９に記載の３次元アルミニウムパッケージモジュール。
  11. 上部表面と下部表面を有するアルミニウム基板を準備する段階;
    前記アルミニウム基板の前記上部表面の所定部分及び前記下部表面全面に陽極酸化阻止マスキングパターンを形成する段階;
    前記アルミニウム基板を前記上部表面から所定の深さまで酸化する為に前記陽極酸化阻止マスキングパターンを有する前記アルミニウム基板を陽極酸化する段階;
    前記陽極酸化阻止マスキングパターンを除去する段階;
    前記陽極酸化された前記アルミニウム基板の前記上部表面にマスキングパターンを形成し、化学的エッチングを加えて、その側面が前記アルミニウム基板の前記上部表面に垂直な開口を有するアルミニウム酸化物層を形成する段階;
    前記マスキングパターンを除去する段階;
    前記開口内に接着物質を介して素子を装着する段階;
    前記素子と前記陽極酸化された前記アルミニウム基板の前記上部表面上に有機物層を形成する段階;及び
    前記有機物層及び前記アルミニウム酸化物層の上に回路を形成する段階を含むことを特徴とする３次元アルミニウムパッケージモジュールの製造方法。
  12. 前記アルミニウム酸化物層はＡｌ２Ｏ３であり、１００μｍ程度の厚さを有することを特徴とする、請求項１１に記載の３次元アルミニウムパッケージモジュールの製造方法。
  13. 前記有機物層はＢＣＢまたはポリイミドであることを特徴とする、請求項１１に記載の３次元アルミニウムパッケージモジュールの製造方法。
  14. 前記アルミニウム基板の前記下部表面にメッキによって厚い銅膜を形成する段階;
    前記アルミニウム基板の前記上部表面に所定厚さの陽極酸化層を形成する段階;
    形成された前記陽極酸化層にマスキングと化学的エッチングを利用して前記銅膜の上部表面が露出された開口を形成する段階をさらに含むことを特徴とする、請求項１１に記載の３次元アルミニウムパッケージモジュールの製造方法。
  15. 前記厚い銅膜と前記アルミニウム基板の前記下部表面との間に金属膜を形成することを特徴とする、請求項１４に記載の３次元アルミニウムパッケージモジュールの製造方法。
JP2008548364A 2005-12-29 2006-03-03 ３次元アルミニウムパッケージモジュール及びその製造方法 Expired - Fee Related JP4992158B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2005-0133793 2005-12-29
KR1020050133793A KR100656300B1 (ko) 2005-12-29 2005-12-29 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법
PCT/KR2006/000751 WO2007074954A1 (en) 2005-12-29 2006-03-03 Three-dimensional package module, method of fabricating the same, and method of fabricating passive device applied to the three-dimensional package module

Publications (2)

Publication Number Publication Date
JP2009522767A JP2009522767A (ja) 2009-06-11
JP4992158B2 true JP4992158B2 (ja) 2012-08-08

Family

ID=37732894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008548364A Expired - Fee Related JP4992158B2 (ja) 2005-12-29 2006-03-03 ３次元アルミニウムパッケージモジュール及びその製造方法

Country Status (5)

Country Link
US (2) US7851918B2 (ja)
EP (2) EP2325879A2 (ja)
JP (1) JP4992158B2 (ja)
KR (1) KR100656300B1 (ja)
WO (1) WO2007074954A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180050472A (ko) * 2016-11-04 2018-05-15 (주)제이디 회로 임베디드 웨이퍼 및 그의 제조 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656295B1 (ko) * 2004-11-29 2006-12-11 (주)웨이브닉스이에스피 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법
US7432690B2 (en) * 2005-05-27 2008-10-07 Hubbell Incorporated Dual circuit wall switch occupancy sensor and method of operating same
KR101093718B1 (ko) * 2010-01-04 2011-12-19 (주)웨이브닉스이에스피 에어 캐비티를 갖는 고품질 수동소자 모듈 및 그 제조방법
KR101093719B1 (ko) 2010-01-04 2011-12-19 (주)웨이브닉스이에스피 금속기판을 이용한 고출력 소자의 패키지 모듈 구조 및 그 제조방법
JP5136632B2 (ja) * 2010-01-08 2013-02-06 大日本印刷株式会社 電子部品
US8664538B2 (en) 2010-04-30 2014-03-04 Wavenics Inc. Terminal-integrated metal base package module and terminal-integrated metal base packaging method
KR101109359B1 (ko) * 2010-06-14 2012-01-31 삼성전기주식회사 방열기판 및 그 제조방법
KR20120035394A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 수직구조의 전송선로 트랜지션 및 랜드 그리드 어레이 접합를 이용한 단일 칩 패키지를 위한 장치
US8440012B2 (en) 2010-10-13 2013-05-14 Rf Micro Devices, Inc. Atomic layer deposition encapsulation for acoustic wave devices
US8313985B2 (en) 2010-10-21 2012-11-20 Rf Micro Devices, Inc. Atomic layer deposition encapsulation for power amplifiers in RF circuits
KR101255944B1 (ko) * 2011-07-20 2013-04-23 삼성전기주식회사 전력 모듈 패키지용 기판 및 그 제조방법
US9570420B2 (en) * 2011-09-29 2017-02-14 Broadcom Corporation Wireless communicating among vertically arranged integrated circuits (ICs) in a semiconductor package
US8670638B2 (en) 2011-09-29 2014-03-11 Broadcom Corporation Signal distribution and radiation in a wireless enabled integrated circuit (IC) using a leaky waveguide
US9318785B2 (en) 2011-09-29 2016-04-19 Broadcom Corporation Apparatus for reconfiguring an integrated waveguide
US9075105B2 (en) 2011-09-29 2015-07-07 Broadcom Corporation Passive probing of various locations in a wireless enabled integrated circuit (IC)
US9006889B2 (en) 2011-11-11 2015-04-14 Skyworks Solutions, Inc. Flip chip packages with improved thermal performance
CN104185365B (zh) * 2013-05-23 2018-06-26 比亚迪股份有限公司 一种线路板及其制备方法
US9343369B2 (en) * 2014-05-19 2016-05-17 Qualcomm Incorporated Three dimensional (3D) integrated circuits (ICs) (3DICs) and related systems
US9899794B2 (en) * 2014-06-30 2018-02-20 Texas Instruments Incorporated Optoelectronic package
CN206976318U (zh) * 2014-11-21 2018-02-06 株式会社村田制作所 模块
US9554469B2 (en) * 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
US10629551B2 (en) * 2015-12-22 2020-04-21 Intel Corporation Microelectronic devices with high frequency communication modules having compound semiconductor devices integrated on a package fabric
US10181449B1 (en) * 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
US11228089B2 (en) * 2019-07-22 2022-01-18 Sj Semiconductor (Jiangyin) Corporation Antenna packaging module and making method thereof
US11482767B2 (en) 2020-04-17 2022-10-25 Honeywell Federal Manufacturing & Technologies, Llc Method of manufacturing a waveguide comprising stacking dielectric layers having aligned metallized channels formed therein to form the waveguide
US11393698B2 (en) * 2020-12-18 2022-07-19 STATS ChipPAC Pte. Ltd. Mask design for improved attach position
CN112928077A (zh) * 2021-01-20 2021-06-08 上海先方半导体有限公司 一种多芯片异质集成封装单元及其制造方法、堆叠结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49131863U (ja) * 1973-03-10 1974-11-13
US4939316A (en) 1988-10-05 1990-07-03 Olin Corporation Aluminum alloy semiconductor packages
US5043794A (en) * 1990-09-24 1991-08-27 At&T Bell Laboratories Integrated circuit package and compact assemblies thereof
US5198693A (en) 1992-02-05 1993-03-30 International Business Machines Corporation Aperture formation in aluminum circuit card for enhanced thermal dissipation
US5629559A (en) * 1993-04-06 1997-05-13 Tokuyama Corporation Package for semiconductor device
JP3250187B2 (ja) 1994-07-15 2002-01-28 三菱マテリアル株式会社 高放熱性セラミックパッケージ
JP3117377B2 (ja) * 1994-11-29 2000-12-11 京セラ株式会社 半導体装置
JP2000133745A (ja) * 1998-10-27 2000-05-12 Matsushita Electric Works Ltd 半導体装置
JP2002124594A (ja) * 2000-10-18 2002-04-26 Hitachi Cable Ltd 半導体素子搭載部品及びそれを用いた半導体装置
FR2818804B1 (fr) * 2000-12-21 2003-10-03 Thomson Csf Procede de realisation d'un module multi-composants enterres et module obtenu par ce procede
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP4280979B2 (ja) * 2003-06-13 2009-06-17 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
US20070247048A1 (en) * 2005-09-23 2007-10-25 General Electric Company Gated nanorod field emitters

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180050472A (ko) * 2016-11-04 2018-05-15 (주)제이디 회로 임베디드 웨이퍼 및 그의 제조 방법
KR101950884B1 (ko) 2016-11-04 2019-02-22 (주)제이디 회로 임베디드 웨이퍼 및 그의 제조 방법

Also Published As

Publication number Publication date
US20110037164A1 (en) 2011-02-17
US8034664B2 (en) 2011-10-11
EP2325879A2 (en) 2011-05-25
WO2007074954A1 (en) 2007-07-05
EP1966823A1 (en) 2008-09-10
US7851918B2 (en) 2010-12-14
KR100656300B1 (ko) 2006-12-11
US20090032914A1 (en) 2009-02-05
JP2009522767A (ja) 2009-06-11
EP1966823A4 (en) 2010-09-15

Similar Documents

Publication Publication Date Title
JP4992158B2 (ja) ３次元アルミニウムパッケージモジュール及びその製造方法
US9646926B2 (en) Wiring substrate and method of manufacturing the same
US9093459B2 (en) Package structure having a semiconductor component embedded therein and method of fabricating the same
US7365006B1 (en) Semiconductor package and substrate having multi-level vias fabrication method
KR101531097B1 (ko) 인터포저 기판 및 이의 제조방법
KR100907508B1 (ko) 패키지 기판 및 그 제조방법
JP2003163323A (ja) 回路モジュール及びその製造方法
JP2004152812A (ja) 半導体装置及び積層型半導体装置
TW201911569A (zh) 半導體模組
JP2008522402A (ja) 選択的陽極酸化された金属を用いたパッケージ及びその製作方法
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
KR100860533B1 (ko) 금속 인쇄회로기판 제조방법
US20090008766A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
US8471375B2 (en) High-density fine line structure and method of manufacturing the same
JP2007081100A (ja) 配線基板およびその製造方法
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
WO2008133369A9 (en) The manufacturing method of the thin film ceramic multi layer substrate
US7193297B2 (en) Semiconductor device, method for manufacturing the same, circuit substrate and electronic device
KR100894247B1 (ko) 양극산화막을 이용한 반도체 패키지 모듈 및 그 제조방법
KR100625196B1 (ko) 선택적 양극 산화된 금속을 이용한 패키지에서의 고품질인덕터 제조방법
JPH11354667A (ja) 電子部品およびその実装方法
KR20020086000A (ko) 인쇄회로기판 및 그 제조방법
US20090001547A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
JP4402256B2 (ja) 半導体チップ塔載用配線部材の製造方法
US20080303150A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110509

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4992158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees