JP3117377B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3117377B2
JP3117377B2 JP06294259A JP29425994A JP3117377B2 JP 3117377 B2 JP3117377 B2 JP 3117377B2 JP 06294259 A JP06294259 A JP 06294259A JP 29425994 A JP29425994 A JP 29425994A JP 3117377 B2 JP3117377 B2 JP 3117377B2
Authority
JP
Japan
Prior art keywords
lid
package body
semiconductor device
capacitor
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06294259A
Other languages
English (en)
Other versions
JPH08153822A (ja
Inventor
廉可 國松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP06294259A priority Critical patent/JP3117377B2/ja
Priority to US08/564,500 priority patent/US5818106A/en
Publication of JPH08153822A publication Critical patent/JPH08153822A/ja
Application granted granted Critical
Publication of JP3117377B2 publication Critical patent/JP3117377B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、セラミックパッケージ
内に半導体素子を搭載した半導体装置に関するものであ
る。
【０００２】
【従来技術】従来、図４に示すような半導体装置が知ら
れている。
【０００３】図において、符号１はセラミックパッケー
ジであり、このセラミックパッケージ１内には半導体素
子２が収容されている。この半導体素子２は、セラミッ
クパッケージ１に形成された端子３と、半導体素子２上
に形成されたパッド４と、これらの端子３とパッド４と
を連結するワイヤー５により、パッケージ１に接続され
ている。パッケージ１の下面にはピン６が固定されてお
り、このピン６は、それぞれパッケージ１の端子３と接
続されている。そして、パッケージ１の上面には半導体
素子２を保護するための蓋７が接合されている。
【０００４】図５は半導体装置を基板上に実装した状態
を示す斜視図で、図において、符号８は半導体装置、９
はコンデンサ、１０は基板、１１，１２はそれぞれ
ＶDD，ＶSS配線である。
【０００５】そして、従来、図５に示したように、ＩＣ
電源ＶDD，ＶSSへのノイズの進入防止策としてＩＣ電源
入力直前にノイズ除去用のコンデンサ９が、基板１０の
上面に実装されていた。
【０００６】しかしながら、このようなコンデンサ９を
有する半導体装置８では、ＩＣ電源ＶDD，ＶSSへのノイ
ズの進入を防止することができるが、コンデンサ９を基
板１０上に実装しなければならず、基板１０の高密度実
装の妨げとなるという問題があった。
【０００７】このような問題点を解決したものとして、
図６に示すような半導体装置が知られている。この半導
体装置は、パッケージ１の蓋７を、電極１３，１４と誘
電体１５とから構成し、蓋７をパッケージ１に固定した
時に、蓋１の各電極１３，１４が電源ＶDD，ＶSSのそれ
ぞれの端子３に接続するように構成されている（特開平
２−３０２０６１号公報参照）。
【０００８】また、従来、特開昭５９−７２７５１号公
報に開示されるように、パッケージの蓋をチップコンデ
ンサとした半導体装置や、特開平３−１２３０６８号公
報に開示されるように、金属からなる蓋の半導体素子側
の面に、誘電体膜と金属膜を積層してなるコンデンサを
形成した半導体装置が知られている。
【０００９】
【発明が解決しようとする問題点】しかしながら、特開
平２−３０２０６１号公報に開示される半導体装置で
は、蓋の内部に誘電体が形成されているため、また、特
開昭５９−７２７５１号公報に開示される半導体装置で
は、蓋自体がチップコンデンサであり、誘電体材料を用
いているため、従来用いられていた構造材料と異なり、
蓋自体の強度が弱いという問題があった。このため、半
導体装置作製時には、蓋がパッケージ本体に接合されて
内部が密封構造となっているが、コンピュータ等に半導
体装置を搭載する際などに衝撃により亀裂等が入り、密
封構造の長期信頼性に欠けるという問題があった。
【００１０】また、特開平３−１２３０６８号公報に開
示される半導体装置では、金属蓋を用いているため、セ
ラミック製のパッケージとの熱膨張係数の差が大きく、
蓋をパッケージ本体に接合する際に、その接合部に熱応
力により亀裂等が入ったり、あるいはコンピュータ等に
半導体装置を搭載する際などに衝撃により接合部に亀裂
等が入り、密封構造の長期信頼性に欠けるという問題が
あった。また、蓋自体が誘電体材料である場合にも、上
記と同様パッケージとの熱膨張係数の差が大きくなり、
熱応力により亀裂等が入りやすいという問題があった。
【００１１】本発明は、基板の高密度実装を可能とする
ことができるとともに、密封構造の長期信頼性を向上す
ることができる半導体装置を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】本発明者は、上記問題に
対して検討を重ねた結果、蓋の上面および／または下面
に、セラミックフィラーと非晶質ガラスからなる誘電体
膜が電極膜で挟持された厚膜コンデンサを形成するとと
もに、蓋とパッケージ本体とを溶融温度３５０℃以下の
ハンダにより封止し、パッケージ本体に形成された端子
とコンデンサの電極膜とを溶融温度３５０℃以下のハン
ダにより電気的に接続することにより、基板の高密度実
装を可能とすることができ、また、蓋自体の強度を従来
と同様に高強度に維持できるとともに、蓋自体や蓋とパ
ッケージ本体との接合部に発生する熱応力を抑制するこ
とができ、これにより、半導体装置における密封構造の
長期信頼性を向上することができることを見出し、本発
明に至った。
【００１３】即ち、本発明の半導体装置は、セラミック
製のパッケージ本体と、このパッケージ本体を密封する
ためのセラミック製の蓋と、前記パッケージ本体に搭載
される半導体素子とを備えた半導体装置であって、前記
蓋の上面および／または下面に、セラミックフィラーと
非晶質ガラスからなる誘電体膜を電極膜により挟持した
厚膜コンデンサを形成するとともに、前記蓋と前記パッ
ケージ本体とを溶融温度３５０℃以下のハンダにより封
止し、前記パッケージ本体に形成された端子と前記コン
デンサの電極膜とを溶融温度３５０℃以下のハンダによ
り電気的に接続してなるものである。
【００１４】ここで、パッケージ本体は、例えば、アル
ミナ，Ｓｉ3 Ｎ4 ，ムライト，ＡｌＮ，ガラス−セラミ
ックス等のセラミックから構成されている。また、蓋
は、パッケージ本体と同一のセラミックから構成される
ことが望ましい。これにより、パッケージ本体に蓋を接
合した場合でも熱応力が殆ど生じることがなく、また、
接合強度を向上できる。
【００１５】また、蓋に形成される厚膜コンデンサは、
蓋の上面、または下面、あるいは上面および下面の両方
に形成することができる。このような厚膜コンデンサは
厚膜により形成されるため、蓋自体の熱膨張係数は厚膜
コンデンサの存在によっては殆ど影響されない。
【００１６】厚膜コンデンサは、電極膜によりセラミッ
クフィラーと非晶質ガラスからなる誘電体膜を挟持して
なるものである。ここで、電極膜は、Ａｇ−Ｐｔあるい
はＡｇ−Ｐｄからなるペーストをスクリーン印刷等によ
り蓋の上面および／または下面に塗布することにより形
成される。
【００１７】また、誘電体膜はセラミックフィラーと非
晶質ガラスからなるものであるが、セラミックフィラー
としては、高誘電体材料としてＳｒＴｉＯ3 ，ＢａＴｉ
Ｏ3，Ｂａ1-X ＳｒX ＴｉＯ3 ，ＰＺＴ（ＰｂＺｒ1-X
ＴｉX Ｏ3 ），ＰＬＺＴ（Ｐｂ1-X ＬａX Ｚｒ1-Y Ｔｉ
Y Ｏ3 ）等一般的な誘電体材料の他、耐熱性を向上する
フィラーとしてＡｌ2 Ｏ3 やＳｉＯ2 等も用いられる。
また、非晶質ガラスとしては、例えば、ＣａＯ−Ａｌ2
Ｏ3 −ＳｉＯ2 系ガラスが用いられるが、このガラスに
限定されるものではなく、公知の非晶質ガラスを用いる
ことができる。
【００１８】この誘電体膜は、電極膜の上面に、上記し
たようなＢａＴｉＯ3 等のセラミックフィラーとＣａＯ
−Ａｌ2 Ｏ3 −ＳｉＯ2 系ガラス等の非晶質ガラスと有
機成分とを有する誘電体層ペーストを塗布することによ
り形成される。誘電体層ペーストの組成は、セラミック
フィラーを８０〜９９重量％、非晶質ガラスを１〜２０
重量％含有することが望ましい。また、電極膜の厚みは
１０〜２０μｍ、誘電体膜の厚みは１０〜２０μｍであ
ることが望ましい。
【００１９】本発明では、溶融温度３５０℃以下のハン
ダにより、蓋とパッケージ本体とは封止し、パッケージ
本体に形成された端子と厚膜コンデンサの電極膜とを電
気的に接続したが、この溶融温度３５０℃以下のハンダ
としては、例えば、半田濡れ性に優れた高温ハンダ（Ａ
ｇあるいはＩｎ入りの半田）があるが、これに限定され
るものではない。
【００２０】
【作用】本発明においては、蓋の上面および／または下
面に厚膜コンデンサを形成したので、コンデンサにより
ＩＣ電源ＶDD，ＶSSへのノイズの進入を防止することが
できるとともに、半導体装置内に厚膜コンデンサを形成
することができ、基板への実装密度を向上することがで
きる。
【００２１】また、蓋の上面および／または下面に、厚
膜コンデンサを形成したので、誘電体材料により形成し
た従来の蓋よりも強度を向上することができ、衝撃によ
る亀裂等の発生を防止し、密封構造の長期信頼性を向上
することができる。
【００２２】また、厚膜コンデンサを、セラミックフィ
ラーと非晶質ガラスからなる誘電体膜を電極膜により挟
持して形成したので、セラミックフィラーにより比誘電
率を調節でき、さらにガラスによりパッケージ本体との
接合強度を向上することができる。
【００２３】また、誘電体膜に非晶質ガラスを用いたた
め、誘電体膜を焼付ける際に流動し易いため厚膜形成時
にトラップされた気泡が消失し、このため比誘電率を向
上するとともに、平坦な電極膜を形成することができ
る。即ち、誘電体膜として結晶質ガラスを用いた場合に
は流動性が低いので、厚膜形成時にトラップされた気泡
が焼付け時に残存し、比誘電率が低下し、誘電体膜の上
面の電極膜を平坦に形成することが困難となるが、本発
明ではこのような不都合を解決することができる。
【００２４】さらに、本発明では、溶融温度３５０℃以
下のハンダにより、蓋とパッケージ本体とを封止し、さ
らに、パッケージ本体の端子と厚膜コンデンサの電極膜
とを電気的に接続したので、蓋とパッケージ本体とを封
止する際や、パッケージ本体の端子と厚膜コンデンサの
電極膜とを接続する際に、ソルダーガラス（溶融温度４
５０℃程度）による封止と比較して、高温状態とする必
要がないため、誘電体膜中のガラスの加熱による溶融変
動が小さく、比誘電率を向上することができる。即ち、
非晶質ガラスは３５０℃よりも高くなると非常に流動し
易くなり、誘電体膜中に分散されたセラミックフィラー
が部分的に凝集し易くなり、比誘電率が低下するからで
ある。
【００２５】
【実施例】本発明の一実施例を図面に基づき詳細に説明
する。図１及び図２は本発明の半導体装置を示してお
り、図３は本発明に用いられる蓋を示しており、図１に
は図３のＡ−Ａ線の蓋の断面図が、図２には図３のＢ−
Ｂ線の蓋の断面図が示されている。図１および図２にお
いて、符号１は、例えば、アルミナからなるパッケージ
本体を示している。
【００２６】このパッケージ本体１の凹部にはシリコン
からなる半導体素子２が配置されており、パッケージ１
と半導体素子２とはワイヤ５により電気的に接続されて
いる。パッケージ本体１の上部には、パッケージ本体１
と同じアルミナからなる蓋７が配置されている。
【００２７】そして、蓋７の半導体素子側の面（下面）
には、厚膜コンデンサ２５が形成されている。この厚膜
コンデンサ２５は、蓋７の下面に、Ａｇ／Ｐｔあるいは
Ａｇ／Ｐｄからなる第１電極膜２７、ＢａＴｉＯ3 等か
らなるセラミックスフィラーとＣａＯ−Ａｌ2 Ｏ3 −Ｓ
ｉＯ2 系の非晶質ガラスからなる誘電体膜２８、Ａｇ／
ＰｔあるいはＡｇ／Ｐｄからなる第２電極膜２９を順次
形成して構成されている。そして、第２電極膜２９の表
面には、公知のガラスからなる保護膜３１が形成されて
いる。また、図１に示したように、第１電極膜２７は、
蓋７の下面に全体に形成されており、第２電極膜２９お
よび誘電体膜２８は第１電極膜２７の面積よりも少々小
さく形成されている。そして、蓋７の第１電極膜２７の
外周は、例えば、溶融温度３００℃程度のＡｇあるいは
Ｉｎ入りのハンダによりパッケージ本体１の端子３３に
接合され、この封止部２２により、半導体素子２が収容
された内部が密封され保護されている。端子３３は、封
止部２２と対応して、パッケージ本体１の凹部のまわり
に環状に形成されている。封止部２２は、蓋７の下面と
パッケージ本体１の上面を接合するとともに、第１電極
膜２７が封止部２２および端子３３を介して半導体素子
２に電気的に接続されている。
【００２８】また、パッケージ本体１には、半導体素子
２と電気的に接続される端子３５が形成されており、こ
れらの端子３５には、第２電極膜２９が、保護膜３１の
窓部３７に充填された、融点温度３００℃程度のＡｇあ
るいはＩｎ入りのハンダからなる接続部３９により接続
されている。
【００２９】尚、コンデンサの容量は、Ｃ＝ε0 εs Ａ
／ｄで示される。ここで、ε0 は真空の誘電率であり、
εs は誘電体膜２８の比誘電率であり、Ａは対向電極膜
２７，２９の面積、ｄは誘電体膜２８の厚みである。例
えば、ＢａＴｉＯ3 とＣａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 系
の非晶質ガラスからなる誘電体膜２８の比誘電率εsが
２５であるため、誘電体膜２８の厚みｄを２５μｍ、対
向電極膜２７，２９の面積Ａを３．５ｃｍ2 とした場
合、容量Ｃは２５０ｎＦとなる。
【００３０】以上のように構成された半導体装置では、
蓋７の下面に形成された厚膜コンデンサ部２５により、
ＩＣ電源へのノイズの進入を防止することができるとと
もに、基板への実装密度を向上することができる。
【００３１】また、パッケージ本体１と同一のＡｌ2 Ｏ
3 からなる蓋７の下面に、厚膜コンデンサ２５を形成し
たので、誘電体材料により形成した従来の蓋よりも強度
を向上することができ、衝撃による亀裂等の発生を防止
し、密封構造の長期信頼性を向上することができる。
【００３２】さらに、パッケージ本体１と同一のセラミ
ックからなる蓋７を用いているため、接合時における熱
応力の発生を抑制することができ、パッケージ本体１と
蓋７との接合強度を向上することができる。さらにま
た、蓋７に、所望の容量のコンデンサを容易に作製でき
る。
【００３３】また、蓋７に形成された厚膜コンデンサ２
５をパッケージ本体１に接続するための接続部３９の他
に、蓋７をパッケージ本体１に接続するための封止部２
２を設けたので、蓋７をパッケージ本体１に強固に接合
することができ、密封構造の長期信頼性をさらに向上す
ることができる。
【００３４】さらに、厚膜コンデンサ２５を、セラミッ
クフィラーと非晶質ガラスからなる誘電体膜２８を電極
膜２７，２９により挟持して形成したので、セラミック
フィラーにより比誘電率を調節でき、さらにガラスによ
りパッケージ本体１との接合強度を向上することができ
る。
【００３５】また、誘電体膜２８に非晶質ガラスを用い
たため、誘電体膜２８を焼付ける際に流動し易く、厚膜
形成時にトラップされた気泡が消失し、このため比誘電
率を向上し、平坦な電極膜２７，２９を形成することが
できる。
【００３６】さらに、溶融温度３５０℃以下のハンダに
より、蓋７とパッケージ本体１とを封止し、パッケージ
本体１の端子と厚膜コンデンサ２５の電極膜２７，２９
とを電気的に接続したので、蓋７とパッケージ本体１と
を封止する際や、パッケージ本体１の端子と厚膜コンデ
ンサ２５の電極膜２７，２９とを接続する際に、ソルダ
ーガラス（溶融温度４５０℃程度）による封止と比較し
て、高温状態とする必要がないため、誘電体膜２８中の
ガラスの加熱による溶融変動が小さく、比誘電率を向上
することができる。
【００３７】尚、上記実施例では、アルミナからなるパ
ッケージ本体１と蓋７を用いた例について説明したが、
パッケージ本体と蓋が同一材料であれば良く、Ｓｉ3 Ｎ
4 ，ムライト，ＡｌＮ，ガラスセラミックスから構成さ
れていても良い。また、パッケージ本体と蓋が異なる材
料から形成されていても良い。
【００３８】また、誘電体膜、電極膜の材料については
上記例に限定されない。また、誘電体膜が複数層あって
も良い。
【００３９】さらに、上記実施例では、蓋の下面に厚膜
コンデンサを形成した例について説明したが、蓋の上面
あるいは上面と下面の両面に形成しても良い。
【００４０】また、上記実施例では、蓋７をパッケージ
本体１に封止するための封止部２２が、第１電極膜２７
と端子３３とを電気的に接続する作用をなす場合につい
て説明したが、本発明では、上記実施例に限定されるも
のではなく、第１電極膜と端子とを電気的に接続する接
続部とは別に、蓋をパッケージ本体に封止するための封
止部を設けても良い。この場合には、密封構造の長期信
頼性をさらに向上することができる。
【００４１】
【発明の効果】以上詳述したように、本発明によれば、
パッケージ本体と同一のセラミックからなる蓋の上面お
よび／または下面に、厚膜コンデンサを形成したので、
半導体装置の外部に新たに電子回路部品を設けることが
ないため基板の高密度実装を可能とすることができ、ま
た、蓋自体の強度を従来と同様に高強度に維持すること
ができるとともに、蓋自体や蓋とパッケージ本体との接
合部に発生する熱応力を抑制することができ、これによ
り、半導体装置における密封構造の長期信頼性を向上す
ることができる。
【００４２】また、厚膜コンデンサを、セラミックフィ
ラーと非晶質ガラスからなる誘電体膜を電極膜により挟
持して形成したので、セラミックフィラーにより比誘電
率を調節でき、さらにガラスによりパッケージ本体との
接合強度を向上することができる。
【００４３】さらに、誘電体膜に非晶質ガラスを用いた
ため、誘電体膜を焼付ける際に流動し易く、厚膜形成時
にトラップされた気泡が消失し、このため比誘電率を向
上し、平坦な電極膜を形成することができる。
【００４４】また、本発明では、溶融温度３５０℃以下
のハンダにより、蓋とパッケージ本体とを封止し、さら
に、パッケージ本体の端子と厚膜コンデンサの電極膜と
を電気的に接続したので、蓋とパッケージ本体とを封止
する際や、パッケージ本体の端子と厚膜コンデンサの電
極膜とを接続する際に、高温状態とする必要がないた
め、誘電体膜中の非晶質ガラスの加熱による溶融変動が
小さく、比誘電率を向上することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置を示す縦断面図である。
【図２】本発明の半導体装置を示す縦断面図である。
【図３】本発明に用いられる蓋を示す底面図である。
【図４】従来の半導体装置を示す縦断面図である。
【図５】従来の半導体装置を基板に搭載した状態を示す
斜視図である。
【図６】蓋自体をコンデンサとした従来の半導体装置を
示す縦断面図である。
【符号の説明】
１・・・パッケージ本体 ２・・・半導体素子 ７・・・蓋 ２２・・・封止部 ２５・・・厚膜コンデンサ ３３，３５・・・端子 ３９・・・接続部

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】セラミック製のパッケージ本体と、このパ
    ッケージ本体を密封するためのセラミック製の蓋と、前
    記パッケージ本体に搭載される半導体素子とを備えた半
    導体装置であって、前記蓋の上面および／または下面
    に、セラミックフィラーと非晶質ガラスからなる誘電体
    膜を電極膜により挟持した厚膜コンデンサを形成すると
    ともに、前記蓋と前記パッケージ本体とを溶融温度３５
    ０℃以下のハンダにより封止し、前記パッケージ本体に
    形成された端子と前記コンデンサの電極膜とを溶融温度
    ３５０℃以下のハンダにより電気的に接続してなること
    を特徴とする半導体装置。
JP06294259A 1994-11-29 1994-11-29 半導体装置 Expired - Fee Related JP3117377B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP06294259A JP3117377B2 (ja) 1994-11-29 1994-11-29 半導体装置
US08/564,500 US5818106A (en) 1994-11-29 1995-11-29 Semiconductor device having a capacitor formed on a surface of a closure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06294259A JP3117377B2 (ja) 1994-11-29 1994-11-29 半導体装置

Publications (2)

Publication Number Publication Date
JPH08153822A JPH08153822A (ja) 1996-06-11
JP3117377B2 true JP3117377B2 (ja) 2000-12-11

Family

ID=17805407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06294259A Expired - Fee Related JP3117377B2 (ja) 1994-11-29 1994-11-29 半導体装置

Country Status (2)

Country Link
US (1) US5818106A (ja)
JP (1) JP3117377B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19728692C2 (de) * 1997-07-04 2002-04-11 Infineon Technologies Ag IC-Baustein mit passiven Bauelementen
US6020646A (en) 1997-12-05 2000-02-01 The Charles Stark Draper Laboratory, Inc. Intergrated circuit die assembly
US6222737B1 (en) * 1999-04-23 2001-04-24 Dense-Pac Microsystems, Inc. Universal package and method of forming the same
US6323060B1 (en) 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6660561B2 (en) 2000-06-15 2003-12-09 Dpac Technologies Corp. Method of assembling a stackable integrated circuit chip
US6404043B1 (en) 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
US6472743B2 (en) * 2001-02-22 2002-10-29 Siliconware Precision Industries, Co., Ltd. Semiconductor package with heat dissipating structure
US20020190367A1 (en) * 2001-06-15 2002-12-19 Mantz Frank E. Slice interconnect structure
US20030002267A1 (en) * 2001-06-15 2003-01-02 Mantz Frank E. I/O interface structure
US6573460B2 (en) 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
US6573461B2 (en) 2001-09-20 2003-06-03 Dpac Technologies Corp Retaining ring interconnect used for 3-D stacking
TW560020B (en) * 2002-04-15 2003-11-01 Advanced Semiconductor Eng A wafer-level package with a cavity and fabricating method thereof
US6856010B2 (en) * 2002-12-05 2005-02-15 Staktek Group L.P. Thin scale outline package
US20040207990A1 (en) * 2003-04-21 2004-10-21 Rose Andrew C. Stair-step signal routing
CN100485910C (zh) 2004-12-02 2009-05-06 株式会社村田制作所 电子元器件及其制造方法
KR100656300B1 (ko) * 2005-12-29 2006-12-11 (주)웨이브닉스이에스피 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법
JP4947388B2 (ja) * 2009-03-31 2012-06-06 Ｔｄｋ株式会社 電子部品内蔵モジュール
JP2013138129A (ja) * 2011-12-28 2013-07-11 Panasonic Corp 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5972751A (ja) * 1982-10-20 1984-04-24 Fujitsu Ltd 半導体装置
FR2550009B1 (fr) * 1983-07-29 1986-01-24 Inf Milit Spatiale Aeronaut Boitier de composant electronique muni d'un condensateur
JPS61247058A (ja) * 1985-04-24 1986-11-04 Nec Corp コンデンサ付チツプキヤリア
US4743302A (en) * 1986-06-06 1988-05-10 Vlsi Packaging Materials, Inc. Low melting glass composition
JP2579315B2 (ja) * 1987-06-17 1997-02-05 新光電気工業株式会社 セラミツクパツケ−ジ
US5047374A (en) * 1988-04-27 1991-09-10 Mcmaster University Surface strengthened composite ceramic material
JPH02302061A (ja) * 1989-05-16 1990-12-14 Mitsubishi Electric Corp 半導体装置
US5162062A (en) * 1991-06-17 1992-11-10 E. I. Du Pont De Nemours And Company Method for making multilayer electronic circuits
US5334558A (en) * 1992-10-19 1994-08-02 Diemat, Inc. Low temperature glass with improved thermal stress properties and method of use

Also Published As

Publication number Publication date
US5818106A (en) 1998-10-06
JPH08153822A (ja) 1996-06-11

Similar Documents

Publication Publication Date Title
JP3117377B2 (ja) 半導体装置
JP3046148B2 (ja) 電子部品収納用パッケージ
JPH08181445A (ja) セラミックス多層基板
JP2750237B2 (ja) 電子部品収納用パッケージ
JP4514355B2 (ja) 電子部品収納用容器
JP2842716B2 (ja) 半導体素子収納用パッケージ
JP3464138B2 (ja) 電子部品収納用パッケージ
JP2548964Y2 (ja) 半導体素子収納用パッケージ
JPH07183470A (ja) 半導体装置
JP2908932B2 (ja) 電子部品収納用パッケージ
JP2958201B2 (ja) 半導体素子収納用パッケージ
JP2931481B2 (ja) 半導体素子収納用パッケージ
JPH0810952Y2 (ja) 半導体素子収納用パッケージ
JP3207075B2 (ja) 半導体素子収納用パッケージ
JP2552554Y2 (ja) 半導体素子収納用パッケージ
JP2515672Y2 (ja) 半導体素子収納用パッケージ
JPH04207011A (ja) 薄膜コンデンサ部品
JP3464143B2 (ja) 電子部品収納用パッケージ
JPH0629330A (ja) 半導体装置
JP2813072B2 (ja) 半導体素子収納用パッケージ
JP3292609B2 (ja) 半導体素子収納用パッケージ
JP3020783B2 (ja) 半導体素子収納用パッケージ
JP2808043B2 (ja) 半導体素子収納用パッケージ
JPH06151635A (ja) 半導体パッケージ構造及びその製造方法
JPH11233659A (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees