TW201911569A - 半導體模組 - Google Patents

半導體模組 Download PDF

Info

Publication number
TW201911569A
TW201911569A TW107121095A TW107121095A TW201911569A TW 201911569 A TW201911569 A TW 201911569A TW 107121095 A TW107121095 A TW 107121095A TW 107121095 A TW107121095 A TW 107121095A TW 201911569 A TW201911569 A TW 201911569A
Authority
TW
Taiwan
Prior art keywords
metal layer
metal
layer
semiconductor module
front surface
Prior art date
Application number
TW107121095A
Other languages
English (en)
Other versions
TWI694612B (zh
Inventor
杉山裕一
宮崎政志
濱田芳樹
Original Assignee
日商太陽誘電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商太陽誘電股份有限公司 filed Critical 日商太陽誘電股份有限公司
Publication of TW201911569A publication Critical patent/TW201911569A/zh
Application granted granted Critical
Publication of TWI694612B publication Critical patent/TWI694612B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明之半導體模組具備：金屬芯層，其具備具有第1正面及與上述第1正面為相反側之第1背面的第1金屬層、及具有第2正面及與上述第2正面為相反側之第2背面且以上述第1正面朝向上述第2背面側之方式積層於上述第1金屬層的第2金屬層；模腔，其係以將上述第2金屬層除掉使上述第1金屬層露出而形成之底面、及與上述底面連續地形成於上述第2金屬層之側面中之至少一者較上述第1正面光滑之方式形成；半導體元件，其經由包含樹脂成分之固著材而設置於上述模腔之底面；第1導電圖案，其設置於覆蓋上述第2正面及上述半導體元件之絕緣層，與上述半導體元件電性連接；及第2導電圖案，其設置於被覆上述第1背面之絕緣層，與上述半導體元件電性連接。

Description

半導體模組
本發明係關於一種半導體模組。
例如，已知有多層構造之半導體模組(例如，專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2005-311249號公報
[發明所欲解決之問題]
於專利文獻1之半導體模組中，具有使第1金屬板與第2金屬板貼合而構成之金屬芯。於該半導體模組中，將該金屬芯之一部分去除而形成之收容部之鍃孔不具有平坦之面。
於該半導體模組中，於收容部之鍃孔載置電子零件，並以絕緣層將其密封。此時，因鍃孔非平坦之面，故於該半導體模組中，有以絕緣層將該收容部密封後，絕緣層之絕緣樹脂因毛細管現象而產生如於鍃孔之周圍之側面上升之現象、即所謂之滲出現象之虞。由此，會產生如使電子零件發生移動之該絕緣層之流動，而使對半導體模組施加之應力產生不平衡，因此，有使半導體模組之品質下降之虞。 [解決問題之技術手段]
本發明之1態樣之半導體模組具備：金屬芯層，其具備具有第1正面及與上述第1正面為相反側之第1背面的第1金屬層、及具有第2正面及與上述第2正面為相反側之第2背面且以上述第1正面朝向上述第2背面側之方式積層於上述第1金屬層的第2金屬層；模腔，其係以將上述第2金屬層除掉使上述第1金屬層露出而形成之底面、及與上述底面連續地形成於上述第2金屬層之側面中之至少一者較上述第1正面光滑之方式形成；半導體元件，其經由包含樹脂成分之固著材而設置於上述模腔之底面；第1導電圖案，其設置於覆蓋上述第2正面及上述半導體元件之絕緣層，與上述半導體元件電性連接；及第2導電圖案，其設置於被覆上述第1背面之絕緣層，與上述半導體元件電性連接。
此外，本案所揭示之課題、及其解決方法係藉由用以實施發明之形態之欄之記載、及圖式之記載等而明確。 [發明之效果]
根據本發明，能夠防止半導體模組中之絕緣樹脂之所謂滲出現象。
於以下說明中，對圖式中之共通之或類似之構成要素標附同一或類似之參照符號。
===第1實施形態之半導體模組100=== 一面參照圖1、圖2、圖3、圖4A~圖4K及圖6，一面對第1實施形態中之半導體模組100進行說明。圖1係概略性地表示第1實施形態之半導體模組100之一例的剖視圖。圖2係概略性地表示第1實施形態之半導體模組100中之島狀之導電圖案140之一例之俯視圖。圖3係概略性地表示第1實施形態之半導體模組100之其他形態之一例的剖視圖。圖4A~圖4K係表示第1實施形態之半導體模組100之製造步驟的剖視圖。圖6係概略性地表示通常之半導體模組1000之一例的剖視圖。
此處，於圖1、圖2、圖3及圖4A~圖4K中，將半導體模組100之厚度方向定為Z方向，將與Z軸正交之平面中之自紙面之近前朝裡之方向設為Y方向，將與Y軸及Z軸正交之方向設為X方向。又，對各方向中之正方向標附“+”之符號且對負方向標附“-”之符號而進行表示。
第1實施形態之半導體模組100係能夠抑制絕緣樹脂之滲出現象的模組。進而，於該半導體模組100中，能夠使自內部電子零件120發出之熱高效地發散，亦可高效地收容大小不同之內部電子零件120。進而，作為具有半導體模組100之電路基板(未圖示)，係提高最下層之金屬層之金屬殘留率而提高電路基板本身之剛性者。此處，所謂金屬殘留率，例如指各金屬層之XY平面中之金屬部分之面積相對於半導體模組100中之XY平面之面積的比率。
＜＜半導體模組100之構成＞＞ 如圖1所示，此種半導體模組100至少包含金屬芯層110、內部電子零件120、絕緣層130、導電圖案140、及阻焊層150而構成。再者，此處所謂之導電圖案140係指電極、與電極一體而成之配線、與通孔(via)接觸之電極、外部電極等。
金屬芯層110例如呈板狀或片狀，介隔下述絕緣層130而積層有第1金屬層111、第2金屬層112及第3金屬層113。第1金屬層111、第2金屬層112及第3金屬層113之正面係以具有凹凸之方式進行表面粗化處理。藉此，能夠提昇與下述絕緣層130之密接性。其原因在於：第1金屬層111、第2金屬層112或第3金屬層113之正面或背面藉由鍍銅(Cu)形成鍍覆膜，該鍍覆膜為多晶構造，因此，若對鍍覆膜進行蝕刻處理，則會形成細小之凹凸。
金屬芯層110對半導體模組100賦予剛性。又，金屬芯層110例如用作接地(GND)或接地電極。金屬芯層110之厚度例如為250 μm以下，較佳為210 μm、160 μm、120 μm。於金屬芯層110設置用以配置內部電子零件120之模腔114。如圖1所示，本實施形態中之模腔114係設置於供收容主動電子零件之第3金屬層113、及供收容被動電子零件、或較主動電子零件(下述第2電子零件122)之厚度厚之例如動力系統之主動電子零件的第2金屬層112及第3金屬層113。模腔114被絕緣樹脂密封。
與第2金屬層112及第3金屬層113(以下，有時亦稱為「上層金屬層112」及「上層金屬層113」)相比，第1金屬層111(以下，有時亦稱為「下層金屬層111」)對半導體模組100賦予較大之剛性。第1金屬層111係藉由使其厚度較其他金屬層厚或採用較其他金屬層之材料提高剛性者或提高其他金屬層之金屬之殘留率來提高其剛性。 換言之，第1金屬層111係由較第2金屬層112及第3金屬層113硬之金屬材料形成。更具體而言，較佳為，第1金屬層111由合金壓延銅形成，第2金屬層112及第3金屬層113由壓延銅或電場銅形成。
又，設置有模腔114時露出之第1金屬層111之第1面(於模腔114中亦稱為“底面”)係以相較於與該第1面不同之該第1金屬層111之經表面粗化處理之第2面成為光滑之面之方式，藉由蝕刻或雷射加工進行正面處理。藉此，能夠抑制塗佈於第1面之絕緣樹脂或底部填充劑(固著材)因毛細管現象於第1面上移動並且於包圍第1面之側面上流動。即，能夠抑制因毛細管現象移動之絕緣樹脂或底部填充劑所致之內部電子零件120之移動，因此，能夠防止對半導體模組100施加之應力之不平衡，而能夠達成半導體模組100之品質提昇。此處，所謂底部填充劑(未圖示)，係指藉由利用毛細管現象使之浸透至內部電子零件120與金屬層之間並利用加熱使之硬化來增強內部電子零件120與金屬層之結合的材料。
金屬芯層110係積層複數個較薄之金屬層而形成，因此，如圖2所示，能夠於配設於金屬芯層110之正面之第3金屬層113形成微細之導電圖案141。微細之導電圖案141係包含第1金屬部141A、及與第1金屬部141A分離之第2金屬部141B而構成。第1金屬部141B例如與導電圖案140連接，第2金屬部141A例如與GND連接。例如，於第3金屬層113較厚之情形時，於使用濕式蝕刻於第3金屬層113形成導電圖案140時，伴隨厚度方向(Z方向)之蝕刻，蝕刻(所謂旁側蝕刻) 於橫向(X方向、Y方向)上亦會擴展。相對於此，於如本實施形態較薄之第3金屬層113中，能夠縮小旁側蝕刻之範圍，因此，能夠形成微細之導電圖案141。藉此，半導體模組100能夠以高性能進行100接腳以上之多接腳封裝之安裝。再者，第3金屬層113之正面、背面及第2金屬層112之正面經過表面粗化處理，因此，微細之導電圖案141不易自絕緣層130剝離。
內部電子零件120係如上述般具有特定之Z方向之厚度(以下，稱為「厚度」)，且收容於包括複數個金屬層之金屬芯層110之內部的零件。如圖1所示，內部電子零件120例如為濾波器元件、電阻、線圈或電容器等被動元件(以下，稱為「第1電子零件121」)或具有二極體或電晶體之主動元件(以下，稱為「第2電子零件122」)。該等內部電子零件120係配置於設置於金屬芯層110之模腔114，並視需要與金屬芯層110電性連接。進而，經由通孔142而與導電圖案140電性連接。
又，如圖6所示，一般而言，金屬芯層1100係由一層之金屬層形成，因此，例如，將厚度較薄之內部電子零件1200配置於金屬芯層1100之內部時，將金屬層相當多地去除。即，金屬芯層1100之金屬材料之容積與填埋金屬芯層1100之模腔1300之絕緣體之容積相比，相對變小。由此，相較於金屬材料，絕緣體更容易因外力而產生變形，因此，有半導體模組100因較小之外力變形之虞。
於第1實施形態之半導體模組100中，關於該方面，因金屬芯層110由複數個金屬層形成，故如圖1所示，第2電子零件122高效地收容於第3金屬層113之厚度之範圍內，第1電子零件121高效地收容於第2金屬層112之厚度與第3金屬層113之厚度相加所得之厚度之範圍內。即，能夠根據小型之內部電子零件120及大型之內部電子零件120各者之大小，最佳地收容各內部電子零件120。藉此，能夠相對增大金屬芯層110之金屬材料之容積，因此，較之以往能夠抑制因外力引起之變形。
又，相較於第2、第3金屬層112、113，第1金屬層111之模腔之數量或孔(單純的空孔或通孔等)數較少，因此，其剛性增加。此處，以3層進行了圖示，但於2層以上之複數層之金屬層中，下層或最下層之金屬層可藉由減少孔加工、或減少模腔之數量或無模腔、減少狹縫加工等，來提高半導體模組用之基板整體之剛性。所謂孔加工，係提昇第1~第3金屬層111~113與絕緣層之接著者，係指形成圓柱狀之孔。所謂狹縫，例如指使上述孔於平面上細長地形成者，又，於形成島嶼狀之電極之情形時，係指將該電極之周圍削成環狀之部分。
進一步而言，如圖6所示，於內部電子零件1200為發出高熱之電子零件之情形時，內部電子零件1200能夠散熱之範圍較少，因此，有於半導體模組1000蓄積熱之虞。於第1實施形態之半導體模組100中，關於該方面，能夠通過與內部電子零件120連接之第2金屬層112使內部電子零件120之熱高效地散發。
又，如圖6所示，必須使與內部電子零件1200連接之通孔142形成為較長。於第1實施形態之半導體模組100中，關於該方面，如圖1所示，即便為厚度不同之內部電子零件120，亦能夠將相對於通孔142之接觸面設定為同一高度。藉此，能夠使通孔142小型化，因此，能夠實現金屬芯層110中之高密度配線。
返回至圖1，絕緣層130例如包括環氧樹脂、聚醯亞胺或雙馬來醯亞胺三嗪樹脂等。於該等樹脂之中，設置有玻璃纖維。又，亦可含有氧化鋁或二氧化矽等填料代替該玻璃纖維。進一步而言，亦可混合存在玻璃纖維與填料之兩者。該等樹脂係通常所謂之熱固性合成樹脂。
又，絕緣層130例如包含設置於金屬芯層110中之第1金屬層111、第2金屬層112及第3金屬層113之各者之間之第1絕緣層131、及用以將金屬芯層110之正面及模腔114密封之第2絕緣層132。此處，較佳為，第1絕緣層131相較於第2絕緣層132之導熱性更好。如上所述般，其係為了使發出高熱之內部電子零件120之熱高效地散發。又，較佳為，第1絕緣層131之厚度薄於第2絕緣層132之厚度。其係為了使金屬芯層110較薄並且使散熱效果提昇。
導電圖案140形成於第2絕緣層132，並受到絕緣處理。導電圖案140之材料較佳為與第1~第3金屬層111~113之材料相同或機械物性與第1~第3金屬層111~113之材料接近的材料，例如為銅。再者，如圖1所示，導電圖案140表示為由一層構成，但導電圖案140所包含之層數可適當變更。
阻焊層150係保護形成於半導體模組100之電路圖案的絕緣膜，形成於絕緣層130之表面。阻焊層150例如由熱固性環氧樹脂構成。
再者，於上述半導體模組100之表面，設置外部電子零件160。所謂外部電子零件160，例如為積體電路或攝像元件，經由通孔142而與內部電子零件120或金屬層電性連接。
再者，於上述中，係以半導體模組100具有包含三層金屬層之金屬芯層110之方式進行了說明，但並不限定於此。例如，亦可具有如圖3所示之包含二層金屬層之金屬芯層110。進一步而言，亦可具有包含四層以上之金屬層之金屬芯層110。即，以具有包括複數個金屬層之金屬芯層110且供載置內部電子零件120之金屬層之正面成為光滑之面之方式進行正面處理即可。於圖3中，金屬層110係以相同之厚度進行了描繪，但，可如圖5所示，藉由製成上薄下厚，將上側金屬層110製成精細圖案，詳情將於下文進行說明。即，能夠進行圖2中所說明之精細圖案之加工。
＜＜半導體模組100之製作步驟＞＞ 一面參照圖4A~圖4K，一面如下所述般對半導體模組100之製作步驟進行說明。再者，於以下說明中，假定第1實施形態之半導體模組100之製造，並適當省略重複之說明及圖中之符號。
首先，如圖4A、圖4B所示，介隔第1絕緣層131將第1金屬層111與第2金屬層112加壓貼合。將第1金屬層111與第2金屬層112貼合之步驟亦可為層壓加工。再者，第1金屬層111及第2金屬層112之正面係以具有凹凸之方式進行表面粗化處理。藉此，能夠提高第1絕緣層131與第1金屬層111及第2金屬層112之密接性。
進而，如圖4C所示，介隔設置於第2金屬層112之正面之第1絕緣層131而將第3金屬層113加壓貼合於第2金屬層112。藉此，能夠製作包括三層之金屬層的金屬芯基板。再者，第3金屬層113之正面與第1金屬層111及第2金屬層112之正面同樣地受到表面粗化處理。再者，亦可使各自具有絕緣層130之第1~第3金屬層111~113同時熱壓接合。又，各第1~第3金屬層111~113亦可為於壓延銅形成有鍍覆膜者。鍍覆膜係於Z方向生長之細小之多晶，因此，若進行輕微蝕刻，則其晶粒邊界會被蝕刻，而容易進行粗面化處理。
繼而，如圖4D所示，藉由雷射加工、蝕刻或機械加工，將第1絕緣層131、第2金屬層112及第3金屬層113去除，而製作用以設置內部電子零件120之模腔114。於本製作步驟中，例如，製成第1模腔114A及第2模腔114B。於該時點，第1模腔114A及第2模腔114B之底面之表面如上述般具有凹凸。其原因在於：藉由對第2金屬層112或第3金屬層113進行蝕刻，出現絕緣層131，將該絕緣層131藉由雷射除掉後，第1金屬層111或第2金屬層112之正面直接出現。
繼而，如圖4E所示，以第1模腔114A及第2模腔114B之底面變得光滑之方式，對該底面之表面進行蝕刻。假如，於底面為具有凹凸之狀態之情形時，於下一步驟中會產生塗佈於該底面之絕緣樹脂或底部填充劑因毛細管現象而自該底面移動至側面之現象、即所謂之滲出。於本步驟中，如上述般以該底面或其周圍之側面變得光滑之方式進行處理來抑制毛細管現象。例如，於藉由蝕刻形成模腔之情形時，略微對下層之金屬層進行過蝕刻，則可使該底面光滑。即，該底面之部分之金屬層相較於其他厚度略微薄。又，亦可利用紅外光、雷射光或電子束等照射底面，使表面略微溶解而變得光滑。
繼而，如圖4F所示，第1電子零件121係設置於第1模腔114A，第2電子零件122係設置於第2模腔114B。於面朝上之情形時，若各晶片背面為GND，則下層之金屬層111、112作為GND電性連接。於該情形時，利用含有樹脂成分之導電膏等，電性地且機械性地進行固定。另一方面，於面朝下之情形時，第1電子零件121、第2電子零件122之表面之電極與下層之金屬層電性連接而被固定。於該情形時，若以半導體元件考慮，則電極存在二個以上，與該數相應地，於第1電子零件121中，第1金屬層111之一部分被加工為電極。又，於第2電子零件122中，第2金屬層112之一部分被加工而形成電極。此處，作為電性固定方式，採用焊料或導電膏，於二個電子零件121、122與下層之金屬層111、112之間採用底部填充劑。於圖式中，看起來如短路般，但如上述般，第1電子零件121所具有之複數個電極彼此未電性短路。又，第2電子零件122所具有之複數個電極彼此未電性短路。
繼而，如圖4G所示，以絕緣樹脂將金屬芯層110之周圍及模腔114密封。其後，藉由雷射加工於第2絕緣層132製成供配線用之孔134。該孔134例如為用作通孔之孔。此處，填埋模腔114之絕緣層132及設置於金屬芯層110之正面之第2絕緣層132亦可各自獨立。又，亦可利用相同之絕緣材料，既填埋模腔114，亦於金屬芯層110之正面形成絕緣層132。
繼而，如圖4H、圖4I所示，使用銅鍍覆形成金屬被覆層170，於孔134形成通孔142。藉此，於金屬芯層110之整個正面及整個背面形成鍍覆膜，其後，進行蝕刻處理而形成導電圖案140。或者，只要將鍍覆用抗蝕劑(未圖示)圖案化，僅使需要鍍覆之部分開口，對該部分進行鍍覆處理，則無需進行蝕刻便能進行圖案化。無論以何種方式，導電圖案140與內部電子零件120均經由通孔142而連接。
繼而，如圖4J、圖4K所示，以被覆導電圖案140之方式形成阻焊層150，作為電極運用之部分係藉由蝕刻除掉阻焊層150而作為電極露出。藉此，可於一面之該導電圖案143，例如電性連接外部電子零件160，於另一面之該導電圖案143，例如形成焊料球作為外部端子。
===第2實施形態=== 一面參照圖5，一面如下所述般對第2實施形態之半導體模組200進行說明。圖5係概略性地表示第2實施形態之半導體模組200的剖視圖。再者，除以下所說明之內容以外，設為與已經說明之實施形態相同，並省略其說明及圖式之符號。
金屬芯層210例如呈板狀，介隔絕緣層230而積層有第1金屬層211、第2金屬層212及第3金屬層213。
第1金屬層211形成為較第2金屬層212及第3金屬層213之厚度厚。又，第2金屬層212形成為較第3金屬層213之厚度厚。即，金屬芯層210所包含之金屬層係形成為+Z方向側之金屬層薄於-Z方向側之金屬層。即，隨著朝向上層而變薄。藉此，於內部電子零件220逐漸變薄之狀況下，能夠製成與此種較薄之內部電子零件220對應之模腔214，因此，能夠使半導體模組200形成為更薄。進而，+Z方向側之第3金屬層213形成為最薄，因此，能夠於第3金屬層213形成較圖2中之微細之導電圖案141更微細之導電圖案241。又，第1金屬層211形成為最厚，進而亦可不形成模腔，因此，能夠使之較薄並且提高半導體模組200之剛性。
進一步而言，因使第1金屬層211之厚度最厚，故能夠保護半導體模組200使其不會因外力而變形。
進而，若觀察圖5，則隨著自最下層朝向最上層，其厚度在減小，詳情將於下文進行說明。若設為該構造，則最下層211能夠確保厚度，並且因使模腔減少，再者，此處為無模腔，故能夠維持其剛性。又，最上層之金屬層213形成為最薄。因此，若藉由蝕刻形成如圖2之配線141B，則因較薄，故能夠抑制橫向(X方向)之擴展，因此，能夠形成精細圖案。
換言之，上層之金屬層可描繪精細圖案、可安裝需要與導電圖案140之連接、交叉構造等之端子數較多之IC或電極尺寸較小之微細電極之元件，於下層之金屬層212、211、尤其是最下層之金屬層211，由於其厚度較厚，故能夠形成動力元件之電極、導電圖案或再配線等。並且，由於具有厚度，故具有作為散熱器之功能，散熱功能亦能夠擴大。進而，使成為最下層之金屬層之第1金屬層未設置模腔、未設置狹縫、或未設置孔、或未設置該等。實際上，為了電極形成、密接性或翹曲之抑制，存在形成狹縫或孔之情況，因此，最下層之金屬層可藉由儘可能減少去除部分、於俯視下觀察之情形時使其金屬之殘留率高於其他上層之金屬層之殘留率，來提高其剛性。由此，能夠抑制基板之翹曲，能夠抑制利用焊料等安裝之元件之應力增加。又，安裝複數個攝像元件時，其平坦度增加，而光學調整變得更簡單。
綜上，第1，越朝向上層，則金屬層形成為越薄，越朝下，則形成為越厚。由此，可設為上方係與微間距IC或薄型之微細電極之晶片對應，下方係與較厚之晶片、大電流對應、即與所謂動力對應。尤其是，能夠將金屬層加工為配線或電極，上側因厚度較薄而能夠製成精細圖案。又，越朝下，則金屬層越厚，相應地，電極或配線面向大電流。
第2，最下端之金屬層或其上之金屬層較厚，相應地，成為用以發揮剛性之補強構件。尤其是可藉由減少孔加工、或減少模腔之數量或者無任何模腔、或減少狹縫加工等或無狹縫加工，來提高半導體模組用之基板整體之剛性。並且，由於具有厚度，故具有作為散熱器之功能，而散熱功能亦能夠擴大。
===總結=== 如以上所說明般，半導體模組100具備：金屬芯層110，其具備具有第1正面及與第1正面為相反側之第1背面的第1金屬層111、及具有第2正面及與第2正面為相反側之第2背面且以第1正面朝向第2背面側之方式積層於第1金屬層111的第2金屬層112；模腔114，其係以將第2金屬層112除掉使第1金屬層111露出而形成之底面、及與底面連續地形成於第2金屬層112之側面中之至少一者較第1正面光滑之方式形成；半導體元件120，其經由包含樹脂成分之固著材而設置於模腔114之底面；第1導電圖案140，其設置於覆蓋第2正面及半導體元件120之絕緣層130，與半導體元件120電性連接；及第2導電圖案140，其設置於被覆第1背面之絕緣層130，與半導體元件120電性連接。根據該實施形態，能夠防止半導體模組100中之絕緣樹脂之所謂滲出現象。
又，半導體模組200之金屬芯層210中，第2金屬層212形成為薄於第1金屬層211。根據該實施形態，能夠於上層之金屬層形成微細之導電圖案141並且能夠高效地收容較薄之內部電子零件120。
又，第1金屬層111、211係由較第2金屬層112、212硬之金屬材料形成。根據該實施形態，能夠使半導體模組100、200較薄並且抑制因外力引起之變形。
又，第2金屬層112(第3金屬層113)具有如與半導體元件或第1導電圖案140中之至少任一者電性連接的第3導電圖案140A。根據該實施形態，藉由於第2金屬層112(第3金屬層113)形成微細之導電圖案141，能夠提供多用途之配線。
又，第2金屬層112(第3金屬層113)係包含第1金屬部141A、及與第1金屬部141A分離之第2金屬部141B而形成，第3導電圖案140A係第1金屬部141A或第2金屬部141B中之任一者。根據該實施形態，因形成島狀之配線圖案等，故能夠提供多用途之配線。
又，成為模腔114之底面之第1金屬層111(第2金屬層112)之第1正面(第2正面)係與內部電子零件120(半導體元件)連接，以傳遞內部電子零件120(半導體元件)之熱。根據該實施形態，能夠使發熱之內部電子零件120之熱高效地散發。
以上，對本發明之實施之形態進行了說明，但本發明並不限定於此。上述各構件之素材、形狀、及配置僅為用以實施本發明之實施形態，只要不脫離發明之主旨，則可進行各種變更。
100‧‧‧半導體模組
110‧‧‧金屬芯層
111‧‧‧第1金屬層
112‧‧‧第2金屬層
113‧‧‧第3金屬層
114‧‧‧模腔
114A‧‧‧第1模腔
114B‧‧‧第2模腔
120‧‧‧內部電子零件
121‧‧‧第1電子零件
122‧‧‧第2電子零件
130‧‧‧絕緣層
131‧‧‧第1絕緣層
132‧‧‧第2絕緣層
134‧‧‧孔
140‧‧‧導電圖案
141‧‧‧導電圖案
141A‧‧‧第3導電圖案
141B‧‧‧配線
142‧‧‧通孔
143‧‧‧導電圖案
150‧‧‧阻焊層
160‧‧‧外部電子零件
170‧‧‧金屬被覆層
200‧‧‧半導體模組
210‧‧‧金屬芯層
211‧‧‧第1金屬層
212‧‧‧第2金屬層
213‧‧‧第3金屬層
214‧‧‧模腔
220‧‧‧內部電子零件
230‧‧‧第3金屬層
1100‧‧‧金屬芯層
1200‧‧‧內部電子零件
1300‧‧‧模腔
X‧‧‧軸
Y‧‧‧軸
Z‧‧‧軸
圖1係概略性地表示第1實施形態之半導體模組之一例的剖視圖。 圖2係概略性地表示第1實施形態之半導體模組中之島狀之導電圖案之一例之俯視圖。 圖3係概略性地表示第1實施形態之半導體模組之其他形態之一例的剖視圖。 圖4A係表示於第1實施形態之半導體模組之製造步驟中準備第1絕緣層之步驟的剖視圖。 圖4B係表示於第1實施形態之半導體模組之製造步驟中於第1絕緣層之正面形成第1金屬層及第2金屬層之步驟的剖視圖。 圖4C係表示於第1實施形態之半導體模組之製造步驟中形成第3金屬層之步驟的剖視圖。 圖4D係表示於第1實施形態之半導體模組之製造步驟中形成模腔之步驟的剖視圖。 圖4E係表示於第1實施形態之半導體模組之製造步驟中將模腔之底面處理得光滑之步驟的剖視圖。 圖4F係表示於第1實施形態之半導體模組之製造步驟中於模腔設置內部電子零件之步驟的剖視圖。 圖4G係表示於第1實施形態之半導體模組之製造步驟中於金屬芯層形成第2絕緣層之步驟的剖視圖。 圖4H係表示於第1實施形態之半導體模組之製造步驟中形成金屬被覆層之步驟的剖視圖。 圖4I係表示於第1實施形態之半導體模組之製造步驟中形成導電圖案之步驟的剖視圖。 圖4J係表示於第1實施形態之半導體模組之製造步驟中於導電圖案之正面形成第3絕緣層之步驟的剖視圖。 圖4K係表示於第1實施形態之半導體模組之製造步驟中於第3絕緣層上設置導電圖案及外部電子零件之步驟的剖視圖。 圖5係概略性地表示第2實施形態之半導體模組的剖視圖。 圖6係概略性地表示通常之半導體模組之一例的剖視圖。

Claims (16)

  1. 一種半導體模組，其特徵在於具備： 金屬芯層，其具備具有第1正面及與上述第1正面為相反側之第1背面的第1金屬層、及具有第2正面及與上述第2正面為相反側之第2背面且以上述第1正面朝向上述第2背面側之方式積層於上述第1金屬層的第2金屬層； 模腔，其係以將上述第2金屬層除掉使上述第1金屬層露出而形成之底面、及與上述底面連續地形成於上述第2金屬層之側面中之至少一者較上述第1正面光滑之方式形成； 半導體元件，其經由包含樹脂成分之固著材而設置於上述模腔之底面； 第1導電圖案，其設置於覆蓋上述第2正面及上述半導體元件之絕緣層，與上述半導體元件電性連接；及 第2導電圖案，其設置於被覆上述第1背面之絕緣層，與上述半導體元件電性連接。
  2. 如請求項1之半導體模組，其中 上述金屬芯層形成為上述第2金屬層薄於上述第1金屬層。
  3. 如請求項1之半導體模組，其中 上述第1金屬層係由硬於上述第2金屬層之金屬材料形成。
  4. 如請求項2之半導體模組，其中 上述第1金屬層係由硬於上述第2金屬層之金屬材料形成。
  5. 如請求項1至4中任一項之半導體模組，其中 上述第2金屬層具有如與上述半導體元件或上述第1導電圖案中之至少任一者電性連接的第3導電圖案。
  6. 如請求項5之半導體模組，其中 上述第2金屬層係包含第1金屬部及與上述第1金屬部分離之第2金屬部而形成， 上述第3導電圖案係上述第1金屬部或上述第2金屬部中之任一者。
  7. 如請求項6之半導體模組，其中 成為上述模腔之底面之上述第1金屬層之上述第1正面係與上述半導體元件連接，以傳遞上述半導體元件之熱。
  8. 如請求項1之半導體模組，其中 上述第1金屬層中之金屬之殘留率高於上述第2金屬層中之金屬之殘留率。
  9. 如請求項1之半導體模組，其中 成為最下層之金屬層之第1金屬層之第1正面及第1背面係平坦地形成。
  10. 一種半導體模組，其特徵在於具備： 金屬芯層，其具備具有第1正面及與上述第1正面為相反側之第1背面的第1金屬層、具有第2正面及與上述第2正面為相反側之第2背面且以上述第1正面朝向上述第2背面側之方式積層於上述第1金屬層的第2金屬層、以及具有第3正面及與上述第3正面為相反側之第3背面且以上述第2正面朝向上述第3背面側之方式積層於上述第2金屬層的第3金屬層； 模腔，其係以將上述第2金屬層及上述第3金屬層除掉使上述第1金屬層露出而形成之底面、及與上述底面連續地形成於上述第2金屬層及上述第3金屬層之側面中之至少一者較上述第1正面光滑之方式形成； 半導體元件，其經由包含樹脂成分之固著材而設置於上述模腔之底面； 第1導電圖案，其設置於覆蓋上述第3正面及上述半導體元件之絕緣層，與上述半導體元件電性連接；及 第2導電圖案，其設置於被覆上述第1背面之絕緣層，與上述半導體元件電性連接。
  11. 如請求項10之半導體模組，其中 上述金屬芯層形成為上述第2金屬層薄於上述第1金屬層且上述第3金屬層薄於上述第2金屬層。
  12. 如請求項10或11之半導體模組，其中 上述第1金屬層中之金屬之殘留率高於上述第2金屬層及上述第3金屬層中之金屬之殘留率。
  13. 一種電路基板，其特徵在於，具有： 芯層，其具有設置於最下層之最厚之下層金屬層、及積層設置於最上層且最薄之上層金屬層； 絕緣層及導電圖案，其等積層於上述芯層之上表面及芯層之下表面； 配線，其由與上述芯層之上表面之導電圖案電性連接之上述上層金屬層所形成；及 模腔，其係藉由將上述上層金屬層除掉而成；且 上述下層金屬層之金屬之殘留率高於上層金屬層之金屬之殘留率。
  14. 一種半導體模組，其特徵在於具有： 如請求項13之電路基板； 半導體元件，其安裝於以上述電路基板之上述下層金屬層為底面之上述模腔；及 電極，其與設置於上述芯層之下表面之導電圖案電性連接，由與上述半導體元件電性連接之上述下層金屬層所形成。
  15. 如請求項14之半導體模組，其中 上述上層金屬層及上述下層金屬層係以Cu、Al或Fe為主材料。
  16. 一種電路基板，其特徵在於，具有： 芯層，其具有設置於最下層之最厚之第1金屬層、及積層設置於最上層且最薄之第2厚度之第2金屬層； 絕緣層及導電圖案，其等積層於上述芯層之上表面及芯層之下表面；及 配線，其由與上述芯層之上表面之導電圖案電性連接之上述第2金屬層所形成；且 上述第1金屬層之金屬之殘留率高於其他金屬層之殘留率。
TW107121095A 2017-08-08 2018-06-20 半導體模組 TWI694612B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-153327 2017-08-08
JP2017153327A JP6559743B2 (ja) 2017-08-08 2017-08-08 半導体モジュール

Publications (2)

Publication Number Publication Date
TW201911569A true TW201911569A (zh) 2019-03-16
TWI694612B TWI694612B (zh) 2020-05-21

Family

ID=65274205

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107121095A TWI694612B (zh) 2017-08-08 2018-06-20 半導體模組

Country Status (4)

Country Link
US (2) US10607940B2 (zh)
JP (1) JP6559743B2 (zh)
CN (1) CN109390290A (zh)
TW (1) TWI694612B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3547360A1 (de) * 2018-03-29 2019-10-02 Siemens Aktiengesellschaft Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe
US10804188B2 (en) * 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
TWI690947B (zh) * 2018-11-30 2020-04-11 台灣愛司帝科技股份有限公司 導電物質的布局方法、布局結構及包含其之ｌｅｄ顯示器
KR102277800B1 (ko) * 2019-12-11 2021-07-16 현대모비스 주식회사 방열판 일체형 파워 모듈 및 이의 제조방법
WO2021192245A1 (ja) * 2020-03-27 2021-09-30 太陽誘電株式会社 高放熱モジュール構造
KR20220007254A (ko) 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
CN112349700B (zh) * 2020-09-28 2023-05-09 中国电子科技集团公司第二十九研究所 一种气密高导热lcp封装基板及多芯片***级封装结构
WO2022185692A1 (ja) * 2021-03-02 2022-09-09 株式会社村田製作所 高周波モジュール及び通信装置
CN115884495A (zh) * 2021-09-29 2023-03-31 奥特斯科技(重庆)有限公司 部件承载件及其制造方法
EP4369383A1 (en) * 2022-10-24 2024-05-15 Nxp B.V. Semiconductor device with cavity carrier and method therefor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986005153A1 (en) 1985-03-06 1986-09-12 Allsop, Inc. Bicycle chain lubricating & cleaning apparatus & method
EP0865082A4 (en) * 1995-11-28 1999-10-13 Hitachi Ltd SEMICONDUCTOR DEVICE, PROCESS FOR PRODUCING THE SAME, AND ENCAPSULATED SUBSTRATE
US6020637A (en) 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法
TWI220782B (en) * 2002-10-14 2004-09-01 Siliconware Precision Industries Co Ltd Cavity-down ball grid array package with heat spreader
US7116557B1 (en) * 2003-05-23 2006-10-03 Sti Electronics, Inc. Imbedded component integrated circuit assembly and method of making same
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
JP4339739B2 (ja) * 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
CN102017821A (zh) * 2008-02-04 2011-04-13 索尼化学&信息部件株式会社 抗蚀油墨及多层印刷配线板的制造方法
TWI446495B (zh) * 2011-01-19 2014-07-21 Subtron Technology Co Ltd 封裝載板及其製作方法
KR20150031029A (ko) * 2013-09-13 2015-03-23 삼성전기주식회사 반도체 패키지 및 그 제조 방법
TWI611541B (zh) * 2015-09-07 2018-01-11 鈺橋半導體股份有限公司 具有內建電性隔離件以及防潮蓋之線路板製備方法及其半導體組體

Also Published As

Publication number Publication date
CN109390290A (zh) 2019-02-26
JP2019033178A (ja) 2019-02-28
JP6559743B2 (ja) 2019-08-14
US20190051608A1 (en) 2019-02-14
US10607940B2 (en) 2020-03-31
US10957652B2 (en) 2021-03-23
US20200185332A1 (en) 2020-06-11
TWI694612B (zh) 2020-05-21

Similar Documents

Publication Publication Date Title
TWI694612B (zh) 半導體模組
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
TWI487450B (zh) 佈線基板及其製造方法
KR100661948B1 (ko) 회로 장치 및 그의 제조 방법
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
JP4992158B2 (ja) ３次元アルミニウムパッケージモジュール及びその製造方法
US9646926B2 (en) Wiring substrate and method of manufacturing the same
JP4730426B2 (ja) 実装基板及び半導体モジュール
US20080315398A1 (en) Packaging substrate with embedded chip and buried heatsink
US20130009325A1 (en) Semiconductor element-embedded substrate, and method of manufacturing the substrate
TWI517322B (zh) 半導體元件及其製作方法
JP2005150748A (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
KR100907508B1 (ko) 패키지 기판 및 그 제조방법
KR20060110604A (ko) 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
JP5173758B2 (ja) 半導体パッケージの製造方法
US20180331008A1 (en) Semiconductor device
US10978417B2 (en) Wiring structure and method for manufacturing the same
US10510638B2 (en) Electronic component-embedded board
US20200279814A1 (en) Wiring structure and method for manufacturing the same
TWI381500B (zh) 嵌埋半導體晶片之封裝基板及其製法
KR101015762B1 (ko) 반도체 패키지의 제조 방법
JP2007096083A (ja) 混成集積回路装置
JP2019208045A (ja) 回路基板
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
JP2016225473A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees