JP4984997B2 - Ｄｃ−ｄｃコンバータの制御回路、電源電圧供給システムおよび電源電圧供給方法 - Google Patents

Ｄｃ−ｄｃコンバータの制御回路、電源電圧供給システムおよび電源電圧供給方法 Download PDF

Info

Publication number
JP4984997B2
JP4984997B2 JP2007068568A JP2007068568A JP4984997B2 JP 4984997 B2 JP4984997 B2 JP 4984997B2 JP 2007068568 A JP2007068568 A JP 2007068568A JP 2007068568 A JP2007068568 A JP 2007068568A JP 4984997 B2 JP4984997 B2 JP 4984997B2
Authority
JP
Japan
Prior art keywords
signal
transistor
thinning
power supply
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007068568A
Other languages
English (en)
Other versions
JP2008236822A (ja
Inventor
守仁 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007068568A priority Critical patent/JP4984997B2/ja
Priority to US12/049,941 priority patent/US8248046B2/en
Publication of JP2008236822A publication Critical patent/JP2008236822A/ja
Application granted granted Critical
Publication of JP4984997B2 publication Critical patent/JP4984997B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、ＤＣ−ＤＣコンバータの制御回路、電源電圧供給システムおよび電源電圧供給方法に関するものであり、特に、軽負荷時における制御に関するものである。
ＰＦＭ（Ｐｕｌｓｅ Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｉｏｎ）方式とＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）方式との動作方式を負荷に応じて切り換えて制御するＤＣ−ＤＣコンバータが提案されている。重負荷時を含む通常動作状態においては、ＰＷＭ方式で動作させながら、軽負荷時においてはＰＦＭ方式に切り換える。
図８に、先行技術に係るＤＣ−ＤＣコンバータ１００を示す。図８において、制御回路１１１の誤差増幅器ＥＲＡ１０１は、ＤＣ−ＤＣコンバ−タの出力電圧Ｖｏｕｔを抵抗素子Ｒ１０１と抵抗素子Ｒ１０２で分圧した電圧と、基準電圧ｅ１０１との差を増幅して、出力電圧Ｖｃを出力する。よって出力電圧Ｖｏｕｔが上昇すると、基準電圧ｅ１０１との差が小さくなり、出力電圧Ｖｃが下がる。そして出力電圧Ｖｃが基準電圧ｅ１０２よりも低くなると、電圧比較器ＣＯＭＰ１０２はローレベルの出力電圧Ｖｄ２を出力する。
論理積ゲート回路ＡＮＤ１０２は、電圧比較器ＣＯＭＰ１０２からハイレベルの出力電圧Ｖｄ２が入力されるときはパルス信号ＰＳを通過させ、セット信号ＳＳとしてフリップフロップＦＦのセット端子Ｓに入力する。また論理積ゲート回路ＡＮＤ１０２は、ローレベルの出力電圧Ｖｄ２が入力されるときはパルス信号ＰＳをマスクする。その結果、ＤＣ−ＤＣコンバータ１００のスイッチング動作がスキップされる。これにより、負荷が軽くなりＤＣ−ＤＣコンバータ１００の出力電圧Ｖｏｕｔが規定値よりも上昇したときには、トランジスタＦＥＴ１０１がオンになることを禁止することで、出力電圧の上昇を防止することができる。このとき、発振器ＯＳＣの発振周波数とは異なる周波数でトランジスタＦＥＴ１０１のスイッチングが行われるため、ＰＦＭ制御が行われることになる。
その他、先行文献１ないし５が開示されている。
特開平６−３０３７６６号公報 特開２００６−１４４８２号公報 特開平８−３４０６７５号公報 特開平１１−８９２２２号公報 特開２００４−９６９８２号公報
図９に従来のＤＣ−ＤＣコンバータ１００におけるタイミングチャートを示す。ＤＣ−ＤＣコンバータ１００では、出力電圧Ｖｏｕｔに応じてパルス信号ＰＳをマスクする。すなわち、出力電圧Ｖｏｕｔに応じて、直接スイッチングのオン／オフを制御している。すると図９に示すように、出力電圧Ｖｏｕｔが規定の電圧に上昇するまでの間はスイッチング動作が連続して行われる一方、出力電圧が規定の電圧より低くなるまでの間はスイッチング動作が連続して停止されることにより、領域Ｒ１００に示すようにスイッチング動作が局在する場合がある。この場合には、ノイズが発生したり、出力電圧Ｖｏｕｔのリプルが大きくなるため問題である。またスイッチング動作の局在化は、負荷が一定とされる定常状態時においても発生する場合があるため問題である。
本発明は前記背景技術の課題の少なくとも１つを解消するためになされたものであり、軽負荷時におけるスイッチング動作の局在化を防止すると共に、電力変換効率の改善を図ることが可能なＤＣ−ＤＣコンバータの制御回路、電源電圧供給システムおよび電源電圧供給方法を提供することを目的とする。
前記目的を達成するために、本発明の第１概念に係るＤＣ−ＤＣコンバータの制御回路は、軽負荷時にＰＦＭ制御を行うＤＣ−ＤＣコンバータの制御回路において、発振周波数信号を出力する発振器と、軽負荷時に発振周波数信号を間引いて間引き信号を発生させる間引き手段と、間引き信号に基づいて第１トランジスタと第２トランジスタのオンとオフとを制御するＰＷＭ制御手段とを備え、間引き手段は、出力電圧に基づいて負荷の状態を検出して結果信号を出力する検知回路と、結果信号に基づいて、負荷が重くなるに従い短周期の周期信号を出力するタイマー回路とを備え、周期信号に応じて発振周波数信号に同期したパルス信号を間引き信号として出力することを特徴とする。
また本発明の第１概念に係る電源電圧供給システムは、軽負荷時にＰＦＭ制御を行って電源電圧を生成するＤＣ−ＤＣコンバータと、電源電圧に基づいて動作する内部回路とを備えた電源電圧供給システムにおいて、ＤＣ−ＤＣコンバータは、発振周波数信号を出力する発振器と、軽負荷時に発振周波数信号を間引いて間引き信号を発生させる間引き手段と、間引き信号に基づいて第１トランジスタと第２トランジスタのオンとオフとを制御するＰＷＭ制御手段とを備え、間引き手段は、電源電圧に基づいて負荷の状態を検出して結果信号を出力する検知回路と、結果信号に基づいて、負荷が重くなるに従い短周期の周期信号を出力するタイマー回路とを備え、周期信号に応じて発振周波数信号に同期したパルス信号を間引き信号として出力することを特徴とする。
また本発明の第１概念に係る電源電圧供給方法は、基準電圧信号と出力電圧信号との誤差を増幅し、誤差増幅された出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのオンとオフとの制御を行って出力電圧信号を出力する電源供給方法において、出力電圧信号に基づいて負荷状態を検出し、重負荷時にはＰＷＭ制御に基づいて第１トランジスタと第２トランジスタとのオンとオフとを制御し、軽負荷時には、検出された負荷状態に基づいて、負荷が重くなるに従い短周期の周期信号を出力し、該周期信号に応じて発振器から出力される発振周波数信号に同期したパルス信号を間引き信号として出力し、該間引き信号に基づいて第１トランジスタと第２トランジスタのオンとオフとを制御するＰＷＭ制御を行うことを特徴とする。
発振器からは発振周波数信号が出力される。間引き手段または発振周波数信号を間引いて出力するステップは、軽負荷時に発振周波数信号を間引いて間引き信号を発生させる。そしてＰＷＭ制御手段またはＰＷＭ制御を行うステップは、間引き信号に基づいて第１トランジスタと第２トランジスタのオンとオフとを制御する。
このとき、発振周波数信号を間引いて間引き信号を発生させるため、間引き信号の周波数は発振周波数信号の周波数よりも低くなる。そして軽負荷時には間引き信号に基づいて第１トランジスタと第２トランジスタのオンとオフとが制御されるため、固定損を減少させることができ、ＤＣ−ＤＣコンバータの効率を高めることが可能となる。
そして本発明に係るＤＣ−ＤＣコンバータの制御回路、電源電圧供給システムおよび電源電圧供給方法では、間引き信号を用いることにより、連続するクロックパルスによって第１トランジスタや第２トランジスタが制御されることが防止されるため、スイッチング動作の局在化が防止される。これにより、ノイズ発生を防止することや、出力電圧のリプルを小さくすることが可能となる。
本発明によれば、軽負荷時におけるスイッチング動作の局在化を防止すると共に、電力変換効率の改善を図ることが可能なＤＣ−ＤＣコンバータの制御回路、電源電圧供給システムおよび電源電圧供給方法を提供することが可能となる。
本発明の原理図を図１に示す。ＤＣ−ＤＣコンバータ１Ｇは、制御回路１１Ｇ、トランジスタＦＥＴ１およびＦＥＴ２、チョークコイルＬ１を備える。トランジスタＦＥＴ１のソース端子には、入力電圧Ｖｉｎが入力される。トランジスタＦＥＴ１のドレイン端子は、チョークコイルＬ１の一端子、およびトランジスタＦＥＴ２のドレイン端子に接続されている。トランジスタＦＥＴ２のソース端子は接地電位に接続されている。トランジスタＦＥＴ１、ＦＥＴ２のゲート端子は、導通制御回路１７Ｇに接続される。チョークコイルＬ１の他端子からは出力電圧Ｖｏｕｔが出力され、出力電圧Ｖｏｕｔは不図示の負荷に供給される。
また制御回路１１Ｇは、動作周波数制御回路１２Ｇ、スイッチングデューティ制御回路１４Ｇ、スイッチング制御回路１６Ｇ、導通制御回路１７Ｇ、発振器ＯＳＣを備える。チョークコイルＬ１の出力端子は、動作周波数制御回路１２Ｇ、スイッチングデューティ制御回路１４Ｇ、スイッチング制御回路１６Ｇに接続される。発振器ＯＳＣから出力される基準クロック信号ＲＣＫは、動作周波数制御回路１２Ｇおよびスイッチング制御回路１６Ｇに入力される。また動作周波数制御回路１２Ｇから出力される制御クロック信号ＰＣＫは、スイッチング制御回路１６Ｇに入力される。スイッチング制御回路１６Ｇの出力端子は、導通制御回路１７Ｇに接続される。またスイッチングデューティ制御回路１４Ｇの出力端子は、導通制御回路１７Ｇに接続される。
ＤＣ−ＤＣコンバータ１Ｇの動作を説明する。ＤＣ−ＤＣコンバータ１Ｇでは、ＰＷＭ制御とＰＦＭ制御との間で制御方法が選択可能とされる。ＰＷＭ制御とは、負荷電力量に関わらず、動作サイクルの繰り返し周期を所定周期に固定とする制御である。またＰＦＭ制御とは、動作サイクルの繰り返し周期を負荷電力量に応じて伸縮する制御である。
発振器ＯＳＣは、ＤＣ−ＤＣコンバータのＰＷＭ制御での動作サイクルの繰り返し周期を定める基準クロック信号ＲＣＫを出力する。また動作周波数制御回路１２Ｇは、制御クロック信号ＰＣＫを生成する。制御クロック信号ＰＣＫは、ＰＦＭ制御での動作サイクル周波数を定める信号であり、基準クロック信号ＲＣＫの周波数を分周することで得られる信号である。また制御クロック信号ＰＣＫは、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔと負の相関を有している。よって低負荷状態であり出力電圧Ｖｏｕｔが高いときには制御クロック信号ＰＣＫの周波数が低くされ、高負荷状態であり出力電圧Ｖｏｕｔが低いときには制御クロック信号ＰＣＫの周波数が高くされる。
またスイッチングデューティ制御回路１４Ｇは、出力電圧Ｖｏｕｔに応じて、トランジスタＦＥＴ１のオンデューティを制御する。またスイッチング制御回路１６Ｇは、出力電圧Ｖｏｕｔが入力され、該出力電圧Ｖｏｕｔに応じてＰＷＭ制御とＰＦＭ制御との切り替えを制御する。
スイッチング制御回路１６Ｇにより、負荷が高負荷状態でありＤＣ−ＤＣコンバータ１Ｇの電力を必要としている状態であると判断されると、スイッチング制御回路１６Ｇは基準クロック信号ＲＣＫを選択して出力する。導通制御回路１７Ｇでは、基準クロック信号ＲＣＫに応じてトランジスタＦＥＴ１、ＦＥＴ２を制御する。ここで基準クロック信号ＲＣＫの周波数は固定である。すると負荷電力量に関わらず、動作サイクルの繰り返し周期が所定周期に固定されるため、ＤＣ−ＤＣコンバータ１ＧではＰＷＭ制御が行われることになる。
一方、スイッチング制御回路１６Ｇにより、負荷が低負荷状態であり、負荷が必要最低限の電力も消費していない状態であると判断されると、スイッチング制御回路１６Ｇは制御クロック信号ＰＣＫを選択して出力する。導通制御回路１７Ｇでは、制御クロック信号ＰＣＫに応じてトランジスタＦＥＴ１、ＦＥＴ２を制御する。そして制御クロック信号ＰＣＫの周波数は、負荷電力量に応じて可変に調整されるため、ＤＣ−ＤＣコンバータ１ＧではＰＦＭ制御が行われることになる。これにより、低負荷状態の際にはスイッチング周波数が低くされることで、固定損を減少させることができ、ＤＣ−ＤＣコンバータの効率を高めることが可能となる。
ここでＰＦＭ動作時に、出力電圧Ｖｏｕｔに応じて直接スイッチングのオン／オフを制御する従来の方法では、出力電圧Ｖｏｕｔが規定の電圧まで上昇するまでの間はスイッチング動作が連続して行われ、出力電圧Ｖｏｕｔが規定の電圧より低くなるまでの間はスイッチング動作が連続して停止されることにより、スイッチング動作が局在する場合がある。この場合には、ノイズが発生したり、出力電圧Ｖｏｕｔのリプルが大きくなるため問題である。またこのスイッチング動作の局在化は、負荷が一定とされる定常状態時においても発生する場合があるため問題である。
しかし、本発明に係るＤＣ−ＤＣコンバータ１Ｇでは、ＰＦＭ動作の際には、出力電圧に応じて制御クロック信号ＰＣＫの周波数が制御される。そして制御クロック信号ＰＣＫに基づいてスイッチング動作が行われる。これにより、スイッチング動作の局在化が防止されるため、ノイズ発生を防止することや、出力電圧のリプルを小さくすることが可能となる。
またトランジスタＦＥＴ１のスイッチング周波数が制御クロック信号ＰＣＫによって定められると共に、トランジスタＦＥＴ１のオンデューティがスイッチングデューティ制御回路１４Ｇによって定められる。よってＰＦＭ制御が行われる際に、重畳してＰＷＭ制御も行われることになる。すると例えば、制御クロック信号ＰＣＫの１周期内で発生するような急激な負荷変動が生じた場合においても、スイッチングデューティ制御回路１４ＧによるＰＷＭ制御によってオンデューティを変更することで、負荷の急変に対応することができる。これにより、ＤＣ−ＤＣコンバータ１Ｇの出力電圧Ｖｏｕｔの負荷変動に対する追従性をより高めることが可能となる。
また制御クロック信号ＰＣＫは、基準クロック信号ＲＣＫを分周することで得られる信号であるため、両クロック信号は同期している。すると基準クロック信号ＲＣＫによって動作する場合と制御クロック信号ＰＣＫによって動作する場合とを切り替える際において、スパイク波形成分等が発生することを防止することにより、スイッチングノイズの発生を防止することができる。
以下、本発明のＤＣ−ＤＣコンバータの制御回路、およびその制御方法について具体化した実施形態を図２ないし図５に基づき図面を参照しつつ詳細に説明する。図２に本発明に係るＤＣ−ＤＣコンバータ１を示す。トランジスタＦＥＴ１のソース端子には、入力電圧Ｖｉｎが入力される。トランジスタＦＥＴ１のドレイン端子は、チョークコイルＬ１の一端子およびトランジスタＦＥＴ３のドレイン端子に接続されると共に、逆流検知回路２を介してトランジスタＦＥＴ２のドレイン端子に接続される。トランジスタＦＥＴ２のソース端子は接地電位に接続されている。トランジスタＦＥＴ１、ＦＥＴ２のゲート端子は、後述する制御回路１１のフリップフロップＦＦ１に各々接続されている。チョークコイルＬ１の他端子は出力端子Ｔｏｕｔに接続されており、入力電圧Ｖｉｎが降圧されて出力電圧Ｖｏｕｔとして出力される。出力端子Ｔｏｕｔには、チョークコイルＬ１を介して供給される電力を蓄積しておくために、接地電位との間に出力コンデンサＣ１が接続されている。
トランジスタＦＥＴ１と並列に、センス抵抗ＲｓおよびトランジスタＦＥＴ３が備えられる。センス抵抗ＲｓのノードＮ２は、オフセット電圧ｅ３を介して電圧比較器ＣＯＭＰ３の非反転入力端子に接続されると共に、トランジスタＦＥＴ１のソース端子および入力電圧Ｖｉｎに接続される。またセンス抵抗ＲｓのノードＮ１は、電圧比較器ＣＯＭＰ３の反転入力端子に接続されると共に、トランジスタＦＥＴ３のソース端子に接続される。トランジスタＦＥＴ３のドレイン端子は、チョークコイルＬ１、トランジスタＦＥＴ１のドレイン端子および逆流検知回路２に共通接続される。
制御回路１１の構成を説明する。制御回路１１は、トランジスタＦＥＴ１、ＦＥＴ２を交互に導通制御することにより、入力電圧Ｖｉｎを降圧して出力端子Ｔｏｕｔに電力供給を行う際、出力電圧Ｖｏｕｔを所定電圧値に維持する制御を行う回路である。制御回路１１は動作周波数制御回路１２、スイッチングデューティ制御回路１４、スイッチング制御回路１６、導通制御回路１７、発振器ＯＳＣを備える。
スイッチングデューティ制御回路１４には、誤差増幅器ＥＲＡ１および電圧比較器ＣＯＭＰ３が備えられる。誤差増幅器ＥＲＡ１は、ＤＣ−ＤＣコンバータ１の出力電圧Ｖｏｕｔと、基準電圧ｅ１との差を増幅するための誤差増幅回路である。出力端子Ｔｏｕｔは、更に抵抗素子Ｒ２を介して接地電位に接続されている抵抗素子Ｒ１の一端子に接続されており、抵抗素子Ｒ１、Ｒ２の接続点が誤差増幅器ＥＲＡ１の反転入力端子に接続されている。誤差増幅器ＥＲＡ１の非反転入力端子には基準電圧ｅ１が印加されている。誤差増幅器ＥＲＡ１からは出力電圧Ｖｅｏが出力される。
電圧比較器ＣＯＭＰ３の非反転入力端子には、オフセット電圧ｅ３を介してノードＮ２が接続される。そしてオフセット電圧ｅ３は、出力電圧Ｖｏｕｔが上昇して軽負荷状態となる際には低下し、出力電圧Ｖｏｕｔが下降して高負荷状態となる際には上昇するように、可変に制御される。また電圧比較器ＣＯＭＰ３の反転入力端子にはノードＮ１が接続される。
スイッチング制御回路１６には、電圧比較器ＣＯＭＰ２およびセレクタ回路ＳＥが備えられる。電圧比較器ＣＯＭＰ２の反転入力端子には出力電圧Ｖｅｏが入力され、非反転入力端子には基準電圧Ｖｔｈが入力される。電圧比較器ＣＯＭＰ２からは制御信号ＣＴＬが出力される。またセレクタ回路ＳＥには、基準クロック信号ＲＣＫ、制御クロック信号ＰＣＫ、制御信号ＣＴＬが入力される。セレクタ回路ＳＥの出力端子は、フリップフロップＦＦ１のセット端子Ｓに接続される。
導通制御回路１７には、フリップフロップＦＦ１、論理積ゲート回路ＡＮＤ１およびインバータＩＮＶ１が備えられる。フリップフロップＦＦ１の出力端子Ｑが、インバータＩＮＶ１を介して、トランジスタＦＥＴ１およびＦＥＴ３のゲート端子に接続される。また論理積ゲート回路ＡＮＤ１の入力端子の一方に出力端子ＸＱが接続され、他方に逆流検知回路２の出力端子が接続される。そして論理積ゲート回路ＡＮＤ１の出力端子は、トランジスタＦＥＴ２のゲート端子に接続される。出力端子ＱおよびＸＱからは、それぞれ、制御信号ＶＱおよびＶＸＱが出力される。
また図３を用いて、動作周波数制御回路１２の回路構成を説明する。動作周波数制御回路１２は、タイマー回路２２およびフリップフロップＦＦ２を備える。タイマー回路２２は、電圧電流変換回路２１、キャパシタＣＴ、トランジスタＱ１、電圧比較器ＣＯＭＰ１１を備える。
電圧電流変換回路２１は、トランジスタＱ２およびＱ３、電流測定抵抗Ｒｆ、電圧増幅器ＡＭＰ１１を備える。トランジスタＱ２のドレイン端子は、電流測定抵抗Ｒｆの入力端子に接続されると共に、電圧増幅器ＡＭＰ１１の反転入力端子に接続される。電圧増幅器ＡＭＰ１１の非反転入力端子には、出力電圧Ｖｅｏが入力される。また電流測定抵抗Ｒｆの出力端子は接地される。トランジスタＱ２とＱ３とはカレントミラ回路を構成する。トランジスタＱ２とＱ３のソース端子は、電圧増幅器ＡＭＰ１１の出力端子に共通接続される。
キャパシタＣＴはトランジスタＱ３に直列に接続される。トランジスタＱ１はキャパシタＣＴに並列に接続される。電圧比較器ＣＯＭＰ１１の非反転入力端子には、キャパシタＣＴの出力端子およびトランジスタＱ１のドレイン端子が接続される。また電圧比較器ＣＯＭＰ１１の反転入力端子には、基準電圧Ｖｐｆｍが入力される。そして電圧比較器ＣＯＭＰ１１からは出力電圧Ｖｘが出力される。
フリップフロップＦＦ２のクロック端子ＣＫには基準クロック信号ＲＣＫが入力され、データ端子Ｄには電源電圧ＶＣＣが入力され、クリア端子ＣＬには出力電圧Ｖｘが入力される。また出力端子Ｑからは制御クロック信号ＰＣＫが出力され、出力端子ＸＱからは逆相ＰＦＭクロック信号ＸＰＣＫが出力される。
ＤＣ−ＤＣコンバータ１の動作を図４、図５を用いて説明する。本発明に係るＤＣ−ＤＣコンバータ１は、ＰＷＭ制御とＰＦＭ制御との間で制御方法が切り替え可能とされる、ＰＷＭ−ＰＦＭ制御方式のＤＣ−ＤＣコンバータである。
ＰＷＭ制御とＰＦＭ制御との選択は、電圧比較器ＣＯＭＰ２から出力される制御信号ＣＴＬに基づいて行われる。まず、ＰＷＭ制御が行われる場合のＤＣ−ＤＣコンバータ１の動作を説明する。出力電圧Ｖｅｏが基準電圧Ｖｔｈよりも高いときには、電圧比較器ＣＯＭＰ２において高負荷状態であると判別され、制御信号ＣＴＬはローレベルとされる。セレクタ回路ＳＥは、ローレベルの制御信号ＣＴＬに応じて、基準クロック信号ＲＣＫを選択してフリップフロップＦＦ１へ出力する。また動作周波数制御回路１２は、ローレベルの制御信号ＣＴＬに応じて停止状態とされる。これによりＤＣ−ＤＣコンバータ１では、ＰＷＭ制御が行われる。
フリップフロップＦＦ１は、基準クロック信号ＲＣＫの立ち上がりエッジに応じてセットされる。すると制御信号ＶＱはハイレベルとされ、トランジスタＦＥＴ１およびＦＥＴ３が導通状態とされる。また制御信号ＶＸＱはローレベルとされ、トランジスタＦＥＴ２が非導通状態とされる。トランジスタＦＥＴ１およびＦＥＴ３がオンすると、入力電圧ＶｉｎからトランジスタＦＥＴ１およびＦＥＴ３を介してチョークコイルＬ１にコイル電流ＩＬが流れ、負荷に供給される。このときセンス抵抗Ｒｓには分流電流ＳＩが流れる。そして分流電流ＳＩが、オフセット電圧ｅ３によって定められる所定電流量を超えると、電圧比較器ＣＯＭＰ３から出力される出力電圧信号ＶＩＬが負から正へ反転する。
ハイレベルへ遷移した出力電圧信号ＶＩＬがリセット端子Ｒに入力されることで、フリップフロップＦＦ１はリセットされる。そして制御信号ＶＱはローレベルとされ、トランジスタＦＥＴ１およびＦＥＴ３が非導通状態とされる。また制御信号ＶＸＱはハイレベルとされ、トランジスタＦＥＴ２が導通状態とされる。そして次の基準クロック信号ＲＣＫの立ち上がりエッジに応じて、フリップフロップＦＦ１はセットされる。以後この動作が繰り返されるため、ＤＣ−ＤＣコンバータ１の動作周波数は、基準クロック信号ＲＣＫの周波数と同一とされる。よってＰＷＭ制御時は、負荷電力量に関わらず、動作サイクルの繰り返し周期が基準クロック信号ＲＣＫにより定まる所定周期に固定される。
なお負荷が軽負荷状態になり、負荷において消費される負荷電流が減少すると、コイル電流ＩＬのノコギリ波形のボトム値が負となる場合がある。するとボトム値が負の範囲では、電流方向が反転して、負荷からチョークコイルＬ１に向かって、電流が逆流する。よって逆流検知回路２では、当該逆流電流を監視し、逆流を検知しないときはハイレベルの検知信号ＤＳを出力することで、制御信号ＶＸＱを通過させる。一方、逆流を検知したときはローレベルの検知信号ＤＳを出力することで、論理積ゲート回路ＡＮＤ１の出力をローレベルに固定し、制御信号ＶＸＱをマスクする。これにより、コイル電流ＩＬの逆流防止動作が行われる。
次にＰＷＭ制御からＰＦＭ制御へ切り替えられる時の動作を説明する。負荷が軽負荷状態となるにつれて出力電圧Ｖｏｕｔが上昇し、出力電圧Ｖｅｏが低下する。そして出力電圧Ｖｅｏが基準電圧Ｖｔｈよりも低くなると、電圧比較器ＣＯＭＰ２において低負荷状態であると判別され、制御信号ＣＴＬはローレベルからハイレベルへ遷移する。セレクタ回路ＳＥは、ハイレベルの制御信号ＣＴＬに応じて、制御クロック信号ＰＣＫを選択してフリップフロップＦＦ１へ出力する。また動作周波数制御回路１２は、ハイレベルの制御信号ＣＴＬに応じて、停止状態から動作状態へとされる。これによりＤＣ−ＤＣコンバータ１では、ＰＷＭ制御からＰＦＭ制御への切り替えが行われる。
動作周波数制御回路１２の動作を、図３、図４を用いて説明する。動作周波数制御回路１２は、制御クロック信号ＰＣＫを生成する回路である。電圧電流変換回路２１に備えられる電圧増幅器ＡＭＰ１１では、フィードバック制御により、電流測定抵抗Ｒｆでの電圧降下量と出力電圧Ｖｅｏとが等しくなるように電流Ｉｒｆが調整される。そして電流Ｉｒｆは、トランジスタＱ２とトランジスタＱ３とにより構成されるカレントミラ回路で折り返され、トランジスタＱ３から出力される。よって電圧電流変換回路２１では、出力電圧Ｖｏｕｔに応じた電流Ｉｒｆを出力する電圧電流変換動作が行われる。
キャパシタＣＴはトランジスタＱ３に直列に接続されるため、トランジスタＱ３に流れる電流ＩｒｆでキャパシタＣＴが充電され、その出力電圧ＶＣＴは時間と共に上昇する。図４のタイミングチャートの時刻ｔ１において、出力電圧ＶＣＴが基準電圧Ｖｐｆｍまで上昇すると、電圧比較器ＣＯＭＰ１１の出力電圧Ｖｘはローレベルからハイレベルへ遷移する（図４、矢印Ａ１）。ハイレベルの出力電圧ＶｘがフリップフロップＦＦ２のクリア端子ＣＬに入力されることで、出力端子Ｑから出力される制御クロック信号ＰＣＫはローレベルへ、出力端子ＸＱから出力される逆相ＰＦＭクロック信号ＸＰＣＫはハイレベルへそれぞれ遷移する（矢印Ａ２）。するとハイレベルの逆相ＰＦＭクロック信号ＸＰＣＫに応じてトランジスタＱ１がオンし、キャパシタＣＴの電荷が放電されるため、出力電圧ＶＣＴが０（Ｖ）にリセットされる。
時刻ｔ２において、ハイレベルの基準クロック信号ＲＣＫが入力される事に応じて、制御クロック信号ＰＣＫはハイレベルへ、逆相ＰＦＭクロック信号ＸＰＣＫはローレベルへそれぞれ遷移する（矢印Ａ３）。するとローレベルの逆相ＰＦＭクロック信号ＸＰＣＫに応じてトランジスタＱ１がオフするので、再びトランジスタＱ３に流れる電流ＩｒｆでキャパシタＣＴが充電される。以後この動作が繰り返される。
よってタイマー回路２２は、キャパシタＣＴの容量と電流Ｉｒｆの電流量とから決まる一定の周期Ｔ２を測定する動作を行う。そしてフリップフロップＦＦ２は、周期Ｔ２の経過ごとに、基準クロック信号ＲＣＫの立ち上がりエッジを通過させる動作を行う。以上より動作周波数制御回路１２では、周期Ｔ２で基準クロック信号ＲＣＫを分周する動作が行われている。
導通制御回路１７の動作を図２および図５を用いて説明する。フリップフロップＦＦ１のセット端子Ｓには、セレクタ回路ＳＥによって制御クロック信号ＰＣＫが入力される。フリップフロップＦＦ１が制御クロック信号ＰＣＫの立ち上がりエッジに応じてセットされると、制御信号ＶＱはハイレベルとされ、トランジスタＦＥＴ１およびＦＥＴ３が導通状態とされる（図５、矢印Ａ１１）。
そして分流電流ＳＩが、オフセット電圧ｅ３によって定められる所定電流量を超えると、電圧比較器ＣＯＭＰ３から出力される出力電圧信号ＶＩＬが負から正へ反転する。ハイレベルへ遷移した出力電圧信号ＶＩＬがリセット端子Ｒに入力されることで、フリップフロップＦＦ１はリセットされる。よって制御信号ＶＱはローレベルとされ、トランジスタＦＥＴ１およびＦＥＴ３が非導通状態とされる（図５、矢印Ａ１２）。そして次の制御クロック信号ＰＣＫの立ち上がりエッジに応じて、フリップフロップＦＦ１はセットされる（図５、矢印Ａ１３）。以後この動作が繰り返される。
よってＤＣ−ＤＣコンバータ１の動作周期は、制御クロック信号ＰＣＫの周期Ｔ１と同一とされる。そして周期Ｔ１は負荷電力量に応じて伸縮されることから、ＤＣ−ＤＣコンバータ１ではＰＦＭ制御が行われることになる。またトランジスタＦＥＴ１のオン期間Ｔｏｎは、制御信号ＶＱのパルス幅と同一とされる。そして制御信号ＶＱのパルス幅は負荷電力量に応じて伸縮されることから、ＤＣ−ＤＣコンバータ１ではＰＦＭ制御に重畳して、ＰＷＭ制御も行われることになる。
すなわち制御回路１１は、出力電圧Ｖｏｕｔから動作周波数制御回路１２を介して導通制御回路１７へ至る、周期Ｔ１を設定する第１のループと、出力電圧Ｖｏｕｔからスイッチングデューティ制御回路１４を介して導通制御回路１７へ至る、オン期間Ｔｏｎを設定する第２のループとの２つのループを有している。
以上により、本実施形態に係るＤＣ−ＤＣコンバータ１では、ＰＦＭ動作の際には、出力電圧に応じて制御クロック信号ＰＣＫの周波数が制御される。そして制御クロック信号ＰＣＫに基づいてスイッチング動作が行われる。これにより、スイッチング動作の局在化が防止されるため、ノイズ発生を防止することや、出力電圧のリプルを小さくすることが可能となる。よって、低電力の供給を必要とし、かつ、ＤＣ−ＤＣコンバータの動作周波数変動に影響を受けやすい負荷に対しても、電力を供給することが可能となる。
またトランジスタＦＥＴ１のオンデューティは、スイッチングデューティ制御回路１４によって定められる。そしてスイッチングデューティ制御回路１４は、導通制御回路１７が制御クロック信号ＰＣＫによって駆動されるＰＦＭ制御の際においても、動作する。よってＤＣ−ＤＣコンバータ１では、ＰＦＭ制御に重畳して、ＰＷＭ制御も行うことができる。すると例えば、制御クロック信号ＰＣＫの周期内で発生するような急激な負荷変動が生じた場合においても、スイッチングデューティ制御回路１４によるＰＷＭ制御によってオンデューティを変更することで、負荷の急変に対応することができる。これにより、出力電圧Ｖｏｕｔの負荷変動に対する追従性をより高めることが可能となる。
また制御クロック信号ＰＣＫは、基準クロック信号ＲＣＫを分周することで得られる信号であるため、両クロック信号は同期している。すると基準クロック信号ＲＣＫによって動作する場合と、制御クロック信号ＰＣＫによって動作する場合とを切り替える際において、スパイク波形成分等が発生することを防止することにより、スイッチングノイズの発生を防止することができる。
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。図３の動作周波数制御回路１２において、基準電圧Ｖｐｆｍの値は固定であるとしたが、この形態に限られない。出力電圧Ｖｏｕｔの値に応じて、基準電圧Ｖｐｆｍの値を可変に制御する形態としてもよい。図６に動作周波数制御回路１２ａの回路を示す。動作周波数制御回路１２ａは、動作周波数制御回路１２の基準電圧Ｖｐｆｍに代えて基準電圧設定部２４を備える。トランジスタＱ４はトランジスタＱ２とカレントミラ接続される。トランジスタＱ４のドレイン端子とＱ５のドレイン端子とは定電流源ＣＧに共通接続される。トランジスタＱ６とＱ７とはカレントミラ接続される。トランジスタＱ６のドレイン端子にはトランジスタＱ５のソース端子が接続される。またトランジスタＱ７のドレイン端子には電圧比較器ＣＯＭＰ１１の非反転入力端子および抵抗素子Ｒ３の一端が接続される。また抵抗素子Ｒ３の他端は接地される。その他の構成は動作周波数制御回路１２と同様であるため、ここでは詳細な説明は省略する。
電流Ｉｒｆは、トランジスタＱ２とトランジスタＱ４とにより構成されるカレントミラ回路で折り返され、トランジスタＱ４から出力される。トランジスタＱ５を流れる電流ＩＱ５の電流値は、定電流源ＣＧの電流ＣＩと電流Ｉｒｆとの電流値の差分として定められる。電流ＩＱ５はトランジスタＱ６とＱ７とからなるカレントミラ回路により折り返され、抵抗素子Ｒ３に入力される。そして電圧比較器ＣＯＭＰ１１の非反転入力端子には、電流ＩＱ５に応じて定まる電圧ＶＩＱ５が入力される。
電圧比較器ＣＯＭＰ１１の出力電圧Ｖｘは、出力電圧ＶＣＴが電圧ＶＩＱ５まで上昇すると、ローレベルからハイレベルへ遷移する。これにより一定の周期Ｔ２を測定する動作が行われている。そして、軽負荷時に出力電圧Ｖｏｕｔが上昇する場合には、出力電圧Ｖｅｏは低下し、電流Ｉｒｆも低下するため、電圧ＶＩＱ５は上昇する。よって周期Ｔ２はより大きくされる。一方、高負荷時に出力電圧Ｖｏｕｔが低下する場合には、出力電圧Ｖｅｏは上昇し、電流Ｉｒｆも上昇するため、電圧ＶＩＱ５は低下する。よって周期Ｔ２はより小さくされる。以上より、出力電圧Ｖｏｕｔと制御クロック信号ＰＣＫとの負の相関関係がより強調され、出力電圧Ｖｏｕｔの負荷変動に対する追従性をより高めることが可能となる。
また本実施形態では、制御回路１１によって制御されるＤＣ−ＤＣコンバータは単数であるとしたが、この形態に限られない。複数のＤＣ−ＤＣコンバータを制御することができるＤＣ−ＤＣコンバータ制御回路においても、本発明を適用できることは言うまでもない。図７に、複数のＤＣ−ＤＣコンバータを備えるＤＣ−ＤＣコンバータシステム１Ｘを示す。ＤＣ−ＤＣコンバータシステム１Ｘからは、出力電圧ＶｏｕｔａおよびＶｏｕｔｂが出力され、それぞれ負荷である内部回路ＩＣａおよびＩＣｂに供給される。ＤＣ−ＤＣコンバータシステム１Ｘは、制御回路１１Ｘを備える。制御回路１１Ｘには、制御回路１１ａと１１ｂとが備えられる。制御回路１１ａには、動作周波数制御回路１２ａ、スイッチングデューティ制御回路１４ａ、スイッチング制御回路１６ａ、導通制御回路１７ａ、発振器ＯＳＣが備えられる。一方、制御回路１１ｂには、動作周波数制御回路１２ｂ、スイッチングデューティ制御回路１４ｂ、スイッチング制御回路１６ｂ、導通制御回路１７ｂが備えられる。発振器ＯＳＣから出力される基準クロック信号ＲＣＫは、スイッチング制御回路１６ａおよび１６ｂ、動作周波数制御回路１２ａおよび１２ｂに入力される。また動作周波数制御回路１２ａからは制御クロック信号ＰＣＫａが出力され、動作周波数制御回路１２ｂからは制御クロック信号ＰＣＫｂが出力される。なおその他の構成は図２に示すＤＣ−ＤＣコンバータ１と同様であるため、ここでは詳細な説明は省略する。
動作周波数制御回路１２ａは、出力電圧Ｖｏｕｔａに応じて基準クロック信号ＲＣＫの周波数を分周することで、制御クロック信号ＰＣＫａを生成する。よって基準クロック信号ＲＣＫと制御クロック信号ＰＣＫａとは同期する。また動作周波数制御回路１２ｂは、出力電圧Ｖｏｕｔｂに応じて基準クロック信号ＲＣＫの周波数を分周することで、制御クロック信号ＰＣＫｂを生成する。よって基準クロック信号ＲＣＫと制御クロック信号ＰＣＫｂとは同期する。すると制御クロック信号ＰＣＫａとＰＣＫｂとも同期する。そして制御回路１１ａは基準クロック信号ＲＣＫまたは制御クロック信号ＰＣＫａによって制御され、制御回路１１ｂは基準クロック信号ＲＣＫまたは制御クロック信号ＰＣＫｂによって制御されるため、使用されるクロック信号の組合せは全部で４通りある。しかし前述のように、基準クロック信号ＲＣＫと制御クロック信号ＰＣＫａと制御クロック信号ＰＣＫｂとは全て同期しているため、いずれの組合せの場合においても制御回路１１ａと１１ｂとの間で同期を取ることが可能となる。これにより、制御回路１１ａと１１ｂとの同期が取れないことに起因してノイズが発生すること等を防止することができる。
なおＤＣ−ＤＣコンバータシステム１Ｘが３つ以上の制御回路を備える場合であっても、各々の制御回路で用いられる制御クロック信号が共通の基準クロック信号ＲＣＫを分周して得られることから、全ての制御回路間で同期を取ることができることは言うまでもない。
また本実施形態では、スイッチング制御回路１６によってＰＷＭ制御とＰＦＭ制御とを切り替えるとしたが、この形態に限られない。図２に示す制御回路１１において、スイッチング制御回路１６を備えず、動作周波数制御回路１２から出力される制御クロック信号ＰＣＫがフリップフロップＦＦ１のセット端子Ｓに直接入力される形態としてもよい。動作周波数制御回路１２は、出力電圧Ｖｏｕｔに応じて基準クロック信号ＲＣＫを分周することで、制御クロック信号ＰＣＫを生成する。そして出力電圧Ｖｏｕｔが低く、高負荷状態であるときには、制御クロック信号ＰＣＫの周波数が高くされる。よって制御クロック信号ＰＣＫの周波数の上限値を、基準クロック信号ＲＣＫを０分周するときの周波数に設定すれば、高負荷状態のときには基準クロック信号ＲＣＫに基づいてスイッチング動作が行われる事になるため、ＰＷＭ制御が行われる事になる。また低負荷状態のときには、基準クロック信号ＲＣＫを分周して得られた制御クロック信号ＰＣＫに基づいてスイッチング動作が行われるため、ＰＦＭ制御が行われる。これにより、スイッチング制御回路１６を備えない場合にもＰＷＭ制御とＰＦＭ制御とを切り替え可能に制御することが可能となる。
また、本実施形態では電流モード制御のＤＣ−ＤＣコンバータについて説明したが、本発明はこれに限定されるものではない。本発明の特徴は、ＤＣ−ＤＣコンバータの出力電圧に応じて、基準クロック信号の周波数を分周して制御クロック信号を生成する点にある。よって電圧モード制御のＤＣ−ＤＣコンバータに対しても本発明を同様に適用することができることは言うまでもない。
また本実施形態の制御回路１１は、単一または複数の半導体チップなどにより構成してもよい。また本実施形態のトランジスタＦＥＴ１およびＦＥＴ２は、独立したディスクリートのパワー素子であってもよいし、制御回路１１にＬＳＩとして搭載されてもよい。またＤＣ−ＤＣコンバータ１を単一または複数の半導体チップにより構成してもよい。またＤＣ−ＤＣコンバータ１および制御回路１１は、モジュールとして構成してもよい。また本実施形態に係るＤＣ−ＤＣコンバータ１を、各種の電源装置に適用可能であることは言うまでもない。
なお、トランジスタＦＥＴ１はメインスイッチング素子の一例、キャパシタＣＴは積分回路の一例、電圧比較器ＣＯＭＰ１１は第１比較器の一例、基準電圧Ｖｐｆｍは第２基準電圧の一例、トランジスタＱ１はスイッチ素子の一例、基準電圧Ｖｔｈは切替基準電圧の一例、電圧比較器ＣＯＭＰ２は第２比較器の一例、電圧比較器ＣＯＭＰ３は第３比較器のそれぞれ一例である。
ここで、本発明の技術思想により、背景技術における課題を解決するための手段を以下に列記する。
（付記１）軽負荷時にＰＦＭ制御を行うＤＣ−ＤＣコンバータの制御回路において、
発振周波数信号を出力する発振器と、
軽負荷時に前記発振周波数信号を間引いて間引き信号を発生させる間引き手段と、
前記間引き信号に基づいて第１トランジスタと第２トランジスタのオンとオフとを制御するＰＷＭ制御手段と
を備えることを特徴とするＤＣ−ＤＣコンバータの制御回路。
（付記２）前記間引き手段は、
出力電圧に基づいて負荷の状態を検出して結果信号を出力する検知回路と、
前記結果信号に基づいて前記発振周波数信号を間引いて出力するＰＦＭ制御手段と
を備えることを特徴とする付記１に記載のＤＣ−ＤＣコンバータの制御回路。
（付記３）前記間引き信号に応答してＰＷＭ制御手段の出力信号のパルス幅を変化させることを特徴とする付記１又は付記２に記載のＤＣ−ＤＣコンバータの制御回路。
（付記４）軽負荷時にＰＦＭ制御を行うＤＣ−ＤＣコンバータの制御回路において、
発振周波数信号を出力する発振器と、
負荷電圧を基準電圧と比較し該負荷電圧が基準電圧に到達したときに前記発振周波数信号に基づくパルス信号を出力する周波数間欠手段と、
前記出力されたパルス信号に基づいて第１トランジスタと第２トランジスタとのオンとオフとを制御するＰＷＭ制御手段と
を備えることを特徴とするＤＣ−ＤＣコンバータの制御回路。
（付記５）前記間引き信号に応答して前記ＰＷＭ制御手段の出力信号のパルス幅を変化させることを特徴とする付記４に記載のＤＣ−ＤＣコンバータの制御回路。
（付記６）基準電圧信号と出力電圧信号との誤差を増幅し、前記誤差増幅器の出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのオンとオフとの制御を行って前記出力電圧信号を出力する電源供給方法において、
前記出力電圧信号に基づいて負荷状態を検出し、
重負荷時にはＰＷＭ制御に基づいて第１トランジスタと第２トランジスタとのオンとオフとを制御し、
軽負荷時には発振器からの発振周波数信号を間引いて出力し該間引かれた出力信号に基づいて第１トランジスタと第２トランジスタのオンとオフとを制御するＰＷＭ制御を行うことを特徴とする電源電圧供給方法。
（付記７）前記軽負荷時において前記間引いて出力する動作に応答して前記第１トランジスタ又は前記第２トランジスタのオンとオフとを制御する信号のパルス幅を変化させることを特徴とする付記６に記載の電源電圧供給方法。
（付記８）軽負荷時にＰＦＭ制御を行うＤＣ−ＤＣコンバータの制御回路において、
発振周波数信号を出力する発振器と、
軽負荷時に前記発振周波数信号を間引いて第１の間引き信号を発生させる第１の間引き手段と、
前記第１の間引き信号に基づいて第１トランジスタと第２トランジスタのオンとオフとを制御する第１のＰＷＭ制御手段と、
軽負荷時に前記発振周波数信号を間引いて第２の間引き信号を発生させる第２の間引き手段と、
前記第２の間引き信号に基づいて第３トランジスタと第４トランジスタのオンとオフとを制御する第２のＰＷＭ制御手段と
を備えることを特徴とするＤＣ−ＤＣコンバータの制御回路。
（付記９）前記軽負荷時において前記間引き信号に応答して前記第１のＰＷＭ制御手段又は前記第２のＰＷＭ制御手段の出力信号のパルス幅を変化させることを特徴とする付記８に記載のＤＣ−ＤＣコンバータの制御回路。
（付記１０）重負荷時にはＰＷＭ制御を行い軽負荷時にはＰＦＭ制御を行うＤＣ−ＤＣコンバータの制御回路において、
発振周波数信号を出力する発振器と、
第１の負荷電圧を第１の基準電圧と比較し該第１の負荷電圧が該第１の基準電圧に到達したときに前記発振周波数信号の第１のパルス信号を出力する第１の周波数間欠手段と、
前記出力された第１のパルス信号に基づいて第１トランジスタと第２トランジスタとのオンとオフとを制御する第１のＰＷＭ制御手段と、
第２の負荷電圧を第２の基準電圧と比較し該第２の負荷電圧が第２の基準電圧に到達したときに前記発振周波数信号に基づく第２のパルス信号を出力する第２の周波数間欠手段と、
前記出力された第２のパルス信号に基づいて第３トランジスタと第４トランジスタとのオンとオフとを制御する第２のＰＷＭ制御手段と
を備えることを特徴とするＤＣ−ＤＣコンバータの制御回路。
（付記１１）前記軽負荷時において前記第１のパルス信号又は前記第２のパルス信号に応答して前記第１のＰＷＭ制御手段又は前記第２のＰＷＭ制御手段の出力信号のパルス幅を変化させることを特徴とする付記１０に記載のＤＣ−ＤＣコンバータの制御回路。
（付記１２）軽負荷時にＰＦＭ制御を行って電源電圧を生成するＤＣ−ＤＣコンバータと、前記電源電圧に基づいて動作する内部回路とを備えた電源電圧供給システムにおいて、
前記ＤＣ−ＤＣコンバータは、
発振周波数信号を出力する発振器と、
軽負荷時に前記発振周波数信号を間引いて間引き信号を発生させる間引き手段と、
前記間引き信号に基づいて第１トランジスタと第２トランジスタのオンとオフとを制御するＰＷＭ制御手段と
を備えることを特徴とする電源電圧供給システム。
（付記１３）前記間引き手段は、
出力電圧に基づいて負荷の状態を検出して結果信号を出力する検知回路と、
前記結果信号に基づいて前記発振周波数信号を間引いて出力するＰＦＭ制御手段と
を備えることを特徴とする付記１２に記載の電源電圧供給システム。
（付記１４）前記間引き信号に応答して前記ＰＷＭ制御手段の出力信号のパルス幅を変化させることを特徴とする付記１２又は付記１３に記載の電源電圧供給システム。
（付記１５）軽負荷時にＰＦＭ制御を行って電源電圧を生成するＤＣ−ＤＣコンバータと、前記電源電圧に基づいて動作する内部回路とを備えた電源電圧供給システムにおいて、
前記ＤＣ−ＤＣコンバータは、
発振周波数信号を出力する発振器と、
負荷電圧を基準電圧と比較し該負荷電圧が前記基準電圧に到達したときに前記発振周波数信号に基づくパルス信号を出力する周波数間欠手段と、
前記出力されたパルス信号に基づいて第１トランジスタと第２トランジスタとのオンとオフとを制御するＰＷＭ制御手段と
を備えることを特徴とする電源電圧供給システム。
（付記１６）軽負荷時にＰＦＭ制御を行って電源電圧を生成するＤＣ−ＤＣコンバータと、第１の電源電圧に基づいて動作する第１の内部回路と第２の電源電圧に基づいて動作する第２の内部回路とを備えた電源電圧供給システムにおいて、
前記ＤＣ−ＤＣコンバータは、
発振周波数信号を出力する発振器と、
軽負荷時に前記発振周波数信号を間引いて第１の間引き信号を発生させる第１の間引き手段と、
前記第１の電源電圧を出力するために、前記第１の間引き信号に基づいて第１トランジスタと第２トランジスタのオンとオフとを制御する第１のＰＷＭ制御手段と、
軽負荷時に前記発振周波数信号を間引いて第２の間引き信号を発生させる第２の間引き手段と、
前記第２の電源電圧を出力するために、前記第２の間引き信号に基づいて第３トランジスタと第４トランジスタのオンとオフとを制御する第２のＰＷＭ制御手段と
を備えることを特徴とする電源電圧供給システム。
（付記１７）前記軽負荷時において、前記第１の間引き信号または／および前記第２の間引き信号に応答して前記第１のＰＷＭ制御手段又は前記第２のＰＷＭ制御手段の出力信号のパルス幅を変化させることを特徴とする付記１６に記載の電源電圧供給システム。
（付記１８）ＤＣ−ＤＣコンバータの出力電圧と負の相関を有して、入力される基準クロック信号の周波数を分周して制御クロック信号を生成する動作周波数制御回路を備え、
前記制御クロック信号に基づいてメインスイッチング素子を制御することを特徴とするＤＣ−ＤＣコンバータの制御回路。
（付記１９）前記動作周波数制御回路は、
前記ＤＣ−ＤＣコンバータの動作周期を定める設定時間を前記出力電圧に応じて定めるタイマー回路を備えることを特徴とする付記１８に記載のＤＣ−ＤＣコンバータの制御回路。
（付記２０）前記タイマー回路は、
正の相関を有して前記出力電圧を電流に変換する電圧電流変換回路と、
前記電圧電流変換回路から出力される前記電流が入力される積分回路と、
前記積分回路の出力電圧と予め定められる第２基準電圧とを比較する第１比較器と
を備えることを特徴とする付記１９に記載のＤＣ−ＤＣコンバータの制御回路。
（付記２１）前記積分回路は、
前記電流が入力されるコンデンサと、
前記コンデンサと並列接続され、一端が接地され、制御端子に前記第２クロック信号が入力されるスイッチ素子とを備え、
前記スイッチ素子は前記第１比較回路によって前記積分回路の出力が前記第２基準電圧を超えることに応じて導通状態とされることを特徴とする付記２０に記載のＤＣ−ＤＣコンバータの制御回路。
（付記２２）前記第２基準電圧は、
前記出力電圧の上昇に応じて上昇し、前記出力電圧の低下に応じて低下するように可変制御されることを特徴とする付記２０に記載のＤＣ−ＤＣコンバータの制御回路。
（付記２３）前記タイマー回路で測定された前記時間に応じて前記基準クロック信号を分周する分周回路
を備えることを特徴とする付記１９に記載のＤＣ−ＤＣコンバータの制御回路。
（付記２４）前記分周回路は、
前記時間の経過ごとに、前記基準クロック信号の１パルスを通過させることを特徴とする付記２３に記載のＤＣ−ＤＣコンバータの制御回路。
（付記２５）前記分周回路は、
前記第１クロック信号がクロック端子に入力され、前記第１比較器の出力信号に応じてプリセットまたはクリアが行われるフリップフロップを備えることを特徴とする付記２４に記載のＤＣ−ＤＣコンバータの制御回路。
（付記２６）高負荷状態の時には前記基準クロック信号に基づいて前記メインスイッチング素子を制御し、
低負荷状態の時には前記制御クロック信号に基づいて前記メインスイッチング素子を制御するスイッチング制御回路
を備えることを特徴とする付記１８に記載のＤＣ−ＤＣコンバータの制御回路。
（付記２７）前記スイッチング制御回路は、
予め定められる切替基準電圧と前記出力電圧とを比較する第２比較器と、
前記第２比較器の出力信号に応じて、前記出力電圧が前記切替基準電圧よりも小さいときは前記基準クロック信号を出力し、前記出力電圧が前記切替基準電圧よりも大きいときは前記制御クロック信号を出力するセレクタ回路と
を備えることを特徴とする付記２６に記載のＤＣ−ＤＣコンバータの制御回路。
（付記２８）チョークコイルを流れるコイル電流値と前記出力電圧とに応じて、メインスイッチング素子のオンデューティを制御するスイッチングデューティ制御回路を備えることを特徴とする付記１８に記載のＤＣ−ＤＣコンバータの制御回路。
（付記２９）前記スイッチングデューティ制御回路は、
前記出力電圧と基準電圧との差に応じた誤差増幅値を出力する誤差増幅回路と、
前記誤差増幅値と前記コイル電流値とを比較する第３比較器と
を備えることを特徴とする付記２８に記載のＤＣ−ＤＣコンバータの制御回路。
（付記３０）複数の前記出力電圧を出力するＤＣ−ＤＣコンバータの制御回路であって、
前記動作周波数制御回路は複数の前記メインスイッチング素子の各々に対応して複数備えられ、
前記動作周波数制御回路の各々には対応する前記出力電圧が入力され、
前記動作周波数制御回路の各々には前記基準クロック信号が共通に入力され、
前記メインスイッチング素子の各々は、対応する前記動作周波数制御回路から出力される前記制御クロック信号に基づいて制御されることを特徴とする付記１８に記載のＤＣ−ＤＣコンバータの制御回路。
（付記３１）出力電圧と負の相関を有して、入力される基準クロック信号の周波数を分周して制御クロック信号を生成する動作周波数制御回路を備え、
前記制御クロック信号に基づいてメインスイッチング素子を制御することを特徴とするＤＣ−ＤＣコンバータ。
（付記３２）出力電圧と負の相関を有して、入力される基準クロック信号の周波数を分周して制御クロック信号を生成するステップと、
前記制御クロック信号に基づいてメインスイッチング素子を制御するステップと
を備えることを特徴とするＤＣ−ＤＣコンバータの制御方法。
本発明の原理図 ＤＣ−ＤＣコンバータ１の回路図 動作周波数制御回路１２の回路図 動作周波数制御回路１２のタイミングチャート ＤＣ−ＤＣコンバータ１のタイミングチャート 動作周波数制御回路１２ａの回路図 ＤＣ−ＤＣコンバータシステム１Ｘの回路図 先行技術に係るＤＣ−ＤＣコンバータ１００の回路図 先行技術に係るＤＣ−ＤＣコンバータ１００のタイミングチャート
１、１Ｇ ＤＣ−ＤＣコンバータ
１Ｘ ＤＣコンバータシステム
１１、１１Ｇ、１１ａ、１１ｂ 制御回路
１２、１２Ｇ、１２ａ、１２ｂ 動作周波数制御回路
１４、１４Ｇ、１４ａ、１４ｂ スイッチングデューティ制御回路
１６、１６Ｇ、１６ａ、１６ｂ スイッチング制御回路
１７、１７Ｇ、１７ａ、１７ｂ 導通制御回路
ＣＯＭＰ１１、ＣＯＭＰ２、ＣＯＭＰ３ 電圧比較器
ＣＴ キャパシタ
ＣＴＬ 制御信号
ＥＲＡ１ 誤差増幅器
ＦＥＴ１、ＦＥＴ２ トランジスタ
ＦＦ、ＦＦ１、ＦＦ２ フリップフロップ
ＩＬ コイル電流
Ｌ１ チョークコイル
ＯＳＣ 発振器
ＰＣＫ、ＰＣＫａ、ＰＣＫｂ 制御クロック信号
Ｑ１ないしＱ７ トランジスタ
ＲＣＫ 基準クロック信号
ＳＥ セレクタ回路
Ｔ１、Ｔ２ 周期
Ｔｏｎ オン期間
Ｖｔｈ、Ｖｐｆｍ 基準電圧

Claims (6)

  1. 軽負荷時にＰＦＭ制御を行うＤＣ−ＤＣコンバータの制御回路において、
    発振周波数信号を出力する発振器と、
    軽負荷時に前記発振周波数信号を間引いて間引き信号を発生させる間引き手段と、
    前記間引き信号に基づいて第１トランジスタと第２トランジスタのオンとオフとを制御するＰＷＭ制御手段とを備え、
    前記間引き手段は、
    出力電圧に基づいて負荷の状態を検出して結果信号を出力する検知回路と、
    前記結果信号に基づいて、負荷が重くなるに従い短周期の周期信号を出力するタイマー回路とを備え、
    前記周期信号に応じて前記発振周波数信号に同期したパルス信号を間引き信号として出力する
    ことを特徴とするＤＣ−ＤＣコンバータの制御回路。
  2. 前記結果信号に応答してＰＷＭ制御手段の出力信号のパルス幅を変化させること
    を特徴とする請求項１に記載のＤＣ−ＤＣコンバータの制御回路。
  3. 基準電圧信号と出力電圧信号との誤差を増幅し、前記誤差増幅された出力を用いて第１スイッチングトランジスタと第２スイッチングトランジスタとのオンとオフとの制御を行って前記出力電圧信号を出力する電源供給方法において、
    前記出力電圧信号に基づいて負荷状態を検出し、
    重負荷時にはＰＷＭ制御に基づいて第１トランジスタと第２トランジスタとのオンとオフとを制御し、
    軽負荷時には、検出された前記負荷状態に基づいて、負荷が重くなるに従い短周期の周期信号を出力し、該周期信号に応じて発振器から出力される発振周波数信号に同期したパルス信号を間引き信号として出力し、該間引き信号に基づいて第１トランジスタと第２トランジスタのオンとオフとを制御するＰＷＭ制御を行うことを特徴とする電源電圧供給方法。
  4. 軽負荷時にＰＦＭ制御を行うＤＣ−ＤＣコンバータの制御回路において、
    発振周波数信号を出力する発振器と、
    第１の出力電圧について、
    軽負荷時に前記発振周波数信号を間引いて第１の間引き信号を発生させる第１の間引き手段と、
    前記第１の間引き信号に基づいて第１トランジスタと第２トランジスタのオンとオフとを制御する第１のＰＷＭ制御手段とを備え、
    第２の出力電圧について、
    軽負荷時に前記発振周波数信号を間引いて第２の間引き信号を発生させる第２の間引き手段と、
    前記第２の間引き信号に基づいて第３トランジスタと第４トランジスタのオンとオフとを制御する第２のＰＷＭ制御手段とを備え、
    前記第１の間引き手段は、
    前記第１の出力電圧に基づいて負荷の状態を検出して第１の結果信号を出力する第１の検知回路と、
    前記第１の結果信号に基づいて、負荷が重くなるに従い短周期の第１の周期信号を出力する第１のタイマー回路とを備え、
    前記第１の周期信号に応じて前記発振周波数信号に同期した第１のパルス信号を前記第１の間引き信号として出力し、
    前記第２の間引き手段は、
    前記第２の出力電圧に基づいて負荷の状態を検出して第２の結果信号を出力する第２の検知回路と、
    前記第２の結果信号に基づいて、負荷が重くなるに従い短周期の第２の周期信号を出力する第２のタイマー回路とを備え、
    前記第２の周期信号に応じて前記発振周波数信号に同期した第２のパルス信号を前記第２の間引き信号として出力する
    ことを特徴とするＤＣ−ＤＣコンバータの制御回路。
  5. 軽負荷時にＰＦＭ制御を行って電源電圧を生成するＤＣ−ＤＣコンバータと、前記電源電圧に基づいて動作する内部回路とを備えた電源電圧供給システムにおいて、
    前記ＤＣ−ＤＣコンバータは、
    発振周波数信号を出力する発振器と、
    軽負荷時に前記発振周波数信号を間引いて間引き信号を発生させる間引き手段と、
    前記間引き信号に基づいて第１トランジスタと第２トランジスタのオンとオフとを制御するＰＷＭ制御手段とを備え、
    前記間引き手段は、
    電源電圧に基づいて負荷の状態を検出して結果信号を出力する検知回路と、
    前記結果信号に基づいて、負荷が重くなるに従い短周期の周期信号を出力するタイマー回路とを備え、
    前記周期信号に応じて前記発振周波数信号に同期したパルス信号を間引き信号として出力する
    を備えることを特徴とする電源電圧供給システム。
  6. 軽負荷時にＰＦＭ制御を行って電源電圧を生成するＤＣ−ＤＣコンバータと、第１の電源電圧に基づいて動作する第１の内部回路と第２の電源電圧に基づいて動作する第２の内部回路とを備えた電源電圧供給システムにおいて、
    前記ＤＣ−ＤＣコンバータは、
    発振周波数信号を出力する発振器と、
    前記第１の電源電圧について、
    軽負荷時に前記発振周波数信号を間引いて第１の間引き信号を発生させる第１の間引き手段と、
    前記第１の電源電圧を出力するために、前記第１の間引き信号に基づいて第１トランジスタと第２トランジスタのオンとオフとを制御する第１のＰＷＭ制御手段とを備え、
    前記第２の電源電圧について、
    軽負荷時に前記発振周波数信号を間引いて第２の間引き信号を発生させる第２の間引き手段と、
    前記第２の電源電圧を出力するために、前記第２の間引き信号に基づいて第３トランジスタと第４トランジスタのオンとオフとを制御する第２のＰＷＭ制御手段とを備え、
    前記第１の間引き手段は、
    前記第１の電源電圧に基づいて負荷の状態を検出して第１の結果信号を出力する第１の検知回路と、
    前記第１の結果信号に基づいて、負荷が重くなるに従い短周期の第１の周期信号を出力する第１のタイマー回路とを備え、
    前記第１の周期信号に応じて前記発振周波数信号に同期した第１のパルス信号を前記第１の間引き信号として出力し、
    前記第２の間引き手段は、
    前記第２の電源電圧に基づいて負荷の状態を検出して第２の結果信号を出力する第２の検知回路と、
    前記第２の結果信号に基づいて、負荷が重くなるに従い短周期の第２の周期信号を出力する第２のタイマー回路とを備え、
    前記第２の周期信号に応じて前記発振周波数信号に同期した第２のパルス信号を前記第２の間引き信号として出力する
    ことを特徴とする電源電圧供給システム。
JP2007068568A 2007-03-16 2007-03-16 Ｄｃ−ｄｃコンバータの制御回路、電源電圧供給システムおよび電源電圧供給方法 Active JP4984997B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007068568A JP4984997B2 (ja) 2007-03-16 2007-03-16 Ｄｃ−ｄｃコンバータの制御回路、電源電圧供給システムおよび電源電圧供給方法
US12/049,941 US8248046B2 (en) 2007-03-16 2008-03-17 DC-DC converter for pulse frequency modulation control and power supply system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007068568A JP4984997B2 (ja) 2007-03-16 2007-03-16 Ｄｃ−ｄｃコンバータの制御回路、電源電圧供給システムおよび電源電圧供給方法

Publications (2)

Publication Number Publication Date
JP2008236822A JP2008236822A (ja) 2008-10-02
JP4984997B2 true JP4984997B2 (ja) 2012-07-25

Family

ID=39762009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007068568A Active JP4984997B2 (ja) 2007-03-16 2007-03-16 Ｄｃ−ｄｃコンバータの制御回路、電源電圧供給システムおよび電源電圧供給方法

Country Status (2)

Country Link
US (1) US8248046B2 (ja)
JP (1) JP4984997B2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4855887B2 (ja) * 2006-10-03 2012-01-18 トレックス・セミコンダクター株式会社 Ｐｗｍ／ｐｆｍ制御回路及びスイッチング電源回路
JP5055083B2 (ja) * 2007-10-19 2012-10-24 日立コンピュータ機器株式会社 デジタル制御電源装置
TWI420796B (zh) * 2009-02-27 2013-12-21 Asus Technology Pte Ltd 直流轉直流變換器及其減小過衝現象的控制方法
EP2454805B1 (en) * 2009-07-16 2018-01-24 NXP USA, Inc. Integrated circuit comprising voltage modulation circuitry and method therefor
JP2011182490A (ja) * 2010-02-26 2011-09-15 Dx Antenna Co Ltd 電力制御装置および電力制御方法
JP5696414B2 (ja) 2010-09-22 2015-04-08 ヤマハ株式会社 電圧生成回路
US9362820B2 (en) * 2010-10-07 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. DCDC converter, semiconductor device, and power generation device
JP5771982B2 (ja) * 2010-12-27 2015-09-02 ミツミ電機株式会社 スイッチング電源装置
US8912773B2 (en) * 2011-01-20 2014-12-16 International Rectifier Corporation Synchronous buck converter including multi-mode control for light load efficiency and related method
US9178417B2 (en) * 2011-07-27 2015-11-03 Upi Semiconductor Corp. DC-DC converter and voltage conversion method thereof
KR101874406B1 (ko) 2011-12-19 2018-07-05 삼성전자주식회사 펄스 스키핑 모드를 갖는 벅 컨버터 및 그것의 제어 방법
JP2013165570A (ja) 2012-02-10 2013-08-22 Toshiba Corp 半導体集積回路装置、ｄｃ−ｄｃコンバータおよび電圧変換方法
JP2013192422A (ja) * 2012-03-15 2013-09-26 Ricoh Co Ltd スイッチングレギュレータ
CN103424605A (zh) * 2012-05-19 2013-12-04 快捷半导体(苏州)有限公司 一种零电流检测电路和方法、及电压变换电路
JP6023468B2 (ja) * 2012-05-23 2016-11-09 ローム株式会社 スイッチング電源装置
JP6018829B2 (ja) * 2012-07-27 2016-11-02 ローム株式会社 電力供給装置、電力供給システム及び電力供給方法
JP2014043152A (ja) * 2012-08-27 2014-03-13 Nippon Seiki Co Ltd 車両用計器
JP6031303B2 (ja) * 2012-09-13 2016-11-24 ローム株式会社 スイッチングレギュレータおよびその制御回路、制御方法、ならびに電子機器
EP2717062B1 (en) * 2012-10-05 2016-04-27 Dialog Semiconductor GmbH Artificial ramp generating in PWM modulator for current control mode
CN103021317B (zh) * 2012-12-14 2015-09-09 京东方科技集团股份有限公司 驱动电路及显示屏
US9372492B2 (en) * 2013-01-11 2016-06-21 Qualcomm Incorporated Programmable frequency range for boost converter clocks
KR101378512B1 (ko) 2013-01-25 2014-03-27 주식회사 하이딥 동기형 ｄｃ－ｄｃ 컨버터
US9287779B2 (en) * 2013-03-14 2016-03-15 Qualcomm Incorporated Systems and methods for 100 percent duty cycle in switching regulators
CN104102262B (zh) * 2013-04-10 2017-07-18 凌力尔特公司 利用动态开关频率调节提供快速瞬态响应的***和方法
US9614436B2 (en) 2013-04-10 2017-04-04 Linear Technology Corporation Circuit and method for dynamic switching frequency adjustment in a power converter
JP6382702B2 (ja) * 2014-12-12 2018-08-29 株式会社東芝 スイッチング電源回路
US10193442B2 (en) 2016-02-09 2019-01-29 Faraday Semi, LLC Chip embedded power converters
US10050526B2 (en) * 2016-08-09 2018-08-14 Nxp Usa, Inc. Switching power converter
CN108459651B (zh) * 2017-02-22 2021-01-08 上海莱狮半导体科技有限公司 恒流控制器及其功率调节电路
KR102536673B1 (ko) 2018-10-08 2023-05-25 삼성디스플레이 주식회사 표시 장치, 표시 장치를 위한 전원 공급 장치 및 표시 장치의 구동 방법
US11394299B2 (en) * 2018-10-23 2022-07-19 Texas Instruments Incorporated Common control for multiple power converter operation modes
US10504848B1 (en) 2019-02-19 2019-12-10 Faraday Semi, Inc. Chip embedded integrated voltage regulator
US11069624B2 (en) 2019-04-17 2021-07-20 Faraday Semi, Inc. Electrical devices and methods of manufacture
US11258363B2 (en) 2019-12-12 2022-02-22 Texas Instruments Incorporated Switched mode power supply control topology
EP3910412A1 (en) * 2020-05-13 2021-11-17 Inalfa Roof Systems Group B.V. Drive circuit for driving an electro-optical device
US11063516B1 (en) 2020-07-29 2021-07-13 Faraday Semi, Inc. Power converters with bootstrap
CN112653324B (zh) 2020-12-22 2023-03-10 飞昂创新科技南通有限公司 一种无直接供电的升压转换器***
JP2022146584A (ja) * 2021-03-22 2022-10-05 ローム株式会社 降圧ｄｃ／ｄｃコンバータならびにそのコントローラおよびその制御方法、電子機器
US11990839B2 (en) 2022-06-21 2024-05-21 Faraday Semi, Inc. Power converters with large duty cycles

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481178A (en) 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
US5568044A (en) * 1994-09-27 1996-10-22 Micrel, Inc. Voltage regulator that operates in either PWM or PFM mode
JPH08340675A (ja) 1995-06-14 1996-12-24 Fuji Electric Co Ltd スイッチング電源回路の間欠発振防止回路
JP3138660B2 (ja) * 1997-05-20 2001-02-26 静岡日本電気株式会社 電源装置
JP3511195B2 (ja) 1997-09-03 2004-03-29 株式会社ルネサステクノロジ 電圧変換回路
JP3536683B2 (ja) * 1998-09-22 2004-06-14 富士ゼロックス株式会社 高圧電源装置
JP3425403B2 (ja) * 2000-02-25 2003-07-14 松下電器産業株式会社 半導体装置、および、この半導体装置を用いたスイッチング電源装置
JP4110926B2 (ja) 2002-07-11 2008-07-02 富士電機デバイステクノロジー株式会社 Ｄｃ−ｄｃコンバータ
US7385379B2 (en) * 2003-03-06 2008-06-10 Fairchild Semiconductor Corporation No load to high load recovery time in ultraportable DC-DC converters
US7026798B2 (en) * 2003-10-27 2006-04-11 Intersil Americas Inc. Multi-channel driver interface circuit for increasing phase count in a multi-phase DC-DC converter
CN100399689C (zh) * 2004-04-27 2008-07-02 株式会社理光 开关调整器以及开关调整器的输出电压切换方法
US7245113B2 (en) * 2004-05-21 2007-07-17 Intersil Corporation High light load efficiency synchronous buck regulator with pulse skipping control
JP3973652B2 (ja) * 2004-05-24 2007-09-12 松下電器産業株式会社 スイッチング電源装置
JP4651977B2 (ja) * 2004-06-25 2011-03-16 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータの制御回路、およびその制御方法
JP2006340442A (ja) * 2005-05-31 2006-12-14 Mitsumi Electric Co Ltd マルチフェーズｄｃ／ｄｃコンバータおよびその制御方法
WO2007060506A2 (en) * 2005-10-14 2007-05-31 Astec International Limited Multiphase dc to dc converter
US7492131B2 (en) * 2006-03-29 2009-02-17 Nvidia Corporation Variable drive switching regulator architecture
TWI312238B (en) * 2006-04-24 2009-07-11 Ind Tech Res Inst Delay line and analog-to-digital converting apparatus and load-sensing circuit using the same
TWI325100B (en) * 2006-07-24 2010-05-21 Ind Tech Res Inst Power supply apparatus and operation-mode determining unit and method thereof
JP4910575B2 (ja) * 2006-08-31 2012-04-04 日本テキサス・インスツルメンツ株式会社 スイッチング電源装置
JP4855887B2 (ja) * 2006-10-03 2012-01-18 トレックス・セミコンダクター株式会社 Ｐｗｍ／ｐｆｍ制御回路及びスイッチング電源回路
US7782035B2 (en) * 2007-03-28 2010-08-24 Intersil Americas Inc. Controller and driver communication for switching regulators

Also Published As

Publication number Publication date
JP2008236822A (ja) 2008-10-02
US20080224674A1 (en) 2008-09-18
US8248046B2 (en) 2012-08-21

Similar Documents

Publication Publication Date Title
JP4984997B2 (ja) Ｄｃ−ｄｃコンバータの制御回路、電源電圧供給システムおよび電源電圧供給方法
KR101243595B1 (ko) 다출력 전원 장치
US7268448B2 (en) Plural output switching regulator with phase comparison and delay means
JP4836624B2 (ja) スイッチングレギュレータ
JP5071138B2 (ja) 電流負帰還回路およびそれを用いるｄｃ−ｄｃコンバータ
KR100927882B1 (ko) Ｄｃ-ｄｃ 컨버터 및 ｄｃ-ｄｃ 컨버터의 제어 방법
US7372239B2 (en) Multi-output type DC/DC converter
US8004263B2 (en) Switching regulator
JP4493456B2 (ja) 電源装置、及びそれを用いた携帯機器
KR101131262B1 (ko) 전류 모드 제어형 스위칭 레귤레이터
KR100912865B1 (ko) 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치
US7733070B2 (en) Multi-output type DC/DC converter
US9667144B2 (en) DC-DC converter with reverse current detecting circuit
JP2010011617A (ja) スイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置
KR20100088527A (ko) Ｄｃ­ｄｃ 컨버터 및 스위칭 제어 회로
JP2011151878A (ja) 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法
JP4487649B2 (ja) 昇降圧型ｄｃ−ｄｃコンバータの制御装置
Hasan et al. Monolithic DC-DC boost converter with current-mode hysteretic control
JP5590934B2 (ja) スイッチング電源の制御回路及び電子機器
JP2012029415A (ja) Ｄｃ−ｄｃコンバータおよびスイッチング制御回路
JP4325413B2 (ja) 同期整流式ｄｃ／ｄｃコンバータ
JP3699011B2 (ja) スイッチングレギュレータ
JP7456891B2 (ja) スイッチング電源装置
JP2018098973A (ja) 昇降圧ｄｃ／ｄｃコンバータ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091106

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Ref document number: 4984997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250