JP4980616B2 - 半導体チップを製作するための方法 - Google Patents

半導体チップを製作するための方法 Download PDF

Info

Publication number
JP4980616B2
JP4980616B2 JP2005367794A JP2005367794A JP4980616B2 JP 4980616 B2 JP4980616 B2 JP 4980616B2 JP 2005367794 A JP2005367794 A JP 2005367794A JP 2005367794 A JP2005367794 A JP 2005367794A JP 4980616 B2 JP4980616 B2 JP 4980616B2
Authority
JP
Japan
Prior art keywords
substrate
layer sequence
semiconductor layer
growth substrate
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005367794A
Other languages
English (en)
Other versions
JP2006179922A (ja
Inventor
ブリューダール ゲオルク
ヘールレ フォルカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2006179922A publication Critical patent/JP2006179922A/ja
Application granted granted Critical
Publication of JP4980616B2 publication Critical patent/JP4980616B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、エピタキシャル成長により製作された機能的な半導体層列を有する半導体チップ、特にオプトエレクトロニクスの半導体チップを製作するための方法に関する。
本特許出願は、ドイツ連邦共和国特許出願第102004062290.6号明細書の優先権を主張しており、これによって、その開示内容が本発明に反映される。
窒化物化合物半導体をベースとした半導体構成素子は、主として、特に紫外、青および緑のスペクトル範囲内の放射線発生のために、オプトエレクトロニクスに使用される。「窒化物化合物半導体をベースとした」とは、以下、このように称される構成素子または構成素子の一部が、有利にはInAlGa1−x−yNを有していることを意味している。この場合、0≦x≦1、0≦y≦1およびx+y≦1が重要である。この場合、この材料は必ずしも上の公式による数学的に正確な組成を有している必要はない。むしろ、この材料が一種類またはそれ以上の種類のドーピング物質ならびに付加的な成分を有していてよい。このドーピング物質ならびに付加的な成分は材料の物理的な特性を主として変化させない。しかし、便宜上、上の公式は、結晶格子の主要な成分(Al、Ga、In、N)を部分的に僅かな量の別の物質によって置換することができる場合でも、結晶格子の主要な成分(Al、Ga、In、N)しか有していない。
窒化物化合物半導体をベースとした半導体構成素子を製作するためには、通常、エピタキシャル成長法が使用される。窒化物化合物半導体における欠陥密度の低減は、窒化物化合物半導体をベースとしたオプトエレクトロニクスの半導体チップの内部効率を高めるための主前提条件の1つであるので、エピタキシャル成長させたい層列のように窒化物化合物半導体から形成された成長基板を使用することが有利である。しかし、窒化物化合物半導体、特にGaNから成る基板は高い技術的な手間をかけてしか製作することができず、したがって、通常使用される、SiCおよびサファイアから成る択一的な基板よりも著しく高価である。
窒化物化合物半導体をベースとしたオプトエレクトロニクスの構成素子の公知の製作法は、いわゆる「薄膜テクノロジ」に基づいている。この場合、機能的な半導体層列が、まず、成長基板にエピタキシャル成長させられ、次いで、新たな支持体が、半導体層列の、成長基板と反対の側の表面に被着され、引き続き、成長基板が分離される。このことは、特に成長基板を再使用することができるという利点を有している。窒化物化合物半導体から成る半導体層列からのサファイアから成る成長基板の剥離は、たとえば国際公開第98/14986号パンフレットに基づき公知のレーザリフトオフ法によって行うことができる。しかし、この方法は、窒化物化合物半導体から成る基板に難なく使用することができない。
ドイツ連邦共和国特許出願第102004062290.6号明細書 国際公開第98/14986号パンフレット アメリカ合衆国特許第5374564号明細書 アメリカ合衆国特許第6103597号明細書 ドイツ連邦共和国特許出願公開第10350707号明細書
本発明の課題は、冒頭で述べた、半導体チップ、有利には窒化物化合物半導体ベースのオプトエレクトロニクスの半導体チップを製作するための方法を改良して、成長基板の再使用が可能であり、製作手間が比較的僅かであるようにすることである。
この課題を解決するために本発明の方法では、当該方法が、以下の方法ステップ:すなわち、成長基板を準備し、機能的な半導体層列を成長基板にエピタキシャル成長させ、該成長基板の主面に対して平行に位置する分離領域を成長基板にイオン注入によって形成し、この場合、成長基板へのイオン注入をエピタキシャル成長に後続させ、機能的な半導体層列を貫いて行い、支持基板を機能的な半導体層列に被着し、成長基板の、分離領域から見て支持基板と反対の側の部分を分離領域に沿って分離する:を有しているようにした。
本発明の有利な実施態様は従属請求項の対象である。
半導体チップ、特にオプトエレクトロニクスの半導体チップを製作するための本発明による方法では、成長基板が準備され、引き続き、機能的な半導体層列が成長基板に成長させられる。引き続き、この成長基板の主面に対して平行に位置する分離領域が成長基板にイオン注入によって形成される。この場合、イオン注入は機能的な半導体層列を貫いて行われる。引き続き、機能的な半導体層列に支持基板が被着される。次いで、後続の方法ステップで、成長基板の、分離領域から見て支持基板と反対の側の部分が分離領域に沿って分離される。
成長基板は、分離領域に沿った分離の方法ステップ後、有利にはオプトエレクトロニクスの新たな構成素子の製作のために使用可能である。これによって、製作手間が減少させられる。
成長基板へのイオン注入は、成長基板への機能的な半導体層列のエピタキシャル成長後に初めて行われるので、エピタキシャル成長させられた層の品質が、成長基板の表面の不足によって損なわれないことが確保されている。さもないと、このような不足は、イオン注入が機能的な半導体層列の被着前に行われる場合に生ぜしめられる恐れがる。
成長基板に対するエピタキシャル成長させられた層の良好な格子適合によって、エピタキシャル成長させられた機能的な半導体層列における欠陥密度が有利に減少させられる。成長基板と機能的な半導体層列とは、有利には、ほぼ同じ格子定数を有している。特に有利には、成長基板と機能的な半導体層列とが同じ半導体材料をベースとしている。特に成長基板と機能的な半導体層列とが、それぞれ窒化物化合物半導体材料から形成されていることが提案されている。窒化物化合物半導体という呼称は、特にInAlGa1−x−yNを有している。この場合、0≦x≦1、0≦y≦1およびx+y≦1が重要である。この場合、この材料は必ずしも上の公式による数学的に正確な組成を有している必要はない。むしろ、この材料が一種類またはそれ以上の種類のドーピング物質ならびに付加的な成分を有していてよい。このドーピング物質ならびに付加的な成分は材料の物理的な特性を主として変化させない。しかし、便宜上、上の公式は、結晶格子の主要な成分(Al、Ga、In、N)を部分的に僅かな量の別の物質によって置換することができる場合でも、結晶格子の主要な成分(Al、Ga、In、N)しか有していない。
分離領域に沿った成長基板の分離は、有利には熱的な剥離(一般的にスマートカットと呼ばれる)によって行われる。イオン注入による分離領域の形成と、基板の一部の熱的な剥離とは、原理的には、アメリカ合衆国特許第5374564号明細書およびアメリカ合衆国特許第6103597号明細書に基づき公知であり、したがって、この箇所で詳しく説明しない。
本発明の有利な実施態様では、エピタキシャル成長による機能的な半導体層列が、放射線放出する活性層を有しており、この活性層が、特に0≦x≦1、0≦y≦1およびx+y≦1を備えたInAlGa1−x−yNを有している。
機能的な半導体層列を貫いて行われるイオン注入に基づき生ぜしめられる恐れがある層品質のあり得る損傷を減少させるために、イオン注入後、有利には、エピタキシャル成長による機能的な半導体層列の熱処理、つまり、アニーリングが行われる。特に機能的な半導体層列の追補的なアニーリングは、有利には、イオン注入の事例で機能的な半導体層列の成長前に、エピタキシャル成長のために適した表面を製作するために必要となるであろう研削またはエッチングによる成長基板の後加工よりも僅かな技術的な手間に結び付けられている。熱処理はイオン注入直後に行われる必要はなく、たとえば、熱的な剥離が、アニーリングプロセスのために必要となる温度よりも僅かな温度ですでに行われる場合には、特に成長基板の部分の分離後に初めて行われてもよい。
エピタキシャル成長による半導体層列には、有利には支持基板の被着前に電気的なコンタクト層または複数の個別層を有するコンタクト層列が設けられる。特に有利には、電気的なコンタクト層またはコンタクト層列が反射性であるかまたは反射性の層を有している。このことは、放射線放出するオプトエレクトロニクスの半導体チップに対して特に有利である。なぜならば、反射性の層が、支持基板の方向に放出された放射線を、支持基板と反対の側の放射線出力結合面に反射し、したがって、支持基板での吸収を阻止するからである。
成長基板は、有利にはGaN基板またはAlN基板である。有利には、成長基板はn型ドーピングされている。
イオン注入時には、有利には水素イオンが成長基板に注入される。択一的には、希ガス、たとえばヘリウム、ネオン、クリプトンまたはキセノンのイオンが使用されてもよい。
支持基板は、有利には、窒化物化合物半導体をベースとした機能的な半導体層列の熱膨張係数に適合された熱膨張係数を有している。このことは、機能的な半導体層列と支持基板との熱膨張係数が著しく異なる場合に、特に半導体チップの、成長基板の熱的な剥離のために必要となる加熱時に生ぜしめられる恐れがある機械的な応力による機能的な半導体層列の損傷が阻止されるという利点を有している。
支持基板のための特に適した材料は、Ge、GaAs、金属、たとえばMoまたはAuまたはAuまたはMoをベースとした金属合金である。支持基板は、有利にはろう接または接合によって機能的な半導体層列または場合によりコンタクト層列または層列に被着される。特に接合法、たとえばウェーハ接合、共晶接合または酸化接合を使用することができる。
有利には、オプトエレクトロニクスの半導体チップを製作するための本発明による方法は、特に発光ダイオードおよび半導体レーザ構成素子のために使用される。択一的には、本発明による方法は、別の電子的な構成素子を製作する場合に使用されてもよい。
以下に、本発明を実施するための最良の形態を図面につき詳しく説明する。
同じエレメントまたは同作用のエレメントには、図面において同じ符号が付してある。
図1に示した本発明による方法の実施例の中間ステップでは、窒化物化合物半導体をベースとした機能的な半導体層列2が、窒化物化合物半導体から成る成長基板1に被着されている。この成長基板1は、特にGaN基板またはAlN基板であってよい。有利には、成長基板1は、n型ドーピングされた基板である。機能的な半導体層列2は、特に放射線放出する活性領域3を有していてよい。この活性領域3は、たとえば0≦x≦1、0≦y≦1およびx+y≦1を備えたInAlGa1−x−yNを有している。機能的な半導体層列2は、たとえば有機金属気相成長法(MOVPE)またはエピタキシャル成長による別の製作法によって被着される。
図2に示した中間ステップでは、Hイオンの注入によって、成長基板1の主面8に対して平行に延びる分離領域4が成長基板1に形成される。この場合、Hイオンは、たとえば活性層3を有する機能的な半導体層列2を貫いて成長基板1に注入される。この注入後、機能的な半導体層列2の、高エネルギイオンによって場合により生ぜしめられる損害を減少させるために、有利には、機能的な半導体層列2の熱処理が行われる。
図3に示した中間ステップでは、機能的な半導体層列2にコンタクト層5が被着された。このコンタクト層5は、有利には、放射線放出する活性領域3によって放出された放射線に対して反射性である。特にコンタクト層5は多層状に形成されていてもよい。この場合、このコンタクト層5は、有利には、機能的な半導体層列2に面した側に反射性の層を有している。この反射性の層は、たとえばAu、AuGe、Ag、Alまたは別の金属または別の金属化合物を含有している。このようなコンタクト層は、たとえばドイツ連邦共和国特許出願公開第10350707号明細書に基づき公知であり、したがって、この箇所で詳しく説明しない。
図4に示した本発明による方法の中間ステップでは、コンタクト層5を備えた半導体層列2に支持基板6が被着された。この支持基板6の被着は、有利には接合またはろう接によって行われる。有利には、支持基板6は、主として、Ge、GaAs、MoまたはAuから成っている。これらの材料は、その熱膨張係数が、窒化物化合物半導体をベースとした機能的な半導体層列2の熱膨張係数に良好に適合されるという利点を有している。これによって、半導体チップが著しく加熱されなければならない成長基板1の熱的な剥離の後続の方法ステップ時の支持基板6と半導体層列2との間の機械的な応力が有利に減少させられ、したがって、亀裂の形成および/または半導体層列2からの支持基板6の剥離が阻止される。
図5に示した中間ステップでは、分離領域4の、支持基板6と反対の側に位置する成長基板1の部分が、たとえば約300℃〜700℃の温度への加熱によって熱的に剥離された。したがって、もはや、有利には極めて薄い分離領域4しか半導体層列2に残されていない。元々の成長基板1の剥離後に機能的な半導体層列2に結合されたままである分離領域4の厚さは、イオン注入時の水素イオンのエネルギの分布の最大値が、元々の成長基板1と機能的な半導体層列2との間の境界面の可能な限り近くに生ぜしめられるように、イオン注入時の水素イオンのエネルギが選択されることによって減少させることができる。
図6に示した中間ステップでは、有利には半導体チップのn型コンタクトを形成する第1のコンタクトメタライゼーション層7が、半導体チップの、支持基板6と反対の側に被着され、有利には半導体チップのp型コンタクトを形成する第2のコンタクトメタライゼーション層9が、支持基板6の、半導体層列2と反対の側に被着された。当然ながら、逆の極性が付与されてもよく、当業者に周知の別のコンタクティング技術が使用されてもよい。特に支持基板6は導電性である必要はなく、n型コンタクトだけでなくp型コンタクトも、支持基板6の、半導体層列2に面した側に設けられていてもよい。
図1〜図6に示した中間ステップに基づく方法の説明は、当然ながら、別の方法ステップによって補足されてよい。たとえば機能的な半導体層列2が、すでに支持基板6の被着前に個々の複数の半導体層スタックに構造化されてよい。その後、支持基板6の被着後、複数の半導体層スタックが、たとえばソーイングまたはブレーキングによって個々の半導体チップに個別化されてよい。
本発明は、実施例に基づく説明に限定されていない。むしろ、本発明は、新たな各特徴と、これらの特徴の各組合せとを有している。このことは、特徴または組合せが自体明確に特許請求の範囲または実施例に記載されていない場合でも、特に特徴の各組合せを特許請求の範囲に含めている。
本発明による方法の実施例の第1の中間ステップにおけるオプトエレクトロニクスの半導体チップの概略的な横断面図である。 本発明による方法の実施例の第2の中間ステップにおけるオプトエレクトロニクスの半導体チップの概略的な横断面図である。 本発明による方法の実施例の第3の中間ステップにおけるオプトエレクトロニクスの半導体チップの概略的な横断面図である。 本発明による方法の実施例の第4の中間ステップにおけるオプトエレクトロニクスの半導体チップの概略的な横断面図である。 本発明による方法の実施例の第5の中間ステップにおけるオプトエレクトロニクスの半導体チップの概略的な横断面図である。 本発明による方法の実施例の第6の中間ステップにおけるオプトエレクトロニクスの半導体チップの概略的な横断面図である。
符号の説明
1 成長基板、 2 半導体層列、 3 活性領域、 4 分離領域、 5 コンタクト層、 6 支持基板、 7 コンタクトメタライゼーション層、 8 主面、 9 コンタクトメタライゼーション層

Claims (15)

  1. エピタキシャル成長により製作された機能的な半導体層列(2)を有する半導体チップを製作するための方法において、当該方法が、以下の方法ステップ:すなわち、
    −成長基板(1)を準備し、
    −機能的な半導体層列(2)を成長基板(1)にエピタキシャル成長させ、
    −該成長基板(1)の主面(8)に対して平行に位置する分離領域(4)を成長基板(1)にイオン注入によって形成し、この場合、成長基板(1)へのイオン注入をエピタキシャル成長に後続させ、機能的な半導体層列(2)を貫いて行い、
    −支持基板(6)を機能的な半導体層列(2)に被着し、
    −成長基板(1)の、分離領域(4)から見て支持基板(6)と反対の側の部分を分離領域(4)に沿って分離する
    を有していることを特徴とする、半導体チップを製作するための方法。
  2. 成長基板(1)と機能的な半導体層列(2)とが、主として、同じ格子係数を有している、請求項1記載の方法。
  3. 成長基板(1)と機能的な半導体層列(2)とが、同じ半導体材料をベースとしている、請求項1または2記載の方法。
  4. 成長基板(1)と機能的な半導体層列(2)とが、それぞれ窒化物化合物半導体材料から形成されている、請求項3記載の方法。
  5. 機能的な半導体層列(2)が、放射線放出する活性層(3)を有しており、該活性層(3)が、0≦x≦1、0≦y≦1およびx+y≦1を備えたInAlGa1−x−yNを有している、請求項1から4までのいずれか1項記載の方法。
  6. 成長基板(1)が、GaN基板またはAlN基板である、請求項1から5までのいずれか1項記載の方法。
  7. 分離領域(4)に沿った成長基板(1)の、分離領域(4)から見て支持基板(6)と反対の側の部分の分離を熱的な剥離によって行う、請求項1から6までのいずれか1項記載の方法。
  8. 成長基板(1)が、導電性の基板である、請求項1から7までのいずれか1項記載の方法。
  9. 前記導電性の成長基板(1)が、n型伝導性の基板である、請求項8記載の方法。
  10. 支持基板(6)が、導電性の基板である、請求項1からまでのいずれか1項記載の方法。
  11. 前記導電性の支持基板(6)が、p型伝導性の基板である、請求項10記載の方法。
  12. イオン注入時に水素イオンを注入する、請求項1から11までのいずれか1項記載の方法。
  13. イオン注入後、機能的な半導体層列(2)の熱処理を行う、請求項1から12までのいずれか1項記載の方法。
  14. 機能的な半導体層列(2)に、支持基板(6)の被着前に電気的なコンタクト層またはコンタクト層列(5)を設ける、請求項1から13までのいずれか1項記載の方法。
  15. 機能的な半導体層列(2)が、放射線放出する活性層(3)を有しており、電気的なコンタクト層(5)が、放出された放射線に対するリフレクタとして働く、請求項14記載の方法。
JP2005367794A 2004-12-23 2005-12-21 半導体チップを製作するための方法 Expired - Fee Related JP4980616B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004062290A DE102004062290A1 (de) 2004-12-23 2004-12-23 Verfahren zur Herstellung eines Halbleiterchips
DE102004062290.6 2004-12-23

Publications (2)

Publication Number Publication Date
JP2006179922A JP2006179922A (ja) 2006-07-06
JP4980616B2 true JP4980616B2 (ja) 2012-07-18

Family

ID=35840707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005367794A Expired - Fee Related JP4980616B2 (ja) 2004-12-23 2005-12-21 半導体チップを製作するための方法

Country Status (4)

Country Link
US (1) US7524737B2 (ja)
EP (1) EP1675189A3 (ja)
JP (1) JP4980616B2 (ja)
DE (1) DE102004062290A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005052358A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102005052357A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102006061167A1 (de) 2006-04-25 2007-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
KR100863805B1 (ko) * 2007-04-24 2008-10-16 고려대학교 산학협력단 질화물 발광소자 및 그 제조 방법
US7791063B2 (en) * 2007-08-30 2010-09-07 Intel Corporation High hole mobility p-channel Ge transistor structure on Si substrate
DE102008019268A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
KR101111748B1 (ko) 2008-11-28 2012-03-09 삼성엘이디 주식회사 수직구조 질화갈륨계 반도체 발광소자의 제조방법
JP2012230969A (ja) * 2011-04-25 2012-11-22 Sumitomo Electric Ind Ltd GaN系半導体デバイスの製造方法
DE102011113775B9 (de) 2011-09-19 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements
FR3109469B1 (fr) * 2020-04-15 2022-04-29 Centre Nat Rech Scient Procédé de fabrication d’un dispositif émetteur de rayonnement

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
FR2747506B1 (fr) * 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
FR2775121B1 (fr) * 1998-02-13 2000-05-05 Picogiga Sa Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures
US6346459B1 (en) * 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
DE19959182A1 (de) * 1999-12-08 2001-06-28 Max Planck Gesellschaft Verfahren zum Herstellen eines optoelektronischen Bauelements
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP3729065B2 (ja) * 2000-12-05 2005-12-21 日立電線株式会社 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US6953736B2 (en) * 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
JP3997523B2 (ja) * 2002-11-28 2007-10-24 信越半導体株式会社 発光素子
KR100874788B1 (ko) * 2003-01-07 2008-12-18 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법
TWI243488B (en) * 2003-02-26 2005-11-11 Osram Opto Semiconductors Gmbh Electrical contact-area for optoelectronic semiconductor-chip and its production method
DE10350707B4 (de) * 2003-02-26 2014-02-13 Osram Opto Semiconductors Gmbh Elektrischer Kontakt für optoelektronischen Halbleiterchip und Verfahren zu dessen Herstellung
US7348260B2 (en) * 2003-02-28 2008-03-25 S.O.I.Tec Silicon On Insulator Technologies Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
TWI240434B (en) 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
DE102004030063A1 (de) 2004-06-23 2006-03-16 Heinz Leiber Permanentmagneterregte Drehfeldmaschine
US6893936B1 (en) * 2004-06-29 2005-05-17 International Business Machines Corporation Method of Forming strained SI/SIGE on insulator with silicon germanium buffer

Also Published As

Publication number Publication date
US7524737B2 (en) 2009-04-28
JP2006179922A (ja) 2006-07-06
EP1675189A2 (de) 2006-06-28
DE102004062290A1 (de) 2006-07-06
US20060172506A1 (en) 2006-08-03
EP1675189A3 (de) 2007-11-07

Similar Documents

Publication Publication Date Title
JP4980616B2 (ja) 半導体チップを製作するための方法
JP5021302B2 (ja) 半導体チップの製造方法
JP4458116B2 (ja) エピタキシャル層成長用iii族窒化物半導体層貼り合わせ基板および半導体デバイス
US8541290B2 (en) Optoelectronic substrate and methods of making same
JP4177097B2 (ja) Iii−v窒化物半導体ベースの放射線を発する半導体チップを製造する方法および放射線を発する半導体チップ
JP5003033B2 (ja) GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法
JP2004512688A (ja) GaNベースの半導体デバイスを製造する方法
TWI532209B (zh) 一種用於形成一埋入式金屬層結構的方法
JP6148756B2 (ja) オプトエレクトロニクス半導体チップ
WO2012147436A9 (ja) GaN系半導体デバイスの製造方法
JP2007067418A (ja) 二重ヘテロ構造の発光領域を有するiii族窒化物発光デバイス
WO2014045883A1 (ja) Led素子及びその製造方法
JP2008117824A (ja) 窒化物系半導体素子の製造方法
JP2014528178A (ja) オプトエレクトロニクス半導体チップの製造方法および対応するオプトエレクトロニクス半導体チップ
KR101428066B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
JP4508021B2 (ja) 半導体発光素子の製造方法
JP2010226023A (ja) 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法
JP2009260391A (ja) Iii族窒化物半導体層貼り合わせ基板および半導体デバイスの製造方法
JP2014175335A (ja) 複合積層基板およびiii族窒化物半導体デバイスの製造方法
KR100945984B1 (ko) 반도체 발광 다이오드 제조 방법
TWI246784B (en) Light emitting diode and manufacturing method thereof
JP2017055019A (ja) 半導体発光装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081218

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110824

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120328

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4980616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees