TWI532209B - 一種用於形成一埋入式金屬層結構的方法 - Google Patents

一種用於形成一埋入式金屬層結構的方法 Download PDF

Info

Publication number
TWI532209B
TWI532209B TW100141652A TW100141652A TWI532209B TW I532209 B TWI532209 B TW I532209B TW 100141652 A TW100141652 A TW 100141652A TW 100141652 A TW100141652 A TW 100141652A TW I532209 B TWI532209 B TW I532209B
Authority
TW
Taiwan
Prior art keywords
layer
metal layer
semiconductor material
substrate
seed layer
Prior art date
Application number
TW100141652A
Other languages
English (en)
Other versions
TW201246600A (en
Inventor
約翰馬克 班魯斯
派西可 干娜得
Original Assignee
Ｓ Ｏ Ｉ Ｔｅｃ公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｓ Ｏ Ｉ Ｔｅｃ公司 filed Critical Ｓ Ｏ Ｉ Ｔｅｃ公司
Publication of TW201246600A publication Critical patent/TW201246600A/zh
Application granted granted Critical
Publication of TWI532209B publication Critical patent/TWI532209B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

一種用於形成一埋入式金屬層結構的方法
本發明係關於一種半導體裝置之製備，例如為氮化鎵(GaN)基發光二極體(LED,Light Emitting Diode)及在藍寶石基材上之平面型的半導體裝置。
本發明係關於一種半導體裝置之製備，例如為氮化鎵(GaN)基發光二極體(LED,Light Emitting Diode)及在藍寶石基材上之平面型的半導體裝置。
尤其是，當製備上述的裝置時，其係試圖形成具有盡可能低的電阻之接觸，且試圖在該裝置的主動部分獲得均勻分佈的電流。
尤其是試圖獲得某些裝置，其係例如在厚、高摻雜氮化鎵層的裝置，以獲得盡可能低的片電阻，較佳為小於5Ω(歐姆)。片電阻係定義為電阻率與薄膜厚度之間的比例。片電阻在平面發光二極體結構的電流之均勻性的影響被X.Guo等人在揭示於Appl. Phys. Lett. 78,21,3337(2001)中的文章所描述。
一個已知化合物的結構係如第1圖所示：其係包含一組合層5，其係置於基材7之上。接觸81與接觸82分別地設於該組合層5的較上層及較下層。
在美國專利公開第2006/0211159號專利申請案中描述一種用於在金屬接觸層製備具有電氣接觸的發光二極體之技術，其係允許減弱摻雜半導體材料所需的厚度，且同時提供低電阻的接觸。
此技術係如第2A圖至第2E圖所示。
一複合基材，其包含氮化鎵的成長層12，該氮化鎵成長層係接合在具有藍寶石的機械載體2上(如第2A圖與第2B圖所示)，其係藉由組合該機械載體2與氮化鎵的基材1來形成。後者係預先植入其中來形成減弱區域17，並分隔該基材成兩部分：分成基材1之被轉移的成長層12與無效部分11。
一磊晶層用於形成該組合層5，其係實施於該成長層12上(如第2B圖所示)。
在分離該機械載體2之前，一金屬層6係被沉積在該組合層5上，接著適用於該發光二極體之運作的基材7接合在該金屬層6之上(如第2C圖所示)。後者的操作藉由雷射輻射10的手段直接穿過該透明的機械載體2，並朝向該機械載體2與該成長層12之間的界面(如第2D圖所示)來執行；以此方式係可實現一界面層(未顯示於圖示)的分解，其係透過由該雷射束的動作所導致之熱效應而允許該機械載體2由該結構的其餘部分分離。
然後，其可能蝕刻其他在該基材7的堆疊至該金屬層6，先於在該金屬層6形成接觸82、82’、82”，然後在氮化鎵的成長層12之部分形成接觸81、81’、81”，如第2E圖所示。產生了複數個獨立且個別的裝置之組合，其係可沿著如第2E圖所示之垂直虛線來分離。
因此，其可能在金屬層6的部分上形成複數接觸，該等接觸係位在該組合層5與該基材7之間。
此技術需要轉移該組合層5至一基材7上，除了一接合步驟，其涉及翻轉該結構的一步驟(其可能造成該結構損害)，並接續有藉由利用雷射輻射10分離該機械載體2的一步驟。
找尋其他種用於形成一結構的方法因而產生了問題，該結構係除了形成主動平面組件的一組合層之外，包含裝載該組件的一基材及用於結構的運作之接觸區域。
本發明首先提出一種用於製備一半導體材料的結構之方法，其包含：
(a)植入一或多個離子物種，以形成一減弱區域來界定在半導體材料的基材中之至少一層；
(b)在步驟(a)之前或之後，在該半導體材料的基材上形成至少一金屬層；
(c)組合該金屬層與一轉移基材，然後在該減弱區域使該植入的基材斷裂以形成一組合件，該組合件包含半導體材料的至少一層，其係為該晶種層、該金屬層及該轉移基材；
(d)在該晶種層上形成半導體材料的至少一層，例如使用磊晶來形成。
在步驟(a)之前，該金屬層能形成在該基材上，使得植入能透過至少一金屬層來實行。
形成該晶種層之半導體材料可為Ⅲ族/V族、IV族或II族/VI族，該Ⅲ族/V族係例如氮化鎵(GaN)、磷化銦(InP)或砷化鎵(AsGa)，該IV族係例如鍺(Ge)或矽化鍺(SiGe)，該II族/VI族係如氧化鋅(ZnO)或硒化鋅(ZnSe)。
因此本發明提出一種方法，其係首先允許例如Ⅲ族/V族半導體材料的基材或層形成在一金屬層上，該Ⅲ族/V族半導體材料係可為二元合金、三元合金或四元合金，該金屬層可對所形成的堆疊作為電極或電氣接觸使用。
先前技術方法中的某些需要被植入步驟係可被避免，例如該堆疊至最終基材上的轉移及用於形成該等接觸的成長載體之移除。
該金屬層較佳可具有小於10-3Ωxcm(歐姆x公分)的電阻率。
較佳地是，由熱效率觀點而言，該金屬層也具有良好的傳導性，舉例來說，其係具有等於或大於10W/mK的熱傳係數。
舉例來說，該金屬層的厚度可介於10nm(奈米)與500nm之間
更佳地是，對於發光二極體的光電應用，該金屬層在該發光二極體的放射波長應考慮適用來獲得高折射率，通常高於30%，使得藉由堆疊形成該主動層所發出的輻射能夠正確反射。
該金屬層可選自耐火的金屬，以避免在高溫時金屬污 染一磊晶層。
對於一磊晶層在低溫下，例如低於600℃，一或多個非耐火金屬能被使用，舉例來說，係可選自鈀(Pd)、金(Au)、鋁(Al)、銅(Cu)及銀(Ag)，或銦錫氧化物(Indium Tin Oxide)。
該金屬層較佳地係選自鎢(W)、鉬(Mo)、鈮(Nb)、鉭(Ta)及這些元素任一者之二元合金、三元合金或四元合金，例如TaW、MoW、MoTa、MoNb、WNb或TaNb，或者，該金屬層係選自氮化鈦(TiN)、矽化物(silicides)、金屬硼化物(metallic boride)，其中該矽化物較佳為矽化鎢(WSix)或矽化鉬(molybdenum silicide)、該金屬硼化物係例如硼化鋯(zirconium boride)、硼化鎢(tungsten boride)、鈦金屬硼化物(titanium boride)。
步驟(d)可包含形成至少一半導體材料的複數個層。尤其是，該複數個層可包含至少一主動埋入層。
根據本發明的一種方法可進一步包含一或多個第一電氣接觸的實施，其係在形成在晶種層上的半導體材料之層或複數個層上；及至少一第二電氣接觸的實施，其係在該金屬層或該晶種層，或選擇地在該主動埋入層下的一層之上。
尤其是，形成主動埋入層時，介於該第二接觸與該主動埋入層之間的片電阻係較佳為小於20Ω，或更小於5Ω。
該植入的步驟在小於500keV(千電子伏特)的能量時能透過該金屬層被實行，該植入較佳係在小於200千電子伏特(keV)的能量時被實行。
根據本發明的一種方法可進一步包含用於在該金屬層及/或該轉移基材上形成一接合層促成組合件的步驟，該接合層例如二氧化矽(SiO2)或氮化矽(silicon nitride)。
所得到的裝置可為發光二極體、共振腔發光二極體(RCLED,Resonating cavity LED)、雷射(例如垂直腔表面發光雷射(VCSEL,Vertical Cavity Surface Emitting Laser))或光伏電池。
本發明也揭示一種半導體裝置，其包含：至少一金屬層，其係在載體上；一半導體材料的第一層，其與該金屬層及半導體材料的複數個層組合，該半導體材料的複數個層包含至少一層，該層係為藉由一第二層分隔該半導體材料的第一層之一主動層；至少一第一電氣接觸，其形成在該半導體材料的複數個層之頂部；及至少一第二接觸，其係在該半導體材料的第一層之上，或在該金屬層或該第二層之上。
該第二層的一材料可具有與該第一層的半導體材料相同或接近的晶格參數。
如果該裝置形成光伏電池，該載體的材料可選自矽(Si)、藍寶石或氮化鋁(AlN)，然後該金屬層的材料係選自鈀、鎢或鉬，該第一層的材料係選自砷化鎵、鍺或磷化銦，且複數個層包含Ⅲ-Ⅴ族半導體材料的堆疊層。
如果該裝置形成發光二極體，該第二層可包含至少一N型摻雜氮化鎵層，該層具有介於大約100nm與500nm之間的厚度。
根據本發明所述的裝置，該堆疊的材料可具有與該晶種層的半導體材料相同或接近之晶格參數。
根據本發明的一種方法係使用例如Ⅲ族/Ⅴ族、Ⅳ族或Ⅱ族/Ⅵ族半導體材料的基材，該Ⅲ族/Ⅴ族係例如氮化鎵、磷化銦或砷化鎵，該Ⅳ族係例如鍺或矽化鍺，該Ⅱ族/Ⅵ族係如氧化鋅或硒化鋅。如下所述，該基材將允許形成「晶種」層20a。
於本應用中係有多處提及使用一種植入技術及斷裂技術的薄膜轉移法。
所述之方法被描述如FR 2681472的文獻或由B.Aspar及A.J. Auberton-Herve發表於S.S. Iyer及A.J. Auberton-Herve在2002年倫敦所發行的INSPEC,第3章，第35頁至第52頁之「Silicon Wafer Bonding Technology for VLSI and MEMS application」。
在此作為提醒，文獻也提到分子接合，其係也被稱為直接接合。此組合技術尤其係由Q.Y. Tong發表於S.S. Iyer及A.J. Auberton-Herve在2002年倫敦所發行的INSPEC,第1章，第1頁至第20頁之「Silicon Wafer Bonding Technology for VLSI and MEMS application」所描述。
根據本發明的裝置之結構的示例或根據本發明所使用的方法所獲得的裝置之結構的示例係如第3A圖至第3C圖所示。
這些結構的每一者包含選擇地經由一或多個接合層組合在轉移基材52的金屬材料之金屬層22(未顯示於圖示)。一個所謂的「晶種」層20a被形成在該金屬層。
在後者的層上係形成有例如為平面型式的半導體堆疊56之一組合層。
該半導體堆疊56係包含：一層561；一或多個主動層56a，例如用於一發光二極體的氮化鎵及/或氮化銦鎵之主動層56a；及至少一層562；所有的主動層56a係夾在該層561與該層562之間，且該層561與該層562係為半導體材料。所有的主動層56a係形成該裝置的主動部分，其係被埋入(靠近層562)且藉由至少一其他的層561而與該晶種層20a隔離。
如第3A圖所示的結構，一第一電氣接觸58係直接形成在金屬層22上，且一第二電氣接觸60係設置在半導體堆疊56上。
如第3B圖所示的結構，一第一電氣接觸58係形成在晶種層。一第二電氣接觸60係設置在半導體堆疊56上。在此具體實施例中，其可避免與可能產生反應之蝕刻試劑而蝕刻該晶種層20a或暴露金屬層22，將在以下進行更詳細的描述。
如第3C圖的結構，一第一電氣接觸58係形成在層561。一第二電氣接觸60係設置在半導體堆疊56上。在此具體實施例中，層561沒有完全蝕刻。藉由此具體實施例，其可能避免該晶種層20a暴露於一蝕刻試劑中。
換言之，根據本發明的一種裝置，依序包含以下項目：一基材或轉移基材52；選擇地一或多個接合層；一金屬層22；一晶種層20a；複數個半導導體層或一半導體堆疊56，該複數個半導體層尤其包含半導體材料的至少一主動層56a，其係為主動部分或主動層，該主動層56a埋入半導體堆疊56中並置於層561與層562之間，其中之層561係將該晶種層20a與該裝置的主動層56a隔離；一第一電氣接觸，其係直接在金屬層22、半導體材料的晶種層20a或層561上；及一第二電氣接觸60在形成半導體堆疊56上。
所謂的晶種層之材料可具有與層561的材料相同或接近的晶格參數，該裝置的主動部分可接續被形成於其上。該主動部分或主動層56a係被埋入：其係位於至少一層(例如層562)之下，並且位於至少一層(例如層561)上。
對於發光二極體或雷射，該主動埋入的部分或主動層56a實質上包含放射光線的材料之區域(例如一量子井)，在此情況下，該材料係例如為氮化鎵或氮化銦鎵。
對於光伏電池，該主動埋入的部分或主動層56a係對應於電池的P-N接面之空間電荷區(Space Charge Zone)，然後，其係為砷化鎵(AsGa)，或例如磷化銦或鍺。
半導體堆疊56的層可為不同的材料或具有不同摻雜的同一材料。這些層的每一者較佳為Ⅲ-Ⅴ族半導體材料的二元合金、三元合金或四元合金。
組合層或半導體堆疊56可選擇地減少至單一層。以上所示之例示的結構可容易地變換為形成在晶種層20a的單一層，且一第一電器接觸58係施加於其上；該第一電氣接觸58係接續地設於金屬層22或晶種層20a上。
根據本發明的一種方法之實行，將配合第4A圖至第4H圖被描述。
基材20的半導體材料係選擇自上述所揭示之型式的其中之一，例如為Ⅲ/Ⅴ族之型式。
一金屬層22形成在該基材20的一側(如第4A圖)。該層所組成的材料係選自鎢、鉬、鈮、鉭及這些元素任一者之二元合金、三元合金或四元合金，例如TaW、MoW、MoTa、MoNb、WNb、TaNb，或選自氮化鈦、較佳為矽化鎢或矽化鉬的矽化物、氧化鋅，或例如硼化鋯、硼化鎢、硼化鈦、硼化鉻及銦錫氧化物的金屬硼化物。
該金屬層的材料具有低電阻，通常小於10-3Ωxcm，其係介於該第二電氣接觸60與該裝置的主動部分或主動層56a之間，該金屬層的材料係允許為一片電阻，其係小於20Ω，且較佳為小於5Ω。應回顧的是，厚度為200nm之鎢層係具有0.26Ω的片電阻。
通常，雙層的片電阻係先由半導體材料的晶種層20a(其係以下述之方法由該基材20所形成)且接續為金屬材料的金屬層22所形成，該雙層的片電阻係實際上等於該後者的層之片電阻。因此，使用根據本發明的一種方法所形成的發光二極體結構係包含晶種層20a，該晶種層20a係摻雜有氮化鎵(具有0.01Ωxcm的電阻係數)且具有100nm之厚度，並位於提供有1Ω片電阻之50nm厚的鎢之金屬層22上。相同數值且不具有該下層金屬層之片電阻可利用厚度大於1000倍(即100μm)的一氮化鎵薄膜而獲得，其將導致用於磊晶材料之主要成本。另外，磊晶於藍寶石上的氮化鎵薄膜之厚度產生晶圓大面積的彎曲，使該晶圓難以用於裝置之製造。而且，由於不同的材料之膨脹所產生的裂縫可能會導致晶圓無效。
該金屬層的材料尤其是可依某些特定的特性來選，該等特性係具有關於預期的應用，尤其是光學應用。
舉例來說，形成一發光二極體，優先給定一種材料，其折射率在以下所考慮之發射波長，例如尤其對於一白光二極體而言為介於400nm與700nm之間的發射波長，係適用於獲得大面積的折射率，例如大於30%，使得藉由形成該主動層56a的堆疊所放射的輻射能適當的反射，其允許該裝置之量子抽取效率的增加。
可能的是，選擇地與上述之特性結合，以選擇具有特定的熱特性之材料，例如耐火材料，其係用於後續藉由磊晶材料成長的目的，及/或具有良好的熱傳導性之材料，其用於在製備完成之裝置的運作期間所釋放之熱能優良的抽空。通常，對於釋放許多熱能的應用而言，尤其是用於發光二極體、雷射、電晶體或射頻應用，需提供足夠的熱抽空以獲得該裝置令人滿意的冷卻，並以確保該裝置有較長的壽命。在這種情況下，金屬較佳係選自高於100W/mk的熱傳導之金屬。舉例來說係可選自鉬、鎢、銅、鋁、金及銀。
於本示例中，該金屬層22接著係覆蓋一層24，該層係為一接合層(如第4B圖所示)，其可為電氣及/或熱絕緣材料。舉例來說，其係為二氧化矽或氮化矽的層，該層具有幾十或幾百奈米的厚度，舉例來說介於10nm至500nm之間，或進一步例如約為200nm。
接著進行的是植入一或多個離子物種(如第4C圖所示)，較佳地係至少植入氫，且植入至一平均深度p，其係接近用於在例如用於後續執行之磊晶成長的半導體材料之另一薄層所需的厚度。該植入光束依序地穿過該選擇性的接合層及該金屬層22。其可具備之優點係為，根據用於沉積該金屬層22所需的熱排程，由於當該金屬層22使用一標準劑量植入後而沉積時，可能在該基材20造成或引發一斷裂。這將是例如當一鎢的金屬層實質上藉由化學氣相沉積(CVD,Chemical Vapor Deposition)在450℃而沉積的情況或當一氮化鈦的金屬層藉由物理氣相沉積(PVD,Physical Vapor Deposition)在350℃植入氮化鎵的情況。
作為一變化之範例，其可根據本發明之初始就實行該基材20的植入，甚至在形成層24及/或該金屬層22之前。舉例來說，其可減少該植入的劑量(但可能使材料的斷裂更加困難)，並選擇地使用一低溫的沉積方法。
因此，一減弱區域27形成在該基材20中。植入的深度可為任何深度，其係與該植入光束的能量有關。
舉例來說，植入係以劑量介於1016at/cm2與1018at/cm2之間的氫或氫與氦來執行，並且根據所形成之晶種層20a的厚度來使用介於50keV至400keV之間的能量。
如果該光束可實行的能量係被限制，則應注意選擇所穿透過之層的厚度，且尤其是與此能量相關之金屬層22。因此，維持所需的片電阻(對於厚度為200nm的鎢層，該片電組為0.26Ω)的同時，對於厚度小於200nm的鎢之金屬層22而言，將允許保持一能量範圍，其係可利用工業用植入器而易於達成，例如低於200keV。維持工業用植入能量的同時，對於相較於鎢(其密度為19.25g/cm3)之密度為低的材料而言，例如鉬(其密度為10.28g/cm3)或氮化鈦(其密度為5.4g/cm3)，其可能形成具有厚度高於200nm的一層。
如上所述，應了解的是，針對植入穿過之一給定材料而言，植入能量將決定在沿著該植入區域斷裂後所獲得之未來的晶種層20a的厚度。
換言之，該植入技術的使用允許精確控制半導體材料的未來層之厚度。
另外，製備一第二基材，其係為一轉移基材30，例如藍寶石或多晶碳化矽(polycrystalline SiC)，或矽。選擇地，一接合層32能形成在該轉移基材30的表面上，該接合層32較佳為一介電層(例如二氧化矽)，其目的在於與層24(如果該層存在)或金屬層22組合。該接合層32可具有介於10nm至500nm之間的一厚度，其較佳為接近200nm。
意圖產生接觸的表面可接續進行其目的為接合之特定處理：例如，該表面可進行化學機械研磨(CMP,Chemical Mechanical Polishing)。該特定處理可獲得用於接合之所需的粗糙度，較佳為小於1nm(以原子力顯微鏡(AFM,Atomic Force Microscopy)於5μmx5μm範圍中測量)，及足夠的表面活性。
然後，該兩基材藉由直接接合來接合(如第4D圖所示)。接著，該層24、接合層32及/或被事先特定處理用於接合的複數個面係彼此產生接觸。
熱處理可選擇地藉由機械力量的應用來促進，該半導體材料的晶種層20a之轉移係藉由沿著該減弱的區域27斷裂(如第4D圖所示)來開始。舉例來說，熱處理係介於100℃與500℃之間被實施，較佳為在300℃的區域，以開始一層的轉移。該熱處理在區域27的植入步驟時允許形成該微共振腔的熟化，其係導致在該基材20之所需的斷裂。
在晶種層20a的表面上之表面加工製程可被執行，該表面加工製程例如為熱處理及/或選擇地乾蝕刻及/或拋光，用以修復對要進一步植入離子的材料之任何損害，及/或用以獲得相容於接續形成(尤其是藉由磊晶)在該晶種層20a的表面上之組件的粗糙度。該加工製程將不會顯著地影響該晶種層20a的厚度。因此，根據本發明所植入的物種之植入深度精確地決定該半導體材料的晶種層20a之厚度，由沿著所植入區域斷裂而獲得之層係僅受表面拋光。
因此，根據本發明的一種方法可獲得具有厚度能被精確地控制的一半導體材料之晶種層20a，其係在所埋入之金屬層22上，該金屬層係置於該轉移基材30上。一接合區域係藉由層24、接合層32來界定，其可選擇地連接該轉移基材30與該金屬層22。
同時，該基材20的無效部分20’係在斷裂後被移除，其係可被重新使用來形成另一半導體材料的層。
最後，用以形成一層或如第4F圖所示之一半導體堆疊56的操作可被執行；舉例來說，該堆疊可為相同或近似如第3A圖至第3C圖任一者所示之半導體堆疊56。在第4F圖，該半導體堆疊56並未顯示其細節。舉例來說，該堆疊係藉由在晶種層上的磊晶連續層所形成。
尤其是，關於一氮化鎵基的發光二極體，持續磊晶於晶種層上允許形成一摻雜氮化鎵薄膜或層561(例如第3A圖所示之結構)，其係摻雜例如矽以獲得N型摻雜。該薄膜係具有大約100nm的厚度或介於100nm至500nm之間的厚度，該薄膜不同於先前技術，其係必須沉積至少摻雜1μm的氮化鎵，且通常摻雜3μm的氮化鎵來獲得所需的片電阻。在該層之後係形成有數個量子井或一主動層56a，如InXGa1-xN(X大約為20%)，或形成了一雙異質結構，如InXGa1-xN(X大約為10%)，該等量子井的每一者具有例如大約3nm的厚度，該雙異質結構例如大約10nm的厚度。最後，P型摻雜氮化鎵的薄膜或層562係被沉積，其係例如使用鎂來沉積，並具有大約100nm之厚度。
最後，第一電氣接觸58、第二電氣接觸60能先被形成於已形成的半導體堆疊56上及再形成於金屬層22上(如第3A圖的狀況，係假設該半導體堆疊56與該晶種層20a的側面蝕刻，而暴露用於形成該第一電氣接觸58的目的之所需的區域)。在部分蝕刻且接觸直接形成於金屬層之上後之結構例示係如第4G圖所示。蝕刻具有標準試劑的晶種層20a係非選擇性且可能會損壞該金屬層22。因此，其較佳為使用一蝕刻試劑，該蝕刻試劑的選擇係與所使用的金屬有關，例如具有較高之蝕刻速率(例如高於該金屬層22的十倍)的晶種層20a，。
作為一變化之範例(如第4H圖所示)，其亦可能只蝕刻該堆疊之超過其高度或方向之已形成的堆疊部分且直到該晶種層20a，但不超過該晶種層20a，且在該晶種層20a形成一第一電氣接觸58，在此情況的結構可如第3B圖所示來進一步獲得。然後，該蝕刻製程係很短暫，因此成本較低，且能使用一或多個標準非選擇性試劑。在此情況下，即使該第一電氣接觸58’係在半導體材料的晶種層20a上，相較於單獨設於一半導體材料上而不具有底層的金屬層22之一接觸，該底層的金屬層22允許該裝置的可使用之電阻大幅的減少，且也允許在該裝置的主動層56a改善電流的均勻性。該半導體材料的晶種層20a與該連續的金屬層22能被比擬為並聯之兩個電阻，所以該電流在較小電阻的金屬層22流通。考慮該裝置的尺寸，該晶種層20a的厚度之一微米等級，如介於1μm至5μm之間，係明顯小於接觸之間的水平距離之幾十微米等級，如介於20μm至50μm或100μm之間，該具體實施例的變化允許取得的電阻僅略高於第4G圖的具體實施例，並同時該電阻係可保持低於習知技術的裝置許多。
根據本發明的一種方法允許下列領域之裝置的製備：在光電領域，例如發光二極體或雷射的製備；在微電子領域，例如二極體型或雙極性電晶體的動力裝置之製備；在射頻領域；及在光伏打領域。
本發明也能使用用於聚光型太陽能(CPV,Concentrator Photovoltaic)技術之應用或在空間區段中的光伏打裝置。尤其是，本發明提供一較佳的替代實施例，其係可取代了J.Schone等人發表於2006年的IEEE第776頁至第779頁之「III-V solar cell growth on wafer-bonded AwGa/Si substrates」中所提出的結構。具體而言，高摻雜半導體材料的一側傳導層(side-conducting layer)係加入至如上所述之文章中第7圖之結構的堆疊中，以形成該太陽能電池的背面接觸。藉由本發明之裝置，由於該傳導層係藉由已經存在於主動層的堆疊之成長結構中的金屬層22來取代，而可避免該傳導層的成長。
對於此類的應用，較佳選擇係透過金屬層22而由將被轉移之晶種層上的載體或轉移基材30所製成，晶種層20a係為矽、氮化鋁、陶瓷或藍寶石，晶種層係為砷化鎵、鍺、磷化銦或Ⅲ-Ⅴ族材料的另一二元合金、三元合金或四元合金。這些半導體材料價格昂貴，由晶種層20a所移除之基材20的無效部分之回收可能性係為人所關注。
該金屬層22能選自所有已列舉的金屬，且較佳係選自允許接觸並可形成在例如Ⅲ/Ⅴ族材料的金屬及其合金，例如金、鈀、銅、鎢或鉬。根據所考慮的沉積技術，該金屬層能在植入離子物種之前被沉積，或作為一變化示例地在植入離子物種之後被沉積，其係於用於沉積的熱量排程之範圍內，而不會有在減弱區域產生斷裂的危機。
一旦該成長結構被形成，例如半導體堆疊或一層之材料大部分由Ⅲ-Ⅴ族合金取得，堆疊的層係根據沉積在晶種層20a的帶間隙來適用。然後，一第二電氣接觸60或一「前」電氣接觸形成在堆疊上，例如藉由沉積例如鈦/鋁或銅的金屬，且一第一電氣接觸58或一「後」電氣接觸係沉積在金屬層22上。在此方法下獲得的多功能型電池係用於光伏打應用。
本發明也可用來獲得一發光二極體，其係提供在該裝置的操作與更均勻的光提取期間之熱抽空中，與半導體材料之電氣射出與晶體品質相關的優點。
根據本發明使用一種方法所獲得的結構，其提供低於當接觸沉積在絕緣基材上的可利用電阻，該絕緣基材具有摻雜半導體材料的層，且不具有任何底層金屬層，例如磊晶在藍寶石上之氮化鎵的一薄膜。是故，通過該金屬層22並接續通過已形成之裝置的電流係更均勻。並且，對於發光二極體而言，所產生的放射係更均勻。通常，用於磊晶在藍寶石的一氮化鎵基發光二極體(例如X.Guo等人發表於Appl. Phys. Lett.78的第3337頁至第3339頁之文章所述)具有2μm厚度的N型摻雜氮化鎵層及0.3μm厚度的P型摻雜氮化鎵層，電流沿著主動層的密度係呈指數變化：J(x)=J(0)×exp(-x/Ls)，其中Ls係以上述文章中的電流擴散長度來定義。在該發光二極體的運作期間，該發光強度以相同的形式變化，如同上述文章所述之電流密度。Ls的長度能由電阻率的數值來計算。假設基準值為0.01Ωxcm電阻率之N型摻雜氮化鎵層、1Ωxcm電阻率之P型摻雜氮化鎵層及0.1Ωxcm2接觸電阻率之P型摻雜氮化鎵層，則獲得Ls為450μm的數值，其係大致與上述列舉的文章發表之實驗值相等。
如果這些相同的數值應用於根據本發明之結構中，其係具有100nm厚度的P型摻雜氮化鎵薄膜及200nm厚度的鎢金屬薄膜，則可在1Ω的N型之一側獲得一可利用電阻，而非如前述的狀況在50Ω的N型之一側獲得一可利用電阻。
該電流擴散長度將超過3mm，且比這些裝置的態樣之習知尺寸(小於1mm)更長。應考慮1mm的態樣，根據本發明的結構，介於該主動區域的兩側端之間的電流之減少係27%，然而對於上述列舉的文章所揭示之結構而言幾乎是90%。
最後，藉由磊晶在半導體材料的晶種層20a所形成之一結構，例如Ⅲ/Ⅴ族的半導體材料，其所獲得的晶體品質相較於由直接形成在例如藍寶石的機械載體上所造成的品質來的好。根據本發明所述的方法，該晶種層20a的材料可與半導體堆疊56的基體材料相同或可具有一非常接近的晶格參數，因而引起晶種層20a與層561之間的晶格匹配。因此，該層561將具有與該晶種層20a大致上相同的晶體品質。
當植入本發明，一氮化鎵的晶種層20a具有小於108cm-2的通過之錯位密度。一降低的錯位密度係理想的獲得該裝置之較好的性能及更長的壽命。
對於某些應用，例如透過纖維的光纖通訊，光發射係具有譜寬窄且強度之高方向性係為人所關注。為了上述目的，其係試圖由存在於結構的共振光學腔獲得優點，例如共振腔發光二極體(RCLED)，垂直腔表面發光雷射(VCSEL)。製備此種裝置係不容易的：其包含一半導體薄膜之兩側的二反射體，且進一步需要具有好控制厚度的薄腔。λ/(2n)之厚度係可獲得最佳空腔細度(cavity fineness)，λ係在空氣的發射波長，且n係半導體的折射率。該厚度通常大約係100m。本發明之優點係包含能將該空腔的一側作為反射體的一金屬層22，且可製備厚度能容易降低至100nm的一半導體發光二極體，因而在不影響可利用電阻的情況下，完全相容於所形成之一共鳴腔。該主動層56a的厚度係藉由磊晶層的厚度或所磊晶的半導體堆疊56之厚度來有效地決定，該主動層56a的厚度可容易地控制，而且該晶種層20a的厚度係藉由植入的條件來決定，並該晶種層20a的厚度亦可容易地控制。
當使用一標準方法製備一主動層則不在此情況之下，因為必須產生非常厚的一緩衝層以成長在具有與該主動層不同的晶格參數之一成長載體上，其係為了達到滿意的晶體品質。在該主動層與該緩衝層的轉移至該最後發光二極體基材上之後，其必須以所述之標準方法來拋光一高厚度的緩衝層以獲得該共鳴腔，且該拋光限制係難以界定。
1．．．基材
2．．．機械載體
5．．．組合層
6．．．金屬層
7．．．基材
10．．．雷射輻射
11．．．無效部分
12．．．成長層
17．．．減弱區域
20‧‧‧基材
20’‧‧‧無效部分
20a‧‧‧晶種層
22‧‧‧金屬層
24‧‧‧層
25‧‧‧離子物種
27‧‧‧區域
30‧‧‧轉移基材
32‧‧‧接合層
52‧‧‧轉移基材
56‧‧‧半導體堆疊
56a‧‧‧主動層
58‧‧‧第一電氣接觸
58’‧‧‧第一電氣接觸
60‧‧‧第二電氣接觸
81‧‧‧接觸
81’‧‧‧接觸
81”‧‧‧接觸
82‧‧‧接觸
82’‧‧‧接觸
82”‧‧‧接觸
561‧‧‧層
562‧‧‧層
第1圖所示為一平面半導體結構。
第2A圖至第2E圖所示為根據一種已知方法之用於製備一平面半導體結構的步驟。
第3A圖至第3C圖所示為根據本發明或使用本發明的一種方法所獲得的一裝置之結構。
第4A圖至第4H圖所示為根據本發明的一種方法之用於製備一平面半導體結構的步驟。
20．．．基材
20’．．．無效部分
22．．．金屬層
24．．．層
27．．．區域
30．．．轉移基材
32．．．接合層
20a．．．晶種層

Claims (15)

  1. 一種用於製備一半導體材料的結構之方法，其包含：(a)形成一第一結構，其包含一轉移基材(30)、一金屬層(22)及一半導體材料層，該轉移基材係為一轉移基材，該半導體材料層係為一晶種層(20a)；(b)在該晶種層(20a)上形成至少一種半導體材料的複數個層(56a、561、562)，例如藉由磊晶來形成，其中至少一層係為一主動層(56a)，該主動層係藉由至少一層(561)而與該晶種層(20a)隔離；(c)提供一或多個第二電氣接觸(60)於在該晶種層(20a)上所形成的半導體材料之複數個層(56a、561、562)上，且提供至少一個第一電氣接觸(58)於該金屬層(22)或該晶種層(20a)之上，或選擇地設於位在該主動層之下的一層(561)上。
  2. 如申請專利範圍第1項所述之方法，步驟(a)包含：(a1)植入一或多個離子物種(25)，以形成界定至少一層之一減弱的區域(27)，該至少一層係意圖形成在半導體材料的基材(20)中之晶種層(20a)；(a2)在步驟(a1)之前或之後，至少該金屬層(22)形成於半導體材料的基材(20)上；(a3)組合該金屬層與該轉移基材(30、52)，然後在該減弱的區域(27)使該植入的基材斷裂以形成該第一結構，該第一結構包含該轉移基材(30)、該金屬層(22)及該晶種層(20a)。
  3. 如申請專利範圍第2項所述之方法，該植入一或多個離子物種(25)之步驟係藉由小於200keV(千電子伏特)的能量來執行。
  4. 如申請專利範圍第2項或第3項所述之方法，在步驟(a3)所實施的組合係直接接合。
  5. 如申請專利範圍第1項至第3項任一項所述之方法，該晶種層(20a)係Ⅲ族/V族、Ⅳ族或Ⅱ族/VI族的半導體材料，該Ⅲ族/V族的半導體材料例如氮化鎵(GaN)、磷化銦(InP)或砷化鎵(AsGa)，該IV族的半導體材料例如鍺(Ge)或矽化鍺(SiGe)，該Ⅱ族/VI族的半導體材料例如氧化鋅(ZnO)或硒化鋅(ZnSe)。
  6. 如申請專利範圍第1項至第3項任一項所述之方法，該金屬層(22)的一材料係選自鎢(W)、鉬(Mo)、鈮(Nb)、鉭(Ta)及該等元素中任一者之二元合金、三元合金或四元合金，例如TaW、MoW、MoTa、MoNb、WNb或TaNb，或者，該金屬層(22)的一材料係選自氮化鈦(TiN)、矽化物(silicides)、金屬硼化物(metallic boride)、以及以下元素之一者：鈀(Pd)、金(Au)、鋁(Al)、銅(Cu)、銀(Ag)及銦錫氧化物(Indium Tin Oxide)，其中該矽化物較佳為矽化鎢(WSix)或矽化鉬(molybdenum silicide)，該金屬硼化物係例如硼化鋯(zirconium boride)、硼化鎢(tungsten boride)、鈦金屬硼化物(titanium boride)。
  7. 如申請專利範圍第1項至第3項任一項所述之方法，該金屬層(22)具有介於10nm與500nm之間的厚度及/或具有高 於10W/mK的熱傳導係數。
  8. 如申請專利範圍第1項至第3項任一項所述之方法，該主動層(56a)係為埋入式。
  9. 如申請專利範圍第8項所述之方法，介於該第二電氣接觸(60)與該埋入的主動層(56a)之間的片電阻係小於20Ω(歐姆)或小於5Ω。
  10. 如申請專利範圍第1項至第3項任一項所述之方法，該製造的結構係一LED、一雷射或一光伏電池。
  11. 一種LED式之半導體裝置，其包含：至少一金屬層(22)，其係在一轉移基材(30、52)上；一晶種層(20a)，其係為半導體材料，與該金屬層及半導體材料的複數個層(561、56a、562)組合，該等層(561、56a、562)組合具有複數個量子井或一雙異質結構，該等量子井或該雙異質結構藉由一層(561)或第二層與該晶種層(20a)隔離；至少一第二電氣接觸(60)，其係形成在半導體材料的複數個層(561、56a、562)之頂部；及至少一第一電氣接觸(58)，其係在該晶種層(20a)、該金屬層(22)、該層(561)或第二層之上。
  12. 如申請專利範圍第11項所述之半導體裝置，介於該第二電氣接觸(60)與該主動層(56a)之間具有一片電阻，其係低於20Ω或低於5Ω。
  13. 如申請專利範圍第11項或第12項所述之半導體裝置，該金屬層(22)具有介於10nm與500nm之間的一厚度及/ 或具有高於10W/mK的一熱傳導係數。
  14. 如申請專利範圍第11項或第12項所述之半導體裝置，該層(561)的一材料之晶格參數係相同或接近於該晶種層(20a)的材料之晶格參數。
  15. 如申請專利範圍第11項或第12項所述之半導體裝置，該層(561)包含至少一N型摻雜氮化鎵層，其具有介於100nm與500nm之間的一厚度。
TW100141652A 2010-11-18 2011-11-15 一種用於形成一埋入式金屬層結構的方法 TWI532209B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1059476A FR2967813B1 (fr) 2010-11-18 2010-11-18 Procédé de réalisation d'une structure a couche métallique enterrée

Publications (2)

Publication Number Publication Date
TW201246600A TW201246600A (en) 2012-11-16
TWI532209B true TWI532209B (zh) 2016-05-01

Family

ID=43573873

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100141652A TWI532209B (zh) 2010-11-18 2011-11-15 一種用於形成一埋入式金屬層結構的方法

Country Status (4)

Country Link
US (1) US9224921B2 (zh)
FR (1) FR2967813B1 (zh)
TW (1) TWI532209B (zh)
WO (1) WO2012066033A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2992466A1 (fr) * 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
CN108281378B (zh) * 2012-10-12 2022-06-24 住友电气工业株式会社 Iii族氮化物复合衬底、半导体器件及它们的制造方法
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
TWI567930B (zh) 2012-11-19 2017-01-21 台達電子工業股份有限公司 半導體裝置
CN104995713A (zh) 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
FR3003692B1 (fr) * 2013-03-25 2015-04-10 Commissariat Energie Atomique Procede de fabrication d’une structure a multijonctions pour cellule photovoltaique
US10454239B2 (en) 2015-08-28 2019-10-22 International Business Machines Corporation Wafer scale monolithic integration of lasers, modulators, and other optical components using ALD optical coatings
DE102015116495A1 (de) * 2015-09-29 2017-03-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
FR3047350B1 (fr) * 2016-02-03 2018-03-09 Soitec Substrat avance a miroir integre
CN109065672A (zh) * 2018-08-15 2018-12-21 横店集团东磁股份有限公司 一种减小异质膜组件封损的工艺
KR102001791B1 (ko) * 2018-12-26 2019-07-18 한양대학교 산학협력단 이온 주입을 이용한 질화갈륨 기판 제조 방법
CN111048639B (zh) * 2019-01-31 2022-06-24 深圳第三代半导体研究院 一种正装集成单元发光二极管
TWI713229B (zh) * 2019-04-02 2020-12-11 長生太陽能股份有限公司 太陽能電池及其製造方法
CN114203866B (zh) * 2021-10-19 2023-12-05 闽都创新实验室 预埋金属电极的垂直型发光三极管器件及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP2001298214A (ja) * 2000-02-10 2001-10-26 Sharp Corp 半導体発光素子およびその製造方法
US6335263B1 (en) * 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
US6984538B2 (en) * 2001-07-26 2006-01-10 Phosistor Technologies, Inc. Method for quantum well intermixing using pre-annealing enhanced defects diffusion
TWI240434B (en) 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
TWI307175B (en) * 2006-01-11 2009-03-01 Ind Tech Res Inst Non-substrate light emitting diode and fabrication method thereof
CN101295758B (zh) * 2007-04-29 2013-03-06 晶能光电（江西）有限公司 含有碳基衬底的铟镓铝氮发光器件以及其制造方法
TWI349381B (en) 2007-08-03 2011-09-21 Chi Mei Lighting Tech Corp Light-emitting diode and manufacturing method thereof
US20090039382A1 (en) * 2007-08-10 2009-02-12 Iintematix Technology Center Corp. Light emitting diode package structure
US8815618B2 (en) * 2008-08-29 2014-08-26 Tsmc Solid State Lighting Ltd. Light-emitting diode on a conductive substrate
US8048754B2 (en) * 2008-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer
JP5611571B2 (ja) * 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
KR101038923B1 (ko) * 2010-02-02 2011-06-03 전북대학교산학협력단 개선된 발광 효율을 갖는 발광 다이오드 및 이의 제조방법
US9190560B2 (en) * 2010-05-18 2015-11-17 Agency For Science Technology And Research Method of forming a light emitting diode structure and a light diode structure
US20120043567A1 (en) * 2010-08-18 2012-02-23 Liang-Jyi Yan Led structure with bragg film and metal layer

Also Published As

Publication number Publication date
TW201246600A (en) 2012-11-16
FR2967813B1 (fr) 2013-10-04
FR2967813A1 (fr) 2012-05-25
US9224921B2 (en) 2015-12-29
US20130285067A1 (en) 2013-10-31
WO2012066033A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
TWI532209B (zh) 一種用於形成一埋入式金屬層結構的方法
JP5312797B2 (ja) オプトエレクトロニクス用基板の作製方法
TWI545794B (zh) 具有磊晶樣板之工程基板總成及其相關系統、方法及裝置
JP4458116B2 (ja) エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス
US6956246B1 (en) Resonant cavity III-nitride light emitting devices fabricated by growth substrate removal
KR101198758B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
KR101422300B1 (ko) 복합 기판 및 이를 위한 제조 방법
TW201125162A (en) Photonic device and method of making the same
KR20090104931A (ko) 집적화된 대면적 수직구조 그룹 3족 질화물계 반도체발광다이오드 소자 및 제조 방법
JP2007524224A (ja) 半導体チップの製造方法
JP2007538408A (ja) 第３族窒化物デバイスを製造する方法およびその方法を使用して製造されたデバイス
KR102200757B1 (ko) 향상된 효율을 위해 구성된 낮은 밴드갭 활성층을 가지는 광활성 장치 및 관련 방법
JP2017531327A (ja) ハイブリッド型ヘテロ構造発光デバイス
JP4980616B2 (ja) 半導体チップを製作するための方法
KR100999548B1 (ko) 수직구조를 갖는 반도체 발광소자 제조용 지지기판, 이를 이용한 수직구조를 갖는 반도체 발광소자 제조방법 및 수직구조를 갖는 반도체 발광소자
US9070818B2 (en) Methods and structures for bonding elements
KR20190133232A (ko) 수직 질화 갈륨 질화물 쇼트키 다이오드
KR20090105462A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
JP2010226023A (ja) 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法
KR20090106294A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법