JP5003033B2 - ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法 - Google Patents

ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法 Download PDF

Info

Publication number
JP5003033B2
JP5003033B2 JP2006182118A JP2006182118A JP5003033B2 JP 5003033 B2 JP5003033 B2 JP 5003033B2 JP 2006182118 A JP2006182118 A JP 2006182118A JP 2006182118 A JP2006182118 A JP 2006182118A JP 5003033 B2 JP5003033 B2 JP 5003033B2
Authority
JP
Japan
Prior art keywords
gan
substrate
thin film
bulk crystal
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006182118A
Other languages
English (en)
Other versions
JP2008010766A (ja
Inventor
仁 笠井
昭広 八郷
祥紀 三浦
勝史 秋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2006182118A priority Critical patent/JP5003033B2/ja
Priority to TW096120036A priority patent/TW200818248A/zh
Priority to EP07011175.2A priority patent/EP1873817B1/en
Priority to KR1020070064361A priority patent/KR20080002644A/ko
Priority to US11/819,574 priority patent/US7728348B2/en
Priority to CNB2007101273561A priority patent/CN100573822C/zh
Publication of JP2008010766A publication Critical patent/JP2008010766A/ja
Priority to HK08105764.5A priority patent/HK1117270A1/xx
Priority to US12/765,357 priority patent/US8143140B2/en
Application granted granted Critical
Publication of JP5003033B2 publication Critical patent/JP5003033B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、ＧａＮと化学組成の異なる異種基板にＧａＮ薄膜が貼り合わせられているＧａＮ薄膜貼り合わせ基板およびその製造方法に関する。また、本発明は、ＧａＮ薄膜上に形成されている少なくとも１層のＧａＮ系半導体層を含むＧａＮ系半導体デバイスおよびその製造方法に関する。
ＧａＮ基板は、ＧａＡｓ基板、ＩｎＰ基板などとともに、半導体デバイスに好適に用いられているが、ＧａＡｓ基板およびＩｎＰ基板に比べて、製造コストが極めて高い。これにより、ＧａＮ基板が用いられている半導体デバイスの製造コストが極めて高くなる。これは、ＧａＮ基板と、ＧａＡｓ基板およびＩｎＰ基板との間の製造方法の違いに由来する。
すなわち、ＧａＡｓおよびＩｎＰについては、ブリッジマン法、チョコラルスキー法などの液相法により結晶成長を行なうため、結晶成長速度が高く、たとえば１００時間程度の結晶成長時間で厚さが２００ｍｍ以上の大きなＧａＡｓバルク結晶およびＩｎＰバルク結晶が容易に得られるため、かかる厚さの大きなバルク結晶から、それぞれ厚さ２００μｍ〜４００μｍ程度のＧａＡｓ自立基板およびＩｎＰ自立基板を大量に（たとえば、１００枚以上）切り出すことができる。
これに対して、ＧａＮについては、ＨＶＰＥ（ハイドライド気相成長）法、ＭＯＣＶＤ（有機金属化学気相堆積）法などの気相法により結晶成長を行なうため、結晶成長速度が低く、たとえば１００時間程度の結晶成長時間でも厚さが１０ｍｍ程度のＧａＮバルク結晶しか得られない。かかる厚さの結晶からは、厚さ２００μｍ〜４００μｍ程度のＧａＮ自立基板は、少量（たとえば、１０枚程度）しか切り出せない。
しかし、ＧａＮ基板の切り出し枚数を増加させるため、ＧａＮバルク結晶から切り出すＧａＮ膜の厚さを小さくすると、機械的強度が低下し、自立基板となり得ない。したがって、ＧａＮバルク結晶から切り出されるＧａＮ薄膜を補強する方法が必要となる。
ＧａＮ薄膜の補強方法として、ＧａＮとは化学組成の異なる異種基板にＧａＮ薄膜を貼り合わせた基板（以下、貼り合わせ基板という）を製造する方法がある。このような貼り合わせ基板の製造方法は、たとえば、特表２００４−５１２６８８号公報（以下、特許文献１という）および特開２００５−２５２２４４号公報（以下、特許文献２という）に開示されている。しかし、特許文献１または特許文献２の製造方法で製造した貼り合わせ基板を用いて、ＭＯＣＶＤ法、ＭＢＥ法などの気相法により半導体デバイスを製造しようとすると、貼り合わせ基板上のＧａＮ薄膜上に半導体層を積層させる工程中にＧａＮ薄膜が異種基板から剥がれてしまうという問題があった。
特表２００４−５１２６８８号公報 特開２００５−２５２２４４号公報
本発明は、半導体デバイスの製造コストを低減するために、ＧａＮと化学組成の異なる異種基板にＧａＮ薄膜が強固に貼り合わされているＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびに、ＧａＮ薄膜上に形成されている少なくとも１層のＧａＮ系半導体層を含むＧａＮ系半導体デバイスおよびその製造方法を提供することを目的とする。
本発明は、ＧａＮ薄膜貼り合わせ基板の製造方法であって、ＧａＮバルク結晶にＧａＮと化学組成の異なる異種基板を貼り合わせる工程と、異種基板との界面から０．１μｍ以上１００μｍ以下の距離を有する面でＧａＮバルク結晶を分割して異種基板上にＧａＮ薄膜を形成する工程とを含み、ＧａＮバルク結晶の貼り合わせ面の最大表面粗さＲmaxが２０μｍ以下であり、ＧａＮバルク結晶の貼り合わせ面と（０００１）面とのオフ角が０．０３°以上２０°以下であることを特徴とするＧａＮ薄膜貼り合わせ基板の製造方法である。
本発明にかかるＧａＮ薄膜貼り合わせ基板の製造方法において、ＧａＮバルク結晶に異種基板を貼り合わせる工程前に、ＧａＮバルク結晶の貼り合わせ面から０．１μｍ以上１００μｍ以下の深さの面の位置に水素イオン、ヘリウムイオンおよび窒素イオンからなる群から選ばれるいずれかのイオンを注入する工程を含み、ＧａＮバルク結晶を分割する工程は、ＧａＮバルク結晶を熱処理することにより行うことができる。また、ＧａＮバルク結晶を分割する工程は、異種基板との界面から０．１μｍ以上１００μｍ以下の距離を有する面でＧａＮバルク結晶を切断することにより行うことができる。
また、本発明は、上記の製造方法により得られたＧａＮ薄膜貼り合わせ基板を用いた第１のＧａＮ系半導体デバイスの製造方法であって、ＧａＮ薄膜貼り合わせ基板のＧａＮ薄膜上に、少なくとも１層のＧａＮ系半導体層を成長させる工程を含むＧａＮ系半導体デバイスの製造方法である。
また、本発明は、上記の製造方法により得られた第１のＧａＮ系半導体デバイスを用いた第２のＧａＮ系半導体デバイスの製造方法であって、第１のＧａＮ系半導体デバイスのＧａＮ系半導体層の最外層側に放熱導電板を貼り合わせる工程と、ＧａＮ薄膜と異種基板とを分割する工程を含む第２のＧａＮ系半導体デバイスの製造方法である。
また、本発明は、ＧａＮと化学組成の異なる異種基板と、異種基板に貼り合わせられている０．１μｍ以上１００μｍ以下の厚さのＧａＮ薄膜とを含み、ＧａＮ薄膜の貼り合わせ面と（０００１）面とのオフ角が０．０３°以上２０°以下であるＧａＮ薄膜貼り合わせ基板である。
本発明にかかるＧａＮ薄膜貼り合わせ基板において、ＧａＮ薄膜の転位密度を１×１０9ｃｍ-2以下とすることができる。また、ＧａＮ薄膜のキャリア濃度を１×１０17ｃｍ-3以上とすることができる。また、ＧａＮ薄膜は、単結晶で形成されている第１の領域と、第１の領域に対して［０００１］方向が反転している単結晶で形成されている領域および多結晶で形成されている領域の少なくともいずれかの領域である第２の領域とを含むことができる。また、異種基板の熱膨張係数を１×１０-8Ｋ-1以上１×１０-5Ｋ-1以下とすることができる。
また、本発明は、ＧａＮと化学組成の異なる異種基板と、異種基板に貼り合わせられている０．１μｍ以上１００μｍ以下の厚さのＧａＮ薄膜と、ＧａＮ薄膜上に形成されている少なくとも１層のＧａＮ系半導体層とを含み、ＧａＮ薄膜の貼り合わせ面と（０００１）面とのオフ角が０．０３°以上２０°以下である第１のＧａＮ系半導体デバイスである。
また、本発明は、０．１μｍ以上１００μｍ以下の厚さのＧａＮ薄膜と、ＧａＮ薄膜上に形成されている少なくとも１層のＧａＮ系半導体層と、ＧａＮ系半導体層の最外層側に貼り合わせられている放熱導電基板とを含み、ＧａＮ薄膜の主面と（０００１）面とのオフ角が０．０３°以上２０°以下である第２のＧａＮ系半導体デバイスである。
本発明によれば、ＧａＮと化学組成の異なる異種基板にＧａＮ薄膜が強固に貼り合わせられているＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびに、ＧａＮ薄膜上に形成されている少なくとも１層のＧａＮ系半導体層を含むＧａＮ系半導体デバイスおよびその製造方法を提供することができ、これにより、半導体デバイスの製造コストを低減することができる。
（実施形態１）
本発明にかかるＧａＮ薄膜貼り合わせ基板の一実施形態は、図１（ｄ）を参照して、ＧａＮと化学組成の異なる異種基板２０と、異種基板２０に貼り合わせられている０．１μｍ以上１００μｍ以下の厚さのＧａＮ薄膜１０ａとを含む。本実施形態のＧａＮ薄膜貼り合わせ基板１は、異種基板２０上に貼り合わせられたＧａＮ薄膜１０ａの厚さが０．１μｍ以上１００μｍ以下であるため、ＧａＮバルク結晶から多数のＧａＮ薄膜貼り合わせ基板が得られる。このため、半導体デバイス用基板および半導体デバイスの製造コストが低減できる。
本発明にかかるＧａＮ薄膜貼り合わせ基板の製造方法の一実施形態は、図１を参照して、ＧａＮバルク結晶１０にＧａＮと化学組成の異なる異種基板２０を貼り合わせる工程（図１（ｃ））と、異種基板２０との界面から０．１μｍ以上１００μｍ以下の距離を有する面１０ｔでＧａＮバルク結晶１０を分割して異種基板２０上にＧａＮ薄膜１０ａを形成する工程（図１（ｄ））とを含む。かかる製造方法により、異種基板２０上に貼り合わせられた厚さが０．１μｍ以上１００μｍ以下のＧａＮ薄膜１０ａを形成することができる。
ここで、図１（ａ）を参照して、ＧａＮバルク結晶１０は、下地基板１００としてＧａＮ結晶と格子整合性が高いＧａＡｓ基板、サファイア基板、ＳｉＣ基板などを用いて、ＨＶＰＥ法などの気相法により成長させる。成長させたＧａＮバルク結晶１０から、下地基板１００を研削などの公知の方法で除去することにより、図１（ｂ）に示すようなＧａＮバルク結晶１０が得られる。このＧａＮバルク結晶１０のＮ面（窒素原子面、以下同じ）１０ｎを研磨して鏡面とする。なお、ＧａＮバルク結晶１０には、Ｎ面１０ｎの反対側にＧａ面（ガリウム原子面、以下同じ）１０ｇが現われる。
次に、図１（ｃ）を参照して、ＧａＮバルク結晶１０のＮ面１０に異種基板２０を貼り合わせる。貼り合わせ方法には、特に制限はないが、低温で均一に貼り合わせられる観点から、表面活性化法、フュージョンボンディング法などが好ましい。ここで、表面活性化法とは貼り合わせ面をプラズマに曝すことによりその表面を活性化させた後貼り合わせる方法をいい、フュージョンボンディング法とは洗浄した表面（貼り合わせ面）どうしを加圧加熱して貼り合わせる方法をいう。
本実施形態においては、ＧａＮバルク結晶の貼り合わせ面（異種基板と貼り合わされるＧａＮバルク結晶の表面をいう、以下同じ）の最大表面粗さＲmaxは２０μｍ以下とする。最大表面粗さＲmaxとは、その表面全体における頂部と谷部との間の距離の最大値をいう。貼り合わせ面の最大表面粗さＲmaxを２０μｍ以下にする方法には、特に制限はないが、たとえば、ＧａＮバルク結晶にＧａＮと化学組成の異なる異種基板を貼り合わせる工程の前に、ＧａＮバルク結晶の貼り合わせ面を研磨する工程をさらに有し、この貼り合わせ面の研磨工程によりＧａＮバルク結晶の貼り合わせ面の最大表面粗さＲmaxを２０μｍ以下とする方法がある。ＧａＮバルク結晶の貼り合わせ面の最大表面粗さＲmaxが２０μｍより大きいと、ＧａＮ系半導体層のエピタキシャル成長温度である１２００℃程度まで昇温した後降温させると、ＧａＮ薄膜が異種基板から剥離しやすくなる。かかる観点から、貼り合わせ面の最大表面粗さＲmaxは１０μｍ以下であることがより好ましい。この最大表面粗さＲmaxはフラットネステスター、接触式段差計で測定することができる。
また、ＧａＮ薄膜と異種基板との貼り合わせ強度を高め、異種基板からのＧａＮ薄膜の剥離をより低減する観点から、ＧａＮバルク結晶の貼り合わせ面の平均表面粗さＲａは１ｎｍ以下であることが好ましい。ここで、平均表面粗さＲａは、粗さ曲面からその平均面の方向に基準面積だけ抜き取り、この抜き取り部分の平均面から測定曲面までの偏差の絶対値を基準面積について平均した値をいう。この平均表面粗さＲａは、光干渉式段差計などで測定することができる。ＧａＮバルク結晶の貼り合わせ面の平均表面粗さＲａを１ｎｍ以下にする方法には、特に制限はないが、たとえば、上記の貼り合わせ面の研磨工程の後、上記のＧａＮバルク結晶の貼り合わせ面に異種基板を貼り合わせる工程の前に、研磨された貼り合わせ面を塩素ガスを用いてエッチングする工程を有し、このエッチング工程により貼り合わせ面の平均表面粗さＲａを１ｎｍ以下とする方法がある。
このとき、ＧａＮバルク結晶１０に異種基板２０を貼り合わせる工程の前に、ＧａＮバルク結晶１０の貼り合わせ面をエッチングする工程を含むことが好ましい。かかるエッチングによりＧａＮバルク結晶１０の表面に形成されている酸化膜を除去するとともに、表面の平坦性が良くなり、貼り合わせ強度が大きくなる。かかるエッチングの方法には、特に制限はないが、結晶表面の酸化膜の除去性および結晶表面の平坦性を高める観点から、塩素ガスを用いたエッチングが、アルゴンガスを用いたエッチングより好ましい。
アルゴンガスでエッチングされたＧａＮバルク結晶の貼り合わせ面の平均表面粗さＲａは１ｎｍより大きく、これに異種基板を貼り合わせたものはエピタキシャル成長させる温度である１２００℃まで昇温した後降温させると、貼り合わせ面で異種基板との剥離が生じる場合がある。これに対して、塩素ガスでエッチングされたＧａＮバルク結晶の貼り合わせ面の平均表面粗さＲａは１ｎｍ以下であり、これに異種基板を貼り合わせたものは、エピタキシャル成長させる温度である１２００℃まで昇温した後降温させても、貼り合わせ面で異種基板との剥離は極めて生じにくい。
また、ＧａＮバルク結晶の貼り合わせ面のオフ角（貼り合わせ面と（０００１）面とのなす角度をいう、以下同じ）は、０．０３°以上２０°以下であることが、ＧａＮバルク結晶と異種基板との貼り合わせ強度を高くする観点から、好ましい。（０００１）面に対するオフ角が０°または０°に近い面よりも、オフ角が０．０３°以上２０°以下の面の方が、結合手の数が多く、異種基板との貼りあわせ強度が高くなるためと考えられる。かかる観点から、ＧａＮバルク結晶の貼り合わせ面のオフ角は０．１°以上２°以下がより好ましく、０．２°以上０．９°以下がさらに好ましい。ここで、ＧａＮバルク結晶の貼り合わせ面のオフ角は、ＧａＮバルク結晶の貼り合わせ面の中央部をＸ線回折法を用いて測定した値をいう。
次に、図１（ｃ）および（ｄ）を参照して、異種基板２０との界面から０．１μｍ以上１００μｍ以下の距離Ｔを有する面１０ｔでＧａＮバルク結晶１０を分割して異種基板２０上にＧａＮ薄膜１０ａを形成することにより、ＧａＮと化学組成の異なる異種基板２０と、異種基板２０に貼り合わせられている０．１μｍ以上１００μｍ以下の厚さＴのＧａＮ薄膜１０ａとを含むＧａＮ薄膜貼り合わせ基板１が得られる。なお、図１においては、異種基板２０として導電性の基板が図示されているが、絶縁性の基板を用いることもできる。
ここで、実施形態１において、異種基板との界面から０．１μｍ以上１００μｍ以下の距離を有する面でＧａＮバルク結晶を分割する方法について説明する。以下、実施形態１Ａとして異種基板との界面から距離が小さい面で分割する場合に好ましい製造方法の例を、実施形態１Ｂとして異種基板との界面からの距離が大きい面で分割する場合に好ましい製造方法の例を説明する。
（実施形態１Ａ）
実施形態１Ａは、異種基板との界面からの距離が０．１μｍ以上１００μｍ以下、好ましくは０．１μｍ以上５０μｍ以下、より好ましくは０．１μｍ以上１０μｍ以下の面で分割される場合に適用される。実施形態１ＡのＧａＮ薄膜貼り合わせ基板の製造方法は、図２を参照して、ＧａＮバルク結晶１０に異種基板２０を貼り合わせる工程（図２（ｃ））前に、ＧａＮバルク結晶１０の貼り合わせ面から０．１μｍ以上１００μｍ以下の深さＴの面１０ｔの位置に、水素イオン、ヘリウムイオンおよび窒素イオンからなる群から選ばれるいずれかのイオン１４０を注入する工程（図２（ａ））を含み、ＧａＮバルク結晶１０を分割する工程（図２（ｄ））は、ＧａＮバルク結晶１０を熱処理することにより行うことを特徴とする。かかる方法により、異種基板との界面からの距離が小さい面において、精度よく、容易かつ確実に、ＧａＮ結晶を分割することができる。
以下、より具体的に説明する。まず、図２（ａ）を参照して、貼り合わせ面となるＮ面１０ｎが鏡面加工されているＧａＮバルク結晶１０に、Ｎ面１０ｎからの距離Ｌが０．１μｍ以上１００μｍとなる面１０ｔの位置に、水素イオン、ヘリウムイオンおよび窒素イオンからなる群から選ばれるいずれかのイオン１４０を注入する。これらのイオンの注入方法は、特に制限はないが、イオン注入装置を用いることが好ましい。
次に、図２（ｂ）を参照して、ＧａＮバルク結晶１０の貼り合わせ面（Ｎ面１０ｎ）を、たとえば塩素ガスでエッチング１５０して清浄面とする。一方、異種基板の貼り合わせ面（ＧａＮバルク結晶と貼り合わされる異種基板の表面をいう、以下同じ）をたとえばアルゴンガスでエッチングして清浄面とする（図示せず）。貼り合わせる両面を清浄面とすることにより、ＧａＮバルク結晶と異種基板とをより強固に貼り合わせることができる。次に、図２（ｃ）を参照して、ＧａＮバルク結晶の貼り合わせ面（Ｎ面）と異種基板の貼り合わせ面とを、表面活性化法により貼り合わせる。
次に、図２（ｄ）を参照して、異種基板２０が貼り合わせられたＧａＮバルク結晶１０を熱処理することにより、上記の水素イオン、ヘリウムイオンおよび窒素イオンのうちのいずれかのイオンが注入された部分が脆化され、かかる部分でＧａＮバルク結晶が分割される。こうして、異種基板２０上にＧａＮ薄膜１０ａが貼り合わせられているＧａＮ薄膜貼り合わせ基板１が得られる。ここで、熱処理の温度は、水素イオン、ヘリウムイオンおよび窒素イオンのうちいずれかのイオンの注入によるマイクロキャビティが大きくなり、かつ、これらのイオン自体の拡散が小さい観点から、３００℃以上６００℃以下が好ましく、４００℃以上５００℃以下がより好ましい。
また、ＧａＮバルク結晶１０からＧａＮ薄膜１０ａが分割された後のＧａＮバルク結晶１０ｂに対して、さらに、上記のように、次の貼り合わせ面となるＮ面から０．１μｍ以上１００μｍ以下の位置の面に、水素イオン、ヘリウムイオンおよび窒素イオンから選ばれるいずれかのイオンを注入し、Ｎ面（ＧａＮバルク結晶の貼り合わせ面）をエッチングにより清浄面とし、エッチングにより貼り合わせ面が清浄面とされた異種基板と貼り合わせた後、熱処理することにより、次のＧａＮ薄膜貼り合わせ基板が得られる。かかる工程を繰り返すことにより、ＧａＮバルク結晶から多数のＧａＮ薄膜貼り合わせ基板を製造することができる。
（実施形態１Ｂ）
実施形態１Ｂは、異種基板との界面からの距離が０．１μｍ以上１００μｍ以下、好ましくは１０μｍ以上１００μｍ以下、より好ましくは５０μｍ以上１００μｍ以下の面で分割される場合に適用される。実施形態１ＢのＧａＮ薄膜貼り合わせ基板の製造方法は、図３を参照して、ＧａＮバルク結晶に、水素イオン、ヘリウムイオンおよび窒素イオンからなる群から選ばれるいずれかのイオンを注入する工程は含まれず、ＧａＮバルク結晶１０の貼り合わせ面（Ｎ面１０ｎ）をエッチング１５０により清浄面とする工程（図３（ａ））、ＧａＮバルク結晶１０に異種基板２０を貼り合わせる工程（図３（ｂ））およびＧａＮバルク結晶１０を分割する工程（図３（ｃ））が含まれる。ＧａＮバルク結晶１０を分割する工程（図３（ｃ））は、異種基板との界面から０．１μｍ以上１００μｍ以下の距離Ｔを有する面１０ｔでＧａＮバルク結晶１０を切断することにより行うことを特徴とする。かかる方法により、異種基板との界面からの距離が大きい面において、精度よく、容易かつ確実に、ＧａＮ結晶を分割することができる。こうして、異種基板２０上にＧａＮ薄膜１０ａが貼り合わせられているＧａＮ薄膜貼り合わせ基板１が得られる。
また、ＧａＮバルク結晶１０からＧａＮ薄膜１０ａが分割された後のＧａＮバルク結晶１０ｂに対して、さらに、上記のように、次の貼り合わせ面となるＮ面をエッチングにより清浄面とし、エッチングにより貼り合わせ面が清浄面とされた異種基板と貼り合わせた後、異種基板との界面から０．１μｍ以上１００μｍ以下の距離を有する面でＧａＮバルク結晶を切断することにより、次のＧａＮ薄膜貼り合わせ基板が得られる。かかる工程を繰り返すことにより、ＧａＮバルク結晶から多数のＧａＮ薄膜貼り合わせ基板を製造することができる。ここで、ＧａＮバルク結晶を切断する方法としては、特に制限はないが、一般にＩＩＩ族窒化物結晶の切断に用いられる装置として、たとえば、放電加工機、ワイヤーソー、外周刃、内周刃、レーザ照射などにより切断する方法がある。
上記の製造方法により、ＧａＮと化学組成の異なる異種基板２０と、異種基板２０に貼り合わせられている０．１μｍ以上１００μｍ以下の厚さＴのＧａＮ薄膜１０ａとを含むＧａＮ薄膜貼り合わせ基板１が、精度よく、容易にかつ確実に、多量に、低コストで得られる。
実施形態１のＧａＮ薄膜貼り合わせ基板において、ＧａＮ薄膜は、その転位密度の低減がＬＥＤ（発光ダイオード）、ＬＤ（半導体レーザ）などの光デバイスの特性（たとえば、光出力、寿命など）、ＨＥＭＴ（High Electron Mobility Transistor；高電子移動トランジスタ）、縦型コンデンサなどの電子デバイスの特性（たとえば、耐電圧など）を向上させる観点から、転位密度が１×１０9ｃｍ-2以下であることが好ましい。転位密度が１×１０9ｃｍ-2以下の低転位のＧａＮ薄膜は、転位密度が１×１０9ｃｍ-2以下の低転位のＧａＮバルク結晶を分割することにより得られる。かかる観点から、ＧａＮ薄膜の転位密度は１×１０7ｃｍ-2以下がより好ましく、３×１０6ｃｍ-2以下がさらに好ましい。
ここで、転位密度が１×１０9ｃｍ-2以下の低転位のＧａＮバルク結晶は、たとえば、図４を参照して、以下の方法により製造することができる。すなわち、まず、下地基板上に、ストライプ状にパターン化された開口部１１０ｗとマスク部１１０ｍとで構成される第１のマスク層１１０（図４（ａ））、または、ドット状にパターン化された開口部１１０ｗとマスク部１１０ｍとで構成される第１のマスク層１１０を形成する。
次に、かかる第１のマスク層１１０上に、ＧａＮバルク結晶を成長させることにより、低転位のＧａＮバルク結晶が得られる。転位密度を１×１０9ｃｍ-2以下とする観点から、ストライプ状の開口部１１０ｗは、幅Ｖｗが０．４μｍ〜１０μｍ、ピッチＶｐが０．４μｍ〜２０μｍであることが好ましく（図４（ａ））、ドット状の開口部１１０ｗは、幅Ｖｗが０．４μｍ〜１０μｍ、ピッチＶｐが２μｍ〜１０μｍであることが好ましい（図４（ｂ））。ここで、第１のマスク層１１０を形成する材料は、特に制限はないが、ＳｉＯ2、Ｓｉ3Ｎ4などが好ましく用いられる。
実施形態１のＧａＮ薄膜貼り合わせ基板において、ＧａＮ薄膜は、ＬＥＤ、ＬＤ、縦型トランジスタなどの縦型半導体デバイスの基板として用いられる場合、導電性であることが好ましい。たとえば、ＧａＮ薄膜は、キャリア濃度が１×１０17ｃｍ-3以上であることが好ましい。キャリア濃度が１×１０17ｃｍ-3以上の導電性のＧａＮ薄膜は、キャリア濃度が１×１０17ｃｍ-3以上のＧａＮバルク結晶を分割することにより得られる。かかるＧａＮバルク結晶は、結晶成長の際に、Ｏ（酸素）、Ｇｅ（ゲルマニウム）、Ｓ（イオウ）、Ｓｉ（ケイ素）などのドーパントを添加することにより得られる。導電性を高める観点から、キャリア濃度は１×１０18ｃｍ-3以上であることがより好ましい。ここで、ＧａＮ薄膜のキャリア濃度は、ホール測定装置により測定できる。
実施形態１のＧａＮ薄膜貼り合わせ基板において、ＧａＮ薄膜は、転位を低減する観点から、単結晶で形成されている第１の領域と、この第１の領域に対して［０００１］方向が反転している単結晶で形成されている領域および多結晶で形成されている領域の少なくともいずれかの領域である第２の領域とを含むことが好ましい。かかる第２の領域が含まれることにより、第２の領域に転位が吸収され、転位を低減することができる。上記の第１の領域と第２の領域とを含むＧａＮ薄膜は、かかる第１の領域と第２の領域とを含むＧａＮバルク結晶を分割することにより得られる。
ここで、単結晶で形成されている第１の領域とこの第１の領域に対して［０００１］方向が反転している単結晶で形成されている領域および多結晶で形成されている領域の少なくともいずれかの領域である第２の領域とを含むＧａＮバルク結晶は、たとえば、図５および図６を参照して、以下の方法により製造することができる。すなわち、まず、下地基板上に、第１のマスク層１１０とストライプ状にパターン化された第２のマスク層１２０とで構成されるマスク層１３０（図５（ａ））、または、第１のマスク層１１０とドット状にパターン化された第２のマスク層１２０とで構成されるマスク層１３０（図５（ｂ））を形成する。ここで、第１のマスク層１１０とは、上記のストライプ状またはドット状にパターン化された開口部１１０ｗを有するマスク層をいう。また、第２のマスク層１２０には開口部は含まれない。また、第２のマスク層１２０を形成する材料は、特に制限はないが、ＳｉＯ2、Ｓｉ3Ｎ4などが好ましく用いられる。
次に、上記のマスク層１３０上に、ＧａＮバルク結晶１０を成長させることにより、図６（ｃ）を参照して、第１のマスク層１１０上には第１の領域１１が形成され、第２のマスク層１２０上には第２の領域１２が形成される。ここで、たとえば、気相法でＧａＮバルク結晶を成長させる場合には、窒素原料ガスの分圧を低くすると、第２の領域１２として、第１の領域に対して［０００１］方向が反転している単結晶で形成されている領域が得られやすい。また、窒素原料ガスの分圧を高くすると、第２の領域１２として、多結晶で形成されている領域が得られやすい。また、窒素原料ガスの分圧によっては、第１の領域に対して［０００１］方向が反転している単結晶で形成されている領域および多結晶で形成されている領域からなる第２の領域１２が得られる。
こうして、マスク層１３０上に、図６（ａ）または（ｂ）に示される、第１の領域１１と第２の領域１２とを含むＧａＮバルク結晶１０が得られる。ここで、ＧａＮバルク結晶１０内に第１の領域１１と第２の領域１２を容易に形成する観点から、ストライプ状の第２のマスク層１２０は、幅Ｗｗが１０μｍ〜１００μｍ、ピッチＷｐが１００μｍ〜１０００μｍであることが好ましく（図５（ａ））、ドット状の第２のマスク層１２０は、幅Ｗｗが１０μｍ〜２００μｍ、ピッチＷｐが１００μｍ〜５０００μｍであることが好ましい（図５（ｂ））。
実施形態１のＧａＮ薄膜貼り合わせ基板はＧａＮ系半導体デバイス用基板として用いられるものであるため、異種基板はＧａＮ薄膜上にＧａＮ系半導体層を成長させる際の環境にも耐えうる必要がある。かかる観点から、実施形態１のＧａＮ薄膜貼り合わせ基板において、異種基板とＧａＮ薄膜（熱膨張係数：５．６×１０-6Ｋ-1）との熱膨張係数の違いが小さいことが好ましい。たとえば、異種基板は、熱膨張係数が１×１０-8Ｋ-1以上１×１０-5Ｋ-1以下であることが好ましい。この点から好ましい異種基板として、サファイア基板、ＡｌＮ基板、ＳｉＣ基板、ＭｇＯ基板、ＺｎＯ基板、ＺｎＳ基板、カーボン基板、ＧａＡｓ基板、ダイヤモンド基板、Ｇａ2Ｏ3基板、ＺｒＢ2基板などが挙げられる。
実施形態１のＧａＮ薄膜貼り合わせ基板において、異種基板は、ＧａＮ薄膜上にＧａＮ系半導体層を成長させる際の環境にも耐えうるという観点から、耐熱温度が１２００℃以上であることが好ましい。この点から好ましい異種基板として、サファイア基板、ＡｌＮ基板、ＳｉＣ基板、ＺｎＳｅ基板、Ｓｉ基板、ＭｇＯ基板、ＺｎＯ基板、ＺｎＳ基板、石英基板、カーボン基板、ダイヤモンド基板、Ｇａ2Ｏ3基板、ＺｒＢ2基板などが挙げられる。
実施形態１のＧａＮ薄膜貼り合わせ基板において、異種基板は、ＧａＮ薄膜上にＧａＮ系半導体層を成長させる際の環境にも耐えうるという観点から、耐腐食性を有することが好ましい。ここで、耐腐食性とは、ＧａＮ系半導体層をエピタキシャル成長させ得る１２００℃以上の温度条件下で、塩化水素（ＨＣｌ）ガス、アンモニア（ＮＨ3）ガスなどの結晶成長雰囲気ガスに腐食されないことをいう。この点から好ましい異種基板として、サファイア基板、ＡｌＮ基板、ＳｉＣ基板、ＺｎＳｅ基板、Ｓｉ基板、ＭｇＯ基板、ＺｎＯ基板、ＺｎＳ基板、石英基板、カーボン基板、ダイヤモンド基板、Ｇａ2Ｏ3基板、ＺｒＢ2基板などが挙げられる。
実施形態１のＧａＮ薄膜貼り合わせ基板において、異種基板は、ＧａＮ系半導体デバイスの構造によっては除去される場合もあるため、エッチングなどの化学的処理により容易に除去できることが好ましい。この点から好ましい異種基板として、ＺｎＳｅ基板、Ｓｉ基板、ＭｇＯ基板、ＺｎＯ基板、ＺｎＳ基板、石英基板、カーボン基板、ダイヤモンド基板、Ｇａ2Ｏ3基板などが挙げられる。
実施形態１のＧａＮ薄膜貼り合わせ基板において、異種基板は、両側の主面上に電極を有し両側の主面間の導電が可能なＧａＮ系半導体デバイスを形成する観点から、導電性を有することが好ましい。この点から好ましい異種基板として、ＳｉＣ基板、Ｓｉ基板、ＧａＡｓ基板、カーボン基板などが挙げられる。
実施形態１のＧａＮ薄膜貼り合わせ基板において、異種基板は、単結晶であっても多結晶であってもよい。また、ＡｌＮとＡｌ2Ｏ3を組み合わせた組成からなる結晶であってもよい。熱膨張率をＧａＮ薄膜に合わせる、あるいはコストを低減する観点からは、ＡｌＮ、ＳｉＣ、Ｇａ2Ｏ3、ＭｇＯ、ＺｎＯ、Ａｌ2Ｏ3などの多結晶の異種基板の使用が有利である。
（実施形態２）
本発明にかかる第１のＧａＮ系半導体デバイスの一実施形態は、図１（ｅ）を参照して、ＧａＮと化学組成の異なる異種基板２０と、異種基板２０に貼り合わせられている０．１μｍ以上１００μｍ以下の厚さのＧａＮ薄膜１０ａと、ＧａＮ薄膜１０ａ上に形成されている少なくとも１層のＧａＮ系半導体層３０とを含む。かかる第１のＧａＮ系半導体デバイス２は、ＧａＮ薄膜１０上にＧａＮ系半導体層３０が形成されているため、安価で特性のよい半導体デバイスが得られる。ここで、ＧａＮ系半導体とは、化学組成中にＧａＮが含まれている半導体をいい、たとえば、Ａｌ1-x-yＧａxＩｎyＮ（０＜ｘ、０≦ｙ、ｘ＋ｙ≦１）半導体が挙げられる。なお、図１においては、異種基板２０として導電性の基板が図示されているが、絶縁性の基板であってもよい。
本発明にかかる第１のＧａＮ系半導体デバイスの製造方法の一実施形態は、図１（ｅ）を参照して、実施形態１のＧａＮ薄膜貼り合わせ基板１（図１（ｄ））を用いた第１のＧａＮ系半導体デバイス２の製造方法であって、ＧａＮ薄膜貼り合わせ基板１のＧａＮ薄膜１０ａの主面上に、少なくとも１層のＧａＮ系半導体層３０を成長させる工程を含む。かかる製造方法により、特性のよいＧａＮ系半導体デバイスが低コストで得られる。
ここで、ＧａＮ薄膜１０ａ上に少なくとも１層のＧａＮ系半導体層を成長させる方法には、特に制限はないが、エピタキシャル成長を行う観点から、ＨＶＰＥ法、ＭＯＣＶＤ法などの気相法が好ましく用いられる。
実施形態２の第１のＧａＮ系半導体デバイスにおけるＧａＮ薄膜は、実施形態１のＧａＮ薄膜貼り合わせ基板における説明と同様に、転位密度が１×１０9ｃｍ-2以下であることが好ましく、導電性であること（たとえば、キャリア濃度が１×１０17ｃｍ-3以上であること）が好ましく、また、単結晶で形成されている第１の領域と、この第１の領域に対して［０００１］方向が反転している単結晶で形成されている領域および多結晶で形成されている領域の少なくともいずれかの領域である第２の領域とを含むことが好ましい。
実施形態２の第１のＧａＮ系半導体デバイスにおける異種基板は、実施形態１のＧａＮ薄膜貼り合わせ基板における説明と同様に、異種基板とＧａＮ薄膜（熱膨張係数：５．６×１０-6Ｋ-1）との熱膨張係数の違いが小さい方が好ましく（たとえば、異種基板は、熱膨張係数が１×１０-8Ｋ-1以上１×１０-5Ｋ-1以下であることが好ましく）、耐熱温度が１２００℃以上であることが好ましく、耐腐食性を有することが好ましく、ＧａＮ薄膜よりもバンドギャップが大きいことが好ましく、エッチングなどの化学的処理により容易に除去できることが好ましく、また、導電性を有することが好ましい。
（実施形態３）
本発明にかかる第２のＧａＮ系半導体デバイスの一実施形態は、図１（ｇ）を参照して、０．１μｍ以上１００μｍ以下の厚さのＧａＮ薄膜１０ａと、ＧａＮ薄膜１０ａ上に形成されている少なくとも１層のＧａＮ系半導体層と、ＧａＮ系半導体層３０の最外層側に貼り合わせられている放熱導電基板４０とを含む。かかる第２のＧａＮ系半導体デバイス３は、ＧａＮ薄膜１０上にＧａＮ系半導体層３０が形成されているため、安価で特性のよい半導体デバイスが得られる。また、第２のＧａＮ系半導体デバイス３は、ＧａＮ系半導体層３０の最外層側に放熱導電基板４０が貼り合わせられているため、高電流を流した際に発生する熱を効果的に放出することが可能となり高出力のＧａＮ系半導体デバイス（特に、ＧａＮ系高輝度ＬＥＤ）が得られる。
本発明にかかる第２のＧａＮ系半導体デバイスの製造方法の一実施形態は、図１（ｅ）〜（ｇ）を参照して、実施形態２の第１のＧａＮ系半導体デバイス２を用いた第２のＧａＮ系半導体デバイス３の製造方法であって、第１のＧａＮ系半導体デバイス２におけるＧａＮ系半導体層３０の最外層側に放熱導電板を貼り合わせる工程（図１（ｆ））と、ＧａＮ薄膜１０ａと異種基板２０とを分離する工程（図１（ｇ））を含む。かかる製造方法により、電極を半導体デバイスの両側の主面に形成することが可能となりチップサイズを小さくすることができ、ＧａＮ系半導体デバイスが低コストで得られる。
ここで、ＧａＮ系半導体層の最外層側に放熱導電板を貼り合わせる方法には、特に制限はないが、はんだ法が好ましく用いられる。放熱導電板とは、半導体デバイス中に蓄積される熱を外部に放出する導電性の基板をいい、放熱性が高く熱膨張係数がＧａＮ系半導体層に近い観点から、Ｃｕ板、ＣｕＷ板などが好ましく用いられる。
また、実施形態３の第２のＧａＮ系半導体デバイスにおけるＧａＮ薄膜は、実施形態１のＧａＮ薄膜貼り合わせ基板における説明と同様に、転位密度が１×１０9ｃｍ-2以下であることが好ましく、導電性であること（たとえば、キャリア濃度が１×１０17ｃｍ-3以上であること）が好ましく、また、単結晶で形成されている第１の領域と、この第１の領域に対して［０００１］方向が反転している単結晶で形成されている領域および多結晶で形成されている領域の少なくともいずれかの領域である第２の領域とを含むことが好ましい。
なお、図１（ｅ）および（ｇ）を参照して、実施形態１の第１のＧａＮ系半導体デバイスおよび実施形態３の第２のＧａＮ系半導体デバイスは、０．１μｍ以上１００μｍ以下の厚さのＧａＮ薄膜１０ａと、ＧａＮ薄膜１０ａ上に形成されている少なくとも１層のＧａＮ系半導体層３０と、ＧａＮ薄膜１０ａおよびＧａＮ系半導体層３０の最外層のいずれか一方の側に貼り合わせられている基板を含むＧａＮ系半導体デバイスとして理解できる。ここで、ＧａＮ薄膜１０ａ側に基板として異種基板２０が貼り合わせられているものが第１のＧａＮ半導体デバイスに該当し、ＧａＮ系半導体層３０の最外層側に基板として放熱導電板４０が貼り合わせられているものが第２のＧａＮ系半導体デバイスに該当する。
（比較例１）
（１）ＧａＮバルク結晶の作製・研磨
まず、図１（ａ）を参照して、ＨＶＰＥ法により、下地基板１００であるＧａＡｓ基板（結晶成長面として（１１１）Ｇａ面を用いる）またはサファイア基板（結晶成長面として（０００１）面を用いる）上に、直径２インチ（５０．８ｍｍ）のＧａＮバルク結晶１０を１０ｍｍの厚さに成長させた。
このＧａＮバルク結晶１０の成長は、下地基板１００上に、図４（ａ）または（ｂ）に示す第１のマスク層１１０を形成した後に行なった。図４（ａ）の第１のマスク層１１０には幅Ｖｗが２μｍのストライプ状の開口部１１０ｗが８μｍのピッチＶｐで形成され、図４（ｂ）の第１のマスク層１１０には幅Ｖｗが２μｍのドット状の開口部１１０ｗが４μｍのピッチＶｐで形成されている。かかるマスク層１１０を介して結晶を成長させることにより、転位密度が１×１０5ｃｍ-2以上１×１０9ｃｍ-2以下のＧａＮバルク結晶１０が得られた。結晶の転位密度は、ＣＬ（カソードルミネッセンス）法、ＥＰＤ（エッチピット密度）法により測定した。また、結晶成長の際にＳｉＣｌ4ガスをドーピングすることにより、キャリア濃度が７×１０17ｃｍ-3、比抵抗が０．０５Ωｃｍの導電性のＧａＮバルク結晶１０が得られた。結晶のキャリア濃度および比抵抗は、ホール測定装置により室温（２５℃）で測定した。
次いで、ＧａＮバルク結晶１０から上記下地基板１００を研削（グラインディング）により機械的に除去して、厚さ１０ｍｍの自立性（フリースタンディング）のＧａＮバルク結晶１０とした。次に、図１（ｂ）を参照して、ＧａＮバルク結晶１０のＮ面１０ｎ（貼り合わせ面）を研削により鏡面加工した。
（２）ＧａＮバルク結晶への水素イオン注入
次に、図２（ａ）を参照して、イオン注入装置により、ドース量１×１０17ｃｍ-2および加速電圧５０ｋｅＶの条件で、ＧａＮバルク結晶１０のＮ面１０ｎ（貼り合わせ面）からの深さｔが０．１μｍの面１０ｔの位置に水素イオン１４０を注入した。
（３）ＧａＮバルク結晶への異種基板の貼り合わせ
次に、図２（ｂ）を参照して、ＧａＮバルク結晶１０のＮ面１０ｎ（貼り合わせ面）を、ドライエッチング装置を用いて、Ａｒ（アルゴン）ガスによるエッチング１５０を行なうことにより、清浄面とした。このＡｒガスによるエッチングは、ＲＦパワーが１００Ｗ、Ａｒガス流量が５０ｓｃｃｍ（ｓｃｃｍは、標準状態（２７３Ｋ、１０１３ｈＰａ）の気体が１分間に流れる体積（ｃｍ3）をいう、以下同じ）、雰囲気圧力が１３．３Ｐａの条件で行なった。一方、ＧａＮバルク結晶に貼り合わせる異種基板２０として、サファイア基板の貼り合わせ面をＡｒガスでエッチングして清浄面とした。このＡｒガスによるエッチングは、ＲＦパワーが１００Ｗ、Ａｒガス流量が５０ｓｃｃｍ、雰囲気圧力が６．７Ｐａの条件で行なった。ＧａＮバルク結晶の貼り合わせ面（Ｎ面１０ｎに相当）の最大表面粗さＲmax、平均表面粗さＲａおよび（０００１）面に対するオフ角は、それぞれ２８μｍ、１２．８ｎｍおよび０．０１°であった。ここで、オフ角０．０１°は、測定方法の精度の観点から、Ｎ面は（０００１）面と一致していることを示すものと考える。なお、最大表面粗さＲmaxは貼り合わせ面全体についてフラットネステスタを用いて測定を行ない、平均表面粗さＲａは貼り合わせ面の１００μｍ×１００μｍの範囲において中心１点および外周４点の合計５点について光干渉式段差計を用いて測定を行ない、（０００１）面に対する貼り合わせ面のオフ角はＧａＮバルク結晶の貼り合わせ面の中央部をＸ線回折法を用いて測定を行なった。
次に、図２（ｃ）を用いて、清浄面とされたＧａＮバルク結晶１０の貼り合わせ面（Ｎ面１０ｎ）と異種基板２０の貼り合わせ面とが接するように、表面活性化法により、ＧａＮバルク結晶１０と上記の異種基板２０とを貼り合わせた。
（４）ＧａＮバルク結晶の分割
次に、図２（ｄ）を参照して、上記のそれぞれの異種基板２０が貼り合わせられたＧａＮバルク結晶１０を４００℃で熱処理して、水素イオン注入面（１−２．において水素イオンが注入された面をいう、以下同じ）を脆化させて、水素イオン注入面でＧａＮバルク結晶を分割した。こうして、それぞれの異種基板２０上に膜厚０．１μｍのＧａＮ薄膜が貼り合わせられているＧａＮ薄膜貼り合わせ基板１が得られた。上記の工程を繰り返すことでＧａＮ薄膜貼り合わせ基板１を２４枚得た。
（５）ＧａＮ薄膜の密着性評価
得られたＧａＮ薄膜貼り合わせ基板１の貼り合わせ強度を調べるため、ＧａＮ薄膜と異種基板との密着性を以下のようにして評価した。ＭＯＣＶＤ装置内に上記ＧａＮ薄膜貼り合わせ基板を配置して、ＮＨ3（アンモニア）ガス雰囲気中で６００℃から１２００℃までの昇降温を昇温速度、降温速度ともに１０℃／ｍｉｎで３回繰り返した。その後、ＭＯＣＶＤ装置からＧａＮ薄膜貼り合わせ基板を取り出し、光学式顕微鏡でＧａＮ薄膜の剥がれの有無を観察し、基板面積のうちＧａＮ薄膜が９０％以上異種基板上に残っているものを良品、それ以外を不良品と判定した。その結果、ＧａＮ薄膜貼り合わせ基板２４枚中２枚のみが良品であった。
なお、異種基板としてＡｌＮ基板、ＳｉＣ基板、ＺｎＳｅ基板、Ｓｉ基板、ＭｇＯ基板、ＺｎＯ基板、ＺｎＳ基板、石英基板、カーボン基板およびダイヤモンド基板を使用してもほぼ同様な結果が得られた。
（実施例１）
ＧａＮバルク結晶１０のＮ面１０ｎ（貼り合わせ面）を研削および粗研磨（ラッピング）により鏡面加工したこと以外は、比較例１と同様にしてＧａＮバルク結晶を得た。得られたＧａＮバルク結晶の貼り合わせ面（Ｎ面）の最大表面粗さＲmax、平均表面粗さＲａおよび（０００１）面に対するオフ角は、それぞれ１８μｍ、５．１ｎｍおよび０．０１°であった。このＧａＮバルク結晶を、比較例１と同様にして、サファイア基板（異種基板）に貼りあわせてＧａＮ薄膜貼り合わせ基板を作製し、ＧａＮ薄膜と異種基板との密着性を評価した。その結果、ＧａＮ薄膜貼り合わせ基板２４枚中１３枚が良品であった。
（実施例２）
ＧａＮバルク結晶１０のＮ面１０ｎ（貼り合わせ面）を研削、粗研磨および微研磨（ポリシング）により鏡面加工したこと以外は、比較例１と同様にしてＧａＮバルク結晶を得た。得られたＧａＮバルク結晶の貼り合わせ面（Ｎ面）の最大表面粗さＲmax、平均表面粗さＲａおよび（０００１）面に対するオフ角は、それぞれ７μｍ、５．１ｎｍおよび０．０１°であった。このＧａＮバルク結晶を、実施例１と同様にして、サファイア基板（異種基板）に貼りあわせてＧａＮ薄膜貼り合わせ基板を作製し、ＧａＮ薄膜と異種基板との密着性を評価した。その結果、ＧａＮ薄膜貼り合わせ基板２４枚中１６枚が良品であった。
（実施例３）
ＧａＮバルク結晶１０のＮ面（貼り合わせ面）１０ｎを研削、粗研磨および微研磨（ポリシング）により鏡面加工した後、Ｃｌ2（塩素）ガスによるエッチングを行なうことにより清浄面としたこと以外は、実施例２と同様にしてＧａＮバルク結晶を得た。ここで、このＣｌ2ガスによるエッチングは、ＲＦパワーが１００Ｗ、Ｃｌ2ガス流量が１００ｓｃｃｍ、雰囲気圧力が１３．３Ｐａの条件で行なった。得られたＧａＮバルク結晶の貼り合わせ面（Ｎ面）の最大表面粗さＲmax、平均表面粗さＲａおよび（０００１）面に対するオフ角は、それぞれ７μｍ、０．７ｎｍおよび０．０１°であった。このＧａＮバルク結晶を、実施例１と同様にして、サファイア基板（異種基板）に貼りあわせてＧａＮ薄膜貼り合わせ基板を作製し、ＧａＮ薄膜と異種基板との密着性を評価した。その結果、ＧａＮ薄膜貼り合わせ基板２４枚中１７枚が良品であった。
（実施例４）
下地基板として、結晶成長面が（１１１）Ｇａ面から１５°傾いたＧａＡｓ基板を用いて、直径２インチ（５０．８ｍｍ）のＧａＮバルク結晶を１０ｍｍの厚さに成長させて、ＧａＮバルク結晶の貼り合わせ面（下地基板側の面）を、研削、粗研磨および微研磨したこと以外は、実施例３と同様にして、ＧａＮバルク結晶を得た。得られたＧａＮバルク結晶の貼り合わせ面の最大表面粗さＲmax、平均表面粗さＲａおよび（０００１）面に対するオフ角は、それぞれ７μｍ、０．７ｎｍおよび１５°であった。このＧａＮバルク結晶を、実施例１と同様にして、サファイア基板（異種基板）に貼りあわせてＧａＮ薄膜貼り合わせ基板を作製し、ＧａＮ薄膜と異種基板との密着性を評価した。その結果、ＧａＮ薄膜貼り合わせ基板２４枚中１９枚が良品であった。
（実施例５）
下地基板として、結晶成長面が（１１１）Ｇａ面から１．７°傾いたＧａＡｓ基板を用いた以外は、実施例４と同様にして、ＧａＮバルク結晶を得た。得られたＧａＮバルク結晶の貼り合わせ面（下地基板側の面）の最大表面粗さＲmax、平均表面粗さＲａおよび（０００１）面に対するオフ角は、それぞれ７μｍ、０．７ｎｍおよび１．７°であった。このＧａＮバルク結晶を、実施例１と同様にして、サファイア基板（異種基板）に貼りあわせてＧａＮ薄膜貼り合わせ基板を作製し、ＧａＮ薄膜と異種基板との密着性を評価した。その結果、ＧａＮ薄膜貼り合わせ基板２４枚中２１枚が良品であった。
（実施例６）
下地基板として、結晶成長面が（１１１）Ｇａ面から０．８°傾いたＧａＡｓ基板を用いた以外は、実施例４と同様にして、ＧａＮバルク結晶を得た。得られたＧａＮバルク結晶の貼り合わせ面（下地基板側の面）の最大表面粗さＲmax、平均表面粗さＲａおよび（０００１）面に対するオフ角は、それぞれ７μｍ、０．７ｎｍおよび０．８°であった。このＧａＮバルク結晶を、実施例１と同様にして、サファイア基板（異種基板）に貼りあわせてＧａＮ薄膜貼り合わせ基板を作製し、ＧａＮ薄膜と異種基板との密着性を評価した。その結果、ＧａＮ薄膜貼り合わせ基板２４枚中２２枚が良品であった。
（実施例７）
下地基板として、（１１１）Ｇａ面から０．２°傾いたＧａＡｓ基板を用いた以外は、実施例４と同様にして、ＧａＮバルク結晶を得た。得られたＧａＮバルク結晶の貼り合わせ面（下地基板側の面）の最大表面粗さＲmax、平均表面粗さＲａおよび（０００１）面に対するオフ角は、それぞれ７μｍ、０．７ｎｍ、０．２°であった。このＧａＮバルク結晶を、実施例１と同様にして、サファイア基板（異種基板）に貼りあわせてＧａＮ薄膜貼り合わせ基板を作製し、ＧａＮ薄膜と異種基板との密着性を評価した。その結果、ＧａＮ薄膜貼り合わせ基板２４枚中２２枚が良品であった。
（実施例８）
（１）ＧａＮバルク結晶の作製・研磨
ＧａＮバルク結晶１０の成長を、下地基板１００上に図５（ａ）または（ｂ）に示す第１のマスク層１１０および第２のマスク層１２０を含むマスク層１３０を形成した後に行なったこと以外は、実施例１と同様にして、直径２インチ（５０．８ｍｍ）のＧａＮバルク結晶１０を１０ｍｍの厚さに成長させた。ここで、下地基板１００としては、結晶成長面が（１１１）Ｇａ面から０．５°傾いたＧａＡｓ基板を用いた。
ここで、図５（ａ）のマスク層１３０には幅Ｗｗが１００μｍのストライプ状の第２のマスク層１２０が５００μｍのピッチＷｐで形成され、図５（ｂ）のマスク層１３０に直径Ｗｗが１００μｍのドット状の第２のマスク層１２０が１０００μｍのピッチＷｐで形成されている。かかるマスク層１３０を介して結晶を成長させることにより、図６を参照して、第１のマスク層１１０上に形成される第１の領域１１と第２のマスク層１２０上に形成される第２の領域１２を含むＧａＮバルク結晶が得られた。なお、このＧａＮバルク結晶は、ＨＶＰＥ法により、窒素原料ガスの分圧を高くして（具体的には、２３ｋＰａ以上で）成長させたため、第２の第２の領域１２は多結晶で形成されている領域となっている。
次に、図６（ｃ）および図７（ａ）を参照し、実施例１と同様にして、厚さ１０ｍｍの自立性のＧａＮバルク結晶１０とし、その貼り合わせ面（下地基板側の面（この面は、厳密にはＮ面１０ｎに対して０．５°のオフ角を有するが、オフ角が小さくＮ面１０ｎで近似され得る、このためＮ面１０ｎで近似させて以下説明する）を研磨により鏡面加工した。
（２）ＧａＮバルク結晶への水素イオンの注入
次に、図７（ｂ）を参照して、実施例１と同様の方法および条件で、ＧａＮバルク結晶１０の貼り合わせ面（Ｎ面１０ｎ（第１の領域１１のＮ面１１ｎおよび第２の領域１２の多結晶面１２ｐ）で近似される面）からの深さＴが０．１μｍの面１０ｔの位置に水素イオン１４０を注入した。
（３）ＧａＮバルク結晶への異種基板の貼り合わせ
次に、図７（ｃ）を参照して、ＧａＮバルク結晶１０の貼り合わせ面（Ｎ面１０ｎ（第１の領域１１のＮ面１１ｎおよび第２の領域１２の多結晶面１２ｐ）で近似される面）を、ドライエッチング装置を用いて、Ｃｌ2ガスによるエッチング１５０を行なうことにより、清浄面とした。一方、ＧａＮバルク結晶に貼り合わせる異種基板２０として、サファイア基板の貼り合わせ面をＡｒガスでエッチングして清浄面とした。ここで、Ｃｌ2ガスによるエッチングおよびＡｒガスによるエッチングは、実施例３と同様の条件で行なった。ここで、図７（ｃ）を参照して、第２の領域１２が平均粒径が５μｍ程度以上の多結晶で形成されている場合、第１の領域１１のＮ面１１ｎは、第２の領域１２の多結晶面１２ｐに比べてエッチング速度が大きいため、ＧａＮバルク結晶の貼り合わせ面（ＧａＮバルク結晶１０のＮ面１０ｎで近似される面）には、図７（ｃ）に示すような数十ｎｍ程度の凹凸（空隙部１０ｖ）が生じる。ＧａＮバルク結晶の貼り合わせ面（空隙部１０ｖを除いた部分）の最大表面粗さＲmax、平均表面粗さＲａおよび（０００１）面からのオフ角は、それぞれ７μｍ、０．７ｎｍおよび０．５°であった。このＧａＮバルク結晶を、実施例１と同様にして、サファイア基板（異種基板）に貼り合わせた。
なお、第２の領域１２が平均粒径５μｍ程度未満の多結晶で形成されている場合は、第１の領域１１のＮ面１１ｎは、第２の領域１２の多結晶面１２ｐに比べてエッチング速度が小さいため、ＧａＮバルク結晶の貼り合わせ面（ＧａＮバルク結晶１０のＮ面１０ｎで近似される面）には、図７（ｃ）とは異なり第１の領域１１のＮ面１１ｎに対して第２の領域１２の多結晶面１２ｐが凹部となった数十ｎｍ程度の凹凸（空隙部１０ｖ）が生じる。
サファイア基板が貼り合わせられたＧａＮバルク結晶を、実施例１と同様にして分割して、ＧａＮ薄膜貼り合わせ基板を得た。このＧａＮ薄膜貼り合わせ基板について、ＧａＮ薄膜と異種基板との密着性を評価した。その結果、ＧａＮ薄膜貼り合わせ基板２４枚中２４枚（全数）が良品であった。
上記実施例１から実施例８においては、異種基板として、サファイア基板を用いたが、異種基板としてＡｌＮ基板、ＳｉＣ基板、ＺｎＳｅ基板、Ｓｉ基板、ＭｇＯ基板、ＺｎＯ基板、ＺｎＳ基板、石英基板、カーボン基板およびダイヤモンド基板を使用してもほぼ同様な結果が得られた。
また、実施例４から実施例８においては、結晶成長面が所定の結晶面に対して大きなオフ角を有する下地基板を用いて、貼り合わせ面が（０００１）面に対して大きなオフ角を有するＧａＮバルク結晶を成長させた。しかし、貼り合わせ面が（０００１）面に対して大きなオフ角を有するＧａＮバルク結晶は、上記方法のみならず、結晶成長面が所定の結晶面に対してオフ角が０または極めて小さい下地基板を用いて結晶成長させ、切断、研削または研磨（粗研磨および微研磨）によって、（０００１）面に対して大きなオフ角を有するような表面を形成することによっても得られる。
また、実施例１から実施例８においては、ＧａＮバルク結晶に注入するイオンとして水素イオンを用いたが、水素イオンに替えて、ヘリウムイオンまたは窒素イオンを用いても、同様の結果が得られることが確認された。
（実施例９）
実施例９は、実施形態１および実施形態１ＡのＧａＮ薄膜貼り合わせ基板の一具体例として、膜厚０．１μｍの導電性のＧａＮ薄膜が貼り合わせられたＧａＮ薄膜貼り合わせ基板である。実施例９のＧａＮ薄膜貼り合わせ基板は、ＬＥＤ（発光ダイオード）、ＬＤ（半導体レーザ）などの発光デバイス用基板として好ましく用いられる。
（１）ＧａＮバルク結晶の作製・研磨
まず、図１（ａ）を参照して、ＨＶＰＥ法により、下地基板１００である結晶成長面が（１１１）Ｇａ面から０．４°傾いたＧａＡｓ基板上に、直径２インチ（５０．８ｍｍ）のＧａＮバルク結晶１０を１０ｍｍの厚さに成長させた。
このＧａＮバルク結晶１０の成長は、下地基板１００上に、図４（ａ）または（ｂ）に示す第１のマスク層１１０を形成した後に行なった。図４（ａ）の第１のマスク層１１０には幅Ｖｗが２μｍのストライプ状の開口部１１０ｗが８μｍのピッチＶｐで形成され、図４（ｂ）の第１のマスク層１１０には幅Ｖｗが２μｍのドット状の開口部１１０ｗが４μｍのピッチＶｐで形成されている。かかるマスク層１１０を介して結晶を成長させることにより、転位密度が１×１０5ｃｍ-2以上１×１０9ｃｍ-2以下のＧａＮバルク結晶１０が得られた。結晶の転位密度は、ＣＬ（カソードルミネッセンス）法、ＥＰＤ（エッチピット密度）法により測定した。また、結晶成長の際にＯ2ガスをドーピングすることにより、キャリア濃度が１×１０17ｃｍ-3、比抵抗が０．１Ωｃｍの導電性のＧａＮバルク結晶１０が得られた。結晶のキャリア濃度および比抵抗は、ホール測定装置により室温（２５℃）で測定した。
次いで、ＧａＮバルク結晶１０から上記下地基板１００を研削により機械的に除去して、厚さ１０ｍｍの自立性（フリースタンディング）のＧａＮバルク結晶１０とした。次に、図１（ｂ）を参照して、ＧａＮバルク結晶１０の貼り合わせ面（Ｎ面１０ｎで近似される面）を研削、粗研磨および微研磨により鏡面加工した。
（２）ＧａＮバルク結晶への水素イオン注入
次に、図２（ａ）を参照して、イオン注入装置により、ドース量１×１０17ｃｍ-2および加速電圧５０ｋｅＶの条件で、ＧａＮバルク結晶１０の貼り合わせ面（Ｎ面１０ｎで近似される面）からの深さｔが０．１μｍの面１０ｔの位置に水素イオン１４０を注入した。
（３）ＧａＮバルク結晶への異種基板の貼り合わせ
次に、図２（ｂ）を参照して、ＧａＮバルク結晶１０の貼り合わせ面（Ｎ面１０ｎで近似される面）を、ドライエッチング装置を用いて、Ｃｌ2ガスによるエッチング１５０を行なうことにより、清浄面とした。このＣｌ2ガスによるエッチングは、ＲＦパワーが１００Ｗ、Ｃｌ2ガス流量が１００ｓｃｃｍ、雰囲気圧力が１３．３Ｐａの条件で行なった。一方、ＧａＮバルク結晶に貼り合わせる異種基板２０として、サファイア基板、ＡｌＮ基板、ＳｉＣ基板、ＺｎＳｅ基板、Ｓｉ基板、ＭｇＯ基板、ＺｎＯ基板、ＺｎＳ基板、石英基板、カーボン基板およびダイヤモンド基板のそれぞれの基板の貼り合わせ面をＡｒガスでエッチングして清浄面とした。このＡｒガスによるエッチングは、ＲＦパワーが１００Ｗ、Ａｒガス流量が５０ｓｃｃｍ、雰囲気圧力が６．７Ｐａの条件で行なった。ここで、ＧａＮバルク結晶のエッチングにおいてＣｌ2ガスを用いて化学的エッチングを行なうことにより、ＧａＮバルク結晶表面に形成される酸化層を化学的に除去することができ、Ａｒガスを用いた物理的エッチングを行なうよりも、平面平坦性が高くなり、接着強度を高めることができる。ＧａＮバルク結晶の貼り合わせ面の最大表面粗さＲmax、平均表面粗さＲａおよび（０００１）面からのオフ角は、それぞれ７μｍ、０．７ｎｍおよび０．４°であった。
次に、図２（ｃ）を用いて、清浄面とされたＧａＮバルク結晶１０の貼り合わせ面（Ｎ面１０ｎ）と異種基板２０の貼り合わせ面とが接するように、表面活性化法により、ＧａＮバルク結晶１０と上記のそれぞれの異種基板２０とを貼り合わせた。
（４）ＧａＮバルク結晶の分割
次に、図２（ｄ）を参照して、上記のそれぞれの異種基板２０が貼り合わせられたＧａＮバルク結晶１０を４００℃で熱処理して、水素イオン注入面（（２）において水素イオンが注入された面）を脆化させて、水素イオン注入面でＧａＮバルク結晶を分割した。こうして、それぞれの異種基板２０上に膜厚０．１μｍのＧａＮ薄膜が貼り合わせられているＧａＮ薄膜貼り合わせ基板１が得られた。ここで、ＧａＮ薄膜１０ａが分割された後のＧａＮバルク結晶１０ｂは次のＧａＮ薄膜貼り合わせ基板の製造に用いられる。
上記工程を繰り返すことにより、厚さ１０ｍｍのＧａＮバルク結晶から、厚さ０．１μｍのＧａＮ薄膜を含むＧａＮ薄膜貼り合わせ基板を１００００枚製造することができた。ＧａＮバルク結晶をワイヤーソーによって切断する従来の方法では、厚さ１０ｍｍのＧａＮバルク結晶から厚さ３００μｍのＧａＮ基板が１０枚製造できるに留まっていた。このように、実施例９によれば、ＧａＮバルク結晶から多数のＧａＮ薄膜貼り合わせ基板が得られるため、基板の製造コストの大幅な低減が可能となった。
ここで、実施例９のＧａＮ薄膜貼り合わせ基板においては、実施形態１において説明したように、異種基板として、熱膨張係数が１×１０-8Ｋ-1以上１×１０-5Ｋ-1以下、耐熱温度が１２００℃以上、耐腐食性などの特性を備える基板が好適に用いられる。
また、実施例９のＧａＮ薄膜貼り合わせ基板は、これが発光デバイス用基板として用いられることから、発光デバイスの光取り出し効率を高くするために、異種基板として、ＧａＮよりバンドギャップが大きい基板、たとえば、サファイア基板、ＡｌＮ基板、ＭｇＯ基板、ＺｎＯ基板、ＺｎＳ基板、石英基板、ダイヤモンド基板などが好ましく用いられる。
また、実施例９のＧａＮ薄膜貼り合わせ基板は、これが発光デバイス用基板として用いられることから、発光デバイスの両側の主面上に電極を形成し両側の主面間の導電を可能とするために、異種基板として、導電性の基板、たとえばＳｉＣ基板、Ｓｉ基板、カーボン基板などが好ましく用いられる。
（実施例１０）
実施例１０は、実施形態１および実施形態１ＢのＧａＮ薄膜貼り合わせ基板の一具体例として、膜厚１００μｍの導電性のＧａＮ薄膜が貼り合わせられたＧａＮ薄膜貼り合わせ基板である。実施例１０のＧａＮ薄膜貼り合わせ基板は、ＬＥＤ、ＬＤなどの発光デバイス用基板として好ましく用いられる。
（１）ＧａＮバルク結晶の作製・研磨
実施例９と同様にして、直径２インチ（５０．８ｍｍ）で厚さ１０ｍｍの自立性（フリースタンディング）のＧａＮバルク結晶１０（転位密度：１×１０5ｃｍ-2以上１×１０9ｃｍ-2以下、キャリア濃度：２×１０18ｃｍ-3、比抵抗：０．０２Ωｃｍ）を得た。次いで、実施例９と同様にして、ＧａＮバルク結晶１０の貼り合わせ面（Ｎ面１０ｎで近似される面）を研磨により鏡面加工した。
（２）ＧａＮバルク結晶への異種基板の貼り合わせ
次に、図３（ａ）を参照して、ＧａＮバルク結晶１０の貼り合わせ面（Ｎ面１０ｎで近似される面）を、ドライエッチング装置を用いて、Ｃｌ2ガスによるエッチング１５０を行なうことにより、清浄面とした。一方、ＧａＮバルク結晶に貼り合わせる異種基板２０として、サファイア基板、ＡｌＮ基板、ＳｉＣ基板、ＺｎＳｅ基板、Ｓｉ基板、ＭｇＯ基板、ＺｎＯ基板、ＺｎＳ基板、石英基板、カーボン基板、ダイヤモンド基板、Ｇａ2Ｏ3基板およびＺｒＢ2基板のそれぞれの基板の貼り合わせ面をＡｒガスでエッチングして清浄面とした。ここで、Ｃｌ2ガスによるエッチングおよびＡｒガスによるエッチングは、実施例９と同様の条件で行なった。ＧａＮバルク結晶の貼り合わせ面の最大表面粗さＲmax、平均表面粗さＲａおよび（０００１）面からのオフ角は、それぞれ７μｍ、０．７ｎｍおよび０．４°であった。次に、図３（ｂ）参照して、実施例９と同様に、ＧａＮバルク結晶１０と上記のそれぞれの異種基板２０とを貼り合わせた。
（３）ＧａＮバルク結晶の分割
次に、図３（ｃ）を参照して、異種基板２０との界面からの距離Ｔが１００μｍの面１０ｔで、放電加工機、ワイヤーソー、外周刃または内周刃を用いて、ＧａＮバルク結晶１０を切断して、異種基板２０上に厚さ１００μｍのＧａＮ薄膜１０ａが貼り合わせられているＧａＮ薄膜貼り合わせ基板１が得られた。ここで、ＧａＮ薄膜１０ａが分割された後のＧａＮバルク結晶１０ｂは次のＧａＮ薄膜貼り合わせ基板の製造に用いられる。
上記工程を繰り返すことにより、厚さ１０ｍｍのＧａＮバルク結晶から、厚さ１００μｍのＧａＮ薄膜を含むＧａＮ薄膜貼り合わせ基板が２０枚得られた。ＧａＮバルク結晶をワイヤーソーによって切断する従来の方法では、厚さ１０ｍｍのＧａＮバルク結晶から厚さ３００μｍのＧａＮ基板が１０枚製造できるに留まっていた。このように、実施例１０によっても、ＧａＮバルク結晶から多くのＧａＮ薄膜貼り合わせ基板が得られるため、基板の製造コストの低減が可能となった。
なお、実施例１０のＧａＮ薄膜貼り合わせ基板は、実施例９において説明したように、異種基板として、熱膨張係数が１×１０-8Ｋ-1以上１×１０-5Ｋ-1以下、耐熱温度が１２００℃以上、耐腐食性、ＧａＮよりバンドギャップが大きい、導電性などの特性を備える基板が好適に用いられる。
（実施例１１）
実施例１１は、実施形態１および実施形態１ＡのＧａＮ薄膜貼り合わせ基板の他の具体例として、単結晶で形成されている第１の領域と第１の領域に対して［０００１］方向が反転している単結晶で形成されている領域である第２の領域とを含む膜厚０．１μｍの導電性のＧａＮ薄膜が貼り合わせられたＧａＮ薄膜貼り合わせ基板である。実施例１１のＧａＮ薄膜貼り合わせ基板は、ＬＥＤ、ＬＤなどの発光デバイス用基板として好ましく用いられる。
（１）ＧａＮバルク結晶の作製・研磨
ＧａＮバルク結晶１０の成長を、下地基板１００上に図５（ａ）または（ｂ）に示す第１のマスク層１１０および第２のマスク層１２０を含むマスク層１３０を形成した後に行なったこと以外は、実施例９と同様にして、直径２インチ（５０．８ｍｍ）のＧａＮバルク結晶１０を１０ｍｍの厚さに成長させた。
ここで、図５（ａ）のマスク層１３０には幅Ｗｗが１００μｍのストライプ状の第２のマスク層１２０が５００μｍのピッチＷｐで形成され、図５（ｂ）のマスク層１３０には直径Ｗｗが１００μｍのドット状の第２のマスク層１２０が１０００μｍのピッチＷｐで形成されている。かかるマスク層１３０を介して結晶を成長させることにより、図６を参照して、第１のマスク層１１０上に形成される第１の領域１１と第２のマスク層１２０上に形成される第２の領域１２を含むＧａＮバルク結晶１０が得られた。なお、このＧａＮバルク結晶は、ＨＶＰＥ法により、窒素原料ガスの分圧を低くして（具体的には、２３ｋＰａ以下で）成長させたため、第２の領域１２は第１の領域１１に対して［０００１］方向が反転している単結晶で形成されている領域となっている。したがって、ＧａＮバルク結晶１０のＮ面１０ｎには第１の領域１１のＮ面１１ｎと第２の領域のＧａ面１２ｇが含まれ、ＧａＮバルク結晶１０のＧａ面１０ｇには第１の領域のＧａ面１１ｇと第２の領域のＮ面１２ｎが含まれる。また、得られたＧａＮバルク結晶は、転位密度が１×１０4ｃｍ-2以上１×１０8ｃｍ-2以下、キャリア濃度が１×１０19ｃｍ-3、比抵抗が０．００５Ωｃｍの導電性であった。ここで、実施例１１のＧａＮバルク結晶は、第２の領域１２に転位が吸収されるため、実施例９のＧａＮバルク結晶よりも転位密度が低減した。
次に、図６（ｃ）および図７（ａ）を参照し、実施例９と同様にして、厚さ１０ｍｍの自立性のＧａＮバルク結晶１０とし、その貼り合わせ面（Ｎ面１０ｎで近似される面）を研磨により鏡面加工した。
（２）ＧａＮバルク結晶への水素イオンの注入
次に、図７（ｂ）を参照して、実施例９と同様の方法および条件で、ＧａＮバルク結晶１０の貼り合わせ面（Ｎ面１０ｎ（第１の領域１１のＮ面１１ｎおよび第２の領域１２のＧａ面１２ｇ）で近似される面）からの深さＴが０．１μｍの面１０ｔの位置に水素イオン１４０を注入した。
（３）ＧａＮバルク結晶への異種基板の貼り合わせ
次に、図７（ｃ）を参照して、ＧａＮバルク結晶１０の貼り合わせ面（Ｎ面１０ｎ（第１の領域１１のＮ面１１ｎおよび第２の領域１２のＧａ面１２ｇ）で近似される面）を、ドライエッチング装置を用いて、Ｃｌ2ガスによるエッチング１５０を行なうことにより、清浄面とした。一方、ＧａＮバルク結晶に貼り合わせる異種基板２０として、サファイア基板、ＡｌＮ基板、ＳｉＣ基板、ＺｎＳｅ基板、Ｓｉ基板、ＭｇＯ基板、ＺｎＯ基板、ＺｎＳ基板、石英基板、カーボン基板、ダイヤモンド基板、Ｇａ2Ｏ3基板およびＺｒＢ2基板のそれぞれの基板の貼り合わせ面をＡｒガスでエッチングして清浄面とした。ここで、Ｃｌ2ガスによるエッチングおよびＡｒガスによるエッチングは、実施例９と同様の条件で行なった。ここで、第１の領域１１のＮ面１１ｎは、第２の領域のＧａ面１２ｇに比べてエッチング速度が大きいため、ＧａＮバルク結晶１０の貼り合わせ面（Ｎ面１０ｎで近似される面）には、図７（ｃ）に示すような数十ｎｍ程度の凹凸（空隙部１０ｖ）が生じる。ＧａＮバルク結晶の貼り合わせ面（空隙部１０ｖを除いた部分）の最大表面粗さＲmax、平均表面粗さＲａおよび（０００１）面からのオフ角は、それぞれ７μｍ、０．７ｎｍおよび０．４°であった。
次に、図７（ｄ）参照して、実施例１と同様に、ＧａＮバルク結晶１０と上記のそれぞれの異種基板２０とを貼り合わせた。このとき、ＧａＮバルク結晶１０のＮ面に生じていた数十ｎｍ程度の凹凸により、ＧａＮバルク結晶１０と異種基板２０との間には規則的な空隙部１０ｖが生じた。かかる空隙部１０ｖは、ＧａＮ薄膜１０上にＧａＮ系半導体層を成長させる際に生じるＧａＮ薄膜と異種基板との熱膨張係数の差に由来する応力を緩和する効果を有する。
（４）ＧａＮバルク結晶の分割
次に、図７（ｅ）を参照して、上記のそれぞれの異種基板２０が貼り合わせられたＧａＮバルク結晶１０を４００℃で熱処理して、水素イオン注入面（（２）において水素イオンが注入された面）を脆化させて、水素イオン注入面でＧａＮバルク結晶を分割した。こうして、それぞれの異種基板２０上に膜厚０．１μｍのＧａＮ薄膜１０ａが貼り合わせられているＧａＮ薄膜貼り合わせ基板１が得られた。ここで、ＧａＮ薄膜１０ａが分割された後のＧａＮバルク結晶１０ｂは次のＧａＮ薄膜貼り合わせ基板の製造に用いられる。
上記工程を繰り返すことにより、厚さ１０ｍｍのＧａＮバルク結晶から、厚さ０．１μｍのＧａＮ薄膜を含むＧａＮ薄膜貼り合わせ基板を６０００枚製造することができた。ＧａＮバルク結晶をワイヤーソーによって切断する従来の方法では、厚さ１０ｍｍのＧａＮバルク結晶から厚さ３００μｍのＧａＮ基板が１０枚製造できるに留まっていた。このように、実施例３によれば、ＧａＮバルク結晶から多数のＧａＮ薄膜貼り合わせ基板が得られるため、基板の製造コストの大幅な低減が可能となった。
なお、実施例１１のＧａＮ薄膜貼り合わせ基板は、実施例９において説明したように、異種基板として、熱膨張係数が１×１０-8Ｋ-1以上１×１０-5Ｋ-1以下、耐熱温度が１２００℃以上、耐腐食性、ＧａＮよりバンドギャップが大きい、導電性などの特性を備える基板が好適に用いられる。
（実施例１２）
実施例１２は、実施形態１および実施形態１ＡのＧａＮ薄膜貼り合わせ基板のさらに他の具体例として、膜厚０．１μｍの半絶縁性のＧａＮ薄膜が貼り合わせられたＧａＮ薄膜貼り合わせ基板である。実施例１２のＧａＮ薄膜貼り合わせ基板は、高周波デバイス、ＨＥＭＴ（High Electron Mobility Transistor；高電子移動トランジスタ）などの電子デバイス用基板として好ましく用いられる。
（１）ＧａＮバルク結晶の作製・研磨
ＧａＮバルク結晶成長の際にＦｅ、ＣｒまたはＶを４×１０18ｃｍ-3だけドーピングしたこと以外は、実施例９と同様にして、直径２インチ（５０．８ｍｍ）で厚さ１０ｍｍの自立性（フリースタンディング）の半絶縁性のＧａＮバルク結晶１０（転位密度：１×１０5ｃｍ-2以上１×１０9ｃｍ-2以下、比抵抗：１×１０7Ωｃｍ）を得た。次いで、実施例９と同様にして、ＧａＮバルク結晶１０のＮ面１０ｎを研磨により鏡面加工した。
（２）ＧａＮバルク結晶への水素イオンの注入
次に、実施例９と同様の方法および条件で、ＧａＮバルク結晶の貼り合わせ面（Ｎ面で近似される面）からの深さＴが０．１μｍの面の位置に水素イオンを注入した。
（３）ＧａＮバルク結晶への異種基板の貼り合わせ
次に、実施例９と同様の方法および条件で、ＧａＮバルク結晶の貼り合わせ面（Ｎ面で近似される面）を、Ｃｌ2ガスによるエッチングを行なうことにより、清浄面とした。一方、実施例９と同様の方法および条件で、ＧａＮバルク結晶に貼り合わせる異種基板として、サファイア基板、ＡｌＮ基板、ＳｉＣ基板、ＺｎＳｅ基板、Ｓｉ基板、ＭｇＯ基板、ＺｎＯ基板、ＺｎＳ基板、石英基板、カーボン基板、ダイヤモンド基板、Ｇａ2Ｏ3基板およびＺｒＢ2基板のそれぞれの基板の貼り合わせ面をＡｒガスでエッチングして清浄面とした。ＧａＮバルク結晶の貼り合わせ面の最大表面粗さＲmax、平均表面粗さＲａおよび（０００１）面からのオフ角は、それぞれ７μｍ、０．７ｎｍおよび０．４°であった。次に、実施例９と同様にして、ＧａＮバルク結晶と上記のそれぞれの異種基板とを貼り合わせた。
（４）ＧａＮバルク結晶の分割
次に、実施例９と同様にして、上記のそれぞれの異種基板が貼り合わせられたＧａＮバルク結晶を４００℃で熱処理して、水素イオン注入面（（２）において水素イオンが注入された面）を脆化させて、水素イオン注入面でＧａＮバルク結晶を分割した。こうして、それぞれの異種基板上に膜厚０．１μｍの半絶縁性のＧａＮ薄膜が貼り合わせられているＧａＮ薄膜貼り合わせ基板が得られた。ここで、ＧａＮ薄膜が分割された後のＧａＮバルク結晶は次のＧａＮ薄膜貼り合わせ基板の製造に用いられる。
上記工程を繰り返すことにより、厚さ１０ｍｍのＧａＮバルク結晶から、厚さ０．１μｍのＧａＮ薄膜を含むＧａＮ薄膜貼り合わせ基板を１００００枚製造することができた。ＧａＮバルク結晶をワイヤーソーによって切断する従来の方法では、厚さ１０ｍｍのＧａＮバルク結晶から厚さ３００μｍのＧａＮ基板が１０枚製造できるに留まっていた。このように、実施例１２によれば、ＧａＮバルク結晶から多数のＧａＮ薄膜貼り合わせ基板が得られるため、基板の製造コストの大幅な低減が可能となった。
ここで、実施例１２のＧａＮ薄膜貼り合わせ基板においては、実施例１１において説明したように、異種基板として、熱膨張係数が１×１０-8Ｋ-1以上１×１０-5Ｋ-1以下、耐熱温度が１２００℃以上、耐腐食性などの特性を備える基板が好適に用いられる。
また、実施例１２のＧａＮ薄膜貼り合わせ基板は、これがＨＥＭＴなどの電子デバイス用基板として用いられることから、電子デバイスのリーク電流の発生を抑制するため、異種基板として半絶縁性または絶縁性の基板、たとえば、サファイア基板、ＡｌＮ基板、ＳｉＣ基板、ＺｎＳｅ基板、Ｓｉ基板、ＭｇＯ基板、ＺｎＯ基板、ＺｎＳ基板、石英基板、ダイヤモンド基板、Ｇａ2Ｏ3基板、ＺｒＢ2基板などが好ましく用いられる。
（実施例１３）
実施例１３は、実施形態１および実施形態１ＡのＧａＮ薄膜貼り合わせ基板のさらに他の具体例として、単結晶で形成されている第１の領域と多結晶で形成されている第２の領域とを含む膜厚０．１μｍの半絶縁性のＧａＮ薄膜が貼り合わせられたＧａＮ薄膜貼り合わせ基板である。実施例１３のＧａＮ薄膜貼り合わせ基板は、高周波デバイス、ＨＥＭＴ（High Electron Mobility Transistor；高電子移動トランジスタ）などの電子デバイス用基板として好ましく用いられる。
（１）ＧａＮバルク結晶の作製・研磨
ＧａＮバルク結晶成長の際にＦｅ、ＣｒまたはＶを５×１０18ｃｍ-3だけドーピングしたことおよび窒素原料ガスの分圧を高く（具体的には２３ｋＰａ以上と）したこと以外は、実施例１１と同様にして、単結晶で形成されている第１の領域と多結晶で形成されている第２の領域とを含む、厚さ１０ｍｍの自立性（フリースタンディング）の半絶縁性のＧａＮバルク結晶１０（転位密度：１×１０4ｃｍ-2以上１×１０8ｃｍ-2以下、比抵抗：１×１０7Ωｃｍ）を得た。したがって、図６（ｃ）を参照して、ＧａＮバルク結晶１０のＮ面１０には第１の領域１１のＮ面１１ｎと第２の領域の多結晶面１２ｐが含まれ、ＧａＮバルク結晶１０のＧａ面１０ｇには第１の領域のＧａ面１１ｇと第２の領域の多結晶面１２ｑが含まれる。次いで、実施例１１と同様にして、ＧａＮバルク結晶１０の貼り合わせ面（Ｎ面１０ｎで近似される面）を研磨により鏡面加工した。
（２）ＧａＮバルク結晶への水素イオンの注入
次に、実施例１１と同様の方法および条件で、ＧａＮバルク結晶のＮ面（第１の領域のＮ面および第２の領域のＧａ面）からの深さが０．１μｍの面の位置に水素イオンを注入した。
（３）ＧａＮバルク結晶への異種基板の貼り合わせ
次に、実施例１１と同様の方法および条件で、ＧａＮバルク結晶の貼り合わせ面（Ｎ面１０ｎ（第１の領域１１のＮ面１１ｎおよび第２の領域１２の多結晶面１２ｐ）で近似される面）を、Ｃｌ2ガスによるエッチングを行なうことにより、清浄面とした。ここで、図７（ｃ）を参照して、第２の領域１２が平均粒径が５μｍ程度以上の多結晶で形成されている場合、第１の領域１１のＮ面１１ｎは、第２の領域１２の多結晶面１２ｐに比べてエッチング速度が大きいため、ＧａＮバルク結晶１０の貼り合わせ面（Ｎ面１０ｎで近似される面）には、図７（ｃ）に示すような数十ｎｍ程度の凹凸（空隙部１０ｖ）が生じる。ＧａＮバルク結晶の貼り合わせ面（空隙部を除いた部分）の最大表面粗さＲmax、平均表面粗さＲａおよび（０００１）面からのオフ角は、それぞれ７μｍ、０．７ｎｍおよび０．４°であった。
一方、実施例１１と同様の方法および条件で、ＧａＮバルク結晶に貼り合わせる異種基板として、サファイア基板、ＡｌＮ基板、ＳｉＣ基板、ＺｎＳｅ基板、Ｓｉ基板、ＭｇＯ基板、ＺｎＯ基板、ＺｎＳ基板、石英基板、カーボン基板、ダイヤモンド基板、Ｇａ2Ｏ3基板およびＺｒＢ2基板のそれぞれの基板の貼り合わせ面をＡｒガスでエッチングして清浄面とした。
次に、実施例１１と同様にして、ＧａＮバルク結晶と上記のそれぞれの異種基板とを貼り合わせた。このとき、図７（ｄ）を参照して、ＧａＮバルク結晶１０のＮ面１０ｎに生じていた数十ｎｍ程度の凹凸により、ＧａＮバルク結晶１０と異種基板２０との間には規則的な空隙部１０ｖが生じた。かかる空隙部は、ＧａＮ薄膜にＧａＮ系半導体層を成長させる際に生じるＧａＮ薄膜と異種基板との熱膨張係数の差に由来する応力を緩和する効果を有する。
なお、第２の領域１２が平均粒径５μｍ程度未満の多結晶で形成されている場合は、第１の領域１１のＮ面１１ｎは、第２の領域１２の多結晶面１２ｐに比べてエッチング速度が小さいため、ＧａＮバルク結晶の貼り合わせ面（ＧａＮバルク結晶１０のＮ面１０ｎで近似される面）には、図７（ｃ）とは異なり第１の領域１１のＮ面１１ｎに対して第２の領域１２の多結晶面１２ｐが凹部となった数十ｎｍ程度の凹凸（空隙部）が生じる。
（４）ＧａＮバルク結晶の分割
次に、実施例１１と同様に、上記のそれぞれの異種基板が貼り合わせられたＧａＮバルク結晶を４００℃で熱処理して、水素イオン注入面（（２）において水素イオンが注入された面）を脆化させて、水素イオン注入面でＧａＮバルク結晶を分割した。こうして、それぞれの異種基板上に膜厚０．１μｍのＧａＮ薄膜が貼り合わせられているＧａＮ薄膜貼り合わせ基板が得られた。ここで、ＧａＮ薄膜が分割された後のＧａＮバルク結晶は次のＧａＮ薄膜貼り合わせ基板の製造に用いられる。
上記工程を繰り返すことにより、厚さ１０ｍｍのＧａＮバルク結晶から、厚さ０．１μｍのＧａＮ薄膜を含むＧａＮ薄膜貼り合わせ基板を６０００枚製造することができた。ＧａＮバルク結晶をワイヤーソーによって切断する従来の方法では、厚さ１０ｍｍのＧａＮバルク結晶から厚さ３００μｍのＧａＮ基板が１０枚製造できるに留まっていた。このように、実施例１３によれば、ＧａＮバルク結晶から多数のＧａＮ薄膜貼り合わせ基板が得られるため、基板の製造コストの大幅な低減が可能となった。
なお、ここで、実施例１３のＧａＮ薄膜貼り合わせ基板においては、実施例１２において説明したように、異種基板として、熱膨張係数が１×１０-8以上１×１０-5以下、耐熱温度が１２００℃以上、耐腐食性、半絶縁性または絶縁性などの特性を備える基板が好適に用いられる。
（実施例１４）
実施例１４は、実施形態１および実施形態１ＡのＧａＮ薄膜貼り合わせ基板のさらに他の具体例として、単結晶で形成されている第１の領域と第１の領域に対して［０００１］方向が反転している単結晶で形成されている第２の領域とを含む膜厚０．１μｍの導電性のＧａＮ薄膜が貼り合わせられたＧａＮ薄膜貼り合わせ基板である。実施例１４のＧａＮ薄膜貼り合わせ基板は、縦型トランジスタなどの電子デバイス用基板として好ましく用いられる。
（１）ＧａＮバルク結晶の作製・研磨
実施例１１と同様にして、単結晶で形成されている第１の領域と第１の領域に対して［０００１］方向が反転している単結晶で形成されている第２の領域とを含む、直径２インチ（５０．８ｍｍ）で厚さ１０ｍｍの自立性（フリースタンディング）の導電性のＧａＮバルク結晶（転位密度：１×１０4ｃｍ-2以上１×１０8ｃｍ-2以下、キャリア濃度：４×１０18ｃｍ-3、比抵抗：０．０１Ωｃｍ）を得た。次いで、実施例３と同様にして、ＧａＮバルク結晶のＮ面を研磨により鏡面加工した。
（２）ＧａＮバルク結晶への水素イオンの注入
次に、実施例１１と同様の方法および条件で、ＧａＮバルク結晶の貼り合わせ面（Ｎ面（第１の領域のＮ面および第２の領域のＧａ面）で近似される面）からの深さが０．１μｍの面の位置に水素イオンを注入した。
（３）ＧａＮバルク結晶への異種基板の貼り合わせ
次に、実施例１１と同様の方法および条件で、ＧａＮバルク結晶の貼り合わせ面（Ｎ面（第１の領域のＮ面および第２の領域のＧａ面）で近似される面）を、Ｃｌ2ガスによるエッチングを行なうことにより、清浄面とした。ここで、図７（ｃ）を参照して、第１の領域１１のＮ面１１ｎは、第２の領域１２のＧａ面１２ｇに比べてエッチング速度が大きいため、ＧａＮバルク結晶１０のＮ面１０ｎには、図７（ｃ）に示すような数十ｎｍ程度の凹凸が生じる。一方、実施例１１と同様の方法および条件で、ＧａＮバルク結晶に貼り合わせる異種基板として、サファイア基板、ＡｌＮ基板、ＳｉＣ基板、ＺｎＳｅ基板、Ｓｉ基板、ＭｇＯ基板、ＺｎＯ基板、ＺｎＳ基板、石英基板、カーボン基板、ダイヤモンド基板、Ｇａ2Ｏ3基板およびＺｒＢ2基板のそれぞれの基板の貼り合わせ面をＡｒガスでエッチングして清浄面とした。ＧａＮバルク結晶の貼り合わせ面の最大表面粗さＲmax、平均表面粗さＲａおよび（０００１）面からのオフ角は、それぞれ７μｍ、０．７ｎｍおよび０．４°であった。
次に、実施例１１と同様にして、ＧａＮバルク結晶と上記のそれぞれの異種基板とを貼り合わせた。このとき、図７（ｄ）を参照して、ＧａＮバルク結晶の貼り合わせ面（Ｎ面で近似される面）に生じていた数十ｎｍ程度の凹凸により、ＧａＮバルク結晶と異種基板との間には規則的な空隙部が生じた。かかる空隙部は、ＧａＮ薄膜にＧａＮ系半導体層を成長させる際に生じるＧａＮ薄膜と異種基板との熱膨張係数の差に由来する応力を緩和する効果を有する。
（４）ＧａＮバルク結晶の分割
次に、実施例１１と同様に、上記のそれぞれの異種基板が貼り合わせられたＧａＮバルク結晶を４００℃で熱処理して、水素イオン注入面（（２）において水素イオンが注入された面）を脆化させて、水素イオン注入面でＧａＮバルク結晶を分割した。こうして、それぞれの異種基板上に膜厚０．１μｍのＧａＮ薄膜が貼り合わせられているＧａＮ薄膜貼り合わせ基板が得られた。ここで、ＧａＮ薄膜が分割された後のＧａＮバルク結晶は次のＧａＮ薄膜貼り合わせ基板の製造に用いられる。
上記工程を繰り返すことにより、厚さ１０ｍｍのＧａＮバルク結晶から、厚さ０．１μｍのＧａＮ薄膜を含むＧａＮ薄膜貼り合わせ基板を６０００枚製造することができた。ＧａＮバルク結晶をワイヤーソーによって切断する従来の方法では、厚さ１０ｍｍのＧａＮバルク結晶から厚さ３００μｍのＧａＮ基板が１０枚製造できるに留まっていた。このように、実施例１４によれば、ＧａＮバルク結晶から多数のＧａＮ薄膜貼り合わせ基板が得られるため、基板の製造コストの大幅な低減が可能となった。
ここで、実施例１４のＧａＮ薄膜貼り合わせ基板においては、実施例９において説明したように、異種基板として、熱膨張係数が１×１０-8Ｋ-1以上１×１０-5Ｋ-1以下、耐熱温度が１２００℃以上、耐腐食性などの特性を備える基板が好適に用いられる。
また、実施例１４のＧａＮ薄膜貼り合わせ基板は、これが縦型トランジスタなどの電子デバイス用基板として用いられることから、縦型トランジスタ構造を可能とするために、異種基板として、導電性の基板、たとえばＳｉＣ基板、Ｓｉ基板、カーボン基板などが好ましく用いられる。
（実施例１５）
実施例１５は、図８を参照して、実施形態２の第１のＧａＮ系半導体デバイスの一具体例として、片面電極型（一方の主面側に電極を有する型をいう、以下同じ）のＬＥＤである。実施例１５のＬＥＤにおいては、基板として実施例１１において作製された、絶縁性のサファイア基板（異種基板２０）に単結晶で形成されている第１の領域と第１の領域に対して［０００１］方向が反転している単結晶で形成されている第２の領域とを含む厚さ０．１μｍのＧａＮ薄膜１０ａが貼り合わせられているＧａＮ薄膜貼り合わせ基板１が用いられている。
（１）ＬＥＤの作製
図８を参照して、実施例１５のＬＥＤは、以下の製造方法により作製された。すなわち、上記のＧａＮ薄膜貼り合わせ基板１（サファイア基板（異種基板２０）上にＧａＮ薄膜１０ａが貼り合わせられている）のＧａＮ薄膜１０ａ上に、ＭＯＣＶＤ法により、ＧａＮ系半導体層３０として、厚さ５μｍのｎ型ＧａＮ層３１、厚さ０．５μｍのｎ型Ａｌ0.05Ｇａ0.95Ｎ層３２、６対のＩｎ0.15Ｇａ0.85Ｎ層およびＩｎ0.01Ｇａ0.99Ｎ層からなるＭＱＷ（多重量子井戸）構造を有する厚さ１００ｎｍの発光層３３、厚さ２０ｎｍのｐ型Ａｌ0.20Ｇａ0.80Ｎ層３４、厚さ０．１５μｍのｐ型ＧａＮ層３５を順次成長させた。こで、実施例１１において作製された本ＧａＮ薄膜貼り合わせ基板は、異種基板とＧａＮ薄膜との間に空隙部が形成されているため、上記ＧａＮ系半導体層をエピタキシャル成長させる際に、異種基板とＧａＮ薄膜との間の熱膨張係数の差に由来する応力が緩和され、異種基板、ＧａＮ薄膜およびＧａＮ系半導体層のいずれにもクラックの発生は見られなかった。
次に、メサエッチングによりｎ型ＧａＮ層３１の一部の表面を露出させた。次に、真空蒸着法または電子ビーム蒸着法により、ｐ型ＧａＮ層３５上にｐ側電極５１を、表面が露出したｎ型ＧａＮ層３１上にｎ側電極５２を形成した。
なお、比較例Ｒ１５として、サファイア基板（異種基板２０）上に直接ＧａＮ系半導体層３０を成長させたこと以外は、実施例１５と同様の方法および条件で、ＬＥＤを作製した。
また、実施例１５’として、ＧａＮ系半導体層３０の成長の際に、発光層３３として、６対のＡｌ0.05Ｇａ0.95Ｎ層およびＧａＮ層からなるＭＱＷ構造を有する層を形成したこと以外は、実施例１５と同様の方法および条件でＬＥＤを製作した。なお、比較例Ｒ１５’として、サファイア基板（異種基板２０）上に直接ＧａＮ系半導体層３０を成長させたこと以外は、実施例１５’と同様の方法および条件で、ＬＥＤを作製した。
（２）ＬＥＤの特性評価
上記実施例１５、比較例Ｒ１５について、それぞれのＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの発光強度をＥＬ（エレクトロルミネッセンス）法により測定したところ、比較例Ｒ１５に対する実施例１５のＬＥＤの相対発光強度は１．２であった。さらに、実施例１５’、比較例Ｒ１５’について、それぞれのＬＥＤのピーク波長３５０ｎｍにおける発光スペクトルの発光強度をＥＬ（エレクトロルミネッセンス）法により測定したところ、比較例Ｒ１５’に対する実施例１５’のＬＥＤの相対発光強度は１０であった。このことより、ＧａＮ薄膜貼り合わせ基板を用いることにより、発光強度が高く特性の高いＬＥＤを低コストで製造することができたことがわかる。
（実施例１６）
実施例１６は、図９を参照して、実施形態２の第１のＧａＮ系半導体デバイスのさらに他の具体例として、両面電極型（両方の主面側に電極を有する型をいう、以下同じ）のＬＥＤである。実施例１６のＬＥＤにおいては、基板として実施例１１において作製された、導電性のＳｉ基板（異種基板２０）に単結晶で形成されている第１の領域と第１の領域に対して［０００１］方向が反転している単結晶で形成されている第２の領域とを含む厚さ０．１μｍの導電性のＧａＮ薄膜１０ａが貼り合わせられているＧａＮ薄膜貼り合わせ基板１が用いられている。
（１）ＬＥＤの作製
図９を参照して、実施例１６のＬＥＤは、以下の製造方法により作製された。すなわち、上記のＧａＮ薄膜貼り合わせ基板１（Ｓｉ基板（異種基板２０）上にＧａＮ薄膜１０ａが貼り合わせられている）のＧａＮ薄膜１０ａ上に、ＭＯＣＶＤ法により、ＧａＮ系半導体層３０として、厚さ２μｍのｎ型ＧａＮ層３１、厚さ０．５μｍのｎ型Ａｌ0.05Ｇａ0.95Ｎ層３２、６対のＩｎ0.15Ｇａ0.85Ｎ層およびＡｌ0.01Ｇａ0.99Ｎ層からなるＭＱＷ構造を有する厚さ１００ｎｍの発光層３３、厚さ２０ｎｍのｐ型Ａｌ0.20Ｇａ0.80Ｎ層３４、厚さ０．１５μｍのｐ型ＧａＮ層３５を順次成長させた。ここで、実施例１１において作製された本ＧａＮ薄膜貼り合わせ基板は、異種基板とＧａＮ薄膜との間に空隙部が形成されているため、上記ＧａＮ系半導体層をエピタキシャル成長させる際に、異種基板とＧａＮ薄膜との間の熱膨張係数の差に由来する応力が緩和され、異種基板、ＧａＮ薄膜およびＧａＮ系半導体層のいずれにもクラックの発生は見られなかった。
次に、真空蒸着法または電子ビーム蒸着法により、ｐ型ＧａＮ層３５上にｐ側電極５１を、ＧａＮ貼り合わせ基板１のＳｉ基板（異種基板２０）上にｎ側電極５２を形成した。
実施例１６のＬＥＤは、両方の主面側に電極を有するため両側の主面間で導電することから、チップサイズがより小型化された。
（実施例１７）
実施例１７は、図１０を参照して、実施形態３の第２のＧａＮ系半導体デバイスの一具体例として、両面電極型のＬＥＤである。実施例１７のＬＥＤは、厚さ０．１μｍの導電性のＧａＮ薄膜１０ａ上に少なくとも１層のＧａＮ系半導体層３０が形成され、かかるＧａＮ系半導体層３０の最上層側に放熱導電基板４０が貼り合わせられた構造を有する。
（１）ＬＥＤの作製
図１０を参照して、実施例１７のＬＥＤは、以下の製造方法により作製された。すなわち、まず、図１０（ａ）を参照して、実施例１１において作製されたＧａＮ薄膜貼り合わせ基板１（絶縁性のサファイア基板（異種基板２０）上に厚さ０．１μｍのＧａＮ薄膜１０ａが貼り合わせられている）のＧａＮ薄膜１０ａ上に、ＭＯＣＶＤ法により、ＧａＮ系半導体層３０として、厚さ２μｍのｎ型ＧａＮ層３１、厚さ０．５μｍのｎ型Ａｌ0.05Ｇａ0.95Ｎ層３２、６対のＩｎ0.15Ｇａ0.85Ｎ層およびＡｌ0.01Ｇａ0.99Ｎ層からなるＭＱＷ構造を有する厚さ１００ｎｍの発光層３３、厚さ２０ｎｍのｐ型Ａｌ0.20Ｇａ0.80Ｎ層３４、厚さ０．１５μｍのｐ型ＧａＮ層３５を順次成長させた。ここで、実施例１１において作製された本ＧａＮ薄膜貼り合わせ基板は、異種基板とＧａＮ薄膜との間に空隙部が形成されているため、上記ＧａＮ系半導体層をエピタキシャル成長させる際に、異種基板とＧａＮ薄膜との間の熱膨張係数の差に由来する応力が緩和され、異種基板、ＧａＮ薄膜およびＧａＮ系半導体層のいずれにもクラックの発生は見られなかった。次いで、真空蒸着法により、ｐ型ＧａＮ層３５上にｐ側電極５１を形成した。
次に、図１０（ｂ）を参照して、ＧａＮ系半導体層３０の最外層（ｐ型ＧａＮ層３５）側にｐ側電極５１を介して放熱導電板４０としてＣｕ板を、Ａｕ−Ｓｕはんだを用いて貼り合わせた。
次に、図１０（ｃ）を参照して、レーザリフトオフ法により、サファイア基板（異種基板２０）をＧａＮ薄膜１０ａから分離した。次いで、電子ビーム蒸着法により、ＧａＮ薄膜上にｎ側電極５２を形成した。
なお、比較例Ｒ１７として、サファイア基板（異種基板２０）上に直接ＧａＮ系半導体層３０を成長させたこと以外は、実施例１７と同様の方法および条件で、ＬＥＤを作製した。
（２）ＬＥＤの特性評価
上記実施例１７および比較例Ｒ１７について、それぞれのＬＥＤのピーク波長４５０ｎｍにおける発光スペクトルの発光強度を測定したところ、比較例Ｒ１７に対する実施例１７のＬＥＤの相対発光強度は１．２であった。このことより、ＧａＮ薄膜貼り合わせ基板を用いることにより、発光強度が高く特性の高いＬＥＤを低コストで製造することができたことがわかる。また、実施例１７のＬＥＤは、サファイア基板（異種基板２０）が除去されたことにより、光の取り出し効率がより高められた。また、実施例１７のＬＥＤは、両方の主面側に電極を有するため両側の主面間で導電することから、チップサイズが小型化された。
（実施例１８）
実施例１８は、図１１を参照して、実施形態２の第１のＧａＮ系半導体デバイスのさらに他の具体例として、ＨＥＭＴである。実施例１８のＨＥＭＴにおいては、基板として実施例１２において作製された、絶縁性のサファイア基板（異種基板２０）に厚さ０．１μｍの半絶縁性のＧａＮ薄膜１０ａが貼り合わせられているＧａＮ薄膜貼り合わせ基板１が用いられている。
（１）ＨＥＭＴの作製
図１１を参照して、実施例１８のＨＥＭＴは、以下の製造方法により作製された。すなわち、上記のＧａＮ薄膜貼り合わせ基板１（サファイア基板（異種基板２０）上にＧａＮ薄膜１０ａが貼り合わせられている）のＧａＮ薄膜１０ａ上に、ＭＯＣＶＤ法により、ＧａＮ系半導体層３０として、厚さ３μｍのｉ型ＧａＮ層３６、厚さ３０ｎｍのｉ型Ａｌ0.25Ｇａ0.75Ｎ層３７を順次成長させた。次に、フォトリソグラフィ法およびリフトオフ法を用いて、ｉ型Ａｌ0.25Ｇａ0.75Ｎ層３７上にソース電極５３およびドレイン電極５４を形成した。ここで、ソース電極５３およびドレイン電極５４は、いずれも５０ｎｍのＴｉ層、１００ｎｍのＡｌ層、２０ｎｍのＴｉ層および２００ｎｍのＡｕ層を積層し、８００℃で３０秒間熱処理することにより合金化することにより形成した。また、同様の方法を用いて、ｉ型Ａｌ0.25Ｇａ0.75Ｎ層３７上にゲート電極５５として、厚さ３００ｎｍのＡｕ層を、ゲート幅２μｍ、ゲート長さ１５０μｍとなるように形成した。こうして、ＨＥＭＴを形成し、その動作確認を行った。
（実施例１９）
実施例１９は、図１２を参照して、実施形態２の第１のＧａＮ系半導体デバイスのさらに他の具体例となる縦型トランジスタである。実施例１９の縦型トランジスタにおいては、基板として実施例１４において作製された、導電性の基板（異種基板２０）に、単結晶で形成されている第１の領域と第１の領域に対して［０００１］方向が反転している単結晶で形成されている第２の領域とを含む厚さ０．１μｍの導電性のＧａＮ薄膜１０ａが貼り合わせられているＧａＮ薄膜貼り合わせ基板１が用いられている。
１１−１．縦型トランジスタの作製
図１２を参照して、実施例１９の縦型トランジスタは、以下の製造方法により作製された。まず、上記のＧａＮ薄膜貼り合わせ基板１（導電性のＳｉ基板（異種基板２０）上にＧａＮ薄膜１０ａが貼り合わせられている）のＧａＮ薄膜１０ａ上に、ＭＯＣＶＤ法により、ＧａＮ系半導体層３０として、厚さ１０μｍのｎ-型ＧａＮ層３８（電子濃度：１×１０16ｃｍ-3）を成長させた。
次に、選択イオン注入により、ｎ-型ＧａＮ層３８の一部領域にＭｇイオンを注入してｐ型層３８ａを形成し、ｐ型層３８ａの一部領域にＳｉイオンを注入してｎ+型層３８ｂを形成した。次いで、ｎ型ＧａＮ層３８、ｐ型層３８ａおよびｎ+型層３８ｂ上に、保護膜（図示せず）として厚さ３００ｎｍのＳｉＯ2層を形成した後、１２５０℃で３０秒間熱処理を行なって、注入イオンを活性化させた。
次に、上記保護膜をフッ酸で除去した後、ｎ型ＧａＮ層３８、ｐ型層３８ａおよびｎ+型層３８ｂ上に、ｐ−ＣＶＤ（プラズマ化学気相堆積）法により、絶縁膜６０として５０ｎｍのＳｉＯ2層を形成した。次いで、フォトリソグラフィ法およびバッファードフッ酸を用いた選択エッチング法により、絶縁膜６０の一部領域を選択的にエッチングして、ソース電極５３をリフトオフ法により形成した。ここで、ソース電極５３は、５０ｎｍのＴｉ層、１００ｎｍのＡｌ層、２０ｎｍのＴｉ層および２００ｎｍのＡｕ層を積層し、８００℃で３０秒間熱処理することにより合金化することにより形成した。次いで、フォトリソグラフィ法およびリフトオフ法により、絶縁膜６０上にゲート電極５５として厚さ３００ｎｍのＡｌ層を形成して、ＭＩＳ（金属−絶縁体−半導体）構造を構成した。次いで、Ｓｉ基板（異種基板２０）上にドレイン電極５４を形成した。ここで、ドレイン電極５４は、５０ｎｍのＴｉ層、１００ｎｍのＡｌ層、２０ｎｍのＴｉ層および２００ｎｍのＡｕ層を積層し、８００℃で３０秒間熱処理することにより合金化することにより形成した。こうして、縦型トランジスタを作製し、その動作確認を行なった。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
本発明にかかるＧａＮ薄膜貼り合わせ基板、第１のＧａＮ系半導体デバイスおよび第２のＧａＮ系半導体デバイス、ならびにこれらの製造方法を示す模式断面図である。ここで、（ａ）はＧａＮバルク結晶の成長工程、（ｂ）は鏡面の形成工程、（ｃ）は異種基板の貼り合わせ工程、（ｄ）はＧａＮバルク結晶の分割工程、（ｅ）はＧａＮ系半導体層の成長工程、（ｆ）は放熱導電板の貼り合わせ工程、（ｇ）は異種基板の分離工程を示す。 本発明にかかるＧａＮ薄膜貼り合わせ基板の製造方法の一例を示す模式断面図である。ここで、（ａ）はイオン注入工程を、（ｂ）は清浄面の形成工程を、（ｃ）は異種基板の貼り合わせ工程を、（ｄ）は熱処理によるＧａＮバルク結晶の分割工程を示す。 本発明にかかるＧａＮ薄膜貼り合わせ基板の製造方法の他の例を示す模式断面図である。ここで、（ａ）は清浄面の形成工程、（ｂ）は異種基板の貼り合わせ工程、（ｃ）は切断によるＧａＮバルク結晶の分割工程を示す。 本発明において用いられるＧａＮバルク結晶の成長に用いられる第１のマスク層における開口部のパターンを示す模式図である。ここで、（ａ）はストライプ状のパターンを、（ｂ）はドット状のパターンを示す。 本発明において用いられるＧａＮバルク結晶の成長に用いられるのマスク層における第２のマスク層のパターンを示す模式図である。ここで、（ａ）はストライプ状のパターンを、（ｂ）はドット状のパターンを示す。 本発明において用いられる第１の領域と第２の領域とを含むＧａＮバルク結晶およびその製造方法を示す模式図である。ここで、（ａ）はストライプ状の第２の領域を有する結晶の模式平面図を、（ｂ）はドット状の第２の領域を有する結晶の模式平面図を、（ｃ）は（ａ）および（ｂ）におけるＶＩＣ−ＶＩＣ断面の模式断面図を示す。 本発明にかかるＧａＮ薄膜貼り合わせ基板の製造方法のさらの他の例を示す模式断面図である。ここで、（ａ）は鏡面の形成工程を、（ｂ）はイオンの注入工程を、（ｃ）は清浄面の形成工程を、（ｄ）は異種基板の貼り合わせ工程を、（ｅ）は熱処理によるＧａＮバルク結晶の分割工程を示す。 本発明にかかる第１のＧａＮ系半導体デバイスの一例であるＬＥＤを示す模式断面図である。 本発明にかかる第１のＧａＮ系半導体デバイスの他の例であるＬＥＤを示す模式断面図である。 本発明にかかる第２のＧａＮ系半導体デバイスの一例であるＬＥＤを示す模式断面図である。 本発明にかかる第１のＧａＮ系半導体デバイスのさらに他の例であるＨＥＭＴを示す模式断面図である。 本発明にかかる第１のＧａＮ系半導体デバイスのさらに他の例である縦型トランジスタを示す模式断面図である。
符号の説明
１ ＧａＮ薄膜貼り合わせ基板、２ 第１のＧａＮ系半導体デバイス、３ 第２のＧａＮ系半導体デバイス、１０ ＧａＮバルク結晶、１０ａ ＧａＮ薄膜、１０ｇ，１１ｇ，１２ｇ Ｇａ面、１０ｎ，１１ｎ，１２ｎ Ｎ面、１０ｔ 面、１１ 第１の領域、１２ 第２の領域、１２ｐ，１２ｑ 多結晶面、２０ 異種基板、３０ ＧａＮ系半導体層、３１ ｎ型ＧａＮ層、３２ ｎ型Ａｌ0.05Ｇａ0.95Ｎ層、３３ 発光層、３４ ｐ型Ａｌ0.20Ｇａ0.80Ｎ層、３５ ｐ型ＧａＮ層、３６ ｉ型ＧａＮ層、３７ ｉ型Ａｌ0.25Ｇａ0.75Ｎ層、３８ ｎ-型ＧａＮ層、３８ａ ｐ型層、３８ｂ ｎ+型層、４０ 放熱導電板、５１ ｐ側電極、５２ ｎ側電極、５３ ソース電極、５４ ドレイン電極、５５ ゲート電極、６０ 絶縁膜、１００ 下地基板、１１０ 第１のマスク層、１１０ｍ マスク部、１１０ｗ 開口部、１２０ 第２のマスク層、１３０ マスク層、１４０ イオン、１５０ エッチング。

Claims (12)

  1. ＧａＮ薄膜貼り合わせ基板の製造方法であって、
    ＧａＮバルク結晶にＧａＮと化学組成の異なる異種基板を貼り合わせる工程と、前記異種基板との界面から０．１μｍ以上１００μｍ以下の距離を有する面で前記ＧａＮバルク結晶を分割して前記異種基板上にＧａＮ薄膜を形成する工程とを含み、
    前記ＧａＮバルク結晶の貼り合わせ面の最大表面粗さＲmaxが２０μｍ以下であり、前記ＧａＮバルク結晶の貼り合わせ面と（０００１）面とのオフ角が０．０３°以上２０°以下であることを特徴とするＧａＮ薄膜貼り合わせ基板の製造方法。
  2. 前記ＧａＮバルク結晶に前記異種基板を貼り合わせる工程前に、前記ＧａＮバルク結晶の貼り合わせ面から０．１μｍ以上１００μｍ以下の深さの面の位置に、水素イオン、ヘリウムイオンおよび窒素イオンからなる群から選ばれるいずれかのイオンを注入する工程を含み、
    前記ＧａＮバルク結晶を分割する工程は、前記ＧａＮバルク結晶を熱処理することにより行うことを特徴とする請求項１に記載のＧａＮ薄膜貼り合わせ基板の製造方法。
  3. 前記ＧａＮバルク結晶を分割する工程は、前記異種基板との界面から０．１μｍ以上１００μｍ以下の距離を有する面で前記ＧａＮバルク結晶を切断することにより行うことを特徴とする請求項１に記載のＧａＮ薄膜貼り合わせ基板の製造方法。
  4. 請求項１から請求項３までのいずれかの製造方法により得られたＧａＮ薄膜貼り合わせ基板を用いた第１のＧａＮ系半導体デバイスの製造方法であって、
    前記ＧａＮ薄膜貼り合わせ基板の前記ＧａＮ薄膜上に、少なくとも１層のＧａＮ系半導体層を成長させる工程を含む第１のＧａＮ系半導体デバイスの製造方法。
  5. 請求項４の製造方法により得られた第１のＧａＮ系半導体デバイスを用いた第２のＧａＮ系半導体デバイスの製造方法であって、
    前記第１のＧａＮ系半導体デバイスの前記ＧａＮ系半導体層の最外層側に放熱導電板を貼り付ける工程と、前記ＧａＮ薄膜と前記異種基板とを分離する工程を含む第２のＧａＮ系半導体デバイスの製造方法。
  6. ＧａＮと化学組成の異なる異種基板と、前記異種基板に貼り合わせられている０．１μｍ以上１００μｍ以下の厚さのＧａＮ薄膜とを含み、
    前記ＧａＮ薄膜の貼り合わせ面と（０００１）面とのオフ角が０．０３°以上２０°以下であるＧａＮ薄膜貼り合わせ基板。
  7. 前記ＧａＮ薄膜は、転位密度が１×１０9ｃｍ-2以下である請求項６に記載のＧａＮ薄膜貼り合わせ基板。
  8. 前記ＧａＮ薄膜は、キャリア濃度が１×１０17ｃｍ-3以上である請求項６または請求項７に記載のＧａＮ薄膜貼り合わせ基板。
  9. 前記ＧａＮ薄膜は、単結晶で形成されている第１の領域と前記第１の領域に対して［０００１］方向が反転している単結晶で形成されている領域および多結晶で形成されている領域の少なくともいずれかの領域である第２の領域とを含む請求項６から請求項８までのいずれかに記載のＧａＮ薄膜貼り合わせ基板。
  10. 前記異種基板は、熱膨張係数が１×１０-8以上１×１０-5以下である請求項６から請求項９までのいずれかに記載のＧａＮ薄膜貼り合わせ基板。
  11. ＧａＮと化学組成の異なる異種基板と、前記異種基板に貼り合わせられている０．１μｍ以上１００μｍ以下の厚さのＧａＮ薄膜と、前記ＧａＮ薄膜上に形成されている少なくとも１層のＧａＮ系半導体層とを含み、
    前記ＧａＮ薄膜の貼り合わせ面と（０００１）面とのオフ角が０．０３°以上２０°以下である第１のＧａＮ系半導体デバイス。
  12. ０．１μｍ以上１００μｍ以下の厚さのＧａＮ薄膜と、前記ＧａＮ薄膜上に形成されている少なくとも１層のＧａＮ系半導体層と、前記ＧａＮ系半導体層の最外層側に貼り合わせられている放熱導電基板とを含み、
    前記ＧａＮ薄膜の主面と（０００１）面とのオフ角が０．０３°以上２０°以下である第２のＧａＮ系半導体デバイス。
JP2006182118A 2006-06-30 2006-06-30 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法 Expired - Fee Related JP5003033B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2006182118A JP5003033B2 (ja) 2006-06-30 2006-06-30 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
TW096120036A TW200818248A (en) 2006-06-30 2007-06-05 Substrate having thin film of GaN joined thereon and method of fabricating the same, and a GaN-based semiconductor device and method of fabricating the same
EP07011175.2A EP1873817B1 (en) 2006-06-30 2007-06-06 Substrate having thin film of GaN joined thereon and method of fabricating the same
US11/819,574 US7728348B2 (en) 2006-06-30 2007-06-28 Substrate having thin film of GaN joined thereon and method of fabricating the same, and a GaN-based semiconductor device and method of fabricating the same
KR1020070064361A KR20080002644A (ko) 2006-06-30 2007-06-28 ＧａＮ 박막 접합 기판 및 그 제조 방법과, ＧａＮ계반도체 디바이스 및 그 제조 방법
CNB2007101273561A CN100573822C (zh) 2006-06-30 2007-07-02 衬底及其制备方法以及半导体器件及其制备方法
HK08105764.5A HK1117270A1 (en) 2006-06-30 2008-05-23 Substrate and method of fabricating the same, and semiconductor device and method of fabricating the same
US12/765,357 US8143140B2 (en) 2006-06-30 2010-04-22 Substrate having thin film of GaN joined thereon and method of fabricating the same, and a GaN-based semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006182118A JP5003033B2 (ja) 2006-06-30 2006-06-30 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2008010766A JP2008010766A (ja) 2008-01-17
JP5003033B2 true JP5003033B2 (ja) 2012-08-15

Family

ID=38616553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006182118A Expired - Fee Related JP5003033B2 (ja) 2006-06-30 2006-06-30 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法

Country Status (7)

Country Link
US (2) US7728348B2 (ja)
EP (1) EP1873817B1 (ja)
JP (1) JP5003033B2 (ja)
KR (1) KR20080002644A (ja)
CN (1) CN100573822C (ja)
HK (1) HK1117270A1 (ja)
TW (1) TW200818248A (ja)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
JP2009272380A (ja) * 2008-05-01 2009-11-19 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその表面処理方法、ｉｉｉ族窒化物積層体およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
FR2931293B1 (fr) 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
EP2151861A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
EP2151852B1 (en) * 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
JP4631946B2 (ja) * 2008-08-11 2011-02-16 住友電気工業株式会社 Ｉｉｉ族窒化物半導体層貼り合わせ基板の製造方法
EP2159836B1 (en) * 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
JP5441094B2 (ja) * 2008-10-01 2014-03-12 国立大学法人京都工芸繊維大学 半導体基板の製造方法および半導体基板
FR2936903B1 (fr) * 2008-10-07 2011-01-14 Soitec Silicon On Insulator Relaxation d'une couche de materiau contraint avec application d'un raidisseur
JP5608969B2 (ja) * 2008-10-20 2014-10-22 富士通株式会社 化合物半導体装置及びその製造方法
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
US8278193B2 (en) 2008-10-30 2012-10-02 Soitec Methods of forming layers of semiconductor material having reduced lattice strain, semiconductor structures, devices and engineered substrates including same
JP2010165927A (ja) * 2009-01-16 2010-07-29 Sumitomo Electric Ind Ltd 発光素子用基板
JP2010177464A (ja) * 2009-01-29 2010-08-12 Sumitomo Electric Ind Ltd 電子デバイスの製造方法
JP5407385B2 (ja) * 2009-02-06 2014-02-05 住友電気工業株式会社 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法
JP5597933B2 (ja) * 2009-05-01 2014-10-01 住友電気工業株式会社 Ｉｉｉ族窒化物半導体層貼り合わせ基板およびその製造方法
JP5420968B2 (ja) 2009-05-07 2014-02-19 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP2011077102A (ja) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd ウエハ、ｉｉｉ族窒化物系化合物半導体素子、及びそれらの製造方法
JP2011077351A (ja) 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd 発光素子
JP5381581B2 (ja) * 2009-09-30 2014-01-08 住友電気工業株式会社 窒化ガリウム基板
JP5365454B2 (ja) * 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
FR2953328B1 (fr) 2009-12-01 2012-03-30 S O I Tec Silicon On Insulator Tech Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques
JP2011146652A (ja) * 2010-01-18 2011-07-28 Sumitomo Electric Ind Ltd 貼り合わせ基板、貼り合わせ基板の製造方法、及び発光素子
EP2562789A4 (en) 2010-04-20 2015-03-04 Sumitomo Electric Industries PROCESS FOR PRODUCING COMPOSITE SUBSTRATE
JP2011243651A (ja) * 2010-05-14 2011-12-01 Sumitomo Electric Ind Ltd 半導体装置、貼り合せ基板およびそれらの製造方法
JP2012015304A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置
KR20120027988A (ko) 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
JP5938871B2 (ja) * 2010-11-15 2016-06-22 住友電気工業株式会社 ＧａＮ系膜の製造方法
US8697564B2 (en) 2010-11-16 2014-04-15 Sumitomo Electric Industries, Ltd. Method of manufacturing GaN-based film
US9184228B2 (en) 2011-03-07 2015-11-10 Sumitomo Electric Industries, Ltd. Composite base including sintered base and base surface flattening layer, and composite substrate including that composite base and semiconductor crystalline layer
JP2012243792A (ja) * 2011-05-16 2012-12-10 Sumitomo Electric Ind Ltd ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法
JP2012250907A (ja) * 2011-06-02 2012-12-20 Samsung Corning Precision Materials Co Ltd 自立基板の製造方法
KR20130008281A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 파워소자의 제조방법
JP2013030617A (ja) * 2011-07-28 2013-02-07 Sumitomo Electric Ind Ltd 複合基板およびその製造方法、ならびに複合ウエハ
CN103180494A (zh) * 2011-10-07 2013-06-26 住友电气工业株式会社 GaN基膜的制造方法及为此使用的复合衬底
KR101984698B1 (ko) 2012-01-11 2019-05-31 삼성전자주식회사 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
KR101847941B1 (ko) * 2012-02-08 2018-04-11 삼성전자주식회사 반도체 발광소자 및 그 제조방법
US9105561B2 (en) * 2012-05-14 2015-08-11 The Boeing Company Layered bonded structures formed from reactive bonding of zinc metal and zinc peroxide
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
FR2995136B1 (fr) 2012-09-04 2015-06-26 Soitec Silicon On Insulator Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin
CN104641453B (zh) 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
US9136337B2 (en) 2012-10-12 2015-09-15 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
JP6232853B2 (ja) * 2012-10-12 2017-11-22 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US9923063B2 (en) 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
US20140264456A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device
JP5682651B2 (ja) * 2013-04-25 2015-03-11 住友電気工業株式会社 半導体デバイス及びその製造方法
JP5692279B2 (ja) * 2013-04-26 2015-04-01 住友電気工業株式会社 半導体デバイスおよびその製造方法
US10156023B2 (en) 2013-06-11 2018-12-18 Bae Systems Information And Electronic Systems Integration Inc. Ultra long lifetime gallium arsenide
JP6176069B2 (ja) 2013-11-13 2017-08-09 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP5892495B2 (ja) * 2013-12-24 2016-03-23 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体
WO2015103274A1 (en) * 2013-12-30 2015-07-09 Veeco Instruments, Inc. Engineered substrates for use in crystalline-nitride based devices
JP6488465B2 (ja) * 2014-07-02 2019-03-27 パナソニックＩｐマネジメント株式会社 半導体装置
CN107112201B (zh) * 2015-02-09 2020-07-28 住友电气工业株式会社 磷化铟衬底、检查磷化铟衬底的方法和制造磷化铟衬底的方法
JP6444249B2 (ja) * 2015-04-15 2018-12-26 株式会社ディスコ ウエーハの生成方法
JP6606879B2 (ja) * 2015-06-15 2019-11-20 富士電機株式会社 窒化物半導体装置の製造方法
KR101951902B1 (ko) 2016-04-12 2019-02-26 주식회사 루미스탈 복수의 공극을 포함한 질화물 반도체 기판 및 그 제조 방법
US20170301772A1 (en) * 2016-04-15 2017-10-19 Robert M. Radway GaN DEVICES FABRICATED VIA WAFER BONDING
TWI692021B (zh) * 2016-07-05 2020-04-21 伯思達綠能科技股份有限公司 Ｌｅｄ製造用圖案化藍寶石基板的氮化鎵薄膜清除裝置及其清除方法
US10249786B2 (en) * 2016-11-29 2019-04-02 Palo Alto Research Center Incorporated Thin film and substrate-removed group III-nitride based devices and method
DE102017205268A1 (de) * 2017-03-29 2018-10-04 Robert Bosch Gmbh Verfahren zum Fertigen einer Kristallkörpereinheit für eine Sensorvorrichtung, Verfahren zum Herstellen einer Sensorvorrichtung, System und Verfahren zum Erfassen einer Messgröße sowie Sensorvorrichtung
US11031167B2 (en) * 2017-11-21 2021-06-08 University Of New Hampshire Giant perpendicular magnetic anisotropy in Fe/GaN thin films for data storage and memory devices
US11024501B2 (en) * 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
CN110349843B (zh) * 2019-07-26 2021-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置
US11714231B2 (en) * 2020-05-14 2023-08-01 The Boeing Company Silicon carbide and nitride structures on a substrate
JP7484773B2 (ja) 2021-03-04 2024-05-16 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法及び紫外線発光素子用エピタキシャルウェーハ

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229218A (ja) * 1997-02-17 1998-08-25 Nichia Chem Ind Ltd 窒化物半導体基板の製造方法および窒化物半導体基板
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
KR100580307B1 (ko) * 1998-07-14 2006-05-16 후지쯔 가부시끼가이샤 반도체 레이저 및 반도체 장치
EP1065734B1 (en) * 1999-06-09 2009-05-13 Kabushiki Kaisha Toshiba Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof.
US6475882B1 (en) * 1999-12-20 2002-11-05 Nitride Semiconductors Co., Ltd. Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
US7407869B2 (en) * 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
US6573164B2 (en) * 2001-03-30 2003-06-03 Technologies And Devices International, Inc. Method of epitaxially growing device structures with sharp layer interfaces utilizing HVPE
JP4165030B2 (ja) * 2001-04-27 2008-10-15 日亜化学工業株式会社 窒化物半導体から成る単体基板の製造方法
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
US7118813B2 (en) * 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
JP4831940B2 (ja) * 2004-05-24 2011-12-07 株式会社光波 半導体素子の製造方法
JP4956928B2 (ja) * 2004-09-28 2012-06-20 日亜化学工業株式会社 半導体装置
US7772609B2 (en) * 2004-10-29 2010-08-10 Ledengin, Inc. (Cayman) LED package with structure and materials for high heat dissipation
ATE420461T1 (de) * 2004-11-09 2009-01-15 Soitec Silicon On Insulator Verfahren zum herstellen von zusammengesetzten wafern
JP4624131B2 (ja) * 2005-02-22 2011-02-02 三洋電機株式会社 窒化物系半導体素子の製造方法

Also Published As

Publication number Publication date
EP1873817A3 (en) 2009-09-23
HK1117270A1 (en) 2009-01-09
JP2008010766A (ja) 2008-01-17
TW200818248A (en) 2008-04-16
US20100210089A1 (en) 2010-08-19
EP1873817B1 (en) 2013-08-14
CN100573822C (zh) 2009-12-23
US7728348B2 (en) 2010-06-01
EP1873817A2 (en) 2008-01-02
KR20080002644A (ko) 2008-01-04
US8143140B2 (en) 2012-03-27
US20080169483A1 (en) 2008-07-17
CN101101868A (zh) 2008-01-09

Similar Documents

Publication Publication Date Title
JP5003033B2 (ja) ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
TWI395341B (zh) Group III nitride semiconductor crystal and its manufacturing method, Group III nitride semiconductor device and manufacturing method thereof, and light emitting machine
JP4458116B2 (ja) エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス
US20090045393A1 (en) Nitride semiconductor device and method for manufacturing the same
KR101470020B1 (ko) 샌드위치 구조의 웨이퍼 결합 및 포톤 빔을 이용한 단결정 반도체 박막 전이
US20120205661A1 (en) Semiconductor device and method for manufacturing the same
US20090294797A1 (en) Semiconductor light emitting element and method for manufacturing same
US7759219B2 (en) Method of manufacturing nitride semiconductor device
KR20130122636A (ko) 복합 기판을 형성하는 방법
US20230420617A1 (en) Nitride based ultraviolet light emitting diode with an ultraviolet transparent contact
KR20070044099A (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
JP5564799B2 (ja) 窒化ガリウム系半導体電子デバイスを作製する方法
KR101428066B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR101480551B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
JP2008282942A (ja) 半導体素子及びその製造方法
KR20090115902A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
JP2015041750A (ja) Ｉｉｉ族窒化物半導体デバイスおよびその製造方法
KR101136877B1 (ko) 수직형 산화아연 발광소자 및 그 제조방법
JP5568940B2 (ja) 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法
JP4171511B2 (ja) 窒化物系半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5003033

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees