KR102530258B1 - 인터커넥트 회로 방법 및 장치 - Google Patents

인터커넥트 회로 방법 및 장치 Download PDF

Info

Publication number
KR102530258B1
KR102530258B1 KR1020207004167A KR20207004167A KR102530258B1 KR 102530258 B1 KR102530258 B1 KR 102530258B1 KR 1020207004167 A KR1020207004167 A KR 1020207004167A KR 20207004167 A KR20207004167 A KR 20207004167A KR 102530258 B1 KR102530258 B1 KR 102530258B1
Authority
KR
South Korea
Prior art keywords
conductive layer
conductive
substrate
insulator
layer
Prior art date
Application number
KR1020207004167A
Other languages
English (en)
Other versions
KR20200024323A (ko
Inventor
케빈 마이클 코클리
말콤 파커 브라운
돈가오 양
마이클 로렌스 밀러
폴 헨리 레고
Original Assignee
셀링크 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=64999796&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR102530258(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 셀링크 코포레이션 filed Critical 셀링크 코포레이션
Publication of KR20200024323A publication Critical patent/KR20200024323A/ko
Application granted granted Critical
Publication of KR102530258B1 publication Critical patent/KR102530258B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/502—Interconnectors for connecting terminals of adjacent batteries; Interconnectors for connecting cells outside a battery casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/50—Current conducting connections for cells or batteries
    • H01M50/502—Interconnectors for connecting terminals of adjacent batteries; Interconnectors for connecting cells outside a battery casing
    • H01M50/519—Interconnectors for connecting terminals of adjacent batteries; Interconnectors for connecting cells outside a battery casing comprising printed circuit boards [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10037—Printed or non-printed battery
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

인터커넥트 회로 방법 및 장치
관련된 출원에 대한 크로스- 레퍼런스
본 발명은 전체적으로 모든 목적을 위해 레퍼런스로 합체되는 것으로, 발명의 명칭:“인터커넥트 회로 방법 및 장치”로, 2017년 07월 13일자 출원된 미국 가특허출원 번호 62/531,995의 35 U.S.C.§119(e)에 의한 우선권 이익을 청구한다.
전기적 인터커넥트는 많은 적용을 위해 사용된다. 이들 적용의 일부 예들은 밧데리 팩 및 태양광 어레이(개별 셀들을 서로 연결시킨다), 탈 것(서로 다른 전기 부재들을 연결한다, 즉 와이어 하니스로서 사용된 인터커넥트), 광원 설비, 및 많은 다른 형태의 전기 및 전자 회로를 포함하지만 한정하지는 않는다. 많은 서로 다른 종류의 전기 인터커넥트들이 현재 이용가능한 반면, 대부분은 제한된 기능성을 가지며 재질 선택에서 비교적 작은 세트로 제한된다. 예를 들면, 전형적인 인쇄회로기판(PCB)은 화학적 에칭에 의해 형성된 전도성 트레이스를 구비한 유전성 베이스를 가진다. PCB 제작 동안, 유전성 베이스는 전도성 트레이스를 형성하는 동안 화학적 에칭액에 노출된다. 그와 같이, 유전성 베이스는 화학적으로 저항성이어야만 하며, 그것은 이 베이스용으로 적합한 재질 선택을 제한하고, 결과적으로 PCB의 다양한 기능성을 제한한다. 예를 들면, 유전성 베이스를 통하여 전도성 트레이스의 베이스 쪽 표면에 직접 접근하는 것은 어렵다. 전기적 인터커넥트의 다른 예는 개별 와이어들의 묶음에 의해 형성된 와이어 하니스이다. 와이어 하니스는 전형적으로 그의 전기 전도 능력에 비하여 두껍고 무겁다. 더우기, 하니스는 그의 형상과 개별 와이어 및 전체 묶음의 절연 때문에 주변에의 낮은 열 전달 특성을 갖는다. 제한된 열 전달은 저항성 발열을 감소시키기 위해 주어진 전류 비율 때문에 더 큰 와이어를 사용하는 것을 필요로 한다. 더우기, 독특한 형상 안으로 와이어를 묶어넣는 일은 매우 노동집약적인 일일 수 있다.
본 발명의 목적은 전도층의 복합적인 패턴 및 형상, 절연층 내의 새로운 재질 및 특성, 열 특성, 주어진 전류를 위한 낮은 무게, 등을 포함하는 인터커넥트 회로들의 새로운 디자인 및 기능성을 제공하는 인터커넥트 회로를 형성하는 방법을 제공하는 데 있다.
본 발명에 따라 인터커넥트 회로 및 그의 형성 방법이 제공된다. 방법은 전도층을 패턴하기에 의해 뒤따라지는 기판을 전도층에 박판적층하기를 포함한다. 이 패턴하는 공정은 개별적인 전도성 부분, 이것은 또한 트레이스 또는 전도성 섬으로 간주되기도 하는,을 형성한다. 기판은 패턴하는 동안 및 후에 서로 각각에 대해 이들 부분들을 지지한다. 패턴하기 후에, 절연체는 패턴된 전도층의 노출된 표면에 적층된다. 여기에서, 전도층 부분은 또한 절연체에 의해 지지되며, 또한 기판은 선택적으로, 즉, 전도층의 부적당한 부분들과 함께 제거된다. 달리하여, 기판은 회로의 부재로서 남아 있고 패턴된 전도층의 부적당한 부분들은 분리하여 제거된다. 이들 접근법은 기판 및/또는 절연체용으로 새로운 재료 뿐만 아니라 새로운 패턴하기 기술을 사용할 수 있게 한다.
일부 실시예에서, 인터커넥트 회로를 형성하는 방법은 기판에 전도층을 박판적층하기를 포함한다. 전도층은 제1 면과 제1 면의 반대편인 제2 면을 포함한다. 기판은 전도층의 제2 면에 적층된다. 방법은 전도층이 기판에 적층된 채로 남아 있는 동안, 전도층을 패턴하기를 포함한다. 전도층을 패턴하기는 제1 전도성 부분과 패턴 오프닝에 의해 제1 전도성 부분으로부터 적어도 부분적으로 분리된 전도층의 제2 전도성 부분을 형성한다. 패턴 오프닝은 화학적 에칭, 레이저 절제(ablation), 기계적 연마 등을 포함하되 한정하지 않는, 기술에 의해 형성된다. 그러나, 다른 기술들도 또한 범위 내에 있다. 기판은 패턴하는 동안 및 후에 제2 전도성 부분에 대해 제1 전도성 부분의 방위를 유지한다. 방법은 제1 절연체를 전도층의 제1 면에 박판적층하기로 진행된다. 제1 절연체는 영구 절연체로 간주되며, 일부 실시예에서 최종 인터커넥트 회로의 부분이 된다. 일부 실시예에서, 방법은 그뒤에 전도층으로부터 기판을 제거하기로 진행된다.이들 실시예에서, 기판은 일시적인 기판으로 간주된다. 제1 절연체는 기판이 제거되는 동안 및 기판이 제거된 후에, 제2 전도성 부분에 대해 제1 전도성 부분의 방위 및 위치를 유지한다. 다른 실시예에서, 기판은 제거되지 않으며 회로 내에서 영구적 층이 된다.
일부 실시예에서, 제1 절연체는 제1 절연체를 전도층에 박판적층하기에 앞서, 오프닝을 포함한다. 오프닝은 제1 전도성 부분의 제1 면이 제1 절연체에 적층된 후 오프닝을 통하여 적어도 부분적으로 노출된 채 남도록 전도층의 제1 전도성 부분에 적어도 부분적으로 겹친다. 일부 실시예에서, 오프닝을 형성하는 제1 절연체의 부분은 제1 전도성 부분의 제1 면에 적층된다.
일부 실시예에서, 전도층을 패턴하기는 전도층의 제1전도성 부분과 제2 전도성 부분 사이에 위치된 전도층의 제3 부분을 형성한다. 예를 들면, 제3 부분은 전도층의 부적당한 나머지이다. 이들 실시예에서, 방법은 제1 절연체를 전도층의 제1 면에 박판적층하기에 앞서 기판으로부터 전도층의 제3 부분을 제거하기를 더 포함한다. 예를 들면, 제3 부분은 기판으로부터 벗겨진다. 달리하여, 제3 부분은 제1 절연체를 전도층의 제1 면에 적층한 후 제거된다. 예를 들면, 전도층의 제3 부분은 기판을 전도층으로부터 제거하는 동안, 제거된다. 다른 실시예에서, 전도층의 제3 부분은 기판을 전도층으로부터 제거한 후에 제거된다.
일부 실시예에서, 제3 부분은 제1 전도성 부분 및 제2 전도성 부분의 각각에 연결되고 또한 제1 전도성 부분 및 제2 전도성 부분을 지지하도록 작동될 수 있다. 예를 들면, 제3 부분은 연결 탭으로서 작동될 수 있으며 또한 기판과 함께 제2 전도성 부분에 대해 제1 전도성 부분의 방위를 유지하기 위해 이용된다.
일부 실시예에서, 전도층을 패턴하기는 제1전도성 부분과 제2 전도성 부분 사이에 위치된 전도층의 부분을 완전히 제거한다. 바꾸어 말하면, 더 이상의 전도층의 어느 부분의 제거도 패턴하기 공정의 완료 후에는 필요하지 않다.
일부 실시예에서, 전도층을 패턴하기는 전도층에 하나 이상의 패턴 오프닝을 형성한다. 이들 하나 이상의 패턴 오프닝은 전도층의 제1 전도성 부분과 제2 전도성 부분 사이에 배치된다. 하나 이상의 패턴 오프닝의 각각은 테이퍼된 측벽 또는 실질적으로 평행인 측벽을 포함한다. 실질적으로 평행인 측벽은 하나 이상의 패턴 오프닝으로부터 떨어져 위치된 전도층의 제1 면의 부분 위로 돌출된다. 일부 실시예에서, 하나 이상의 패턴 오프닝의 적어도 하나는 다양한 폭을 갖는다.
일부 실시예에서, 기판은 전도층의 제1 면에 접촉하는 접착층을 포함한다. 기판을 제거하기는 접착층을 적어도 부분적으로 비활성화하기를 포함한다. 예를 들면, 전도층의 제1 전도성 부분 및 제2 전도성 부분과 부분적으로 겹치는 접착층의 부분은 비활성화된다. 일부 실시예에서, 접착층의 남은 부분은 활성화된 채로 남는다.
더우기, 전도층을 패턴하기는 전도층의 제1 전도성 부분과 제2 전도성 부분 사이에 위치된 전도층의 제3 부분을 형성한다. 활성화된 채로 남아 있는 접착층의 남은 부분은 전도층의 제3 부분과 부분적으로 겹친다. 방법은 기판을 제거하는 동안 전도층의 제3 부분을 제거하기를 더 포함한다. 적어도 접착층의 부분을 비활성화하기는 UV 비활성화 및 열적 비활성화로 이루어지는 그룹으로부터 선택된 공정을 포함한다.
이들 및 다른 실시예들은 도면들을 참조하여 아래에서 더 개시된다.
본 발명에 따른 인터커넥트 회로를 형성하는 방법에 의하면, 전도층의 복합적인 패턴 및 형상, 절연층 내의 새로운 재질 및 특성, 열 특성, 주어진 전류를 위한 낮은 무게, 등을 포함하는 인터커넥트 회로들의 새로운 디자인 및 기능성을 제공할 수 있다.
도1a는 일부 실시예에 따른, 기판을 사용하여 인터커넥트 회로를 형성하는 방법에 따른 공정 흐름도이다.
도2a는 일부 실시예에 따른, 기판을 전도층에 적층한 후의 장치 스택의 일 예를 도해 설명한다.
도2b-2d는 일부 실시예에 따른, 표면 보조층을 포함하는 전도층의 두개의 예를 도해 설명한다.
도3a는 일부 실시예에 따른, 미리 패턴된 전도층의 예를 도해 설명한다.
도3b-3d는 일부 실시예에 따른, 도3a의 미리 패턴된 전도층을 사용하여 장치 스택을 형성하는 서로다른 단계들을 도해 설명한다.
도4a는 일부 실시예에 따른, 전도층 위에 형성된 보호 마스크를 구비한 장치 스택의 예를 도해 설명한다.
도4b 및 4c는 일부 실시예에 따른, 전도층 내에 형성된 패턴 오프닝을 구비한 장치 스택의 두개의 보기를 도해 설명한다.
도5a 및 5b는 일부 실시예에 따른, 전도층 내에 형성되고 전도층의 서로다른 부분을 분리하는 두개의 패턴 오프닝 또는 슬릿을 구비한 장치 스택의 두개의 보기를 도해 설명한다.
도6a는 일부 실시예에 따른, 전도층 패턴의 예를 도해 설명한다.
도6b는 일부 실시예에 따른, 도6a의 패턴에 따라 그의 최종 형태로서, 패턴된 전도층의 예를 도해 설명한다.
도6c-6f는 일부 실시예에 따른, 전도층 내에 형성되고 도6b의 패턴된 전도층을 형성하기 위해 사용되는 패턴 오프닝의 서로다른 예를 도해 설명한다.
도7a-7c는 일부 실시예에 따른, 전도층 내에 형성된 패턴 오프닝의 서로다른 예의 도식적인 단면도를 도해 설명한다.
도8a는 일부 실시예에 따른, 패턴된 전도층, 기판, 및 하나의 영구 절연체를 포함하는 장치 스택의 예를 도해 설명한다.
도8b는 일부 실시예에 따른, 패턴된 전도층 및 하나의 영구 절연체를 포함하는 인터커넥트 회로의 예를 도해 설명한다.
도8c-8d는 일부 실시예에 따른, 패턴된 전도층 및 두개의 영구 절연체를 포함하는 인터커넥트 회로의 예를 도해 설명한다.
도9a-9c는 일부 실시예에 따른, 두개의 영구 절연체에 적층된 전도층 내에 형성된 패턴 오프닝의 서로다른 예의 도식적인 단면도를 도해 설명한다.
도10a-10e는 일부 실시예에 따른, 다층 인터커넥트 회로를 형성하는 동안 서로다른 단계의 도식적인 단면도를 도해 설명한다.
이 명세의 실시예의 계속되는 상세한 설명은 첨부 도면과 결합하여 읽을 때 더 잘 이해될 것이다. 여기에서 사용된 바와 같이, 단독으로 인용되고 단어 “a”또는 “an”과 함께 계속되는 요소 또는 단계는, 그러한 배제가 명시적으로 언급되지 않는 한 복수의 상기 요소 또는 단계를 배제하지 않는 것으로 이해되어야 한다. 더우기, “하나의 실시예”라는 언급은 또한 열거된 특징을 포함하는 추가적인 실시예들의 존재를 배제하는 것처럼 설명된다고 의미하지는 않는다. 더우기, 명시적으로 반대로 언급되지 않는 한, 특별한 특성을 가지는 하나의 요소 또는 복수의 요소들을 “포함하는” 또는 “가지는” 실시예는 그 특성을 갖지 않는 추가적인 요소들을 포함할 수 있다.
소개
여기에서 개시된 인터커넥트 회로 및, 더욱 상세하게는 가요성 인터커넥트 회로는 다양한 전기적 및 전자적 부재에 전기적 접속을 형성하기 위해 또한 이들 부재 사이에 전류 및/또는 전기 신호를 운반하기 위해 사용된다. 일부 실시예에서, 인터커넥트 회로에 의해 운반되는 전류는 10 암페어 만큼 높고 또는 100 암페어 이상 까지 높다. 더우기, 이들 인터커넥트 회로는 열 관리의 다양한 양상을 위해 사용된다. 예를 들면, 인터커넥트 회로는 다른 전기 부재(즉, LED 전구, 밧데리)용 및/또는 비-전기적 부재(즉, 방열체, 하우징)용 열 전도체로서 및/또는 방열체로서 작동가능하다. 전기 부재들은 그들의 작동 동안 열을 생성하며, 이 열은 인터커넥트 회로를 사용함에 의해 적어도 부분적으로 제거되거나 또는 확산되어 퍼진다. 더우기, 복잡한 패턴이 다른 전도성 부분에 의해 형성된다. 이들 부분에의 전기적 접속은 다양한 위치에서 절연체를 통하여 형성된다.
인터커넥트 회로를 제작하기 위해 사용된, 와이어 다발짓기 또는 PCB 프로세싱과 같은 통상적인 접근법은, 일반적으로 큰 전류 운반, 열 관리, 또는 절연체를 통한 접속 형성과 같은 위에-언급된 특징들을 가지는 회로를 제작할 수 없다는 사실에 특히 주의해야 한다. 예를 들면, PCB 회로 및 통상적인 가요성 회로는 화학적으로 저항성이며, 및 결과적으로 또한 열적으로 저항성인 베이스층을 요구한다. 와이어 하니스는 주변 부재들과 매우 약한 열 결합을 가지며 크고 무거운 경향이 있다.
인터커넥트 회로 또는 인터커넥트 회로를 형성하는 방법은 통상적인 공정 단계들 및 결과적인 인터커넥트 회로들의 다양한 결핍들에 힘을 기울인다. 특별히, 개시된 방법은 전도층이 패턴되는 동안 지지를 위해 기판을 사용한다. 기판은 나중에 패턴된 부분에 추가적인 지지가 주어질 때까지 전도층에 박판적층되어 남아 있는다. 특별히, 영구 절연체가 패턴된 절연층에 박판적층된다. 이 영구 절연체는 전도층을 패턴하기가 수행되는 동안 존재하지 않으며 그래서 패턴하기 동안 손상을 받기 쉽지 않기 때문에, 새로운 기술은 절연체를 손상하는 데에 대한 어떠한 걱정도 없이 패턴하기를 위해 사용된다. 예를 들면, 화학적 에칭, 전기화학 에칭, 기계적 커팅, 레이저 커팅, 레이저 절제, 워터제트 커팅, 키스(Kiss) 커팅, 다이 커팅, 또는 암/수 다이 커팅이 사용된다. 더우기, 이 접근법은 영구 절연체용으로 새로운 재질 및 특징(즉, 오프닝)을 사용하기를 허용한다. 일부 실시예에서, 기판은 패턴하기 동안 및 패턴하기 후에(즉, 영구 절연체에 의해 추가적인 지지가 주어질 때까지) 기판이 서로다른 전도층 부분들의 방위를 유지할 수 있는 한 전도층을 패턴하는 동안 손상받는다는 사실에 특히 주의해야 한다. 이들 실시예에서, 기판은 나중에 제거되며, 그러므로 일시적인 기판이라고 간주된다. 달리하여, 전도층을 패턴하는 동안 지지를 위해 사용된 기판은 최종적인 인터커넥트 회로의 부분으로서, 즉 나중에 더해진 절연체와 함께 남는다.
새로운 패터닝 기술에 더하여, 기판의 사용은 절연체용 새로운 재질을 촉진시킨다. 위에서 언급한 바와 같이, 절연체는 패턴하는 동안 존재하지 않으며 지지는 기판에 의해 주어진다. 절연체용으로 사용되는 새로운 재질의 예로서 종이, 의류, 비-식각-저항성 폴리머, 유리, 등을 포함한다.
더우기, 일부 실시예에서, 패턴하기 후에 더해지는 절연체는 오프닝을 포함한다. 이들 오프닝은 직접 전도체에 오프닝을 통하여 전기적, 기계적, 및/또는 열적 결합하기 위해 사용된다. 선택적으로, 이들 오프닝은 절연체를 전도층에 박판박판적층하기에 앞서 형성되며 “ 백-배어드(Back-bared) ”회로 오프닝으로서 간주된다. 절연체 내의 오프닝과 전도층의 패턴된 부분의 표시(registration)는 박판적층 동안 제어된다(즉, 시각 표시 시스템을 사용함). 절연체 내의 오프닝과 부분적으로 겹치는 패턴된 부분의 지역은 접촉 패드로서 간주된다. 그러한 오프닝은 절연체가 패턴하는 동안, 또는 더욱 상세하게는 에칭하는 동안 존재하는 곳에서 통상적인 기술을 사용하여 제작하기가 매우 어려우며 및/또는 비싸다는 사실에 더욱 주의해야 한다. 특별히, 통상적인 공정들에서, 절연체는 에칭이 일어나는 것에 대항하여 베이스층으로서 사용된다. 인터커넥트 회로 내에서 “백-배어드”회로 오프닝의 다른 특징들은 아래에서 개시된다.
이 개시의 목적을 위해, 용어 “인터커넥트”는 용어 “인터커넥트 회로” 와 교체할 수 있게 하여 사용된다. 용어 “전도체”는 용어 “전도층”과 교체할 수 있게 하여 사용된다. 용어 “절연체”는 다음의 용어들과 교체할 수 있게 하여 사용된다 : “절연층”, “영구 절연체”, 및/또는 “전기 절연체”. 영구 절연체는 비록 그것이 전기적으로 절연성이라 하더라도, 열적으로 전도성이라는 사실에 특히 주의해야 한다. 더우기, 일부 실시예에서, 기판은 전기적으로 절연성이며 또는 전기적으로 전도성이다. 기판은 장치 스택의 제작 동안 장치 스택으로부터 제거된다.
공정 및 장치 예
도1은 일부 실시예에 따라서, 인터커넥트 회로(290)를 형성하는 방법(100)에 따른 공정 흐름도를 도해 설명한다. 인터커넥트 회로(290)의 예들은 도8b-8d, 10d,및 10e에 나타내지며, 또한 아래에서 더 개시된다. 최종 인터커넥트 회로(290)를 형성하기에 앞서 부재들의 조립체는 장치 스택(200)으로 간주된다. 방법(100)의 다양한 단계에서, 장치 스택(200)의 다양한 예들이 도2a, 3c, 3d, 4a-4b, 5a, 5b, 6a-6f, 8a, 10d, 및 10e에 나타내진다. 장치 스택(200)은 부분적으로 조립된 인터커넥트 회로로 간주되며 또한 기판(220)을 포함한다. 기판(220)은 최종 인터커넥트 회로(290)를 형성하기에 앞서 제거되거나 또는 인터커넥트 회로(290) 내에, 즉 절연체의 하나로서 간직된다. 방법(100)은 독특한 공정에 관하여 아래에서 개시되는 다양한 형태의 공정 장비를 사용하여 수행된다. 일부 실시예에서, 방법(100)의 공정들은 롤투롤(roll-to-roll) 형식으로 수행된다.
방법(100)은 공정(110) 동안(도1에서 블록으로 나타냄) 기판(220)을 전도층(210)에 박판적층하기로 시작한다. 공정(110)은 롤링(rolling), 진공 적층, 인라인 적층, 롤투롤 적층, 및/또는 판대판(sheet-to-sheet) 적층을 포함하나 한정하지 않는 하나 이상의 박판적층 기술을 포함한다. 일부 실시예에서, 압력과 열의 조합이 전도층(210)을 기판(220)에 박판적층하기 위해 사용된다.
도2a에 나타낸 바와 같이, 전도층(210)은 제1 면(211a)과 제1 면(211a)의 반대편인 제2 면(211b)을 기진다. 제1 면(211a)과 제2 면(211b) 사이의 간격은 Z방향으로 연장하는, 전도층(210)의 두께이다. 장치 스택(200)의 두께 및 나중의 인터커넥트 회로(290)의 두께 또한 같은 방향으로 연장한다. 기판(220)은 전도층(210)의 제2 면(211b)에 박판적층되며, 장치 스택(200)을 형성한다. 제1 면(211a)은 공정(110)의 끝에서 노출되어 남는다. 제1 면(211a)은 나중의 장치 스택(200)의 공정 , 즉 전도층(210)의 패턴하기 동안 전도층(210)을 액세스하기 위해 이용된다.
전도층(210)은 알루미늄, 티타늄, 니켈, 구리, 강철, 및/또는 이들 금속을 포함하는 합금으로부터 형성된다. 일부 실시예에서, 전도층(210)은 그의 두께를 통하여 균일한 조성을 가진다. 달리하여, 전도층(210)은 다른 조성을 가지는 베이스 보조층(218)과 표면 보조층(216)을 포함한다. 하나의 예가 도2b에 나타내진다. 표면 보조층(216)은 제1 면(211a)을 형성한다. 그와 같이, 기판(220)은 영구 절연체가 표면 보조층(216) 위에 박판적층되는 동안, 베이스 보조층(218)에 박판적층된다. 표면 보조층(216)은 영구 절연체에 높은 접착 강도를 갖도록 특별히 선택된다.
베이스 보조층(218)은 알루미늄, 티타늄, 니켈, 구리, 강철, 및/또는 이들 금속을 포함하는 합금(즉, 낮은 원가로 높은 전기적 및 열적 전도성을 제공하기 위해)으로 이루어지는 그룹으로부터 선택된 금속을 포함한다. 표면 보조층(216)은 주석, 납, 아연, 니켈, 은, 팔라듐, 플래티늄, 금, 인듐, 텅스텐, 몰리브덴,크롬, 구리, 이들의 합금, 유기 연납접성 보존제(Organic solderability preservative)(OSP), 또는 다른 전기 전도성 물질(즉, 베이스 보조층(218)을 산화로부터 보호하기 위해, 장치에 전기적 및/또는 열적 접촉을 형성할 때 표면 전도율을 향상시키기 위해, 전도층(210)에 접착을 향상시키기 위해, 및/또는 다른 목적으로)로 이루어지는 그룹으로부터 선택된 금속을 포함한다. 예를 들면, 알루미늄은 베이스 보조층(218)용으로 사용된다. 한편, 알루미늄은 좋은 열적 및 전기적 전도율을 가지며, 이것은 공기에 노출되었을 때 표면 산화물을 형성한다. 그러므로, 알루미늄 산화물이 형성되기 전에 알루미늄을 표면 보조층(216)에 코팅하는 것이 이 문제를 완화시킨다.
표면 보조층(216)은 약 0.01㎛와 10㎛ 사이 또는, 더욱 상세하게는, 약 0.1㎛와 1㎛ 사이의 두께를 가진다. 비교를 위해, 베이스 보조층(218)의 두께는 약 10㎛와 1000㎛ 사이 또는, 더욱 상세하게는, 약 100㎛와 500㎛ 사이이다. 그와 같이, 베이스 보조층(218)은 부피로 전도층(210)의 적어도 약 90% 또는, 더욱 상세하게는, 적어도 약 95% 또는 적어도 약 99% 까지를 나타낸다.
일부 실시예에서, 전도층(210)은 예를 들면, 도2c에 나타낸 바와 같이, 베이스 보조층(218)과 표면 보조층(216) 사이에 배치된 하나 이상의 중간 보조층(214)을 더 포함한다. 중간 보조층(214)은 베이스 보조층(218)과 표면 보조층(216)의 각각과는 다른 조성을 가지며 또한 예를 들면, 베이스 보조층(218)과 표면 보조층(216) 사이의 금속간 조성물을 방지하기 위해 이용된다. 예를 들면, 중간 보조층(214)은 크롬, 티타늄, 니켈, 바나듐, 아연, 및 구리로 이루어지는 그룹으로부터 선택된 금속을 포함한다.
도2d는 베이스 보조층(218) 상에 배치된 두개의 중간 보조층(214a) 및(214b)와 두개의 표면 보조층(216a) 및 (216b)를 포함하는 전도층(210)의 다른 예이다. 표면 보조층(216a) 및 (216b)은 전도층(210)의 제1 면(211a) 및 제2 면(211b)을 형성한다. 두개의 중간 보조층(214a) 및 (214b)의 조성은 같거나 또는 다르다. 마찬가지로, 두개의 표면 보조층(216a) 및 (216b)의 조성은 같거나 또는 다르다. 예를 들면, 하나의 표면 보조층(216a)은 일 형식의 기능에 맞추어지며(즉, 일 형식의 영구 절연체에 들러붙기) 반면에 다른 표면 보조층(216b)은 다른 형식에 맞추어진다.
도2a로 돌아가서, 전도층(210)의 전체 두께는 약 10㎛와 1000㎛ 사이 또는, 더욱 상세하게는, 약 50㎛와 500㎛ 사이이다. 전도층(210)은 롤투롤 공정에 특히 적합한 연속적인 박판이다. 일부 실시예에서, 전도층(210)은 말아진 금속 박을 포함한다. 전기증착된 박 및/또는 판상 금속과 연관된 수직 입자 구조에 반하여, 말아진 금속 박의 수평적으로-늘어난 입자 구조는 주기적인 하중 조건 하에서 전도층(210)에서 균열 전달에 대한 저항을 증대시키는데 도움이 된다. 이것은 인터커넥트 회로(290)의 피로 수명을 증대시키는데 도움이 된다.
일부 실시예에서, 전도층(210)은 박판적층 공정(110)이 완료되는 동안, 및 바로 후에, 앞서서는 패턴되지 않는다. 달리하여, 전도층(210)은 공정(110)에 앞서 부분적으로 패턴된다. 예를 들면, 도3a는 미리-패턴된 오프닝들(202a-202d)을 포함하는 부분적으로 패턴된 전도층(210)을 도해 설명한다. 이들 미리-패턴된 오프닝들(202a-202d)은 부분적으로 패턴된 전도층(210)의 다른 부분들은 미리-패턴된 오프닝들(202a-202d) 사이에 배치된 연결 탭들(204a-204d)에 의해 각각에 연관되어 지지되어 남는 것과 같은 방식으로 위치된다. 도3b는 기판을 부분적으로 패턴된 전도층(210)에 박판적층하기 이전의 기판(220)을 도해 설명한다. 도3c는 기판(220)에 박판적층된 부분적으로 패턴된 전도층(210)을 구비한 스택(200)을 도해 설명한다. 이 스택(200)에서, 제1 전도성 부분(212a)은 또한 기판(220)에 의해 제2 전도성 부분(212b)에 연관되어 지지된다. 그와 같이, 일부 또는 모든 연결 탭들(204a-204d)은 제거된다. 도3d는 전도층(210)을 더 패턴하는 동안 연결 탭들(204a-204d)이 제거된 후의 스택(200)을 도해 설명한다.
기판(220)은, 공정(110) 동안 전도층(210)에 적층되며, 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리에테르 에테르 케톤(PEEK), 금속 박, 및/또는 종이로부터 형성된다. 기판(220)은 일부 실시예에서, 화학적 부식액에 내성이 있다.
기판(220)은, 예를 들면 도2a에 나타낸 바와 같이, 접착층(221)을 포함한다. 접착층(221)은 기판(220)을 전도층(210)에 (즉, 일시적으로) 부착한다. 접착층(221)은 감압성 접착제(Pressure sensitive adhesive)(PSA), 열적 활성화/비활성화 접착제, 빛 활성화/비활성화 접착제 등을 포함한다. 특히, 접착층(221)은 열, UV, IR, 또는 어느 다른 적합한 기술을 사용하여 선택적으로 활성화할 수 있거나 또는 비-활성화할 수 있다.이 개시의 목적을 위하여, 접착층(221)의 활성화 또는 비-활성화는 접착층(221)의 전도층(210)에의 접착 강도의 증가 또는 감소로서 정의된다. 활성화 및/또는 비활성화는 선택적이며 또한 전도층(210)으로부터 기판(220)을 제거하기를 돕기 위해서 및/또는 기판(220)과 함께 전도층(210)의 부적당한 부분(전도층(210)을 패턴한 후에)을 제거하기를 돕기 위해서 사용된다. 접착층(221)의 활성화 및/또는 비활성화의 다양한 양태가 공정(130)을 참조하여 아래에 개시된다.
도1로 돌아가서, 방법(100)은 공정(120) 동안 전도층(210)을 패턴하기로 진행된다(도1에 블록으로 나타냄). 이 공정은 전도층(210)의 제1 전도성 부분(212a) 및제2 전도성 부분을 형성하되 제2 전도성 부분(212b)은 하나 이상의 패턴 오프닝(230a-230b)에 의해 제1 전도성 부분(212a)으로부터 적어도 부분적으로 분리되는 것과 같이 된다. 이 예에서, 제1 전도성 부분(212a)과 제2 전도성 부분(212b)은 같은 전도층으로부터 형성되고, 같은 레벨에 위치되며, 또한 스택(200) 폭을 따라 갈라져 나온다. 이 배열은 도10a-10e를 참조하여 아래에 개시되는 수직 스태킹과 구별하기 위해 제1 전도성 부분(212a)과 제2전도성 부분(212b)의 수평 스태킹으로 참조된다.
제1 전도성 부분(212a)과 제2 전도성 부분(212b)의 완전한 분리는 도4b-4c 또는 도5a-5b에서 나타낸다. 이 예에서, 제1 전도성 부분(212a)과 제2 전도성 부분(212b)은 전기적으로 절연된다. 제1 전도성 부분(212a) 및 제2 전도성 부분(212b)의 부분적 븐리는 도3d에 나타낸다. 이 예에서, 연결 탭(204d)은 제1 전도성 부분(212a) 및 제2 전도성 부분(212b)을 연결한다. 여기에서, 연결 탭(204d), 제1 전도성 부분(212a) 및 제2 전도성 부분(212b)은 모두 같은 판으로부터 형성되며 그러므로 모노리식(monolithic) 회로이다라는 사실을 특히 주의해야 한다. 연결 탭(204d)은 제1 전도성 부분(212a)과 제2 전도성 부분(212b) 사이에 가용성 링크로서 작동가능하다.
일부 실시예에서, 전도층(210)의 모든 부적당한 부분들은, 예를 들면, 도4b 및 4c에 개략적으로 나타낸 바와 같이, 패턴하기 공정(120) 동안 제거된다. 이들 부적당한 부분들의 제거는 아래에서 더 기술되는 바와 같이, 패턴하기 기술 및 제1 전도성 부분(212a) 과 제2 전도성 부분(212b) 사이의 분리에 의존한다. 이들 실시예에서, 선택적 공정(140)은, 전도층(210)의 남아있는 부적당한 부분들의 제거를 포함하는, 수행되지 않는다.
달리하여, 전도층(210)의 일부 부적당한 부분들은, 예를 들면, 도5a-5b에 개략적으로 나타낸 바와 같이, 패턴하기 공정(120) 후에 남는다. 특히, 전도층(210)의 제3 부분(212c)은 제1 전도성 부분(212a)과 제2 전도성 부분(212b) 사이에 배치된다. 제3 부분(212c)은 슬릿 또는 패턴 오프닝(230a-230b)에 의해 제1 전도성 부분(212a) 및 제2 전도성 부분(212b)의 각각으로부터 분리되며, 이 둘은 간결함을 위해 패턴 오프닝(230a-230b)으로 간주된다. 제1 전도성 부분(212a) 및 제2 전도성 부분(212b)은 제3 부분(212c)에 지지를 제공하지 않거나 또는 불충분한 지지를 제공한다. 대신에, 제3 부분(212c)에의 모든 또는 대부분의 지지는 기판(220)에 의해 제공된다. 이 특징은 제1 전도성 부분(212a) 및 제2 전도성 부분(212b)의 관련된 방위를 유지하는 동안, 제3 부분(212c)의 제거(즉, 기판(220)의 제거와 함께)를 허용한다.
패턴하기 공정(120)은 예를 들면, 도4a-4c 및 도5a-5b에 개략적으로 나타낸 바와 같이, 전도층(210)이 기판(220)에 박판적층되는 동안 수행된다. 공정(120) 동안 및 후에, 기판(220)은 제2 전도성 부분(212b)에 대한 제1 전도성 부분(212a)의 방위를 유지한다. 그러므로, 제1 전도성 부분(212a)과 제2 전도성 부분(212b)은 공정(120) 동안 적어도 부분적으로 또는 완전하게 분리된다.
공정(120) 동안 전도층(210)에 형성된 패턴 오프닝(230a-230d)은 예를 들면, 도4b 및 5a에 나타낸 바와 같이, 기판(220)을 통하여 연장하지 않는다. 달리하여, 패턴 오프닝(230a-230d)은 예를 들면, 도3d에 나타낸 바와 같이,전도층(210) 및 기판(220) 모두를 통하여 연장한다. 어느 경우이건, 기판(220)은 제2 전도성 부분(212b)에 대한 제1 전도성 부분(212a)의 방위를 유지하기 위해 작동가능하다.
일부 실시예에서, 기판(220)은 패턴하기 공정(120) 동안 부분적으로 손상을 입거나 및/또는 제거된다(즉, 용해된다)라는 사실을 특히 주의해야 한다. 손상은 기판(220)이 제1 전도성 부분(212a) 및 제2 전도성 부분(212b)의 관련된 방위를 여전히 유지할 수 있는 한, 상당하다. 일부 실시예에서, 기판(220)에의 손상은 예를들면 공정(170) 동안 기판(220)의 제거를 쉽게 하기 위하여, 심지어 바람직하며 의지하기까지 한다. 기판(220)을 손상되게 허용하는 것은 기판(220)용의 신 재료(즉, 나중에 이들 회로의 부분으로 유지되는 영구 인쇄 회로 생산에 사용된 기판에 관련된)에 문호를 개방한다. 더우기, 공정(120)으로부터 영구 절연체의 부재는 영구 절연체가 공정(120) 동안 수행된 패턴하기 공정을 견딜 필요가 없다는 사실 때문에, 새로운 영구 절연체 재료 및 특징에 문호를 개방한다.
패턴하기 공정(120)은 다음 공정: 화학적 에칭, 기계적 커팅, 레이저 커팅, 및/또는 레이저 절제의 하나 이상을 포함한다.이들 기술의 각각은 이제 더욱 상세하게 개시된다. 화학적 에칭은 화학적 밀링 또는 광화학 머시닝으로 간주된다. 화학적 에칭은 공정(125)(도1에 블록으로 나타냄) 동안 보호 마스크(280)를 형성하기를 포함한다. 도4a는 전도층(210)의 제1 면(211a)을 선택적으로 감싸는 보호 마스크(280)를 도해 설명한다. 도 4a 및 4b를 비교하면, 보호 마스크(280)는 공정(120) 동안 남는 제1 전도성 부분(212a0 및 제2 전도성 부분(212b)에 대응하는 제1 면(211a)의 두 부분을 감싼다. 제1 면(211a)의 감싸지지 않은/노출된 부분은 도4b에 나타낸 바와 같이, 전도층(2100의 제거된 부분에 대응하며, 즉 패턴 오프닝(230a)을 형성한다. 보호 마스크(280)는 전도층(210)을 기판(220)에 박판적층하기 전이나 후 어느 때에 선택적으로 형성된다.
보호 마스크(280)가 구비된 스택(200)이 에칭액 속에 잠겨 있을 때, 전도층(210)의 노출된 부분 내의 금속 원자들은 이들 노출 부분의 제거 및 패턴 오프닝(230a)의 형성을 야기하도록 에칭액과 반응한다. 보호 마스크(280)는 전도층(210)의 다른 부분들을 에칭액으로부터 막는다. 그와 같이, 제1 전도성 부분(212a) 및 제2 전도성 부분(212b)(보호 마스크(280) 하에 노출된)은 간직된다. 화학적 에칭의 다양한 고려 대상은 에칭률, 에칭액 농도의 균등, 시간 및 온도 조건을 포함한다. 에칭액은 염화철액, 과황산암모늄액, 과산화수소액, 등이다. 화학적 에칭은 전도층(210)을 패턴하기 용으로 비교적 빠르고 낮은 원가 방법이다. 더우기, 화학적 에칭은 도4b 및 4c에 개략적으로 나타낸 바와 같이, 전도층(210)의 모든 부적당한 부분들을 제거할 수 있다.
도7a는 화학적 에칭에 의해 만들어진 패턴 오프닝(230a)의 일 예를 도해 설명한다. 특히, 이 패턴 오프닝(230a)은 테이퍼진 측벽(231a)을 포함한다. 패턴 오프닝(230)은 기판(220)과의 경계면에서 더 작고 기판(220)으로부터 더 멀어지면 더 크다. 이 테이퍼진 형상은, 제1 면(211a)에서 더 긴 에칭 계속시간(제2 면(211b)에서 보다), 오프닝(230a) 내에서의 에칭액 농도 기울기, 등과 같은 다양한 요인들의 결과이다. 테이퍼진 측벽(231a)은 제1 면(211a)으로 부드러운 전이를 가지며 날카로운 모서리나 버(burr)를 갖지 않는다라는 사실에 특히 주의해야 한다. 이 부드러운 전이는 인터커넥트 회로(290), 즉 높은 전압 신호를 전달하기 위해 사용되는 회로의 일부 형태에서 유용하다.
전기화학적 에칭은 전해질액 및 직류(DC) 전원을 사용하는, 화학적 에칭의 변형이다. 전도층(210)은 DC 전원의 양단자에 연결되고, 반면에 음단자는 전해질액에 배치된 전극에 연결되며 음극으로 간주된다. 전도층(210) 또는 적어도 그의 피복되지 않은 부분은 전해질액에 노출되며 양극으로 간주된다. DC전압이 인가될 때, 양극의 금속은 용해되며 전해질 내에서와 같은 양이온으로 변환된다. 동시에, 용액 속에서 같은 양의 양이온이 금속으로 변환되며 음극 위에 침적된다. 제1 전도성 부분(212a) 및 제2 전도성 부분(212b)은 이들 부분들을 전해액으로부터 절연시키기 위해 보호 마스크(280)에 의해(도4a) 피복된다. 같거나 또는 다른 예에서, 제1 전도성 부분(212a) 및 제2 전도성 부분(212b)은 DC 전원으로부터 전기적으로 접속이 끊기며, 반면에 다른 부적당한 부분들은 양단자에 접속되며, 이것이 그들의 용해를 야기한다. 예를 들면, 제3 부분(212c)이 있을 때, 이것은 예를 들어 도5a-5b에 나타낸 바와 같이, 앞서 형성된 패턴 오프닝(230a) 및 (230b)에 의해 제1 전도성 부분(212a) 및 제2 전도성 부분(212b)으로부터 물리적으로 분리되고 전기적으로 접속이 끊긴다. 이 예에서, 앞서 패턴하기된 전도층(210)은 다른 방법들, 즉 키스 커팅 또는 레이저 커팅에 의해 형성된다. 그 후에, 제3 부분(212c)은 도4b-4c에 나타낸 구조에 도달하기 위해서 전기화학 에칭을 사용하여 이 구조로부터 제거된다. 바꾸어 말하면, 기계적 커팅 또는 레이저 커팅은 앞서 패턴하기(즉, 패턴 오프닝(230a 및230b)용에 사용되며, 반면에 전기화학 에칭은 모든 남아 있는 부적당한 부분들(즉, 제3 부분(212c))을 용해시키기 위해 나중에 사용된다.
화학적 에칭 또는 전기화학 에칭을 뒤따라, 어떤 남아 있는 보호 마스크(280)는 예를 들면, 용매 또는 기본 용액에서 용해에 의하여, 또는 플라즈마 에칭에 의하여 제거되거나 또는 벗겨진다. 보호 마스크(280)가 제거되자마자, 전도층(210)의 남아 있는 부분들은 전도층(210) 위에 보호 마스크 찌꺼기가 남아 있지 않다는 것을 보증하기 위해 세척되거나 또는 반짝이게 닦아진다.
패턴 오프닝(230a)을 형성하기 위해 사용될 수 있는 다른 기술은 기계적 커팅이다. 기게적 커팅은 키스 커팅, 다이 커팅, 스틸-룰(steel-rule) 다이 커팅, 암/수 다이 커팅, 선택적 연마, 슬릿팅, 펀칭, 등을 포함한다. 일부 방식의 기계적 커팅 동안, 전도층(210)은 절단 위치에서 전단력을 전형적으로 가함으로써, 전도층(210)의 두개의 부분을 분리하는 커팅 공구와 접촉한다. 이 예에서, 패턴 오프닝(230a)은 전도층(210) 부분의 제거에 의해 형성된 간극이라기보다는 슬릿(slit)이다. 기계적 커팅을 사용하여 공정진행된 장치 스택(200)의 일 예는 도5a 및 5b에 나타낸다.
기계적 커팅은 몇 초 순서의 사이클 타임을 가지는 매우 빠르며, 환경친화적(즉, 이것은 화학품을 요구하지 않으며 또는 유독가스를 생산하지 않는다)일 수 있다. 그러나, 기계적 커팅은 제1 면(211a) 및 패턴 오프닝(230a)의 경계면에 버 및 다른 특색을 생성한다. 예를 들면, 도7b는 하나 이상의 패턴 오프닝(230a)로부터 떨어져서 위치된 전도층(210)의 제1 면의 윗 부분을 돌출시키는 측벽(231b)들(평행이다)을 도해 설명한다. 이 특징은 위로 올려진 접촉면(232)으로 참조된다. 일부 실시예에서, 기계적 커팅은 전도층(210)의 각 패턴용과 다른 특수 공구를 요구한다, 예를 들면, 선형 슬릿은 기계적 커팅의 롤 슬릿팅 예로서 용이하게 형성될 수 있는 반면, 비-선형 절삭은 더 어렵고 고객 다이를 요구한다. 다행히, 현대 다이-제작 기술(즉, 로터리 다이 커팅용 가요성 자석 다이)은 기계적 다이 커팅에 관련된 원가 및 제작 시간을 매우 감소시켰다. 결국, 수행되는 커팅 방식에 따라서, 기계적 커팅은 불필요한 전도층(210)의 모든 부적당한 부분들(즉, 도5a 및 5b에 나타낸 제3 부분(212c))을 제거하거나 또는 제거하지 못한다. 예를 들면, 기계적 키스 커팅은 일반적으로 제3 부분(212c)을 제거하지 않으며 공정(140)이 요구된다.
레이저 커팅은 패턴 오프닝(230a)을 형성하기 위해 사용되는 다른 기술이다. 레이저 커팅 동안, 레이저 빔은 빔을 이동하거나 및/또는 전도층(210)을 이동함으로써 절단 경로를 따라 안내된다. 레이저 빔은 제1 면(211a)에 또는 주위에 초점이 맞춰지며 이로써 전도층(210)의 물질은 레이저 커팅 헤드 가까이에서 흘러 나오는 가스에 의해 녹고, 타고, 증발하고, 및/또는 제거된다. 레이저 커팅은 고품질 표면 마감 및, 특히 예를 들어 도7c에 나타낸 바와 같이 패턴 오프닝(230a)의 곧고 평행인 측벽(231b)(비록 일부 레이저 커팅 공정에서일지라도, 도7b에 더 유사한 윤곽이 생산된다)을 생산한다. 일부 실시예에서, 제1 면(211a)과 측벽(231b) 사이의 접촉면(232)은 80도와 100도 사이 또는 약 90도 각도로 규정된다. 더우기, 제1 면(211a)은 오프닝(230a) 주위에 위로올려진 부분 없이 대략 편평하다(10% 미만의 두께 편차). 레이저 빔은 초점이 맞춰지기 때문에, 패턴 오프닝(230a)은 비교적 두꺼운 전도층(210)용 까지도 매우 좁다. 에를 들면, 레이저 커팅에 의해 형성된 패턴 오프닝(230a)의 외관 비율(트레이스의 두께와 폭의 비율로 정의됨)은 약 1:5와 1:0.05 사이 또는 더욱 상세하게는 1:1 과 1:0.1 사이이다. 기계적 키스 커팅과 유사한 레이저 키스 커팅을 사용하여 공정수행된 장치 스택(200)의 일 예는 도5a 및 5b에 나타낸다.
마지막으로, 레이저 절제는 패턴 오프닝(230a)을 형성하기 위해 사용된다. 레이저 절제는 레이저 커팅의 변형이며, 그것은 패턴 오프닝(230a-230b) 보다 더 큰 전도층(210)의 부분이나 지역을 제거하기 위해 구성된다. 특히, 전통적인 레이저 커팅은 일반적으로 필요하지 않은 전도층(210)의 잔여 부분(즉, 도5a 및 5b에서 나타낸 제3 부분(212c))을 제거하지 않으며, 반면에 레이저 절제는 도4b 및 4c에 나타낸 예와 유사한 스택(200)을 생기게하도록 이 부분을 제거하기 위해 사용된다.
일부 실시예에서, 공정(120) 동안 전도층(210)을 패턴하기는 화학적 에칭, 전기화학적 에칭, 기계적 커팅, 레이저 커팅, 및 레이저 절제와 같은 두개 이상의 다른 기술들을 포함한다(즉, 패터닝 공정의 연속적인 순서에서 사용됨). 예를 들면, 기계적 커팅이 하나 이상의 패턴 오프닝(230a-230b)을 형성하기 위해 사용되고, 또한 레이저 절제가 모든 남아 있는 부적당한 부분(즉, 패턴 오프닝(230a-230b) 사이)을 제거하기 위해 사용되어 기계적 커팅과 레이저 절제의 조합이 사용된다. 더우기, 에칭과 기계적 커팅의 조합, 레이저 커팅과 레이저 절제, 기계적 커팅과 레이저 절제, 및/또는 레이저 커팅과 에칭이 유사한 방법으로 사용된다.
일부 실시예에서, 공정(120) 동안 형성된 하나 이상의 패턴 오프닝(230a-230b)은, 예를 들면 도6d-6f에서 나타낸바와 같이, 가변의 폭을 가진다. 이 변화성은 이제 도6a-6f를 참조하여 더 상세하게 개시되는 바와 같이 전도층(210)의 부적당한 부분의 제거를 돕기 위해 사용된다. 특별히, 도6a는 전도층(210) 위에 점선으로 나타낸 바람직한 패턴(211)의 일 예를 도해 설명한다. 패턴(211)은 예를 들면, 도6b에 나타낸 제1 전도성 부분(212a)에 해당한다. 이 형태를 갖는 제1 전도성 부분(212a)을 형성하기 위한 하나의 선택은, 예를 들면 도6c에 나타낸 바와 같이, 패턴(211)을 따라 전도층(210)을 슬릿 또는 절단하거나 또는 패턴(211)을 따라 좁은 패턴 오프닝(230a) 및 (230b)을 형성하는 것이다. 그 후 전도층(210)의 부적당한 부분(제3 부분(212c)으로 나타냄)은 스택(200)을 형성하기 위해 제거되어야만 한다. 이 부적당한 부분은 패턴 오프닝(230a) 및 (230b)에 의해 제1 전도성 부분(212a)으로부터 분리된다.
벗겨내기(Peeling)는, 특히 롤투롤 가공 형태에서 이들 부적당한 부분들의 제거를 위한 하나의 선택이다. 벗겨내기에 의해 일부 또는 모든 부적당한 부분들이 제거되는 과정은 부적당한 전도성 포일을 비싼 화학적 회복 공정을 요구하지 않고 직접 스크랩으로 재활용되는 것을 허용하는 이점을 갖는다. 그러나, 패턴(211)의 일부 특징은 벗겨내기 동안 도전에 직면한다. 이 예에서, 제1 전도성 부분(212a)은 벗겨내기 방향(좌에서 우로)으로 연장하는 탭(tab)(212a')을 가진다. 탭(212a')은 제거되어야만 하는 제3 부분(212c)(부적당한 부분)의 연장부(212c')를 부분적으로 둘러싼다. 그러나, 연장부(212c')는 벗겨내기 방향과 반대 방향으로 돌출한다. 연장부(212c')의 왼쪽 거의 모서리는 연장부(212c')가 제3 부분(212c)의 나머지로부터 잡아채지지 않는다라는 것을 보증하기 위해 벗겨내기 동안 집어올려져야만 한다.
이 문제점을 피하기 위해, “포켓”형상으로 간주되는 연장부(212c')는, 예를 들면 도6d 및 6e에 나타낸 바와 같이, 벗겨내기에 앞서 완전히 제거된다. 더우기, 도6e에 나타낸 예는, 제3 부분(212c)(부적당한 부분)의 모서리는 제3 부분(212c)의 잡아뜯김을 피하기 위해, 벗겨내기 방향에 대하여 날카롭거나 또는 직각 각도까지도 갖지 않는 것과 같이 좌에서 우로의 벗겨내기를 맞춘다. 제3 부분(212c)(부적당한 부분)의 앞서고 뒤처지는 모서리들을 역점을 두어 다루는 다른 예가 도6f에 나타내진다.
도1로 돌아 가서, 만약 장치 스택(200)이 패턴하기 공정(120) 후에 전도층(210)의 일부 부적당한 부분을 포함하면, 방법(100) 내에서 선택적인 공정(140)에 의해 전도층(120)의 부적당한 부분이 제거되는 곳에 다수의 요점이 있다. 예를 들면, 도1에 나타낸 바와 같이, 공정(140)은 영구 절연체를 전도층(210)에 박판적층하기(공정(160))에 앞서 수행된다. 공정(140)은 또한 기판(220)을 제거하는(공정(170)) 동안 수행된다. 바꾸어 말하면, 전도층(210)의 부적당한 부분은 기판(220)과 함께 제거된다. 그와 같이, 공정(140)은 공정(170)의 일부이다. 달리하여, 공정(140) 동안 이들 전도층(210)의 부적당한 부분을 제거하기는 기판을 제거한(공정(170)) 후에 수행된다. 이들 제거 옵션 역시 결합할 수 있다는 사실에 특히 주의해야 한다. 일부 실시예에서, 공정(140) 동안 전도층(210)의 부적당한 부분을 제거하기는 이들 부분을 벗겨내기(즉, 기판(220)으로부터 또는 제1 절연체(240)로부터)를 포함한다.
방법(100)은 공정(160)(도1에 블록으로 나타냄) 동안 제1 절연체(240)를 전도층(210)의 제1 면(211a)에 박판적층하기를 진행한다. 공정(160)은 롤링, 진공 적층, 인라인 적층, 롤투롤 적층, 클램셸(clamshell) 적층, 프레스 적층, 및/또는 박판대박판 적층을 포함하나 한정하지는 않는 하나 이상의 적층 기술을 포함한다. 일부 실시예에서, 압력 및 열의 조합은 제1 절연체(240)를 전도층(210)의 제1 면(211a)에 박판적층하기 위해 사용된다.
도8a는 박판적층 공정(160) 동안 형성된 장치 스택(200)의 개략적인 도해 설명이다. 전도층(210)의 제2 면(211b)(라벨링이 필요함)은 이 공정 동안 기판(220)에 적층되어 남아 있다는 사실에 특히 주의해야 한다. 공정(160) 완료 후에, 제1 절연체(240)는 전도층(210)의 제1 전도성 부분(212a) 및 제2 전도성 부분(212b)을 서로 각각에 대해 지지하도록 신뢰된다. 그와 같이, 공정(160) 후에 기판(220)은 제거된다.
제1 절연체(240)(또는 제2 절연체(250))의 일부 예는 폴리이미드(PI), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET), 폴리메틸 메타크릴레이트(PMMA), 에틸 비닐 아세테이트(EVA), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리비닐 플루오라이드(PVF), 폴리아미드(PA), 솔더마스크(Soldermask), 및 폴리비닐 부티랄(PVB), 의류, 종이, 유리, 거품, 또는 어느 다른 전기적 절연 재질을 포함하나 한정하지는 않는다. 중요하게도, 제1 절연체(240)는 화학적 식각에 저항할 필요는 없다. 더우기, 독립 구조로 되어 있는 층 또는 박판을 포함하는 절연체(240)에 대안으로서, 절연체(240)는 처음부터 피복된 또는 프린트된 재질로 제공되며, 그 뒤 순차적으로 열, UV 할성화, 등을 사용하여 제거된다. 제1 절연체(240)의 조성 및 두께는 제1 절연체(240)를 통하여 열 방산을 최대화하고, 둘러싼 환경에 절연성 방전을 방지하고, 공기 및 수분에 충분한 기계적 장벽으로서 작용하며, 및/또는 전도체 리드의 형태 뒤틀림을 최소화하기 위해 선택적으로 선택된다. 제1 절연체(240)의 두께는 1㎛와 500㎛ 사이 또는, 더욱 상세하게는 10㎛와 125㎛ 사이이다.제1 절연체(240)는 절연체 접착제(241)를 포함하며, 그것은 열, UV 빛, 및/또는 압력의 조합을 통하여 활성화된다.
제1 절연체(240)는, 예를 들면 도8a에 나타낸 바와 같이, 오프닝(242)을 더 포함한다. 더욱 상세하게는, 오프닝(242)은 도1에서 공정(150)으로 나타낸 바와 같이, 공정(160)(제1 절연체(240)를 전도층(210)에 박판박판적층하기)에 앞서 제1 절연체(240)에서 패턴되며, 또는 오프닝(242)은 도1에서 공정(155)으로 나타낸 바와 같이, 공정(160) 후에 제1 절연체(240)에서 패턴된다.
오프닝(242)은 전도층(210)의 다양한 부분과 정렬된다. 일부 실시에에서, 오프닝(242)은, 예를 들면 도8adp 나타낸 바와 같이, 전도층(210)의 제1 전도성 부분(212a0과 적어도 부분적으로 겹친다. 그와 같이, 제1 전도성 부분(212a)의 제1 면(211a)은 제1 절연체(240)에 적층된 후에 적어도 부분적으로 노출되어 남게된다. 이들 실시예에서, 오프닝(242)은 전도층(210)에 전기적 접속을 형성하기 위해 사용된다. 도8a에 나타낸 바와 같이, 제1 절연체(240)의 일부분(즉, 오프닝(242)을 형성하는 제1 절연체(240)의 모서리들)은 제1 전도성 부분(212a)의 제1 면(211a)(즉, 오프닝(242)의 주위)에 적층된다. 마찬가지로, 제1 전도성 부분(212a)의 모서리들은, 예를 들면 도8a에 나타낸 바와 같이, 제1 절연체(240)에 적층되고 제1 절연체(240)에 의해 지지된다.
도1로 돌아가서, 방법(100)은 공정(170)(도1에 블록으로 나타냄) 동안 기판(220)을 전도층(210)으로부터 제거하기를 진행한다. 공정(170) 동안과 후에, 전도층(210)의 제1 전도성 부분(212a)과 제2 전도성 부분(212b)은 제1 절연체(240)에 의해 서로 각각에 대해 지지되며, 그리하여 제1 전도성 부분(212a)과 제2 전도성 부분(212b)의 관련 방위를 유지하는 동안 기판의 제거를 허용한다. 예를 들면, 공정(170)은 기판(220)의 벗겨내기를 포함한다.
일부 실시예에서, 기판(220)은 전도층(210)의 제2 면(211b)에 접촉하는 접착층(221)을 포함한다. 접착층(221)은 선택적으로 비활성화할 수 있는 사용, 예를 들면 선택적인 공정(130)(도1에 블록으로 나타냄) 동안 UV 복사, IR 복사, 또는 열이다. 공정(130)은 전도층(210)을 패턴하기(공정(120)) 및 기판(220) 제거하기(공정(150)) 후에 언제라도 수행된다. 더욱 상세하게는, 공정(130)은 전도층(210)의 부적당한 부분을 제거하기 전 또는 후에 및/또는 제1 절연체(240)를 박판적층하기(공정(160)) 전 또는 후에 수행된다.
공정(130)은 기판(220)과 전도층(210)의 어느 남아있는 부분(즉, 제1 전도성 부분(212a) 및 제2 전도성 부분(212b) 사이의 점착을 감소하기 위해 수행된다. 기판(220)과 전도층(210)의 어느 부적당한 부분(즉, 제3 부분(212c)) 사이의 점착은 이 공정 동안 같게 유지되거나 또는 증가한다. 점착에서 이들 변화는 기판(220) 및, 만약 있다면, 전도층(210)의 남아있는 부분들을 방해함이 없이 전도층(210)의 부적당한 부분의 제거를 지원한다.
도1로 돌아가서, 방법(100)은 선택적 공정(190)(도1에 블록으로 나타냄) 동안 제2 절연체(250)를 전도층(210)에 박판적층하기를 수반한다. 도8c는 제1 전도체(240)와 제2 전도체(250)를 가지는 인터커넥트 회로(290)의 일 예를 도해 설명한다. 제2 절연체(250)는 전도층(210)이 제1 절연체(240)와 제2 절연체(250) 사이에 배치되도록 박판적층된다. 제2 절연체(250)는 제2 절연체 접착층(241b)(Vlad-라벨링 필요)을 포함하며, 그것은 열, UV 빛, 및/또는 압력의 조합을 통하여 활성화된다.
제2 절연체(250)(또는 제1 절연체(240))는 열전도성 장착 접착제이거나 또는 열전도성 장착 접착제를 포함한다. 이 접착제는 적어도 약 0.2W/mK(즉, 약 0.7W/mK) 또는 적어도 약 1.0W/mK 까지의 열전도율을 가진다. 이 수준의 열전도율은, 예를 들면, 무기질 입자-채움 유전성 필름에서 또는 열전도성 감압성 접착제(PSA) 필름에서 얻어진다. 절연체 접착제(241)는 제1 절연체(240)의 하나 또는 양 면 위에 위치된다. 일부 실시예에서, 절연체 접착제(241)는 독립 구조로 서 있는 필름으로서 또는 코팅으로서 제1 절연체(240)로부터 독립하여 전도층(210)에 제공된다. 절연체 접착제(241)의 일부 예들은 폴리올레핀 접착제, 폴리에스터 접착제, 폴리이미드 접착제, 아크릴산, 에폭시 수지, 가교결합 접착제, PSAs, 및/또는 열가소성 접착제를 포함하지만, 그러나 한정하지는 않는다. 선택적으로, 절연체 접착제(241)는 접착제 재질을 통하여 열전달을 촉진하기 위해 열전도성 전기 절연 입자(즉, 알루미나)로 채워진다.
제1 절연체(240)에 유사하게, 제2 절연체(250)는 도1에서 선택적 공정(185) 동안 나타낸 바와 같이, 전도층(210)에의 그의 박판적층 전에 또는 후에 오프닝(252)과 함께 패턴된다. 도8d는 그 안에서 제1 절연체(240)는 오프닝(242)을 가지며, 반면에 제2 절연체(250)는 오프닝(252)을 가지는 인터커넥트 회로(290)의 일 예를 도해 설명한다. 제2 절연체(250) 내의 오프닝(252)은 전도층(210)의 제1 전도성 부분(212a)에 대하여 정렬된다. 일부 실시예에서, 제2 절연체(250) 내의 오프닝(252)은 예를 들면, 도8d에 나타낸 바와 같이, 제1 절연체(240) 내의 오프닝(242)과 일치한다. 이 특징은 공정 수행, 접속 형성, 등을 위해 같은 위치에서 양쪽 면으로부터 전도층(210)에 접근하기를 허용한다.
제1 절연체(240) 및 제2 절연체(250)의 하나 또는 둘 모두는 방열체(즉, 써멀 매쓰(Thermal mass), 열 제거/관리 장치, 등) 또는 다른 표면에 끈적끈적하게 접착하기 위해 디자인된다.
도9a-9c는, 일부 실시예에 따라서, 전도층(210)에 형성된 패턴 오프닝(230a)의 다른 예들을 나타내는 인터커넥트 회로(290)의 단면 부분도를 도해 설명한다. 패턴 오프닝(230a)의 이들 예는 도7a-7c에서 나타낸 바와 같으며 또한 이들 도면을 참조하여 위에서 개시되었다. 그러나, 도9a-9c는 또한 제1 절연체(240) 층이 어떻게 패턴 오프닝(230a)의 다른 특징들이 제1 절연체(240)에의 전도층(210)의 점착을 돕거나 방해하는 지를 도해 설명하기 위해 도해 설명된다.
도10a-10e는, 일부 실시예에 따라서, 다층화된 인터커넥트 회로(290)의 제작 동안 다른 단계들의 개략적인 단면도를 도해 설명한다. 도10d 및 10e에 나타낸 바와 같이, 인터커넥트 회로(290)는 인터커넥트 회로(290)의 두께에 따라(Z 방향) 서로 각각과 쌓인 제1 전도성 부분(212a)과 제2 전도성 부분(212b)을 포함한다. 단지 두개의 전도성 부분이 이들 도면에서 나타내진 반면에, 통상의 기술자는 두께를 따라 어느 갯수의 전도성 부분이 쌓일 수 있다는 것을 이해할 것이다. 더우기, 각 전도성 부분은, 예를 들면 도5a 및 5b에 나타내고 또한 위에서 개시된 바와 같이, 인터커넥트 회로(290)의 폭(X 방향)을 따라 차감 계산된 하나 이상의 대응 전도성 부분을 가진다. 이유를 구별하기 위하여 또한 인터커넥트 회로(290)의 어느 공간적 방위를 의미함이 없이, 인터커넥트 회로(290)의 두께를 따르는 쌓기(Z 방향)는 수직 쌓기라고 간주되고, 반면에 인터커넥트 회로(290)의 폭을 따르는 차감 계산하기(X 방향)는 수평쌓기라고 간주된다. 이들 쌓기 형식은 인터커넥트 회로(290)에 전자기 차폐를 형성하거나, 인터커넥트 회로(290)를 찾아내는 동안 전도성 부분의 관련 방위를 유지하는 등과 같은 다양한 목적을 위해 사용된다.
도10d 및 10e에 나타낸 인터커넥트 화로(290)의 예들은 두개의 장치 스택, 즉 도10a에 나타낸 제1 장치 스택(200a), 및 도10b에 나타낸 제2 장치 스택(200b)을 사용하여 형성된다. 그러한 장치 스택을 형성하는 다양한 방법들은 위에서 개시되었다. 제1 장치 스택(200a)은 제1 기판(220a), 제1 전도성 부분(212a), 및 제1 절연체 접착제(241)를 포함하는 제1 절연체(240)를 포함한다. 제2 장치 스택(200b)은 제2 기판(220b), 제2 전도성 부분(212b), 및 절연체로서 작동가능한 제2 절연체 접착제(243)를 포함한다. 도10c에 나타낸 바와 같이, 제3 장치 스택(200c)은 제1 장치 스택(200a) 및 제2 장치 스택(200b)을 사용하여 제1 기판(220a)을 제거하고 또한 제2 절연체 접착제(243)를 제1 전도성 부분(212a) 및 제1 절연체(240)의 일부분에 접착함으로써 형성된다. 제2 기판(220b)은 여전히 제3 장치 스택(200c)의 일 부분이다. 더우기, 제1 전도성 부분(212a)과 제2 전도성 부분(212b)은 접속되지 아니한 상태이다. 갭(213)은 제1 전도성 부분(212a)과 제2 전도성 부분(212b) 사이에 존재한다. 갭(213)은, 예를 들면 도10b에 나타낸 바와 같이, 제2 절연체 접착제(243) 내의 오프닝에 의해 형성된다. 일부 실시예에서, 제1 전도성 부분(212a)과 제2 전도성 부분(212b)은 최종 인터커넥트 회로(290) 내에서 접속되지 않은 채 남아있다. 이들 실시예에서, 제1 전도성 부분(212a)과 제2 전도성 부분(212b)은 절연체에 의해 분리된다.
도10a-10c를 참조하여, 제1 장치 스택(200a), 제 장치 스택(200b), 및 제3 장치 스택(200c)은 인터커넥트 화로(290)를 형성하기 위해 사용된 중간 구조의 예들이다. 도10d에 나타낸 바와 같이, 인터커넥트 회로(290)는 제3 장치 스택(200c)으로부터 갭(213) 내에서 제1 전도성 부분(212a)과 제2 전도성 부분(212b)을 접속함으로써 형성된다. 특히, 제1 전도성 부분(212a)과 제2 전도성 부분(212b)의 하나 또는 둘은 이 접속을 형성하기 위해 갭(213) 내로 밀어 넣어진다. 다양한 형태의 전기적 접속, 즉 용접, 납땜, 크림핑, 등이 사용된다. 도10d에 나타낸 인터커넥트 회로(290)는 그의 최종 형태이다(즉, 완전히 제작된 형태). 제2 기판(220b)은 이 예에서 인터커넥트 회로(290)의 일부분이다. 달리하여, 도10e에 나타낸 바와 같이, 제2 기판(220b)은 제거되고 인터커넥트 회로(290)를 형성하도록 제2 절연체(250)에 의해 대체된다. 제2 기판(220b)을 제거하기와 제2 절연체(250)를 제2 전도성 부분(212b) 및 제2 절연체 접착제(243)의 부분에 박판적층하기는 제1 전도성 부분(212a)과 제2 전도성 부분(212b)을 서로 접속시키기 전에 또는 후에 수행된다. 예를 들면, 제2 절연체(250) 내의 오프닝은 이 접속을 형성하는 동안 제2 전도성 부분(212b)을 액세스하기 위해 사용된다.
결론
비록 앞선 개념들은 이해를 명확하게 하기 위해 일부 상세하게 기술되었지만, 다양한 변화 및 변경이 아래의 청구범위의 범주 내에서 이루어질 수 있다. 공정, 시스템, 및 장치들을 충족하는 많은 대체 방안들이 있다는 사실에 특히 주의해야 한다. 그러므로, 주어진 실시예들은 개략적으로 설명하기 위한 것이지 제한하려 하는 것은 아니라고 간주되어야만 한다.

Claims (20)

  1. 인터커넥트 회로를 형성하는 방법으로서,
    기판을 전도층에 박판적층하기,
    여기에서, 전도층은 제1 면과 제1 면의 반대편인 제2 면을 포함하고, 또한 일정한 두께를 가지는 금속 박이며,
    여기에서, 기판은 전도층의 제2 면에 박판적층된 접착층을 포함하며;
    전도층이 기판에 적층된 채로 남아 있는 동안, 전도층을 패턴하기,
    여기에서, 전도층을 패턴하기는 제1 전도성 부분과 제1 전도성 부분으로부터 적어도 부분적으로 분리된 전도층의 제2 전도성 부분을 형성하며,
    여기에서, 기판은 전도층을 패턴한 후 제2 전도성 부분에 대해 제1 전도성 부분의 방위를 유지하며;
    전도층을 패턴한 후, 제1 절연체를 전도층의 제1 면에 박판적층하기; 및
    제1 절연체를 전도층의 제1 면에 박판적층한 후, 전도층으로부터 기판을 제거하기,
    여기에서, 제1 절연체는 기판이 제거된 후에 제2 전도성 부분에 대해 제1 전도성 부분의 방위를 유지한다
    를 포함하는
    방법.
  2. 제 1항에 있어서,
    제1 절연체는 제1 절연체를 전도층에 박판적층하기에 앞서 오프닝을 포함하는
    방법.
  3. 제 2항에 있어서,
    오프닝은 제1 전도성 부분의 제1 면이 제1 절연체에 박판적층된 후 적어도 부분적으로 노출된 채 남도록 전도층의 제1 전도성 부분에 적어도 부분적으로 겹치는
    방법.
  4. 제 3항에 있어서,
    오프닝을 형성하는 제1 절연체의 부분은 제1 전도성 부분의 제1 면에 박판적층되는
    방법.
  5. 제 1항에 있어서,
    전도층을 패턴하기는 전도층의 제1 전도성 부분과 제2 전도성 부분 사이에 위치되는 전도층의 제3 부분을 더 형성하며, 및
    방법은 제1 절연체를 전도층의 제1 면에 박판적층하기에 앞서 기판으로부터 전도층의 제3 부분을 제거하기를 더 포함하는
    방법.
  6. 제 1항에 있어서,
    전도층을 패턴하기는 전도층의 제1 전도성 부분과 제2 전도성 부분 사이에 위치되는 전도층의 제3 부분을 더 형성하며, 및
    방법은 제1 절연체를 전도층의 제1 면에 박판적층한 후에 전도층의 제3 부분을 제거하기를 더 포함하는
    방법.
  7. 제 6항에 있어서,
    전도층의 제3 부분은 기판을 전도층으로부터 제거하는 동안 제거되는
    방법.
  8. 제 6항에 있어서,
    전도층의 제3 부분은 기판을 전도층으로부터 제거한 후에 제거되는
    방법.
  9. 제 6항에 있어서,
    제3 부분은 제1 전도성 부분 및 제2 전도성 부분의 각각에 연결되고 또한 제1 전도성 부분 및 제2 전도성 부분을 지지하도록 작동될 수 있는
    방법.
  10. 제 1항에 있어서,
    전도층을 패턴하기는 제1 전도성 부분과 제2 전도성 부분 사이에 위치된 전도층의 부분을 완전히 제거하는
    방법.
  11. 제 1항에 있어서,
    전도층을 패턴하기는 전도층에 하나 이상의 패턴 오프닝을 형성하며, 여기에서 하나 이상의 패턴 오프닝은 전도층의 제1 전도성 부분과 제2 전도성 부분 사이에 배치되는
    방법.
  12. 제 11항에 있어서,
    하나 이상의 패턴 오프닝의 각각은 테이퍼된 측벽을 포함하는
    방법.
  13. 제 11항에 있어서,
    하나 이상의 패턴 오프닝의 각각은 실질적으로 평행인 측벽을 포함하는
    방법.
  14. 제 13항에 있어서,
    실질적으로 평행인 측벽은 하나 이상의 패턴 오프닝으로부터 떨어져 위치된 전도층의 제1 면의 부분 위로 돌출되는
    방법.
  15. 제 11항에 있어서,
    하나 이상의 패턴 오프닝의 적어도 하나는 다양한 폭을 가지는
    방법.
  16. 제 1항에 있어서,
    전도층을 패턴하기는 화학적 에칭, 전기화학 에칭, 기계적 커팅, 레이저 커팅, 및 레이저 절제로 이루어지는 그룹으로부터 선택되는 공정을 포함하는
    방법.
  17. 제 1항에 있어서,
    기판은 전도층의 제1 면에 접촉하는 접착층을 포함하며, 기판을 제거하기는 적어도 접착층의 부분을 비활성화하기를 더 포함하는
    방법.
  18. 제 17항에 있어서,
    기판을 제거하는 동안 비활성화된 적어도 전도층의 부분은 전도층의 제1 전도성 부분 및 제2 전도성 부분과 부분적으로 겹치는
    방법.
  19. 제 18항에 있어서,
    기판을 제거하는 동안 적어도 비활성화된 접착층의 부분과는 다른, 접착층의 남은 부분은 활성화된 채로 남는
    방법.
  20. 제 19항에 있어서,
    전도층을 패턴하기는 전도층의 제1 전도성 부분과 제2 전도성 부분 사이에 위치된 전도층의 제3 부분을 더 형성하며,
    접착층의 남은 부분은 전도층의 제3 부분과 부분적으로 겹치며, 및
    방법은 기판을 제거하는 동안 전도층의 제3 부분을 제거하기를 더 포함하는
    방법.
KR1020207004167A 2017-07-13 2018-07-13 인터커넥트 회로 방법 및 장치 KR102530258B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762531995P 2017-07-13 2017-07-13
US62/531,995 2017-07-13
PCT/US2018/042028 WO2019014554A1 (en) 2017-07-13 2018-07-13 METHODS AND DEVICES OF INTERCONNECTION CIRCUITS

Publications (2)

Publication Number Publication Date
KR20200024323A KR20200024323A (ko) 2020-03-06
KR102530258B1 true KR102530258B1 (ko) 2023-05-08

Family

ID=64999796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207004167A KR102530258B1 (ko) 2017-07-13 2018-07-13 인터커넥트 회로 방법 및 장치

Country Status (5)

Country Link
US (3) US11116070B2 (ko)
EP (1) EP3653027A4 (ko)
KR (1) KR102530258B1 (ko)
CN (2) CN111096089B (ko)
WO (1) WO2019014554A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11979976B2 (en) 2017-07-13 2024-05-07 Cellink Corporation Methods of forming interconnect circuits

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211443B2 (en) 2014-09-10 2019-02-19 Cellink Corporation Battery interconnects
WO2020092334A2 (en) 2018-10-29 2020-05-07 Cellink Corporation Flexible hybrid interconnect circuits
US10709022B1 (en) * 2019-04-19 2020-07-07 Gentherm Incorporated Milling of flex foil with two conductive layers from both sides
EP4046230A4 (en) * 2019-10-16 2024-04-10 Relectrify Holdings Pty ELECTRONIC ASSEMBLY
JP2024512188A (ja) 2021-03-24 2024-03-19 セルリンク コーポレーション 多層フレキシブルバッテリー相互接続及びその製造方法
WO2023164486A1 (en) 2022-02-22 2023-08-31 Cellink Corporation Flexible interconnect circuits and methods of fabrication thereof
WO2023201030A2 (en) 2022-04-15 2023-10-19 Cellink Corporation Flexible interconnect circuits for battery packs

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150201489A1 (en) * 2014-01-10 2015-07-16 Chee Seng Foong Circuit substrate and method of manufacturing same

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2774173A (en) 1954-06-28 1956-12-18 Thienemann Heinz Tapered leader for fishing purposes from synthetic polymers
US3750278A (en) 1970-07-17 1973-08-07 Sylvania Electric Prod Printed circuit board with through connection and method and machine for making the through connection
US3903427A (en) 1973-12-28 1975-09-02 Hughes Aircraft Co Solar cell connections
US3903428A (en) 1973-12-28 1975-09-02 Hughes Aircraft Co Solar cell contact design
US3955068A (en) 1974-09-27 1976-05-04 Rockwell International Corporation Flexible conductor-resistor composite
US4234352A (en) 1978-07-26 1980-11-18 Electric Power Research Institute, Inc. Thermophotovoltaic converter and cell for use therein
FR2455422A1 (fr) * 1979-04-23 1980-11-21 Castanet Raymond Dispositif pour l'obtention de circuits imprimes
JPS60137092A (ja) * 1983-12-19 1985-07-20 株式会社東芝 回路基板の製造方法
EP0185998A1 (en) * 1984-12-14 1986-07-02 Dynamics Research Corporation Interconnection circuits made from transfer electroforming
JPS61202454A (ja) * 1985-03-05 1986-09-08 Mitsubishi Electric Corp アルミニウム配線の被切断回路の構造と切断方法
US4818840A (en) 1987-12-14 1989-04-04 Dana Corporation Method of making an electromagnetic coupling disc
US4927770A (en) 1988-11-14 1990-05-22 Electric Power Research Inst. Corp. Of District Of Columbia Method of fabricating back surface point contact solar cells
US5053083A (en) 1989-05-08 1991-10-01 The Board Of Trustees Of The Leland Stanford Junior University Bilevel contact solar cells
US5262594A (en) 1990-10-12 1993-11-16 Compaq Computer Corporation Multilayer rigid-flex printed circuit boards for use in infrared reflow oven and method for assembling same
EP0665705B1 (en) 1993-12-30 2009-08-19 Kabushiki Kaisha Miyake Circuit-like metallic foil sheet and the like and process for producing them
CA2224236A1 (en) 1995-10-07 1997-04-17 Img Group Limited An electrical circuit component formed of a conductive liquid printed directly onto a substrate
DE19781654T1 (de) 1996-03-15 1999-04-29 Ogihara Ecology Co Bearbeitungseinrichtung, Bearbeitungssystem und Bearbeitungsverfahren
JP3126926B2 (ja) 1996-09-09 2001-01-22 新日本製鐵株式会社 半導体素子用金合金細線および半導体装置
US6143116A (en) 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
DE19809193A1 (de) * 1998-03-04 1999-09-23 Hannes Riebl Verfahren zur Herstellung einer Leiterbahnstruktur sowie damit hergestellte Flachtastatur
US6492201B1 (en) * 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
US6203952B1 (en) 1999-01-14 2001-03-20 3M Innovative Properties Company Imaged article on polymeric substrate
US6036809A (en) 1999-02-16 2000-03-14 International Business Machines Corporation Process for releasing a thin-film structure from a substrate
US6160215A (en) 1999-03-26 2000-12-12 Curtin; Lawrence F. Method of making photovoltaic device
US6583354B2 (en) 1999-04-27 2003-06-24 International Business Machines Corporation Method of reforming reformable members of an electronic package and the resultant electronic package
JP2001094136A (ja) 1999-09-22 2001-04-06 Canon Inc 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法
US6515256B1 (en) 2000-04-13 2003-02-04 Vincent P. Battaglia Process for laser machining continuous metal strip
US6720522B2 (en) 2000-10-26 2004-04-13 Kabushiki Kaisha Toshiba Apparatus and method for laser beam machining, and method for manufacturing semiconductor devices using laser beam machining
SG96648A1 (en) 2001-10-01 2003-06-16 Inst Data Storage Method and apparatus for deflashing of integrated circuit packages
US6787732B1 (en) 2002-04-02 2004-09-07 Seagate Technology Llc Method for laser-scribing brittle substrates and apparatus therefor
JP2004039867A (ja) 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
US7449629B2 (en) 2002-08-21 2008-11-11 Truseal Technologies, Inc. Solar panel including a low moisture vapor transmission rate adhesive composition
JP2004228333A (ja) 2003-01-23 2004-08-12 Canon Inc 光起電力セル、及びその製造方法
US6992001B1 (en) 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate
US20050022857A1 (en) 2003-08-01 2005-02-03 Daroczi Shandor G. Solar cell interconnect structure
KR100621550B1 (ko) 2004-03-17 2006-09-14 삼성전자주식회사 테이프 배선 기판의 제조방법
JP4544913B2 (ja) * 2004-03-24 2010-09-15 富士フイルム株式会社 表面グラフト形成方法、導電性膜の形成方法、金属パターン形成方法、多層配線板の形成方法、表面グラフト材料、及び導電性材料
US7629537B2 (en) 2004-07-09 2009-12-08 Finisar Corporation Single layer flex circuit
US7276724B2 (en) 2005-01-20 2007-10-02 Nanosolar, Inc. Series interconnected optoelectronic device module assembly
KR100664500B1 (ko) * 2005-08-09 2007-01-04 삼성전자주식회사 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법
US8786510B2 (en) 2006-01-24 2014-07-22 Avery Dennison Corporation Radio frequency (RF) antenna containing element and methods of making the same
JP4969113B2 (ja) 2006-02-22 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
US7497004B2 (en) 2006-04-10 2009-03-03 Checkpoint Systems, Inc. Process for making UHF antennas for EAS and RFID tags and antennas made thereby
US20100186804A1 (en) 2009-01-29 2010-07-29 Emcore Solar Power, Inc. String Interconnection of Inverted Metamorphic Multijunction Solar Cells on Flexible Perforated Carriers
US7999383B2 (en) 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
US7633035B2 (en) 2006-10-05 2009-12-15 Mu-Gahat Holdings Inc. Reverse side film laser circuit etching
US8178028B2 (en) 2006-11-06 2012-05-15 Samsung Electronics Co., Ltd. Laser patterning of nanostructure-films
US20080216887A1 (en) 2006-12-22 2008-09-11 Advent Solar, Inc. Interconnect Technologies for Back Contact Solar Cells and Modules
DE102007013553A1 (de) 2007-03-19 2008-09-25 Q-Cells Ag Solarzellenvorrichtung, Solarzellenmodul und Verbindungsanordnung
JP2008294080A (ja) 2007-05-22 2008-12-04 Sanyo Electric Co Ltd 太陽電池セル及び太陽電池セルの製造方法
CN100574562C (zh) 2007-07-06 2009-12-23 富葵精密组件(深圳)有限公司 镂空印刷电路板的制作方法
US8725673B2 (en) 2007-08-22 2014-05-13 Linkedin Corporation Evaluating an item based on user reputation information
WO2009051663A2 (en) 2007-10-12 2009-04-23 The Board Of Trustees Of The University Of Illinois Transistor device and method
US20090256254A1 (en) 2008-04-10 2009-10-15 General Electric Company Wafer level interconnection and method
WO2009114190A2 (en) 2008-03-14 2009-09-17 Dow Corning Corporation Photovoltaic cell module and method of forming same
EP2289110A2 (en) 2008-04-29 2011-03-02 Applied Materials, Inc. Photovoltaic modules manufactured using monolithic module assembly techniques
DE112008003860T5 (de) 2008-05-12 2011-07-21 Du Pont-Mitsui Polychemicals Co., Ltd. Vernetzbare Ethylen-Copolymer-Zusammensetzung, Verkapselungstafelfolie für ein Solarzellenelement, das aus derselben zusammengesetzt ist, und Solarzellenmodul, welches die Tafelfolie verwendet
US9730333B2 (en) 2008-05-15 2017-08-08 Applied Nanotech Holdings, Inc. Photo-curing process for metallic inks
AU2009255657A1 (en) 2008-06-04 2009-12-10 Solexant Corp. Thin film solar cells with monolithic integration and backside contact
DE102008030489A1 (de) 2008-06-26 2009-12-31 Krones Ag Vorrichtung und Verfahren zum Herstellen von Einzelzuschnitten aus einer Folienbahn
JP2010040570A (ja) * 2008-07-31 2010-02-18 Nitto Denko Corp 配線回路基板の製造方法
US20100031996A1 (en) 2008-08-11 2010-02-11 Basol Bulent M Structure and method of manufacturing thin film photovoltaic modules
WO2010025269A1 (en) 2008-08-27 2010-03-04 Applied Materials, Inc. Back contact solar cell modules
KR100999515B1 (ko) * 2008-11-14 2010-12-09 삼성전기주식회사 인쇄회로기판 제조방법
EP2200412A1 (en) 2008-12-17 2010-06-23 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Flexible electronic product and method for manufacturing the same
JP2010278358A (ja) 2009-05-29 2010-12-09 Nitto Denko Corp フレームレス太陽電池モジュール端部用粘着シール材、フレームレス太陽電池モジュールおよびその端部のシール構造
CA2766227A1 (en) 2009-06-25 2010-12-29 Husnu M. Kalkanoglu Roofing products, photovoltaic roofing elements and systems using them
DE102010004112A1 (de) 2009-06-29 2010-12-30 Bosch Solar Energy Ag Verfahren zur Herstellung eines folienartigen elektrischen Verbinders für Solarzellen, derartig hergestelltes Verbindungselement sowie Verfahren zum elektrischen Verbinden von mindestens zwei Solarzellen zu einem Solarmodul
US8141614B2 (en) 2009-07-01 2012-03-27 Harmonic Design Expanding coupling means for powered window covering
US8507792B2 (en) 2009-08-25 2013-08-13 3M Innovative Properties Company Solar panels with adhesive layers
JP5466906B2 (ja) 2009-09-18 2014-04-09 パナソニック株式会社 電池モジュール
CN102549798A (zh) 2009-10-15 2012-07-04 Nec能源元器件株式会社 电池模块
US10008403B2 (en) 2009-10-19 2018-06-26 M-Solv Limited Apparatus for processing continuous lengths of flexible foil
JP5427547B2 (ja) * 2009-10-20 2014-02-26 フリージア・マクロス株式会社 電子部品搭載用基板の製造方法及び電子部品搭載用基板
JP2011155035A (ja) 2010-01-26 2011-08-11 Seiko Epson Corp 回路配線形成方法、回路基板、及び配線膜の膜厚が配線膜の幅より大きい回路配線膜
JP5439225B2 (ja) 2010-02-26 2014-03-12 三菱重工業株式会社 プリプレグ積層ヘッド及びこれを備えたプリプレグ自動積層装置
TW201210058A (en) 2010-05-12 2012-03-01 Applied Materials Inc Method of manufacturing crystalline silicon solar cells using epitaxial deposition
BR112012031670B8 (pt) 2010-06-14 2023-01-24 Avery Dennison Corp Método de fabricação de uma trama de estruturas condutoras
KR101110826B1 (ko) 2010-08-17 2012-02-24 엘지전자 주식회사 태양전지 패널
WO2012058053A2 (en) 2010-10-29 2012-05-03 Applied Materials, Inc. Monolithic module assembly using back contact solar cells and metal ribbon
US20120285501A1 (en) 2010-12-29 2012-11-15 E.I. Du Pont De Nemours And Company Integrated back-sheet for back contact photovoltaic module
US8975510B2 (en) 2011-03-25 2015-03-10 Cellink Corporation Foil-based interconnect for rear-contact solar cells
FI125720B (fi) 2011-05-19 2016-01-29 Tecnomar Oy Rullalta rullalle -massavalmistukseen soveltuva sähköisten siltojen valmistusmenetelmä
US8896896B2 (en) 2011-09-13 2014-11-25 Ricoh Production Print Solutions LLC Preprinted form overlay
CN103889725A (zh) 2011-10-31 2014-06-25 E.I.内穆尔杜邦公司 用于背接触式光伏组件的集成背板
US10383207B2 (en) 2011-10-31 2019-08-13 Cellink Corporation Interdigitated foil interconnect for rear-contact solar cells
GB2498994B (en) * 2012-02-02 2014-03-19 Trackwise Designs Ltd Method of making a flexible circuit
JP2013206642A (ja) 2012-03-28 2013-10-07 Hitachi Ltd 電池パックおよび電池システム
WO2013156086A1 (en) 2012-04-20 2013-10-24 Hewlett-Packard Development Company, L.P. Adaptive pattern generation
JP6006012B2 (ja) 2012-06-19 2016-10-12 日本特殊陶業株式会社 セラミック多層基板の製造方法
DE102012018344B3 (de) 2012-09-15 2013-09-26 Audi Ag Batteriemodul und Verfahren zu dessen Herstellung
KR102023581B1 (ko) 2012-11-23 2019-09-24 해성디에스 주식회사 릴-투-릴 검사장치 및 릴-투-릴 검사방법
US8998454B2 (en) 2013-03-15 2015-04-07 Sumitomo Electric Printed Circuits, Inc. Flexible electronic assembly and method of manufacturing the same
JP6062341B2 (ja) 2013-10-23 2017-01-18 古河電気工業株式会社 銅・樹脂複合体、及びその製造方法
JP6229903B2 (ja) 2013-10-31 2017-11-15 パナソニックＩｐマネジメント株式会社 電池モジュール
KR102154208B1 (ko) 2013-11-21 2020-09-09 주식회사 아모그린텍 연성인쇄회로기판 제조용 프레싱 장치 및 이를 이용한 연성인쇄회로기판 제조방법
CN203715762U (zh) 2013-12-13 2014-07-16 广州明毅电子机械有限公司 全自动卷对卷垂直连续电镀线的垂直卷入/卷出机
KR20150108669A (ko) 2014-03-18 2015-09-30 삼성전자주식회사 반도체 패키지
US9214607B1 (en) 2014-09-05 2015-12-15 Cree, Inc. Wire bonded light emitting diode (LED) components including reflective layer
US9147875B1 (en) 2014-09-10 2015-09-29 Cellink Corporation Interconnect for battery packs
US10211443B2 (en) 2014-09-10 2019-02-19 Cellink Corporation Battery interconnects
US10186739B2 (en) 2014-10-23 2019-01-22 Ampd Energy Limited Battery assembly
KR102512044B1 (ko) 2014-10-31 2023-03-20 코닝 인코포레이티드 레이저 용접 유리 패키지 및 그 제조 방법
US10297813B2 (en) 2014-11-04 2019-05-21 Panasonic Intellectual Property Management Co., Ltd. Electrode member, current collecting plate, and battery block
WO2016126890A1 (en) 2015-02-03 2016-08-11 Cellink Corporation Systems and methods for combined thermal and electrical energy transfer
CN106063393B (zh) 2015-02-16 2019-03-22 日本梅克特隆株式会社 柔性印刷布线板的制造方法
US20160315304A1 (en) 2015-04-21 2016-10-27 Atieva, Inc. Encapsulated Fusible Interconnect
JP6685003B2 (ja) 2016-01-21 2020-04-22 パナソニックＩｐマネジメント株式会社 電池モジュール
US20180034018A1 (en) 2016-08-01 2018-02-01 Nio Usa, Inc Battery cell structural integration
US20180294536A1 (en) 2017-03-27 2018-10-11 Martin Kruszelnicki Battery pack module
WO2018191633A1 (en) 2017-04-14 2018-10-18 Cellink Corporation Flexible circuits for electrical harnesses
CN109217981B (zh) 2017-07-06 2021-03-05 上海朗帛通信技术有限公司 一种被用于动态调度的用户设备、基站中的方法和装置
CN111096089B (zh) 2017-07-13 2023-11-17 塞林克公司 互连电路方法和器件
EP3685457A1 (en) 2017-09-22 2020-07-29 Cadenza Innovation, Inc. Lithium ion battery with modular bus bar assemblies
EP3496180A1 (en) 2017-12-08 2019-06-12 Atnom S.R.L. Ultra-lightweight fireproof battery assembly with passive cooling and optional active temperature control
WO2019118552A1 (en) 2017-12-13 2019-06-20 Cadenza Innovation, Inc. Overcharge electrical disconnect system
JP7353985B2 (ja) 2018-02-01 2023-10-02 サトーホールディングス株式会社 回路パターン、ｒｆｉｄインレイ、ｒｆｉｄラベル及びｒｆｉｄ媒体
US10673038B2 (en) 2018-03-23 2020-06-02 Chongqing Jinkang New Energy Vehicle Co., Ltd. Battery cells for battery packs in electric vehicles
US11764432B2 (en) 2018-04-09 2023-09-19 Tesla, Inc. Aggregated battery system
US20190341585A1 (en) 2018-05-07 2019-11-07 Cadenza Innovation, Inc. Lithium Ion Battery
WO2020092334A2 (en) 2018-10-29 2020-05-07 Cellink Corporation Flexible hybrid interconnect circuits
US11316222B2 (en) 2019-01-08 2022-04-26 The Boeing Company System and method for maintaining thermal control of battery cells
CN114128052A (zh) 2019-07-16 2022-03-01 塞林克公司 无端子连接器和包括无端子连接器的电路
WO2021011486A1 (en) 2019-07-16 2021-01-21 Cellink Corporation Terminal-free connectors and circuits comprising terminal-free connectors
US10707462B1 (en) 2019-08-28 2020-07-07 Manaflex, Llc Intracellular device for lithium ion batteries
US11444360B2 (en) 2019-09-19 2022-09-13 Manaflex, Llc High voltage battery module parallel cell fusing system
US11516921B2 (en) 2019-09-20 2022-11-29 Manaflex, Llc Reel-to-reel lamination methods and devices in FPC fabrication
KR20230079161A (ko) 2020-10-02 2023-06-05 셀링크 코포레이션 가요성 상호접속 회로를 연결하기 위한 방법 및 시스템
CN116326219B (zh) 2020-10-02 2024-03-26 塞林克公司 与柔性互连电路形成连接
JP2024512188A (ja) 2021-03-24 2024-03-19 セルリンク コーポレーション 多層フレキシブルバッテリー相互接続及びその製造方法
WO2023164486A1 (en) 2022-02-22 2023-08-31 Cellink Corporation Flexible interconnect circuits and methods of fabrication thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150201489A1 (en) * 2014-01-10 2015-07-16 Chee Seng Foong Circuit substrate and method of manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11979976B2 (en) 2017-07-13 2024-05-07 Cellink Corporation Methods of forming interconnect circuits
US12035459B2 (en) 2017-07-13 2024-07-09 Cellink Corporation Methods of forming flexible interconnect circuits

Also Published As

Publication number Publication date
US11979976B2 (en) 2024-05-07
EP3653027A1 (en) 2020-05-20
US20210352798A1 (en) 2021-11-11
CN111096089B (zh) 2023-11-17
EP3653027A4 (en) 2021-04-28
CN111096089A (zh) 2020-05-01
US12035459B2 (en) 2024-07-09
CN117500192A (zh) 2024-02-02
US20240098873A1 (en) 2024-03-21
US20190021161A1 (en) 2019-01-17
KR20200024323A (ko) 2020-03-06
US11116070B2 (en) 2021-09-07
WO2019014554A1 (en) 2019-01-17

Similar Documents

Publication Publication Date Title
KR102530258B1 (ko) 인터커넥트 회로 방법 및 장치
US11894580B2 (en) Battery interconnects
US9844148B2 (en) Method of forming a circuit for interconnecting electronic devices
KR101954476B1 (ko) 후방-접촉 태양 전지를 위한 깍지끼움형 포일 상호 연결부
WO2017062886A1 (en) Battery interconnects
US10542616B2 (en) Systems and methods for combined thermal and electrical energy transfer
TW201244036A (en) Conductive foils having multiple layers and methods of forming same
EP1939962B1 (en) Electricity supply system
US11617270B2 (en) Method of manufacturing a double-sided laminate including dry milling a conductive trace pattern and providing a cover layer with precut access holes that expose the trace pattern
CN104427789B (zh) 多层电路板及其制作方法
CN108124386A (zh) 线路板及其生产方法、图形转移方法
JPH08293214A (ja) フラットケーブル及び導体の部分金メッキ方法
CN106982514A (zh) 一种单层多材质导电线路板及制备方法
CN209861250U (zh) 便于测试的防串电铝基覆铜板
JP2008103503A (ja) 回路基板の製造方法
JP2006296128A (ja) 静電モータ用電極の製造方法、静電モータ用電極及び静電モータ
CN102254857B (zh) 半导体工艺及结构

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant