JP4962402B2 - 電気光学装置の駆動回路、電気光学装置および電子機器 - Google Patents
電気光学装置の駆動回路、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP4962402B2 JP4962402B2 JP2008119550A JP2008119550A JP4962402B2 JP 4962402 B2 JP4962402 B2 JP 4962402B2 JP 2008119550 A JP2008119550 A JP 2008119550A JP 2008119550 A JP2008119550 A JP 2008119550A JP 4962402 B2 JP4962402 B2 JP 4962402B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- electro
- optical device
- circuit
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
また、本発明は、上記の電気光学装置の駆動回路であって、前記サンプリングパルスにより前記複数のサンプリング回路のうち1のサンプリング回路が選択されてから当該1のサンプリング回路が次に選択されるまでの期間に、前記タイミング制御回路は、前記1のサンプリング回路に接続されたA/D変換器に前記タイミング制御信号を供給することを特徴とする。
また、本発明は、上記の電気光学装置の駆動回路であって、前記記憶手段は、第1のラッチパルスに応じて、前記複数のA/D変換器から出力されるデジタル信号を各々保持する複数の第1段ラッチと、前記1水平走査期間ごとに与えられる第2のラッチパルスに応じて、前記複数の第1段ラッチに保持された前記デジタル信号を一斉に保持する第2段ラッチと、を備え、前記タイミング制御回路は、前記タイミング制御信号を出力した後、前記第1のラッチパルスを複数の第1段ラッチの各々に供給することを特徴とする。
また、本発明は、上記の電気光学装置の駆動回路であって、前記タイミング制御回路が、前記サンプリングパルスが出力されてから前記タイミング制御信号及び前記第1のラッチパルスを出力するまでの時間は、前記1水平走査期間内であることを特徴とする。
また、本発明は、上記の電気光学装置の駆動回路であって、前記複数のサンプリング回路は、k個のサンプリング回路を有し、前記複数のA/D変換器は、当該k個のサンプリング回路に対応したk個のA/D変換器を有し、前記複数の第1段ラッチは、当該k個のA/D変換器に対応したk個の第1段ラッチを有し、前記サンプリングパルスは、前記k個のサンプリング回路に対し同時に供給され、前記タイミング制御回路は、前記k個のA/D変換器に対しタイミング制御信号を出力し、前記k個の第1段ラッチに対し前記第1のラッチパルスを出力することを特徴とする。
また、アナログ画像信号に基づいて、基板にマトリックス状に形成された複数の画素を駆動することにより画像表示を行う電気光学装置の駆動回路において、前記アナログ画像信号をデジタル信号に変換するA/D変換手段と、前記デジタル信号を記憶する記憶手段と、前記記憶手段に記憶されたデジタル信号をアナログ信号に変換し、前記画素に供給するD/A変換手段とを前記基板上に具備することを特徴とする電気光学装置の駆動回路を提供するものである。
図1は、この発明に係る電気光学装置の第1の実施形態であるアクティブマトリックス型液晶パネル1Aの構成を示すブロック図である。なお、この図において、上述した図10と対応する部分には同一の符号を付し、その説明を省略する。
また、3個の容量とこのD/A変換器の出力端子との間にはスイッチが介挿されている。ここで、D/A変換器の出力端子には、容量値Cslnの寄生容量が介在している。さらにこのD/A変換器には、3個の容量に所定の電圧Vdacを印加するとともに、D/A変換器の出力端子に所定の電圧Vslnを印加する直流電源を有している。
上記式において、Nは下位3ビットに対応した数値である。上記の各容量値と各電圧値とを適当に選ぶことにより、D/A変換器の出力電圧Vを3ビットのデジタルデータに対応した数値Nに応じてS字状に増加させ、Nに対応したアナログ電圧に対してγ補正を施したアナログ電圧を得ることができる。
その後直ちに、D/A変換器18−j(j=1〜N)により、第2のラッチ18−j(j=1〜N)に保持されたデジタル信号Dj(j=1〜N)のD/A変換が開始される。このD/A変換が終了すると、γ補正のなされたアナログ信号がD/A変換器18−j(j=1〜N)から出力され、データ線12−j(j=1〜N)に各々供給される。
図6はこの発明の第2の実施形態である液晶パネル1Bの構成を示すブロック図である。なお、この図において、上述した図1と対応する部分には同一の符号を付し、その説明を省略する。この液晶パネル1Bは、上述した第1の実施形態におけるサンプリングスイッチSS−j(j=1〜N)、容量C−j(j=1〜N)およびA/D変換器16−j(j=1〜N)に相当するものを有していない。その代わりにこの液晶パネル1Bは、A/D変換器22を有している。このA/D変換器22には、液晶パネル1Bの外部からアナログ画像信号が入力される。A/D変換器22は、このアナログ画像信号のA/D変換を1走査期間の間にN回繰り返す。1走査期間の間にはデータ線駆動回路14によってサンプリングパルスSPj(j=1〜N)が順次出力される。A/D変換器22によるA/D変換は、各サンプリングパルスSPjが出力される前に行われ、サンプリングパルスSPjが出力されるときにはA/D変換によって得られたデジタル信号がラッチ17−j(j=1〜N)に供給される。
次に、上述した液晶パネル1Aまたは1Bを電子機器に用いた例について説明する。
まず、この液晶パネルをライトバルブとして用いたプロジェクタについて説明する。図8は、プロジェクタの構成例を示す平面図である。
次に、この液晶パネルを、モバイル型のコンピュータに適用した例について説明する。図9は、このコンピュータの構成を示す正面図である。図において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶ディスプレイ1206とから構成されている。この液晶ディスプレイ1206は、先に述べた液晶パネル1Aまたは1Bの背面にバックライトを付加することにより構成されている。
Claims (8)
- アナログ画像信号に基づいて、基板にマトリックス状に形成された複数の画素を駆動することにより画像表示を行う電気光学装置の駆動回路において、
複数のデータ線の各々に対応した複数の回路部と、
クロックを生成するクロック生成回路と、
を具備し、
前記複数の回路部の各々は、
1水平走査期間内に入力される前記アナログ画像信号をサンプリング信号に応じてサンプリングするサンプリングスイッチと、
前記サンプリングスイッチでサンプリングした信号を保持する容量と、
前記サンプリングスイッチに前記サンプリング信号が出力されてから前記クロックが所定数出力された後であって、前記容量にサンプリングした信号が保持されてから1水平走査期間より短い所定時間内に、タイミング制御信号を前記クロックに同期して出力するタイミング制御回路と、
前記タイミング制御信号に応じて、前記容量に保持された信号の各々をデジタル信号に変換するA/D変換器と、
前記デジタル信号を記憶する記憶手段と、
前記記憶手段に記憶された前記デジタル信号をアナログ信号に変換し、前記複数の画素に供給すD/A変換器と、
を有する
ことを特徴とする電気光学装置の駆動回路。 - 前記タイミング制御回路は、前記サンプリングした信号を前記容量が保持してから当該容量が次にサンプリングした信号を保持するまでの期間に、前記容量に対応したA/D変換器に前記タイミング制御信号を供給することを特徴とする請求項1に記載の電気光学装置の駆動回路。
- 前記記憶手段は、
第1のラッチパルスに応じて、前記A/D変換器から出力されるデジタル信号を保持する第1段ラッチと、
前記複数の回路部において、前記1水平走査期間ごとに与えられる第2のラッチパルスに応じて、前記第1段ラッチに保持された前記デジタル信号を一斉に保持する第2段ラッチと、
を備え、
前記タイミング制御回路は、前記タイミング制御信号を出力した後、前記第1のラッチパルスを第1段ラッチに供給することを特徴とする請求項1又は2に記載の電気光学装置の駆動回路。 - 前記タイミング制御回路が、前記容量にサンプリングした信号が保持されてから前記タイミング制御信号及び前記第1のラッチパルスを出力するまでの時間は、前記1水平走査期間内であることを特徴とする請求項3に記載の電気光学装置の駆動回路。
- 前記D/A変換器は、前記第2段ラッチに保持されたデジタル信号に対応したアナログ信号に非線形変換を施したアナログ信号を当該デジタル信号から生成するD/A変換器によって構成されてなることを特徴とする請求項1に記載の電気光学装置の駆動回路。
- 前記基板上に薄膜トランジスタを形成することにより構成されてなることを特徴とする請求項1乃至5に記載の電気光学装置の駆動回路。
- 請求項1乃至6に記載の電気光学装置の駆動回路を備えたことを特徴とする電気光学装置。
- 請求項7に記載の電気光学装置を表示装置に用いたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008119550A JP4962402B2 (ja) | 2008-05-01 | 2008-05-01 | 電気光学装置の駆動回路、電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008119550A JP4962402B2 (ja) | 2008-05-01 | 2008-05-01 | 電気光学装置の駆動回路、電気光学装置および電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29439799A Division JP4161484B2 (ja) | 1999-10-15 | 1999-10-15 | 電気光学装置の駆動回路、電気光学装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008203882A JP2008203882A (ja) | 2008-09-04 |
JP4962402B2 true JP4962402B2 (ja) | 2012-06-27 |
Family
ID=39781378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008119550A Expired - Lifetime JP4962402B2 (ja) | 2008-05-01 | 2008-05-01 | 電気光学装置の駆動回路、電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4962402B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0575957A (ja) * | 1991-09-11 | 1993-03-26 | Hitachi Ltd | サンプルホールド回路、それを用いた水平走査回路、及び該走査回路を含むマトリクス型表示装置 |
JPH05259909A (ja) * | 1992-03-16 | 1993-10-08 | Fujitsu Ltd | 自動オフセット電圧補正方法 |
JPH0645937A (ja) * | 1992-07-24 | 1994-02-18 | Advantest Corp | サンプルホールド回路とこれを用いたa/d変換器 |
JPH10268838A (ja) * | 1997-03-25 | 1998-10-09 | Hitachi Ltd | 液晶表示装置 |
JPH10307306A (ja) * | 1997-05-08 | 1998-11-17 | Casio Comput Co Ltd | 液晶表示素子とその駆動方法 |
-
2008
- 2008-05-01 JP JP2008119550A patent/JP4962402B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2008203882A (ja) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100490765B1 (ko) | 전기 광학 장치의 구동 방법, 화상 처리 회로, 전기 광학장치 및 전자기기 | |
JP4449189B2 (ja) | 画像表示装置およびその駆動方法 | |
JP4168668B2 (ja) | アナログバッファ回路、表示装置および携帯端末 | |
JP3501939B2 (ja) | アクティブマトリクス型画像表示装置 | |
US7193602B2 (en) | Driver circuit, electro-optical device, and driving method | |
JP4161484B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
TWI386897B (zh) | 源極驅動器、光電裝置、及電子機器 | |
US20060139286A1 (en) | Display device and mobile terminal | |
JP3741079B2 (ja) | 表示装置および携帯端末 | |
US7250888B2 (en) | Systems and methods for providing driving voltages to a display panel | |
KR100417310B1 (ko) | 전기 광학 장치, 전기 광학 장치의 구동 회로 및 구동방법, 전자기기 | |
JP4241858B2 (ja) | 液晶装置、および電子機器 | |
US7616183B2 (en) | Source driving circuit of display device and source driving method thereof | |
US7728831B2 (en) | Semiconductor device, electro-optical device, and electronic instrument | |
JP4962402B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
JP2004093887A (ja) | 表示装置 | |
US20110001735A1 (en) | Electro-optical device, method for driving electro-optical device and electronic apparatus | |
US20050093809A1 (en) | Driving IC of liquid crystal display | |
JP4692871B2 (ja) | 表示駆動装置及び表示装置 | |
JP5046230B2 (ja) | 液晶装置、および電子機器 | |
JP2009075301A (ja) | 電気光学装置及び電子機器 | |
JP2008076733A (ja) | 電気光学装置および電子機器 | |
JP2006235267A (ja) | 半導体装置の駆動方法および駆動装置並びに半導体装置 | |
JP2005283623A (ja) | 出力回路及び表示駆動装置 | |
JPH05204334A (ja) | 液晶駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080529 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120312 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4962402 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |