TWI386897B - 源極驅動器、光電裝置、及電子機器 - Google Patents

源極驅動器、光電裝置、及電子機器 Download PDF

Info

Publication number
TWI386897B
TWI386897B TW096145785A TW96145785A TWI386897B TW I386897 B TWI386897 B TW I386897B TW 096145785 A TW096145785 A TW 096145785A TW 96145785 A TW96145785 A TW 96145785A TW I386897 B TWI386897 B TW I386897B
Authority
TW
Taiwan
Prior art keywords
gray scale
voltage
output
circuit
source
Prior art date
Application number
TW096145785A
Other languages
English (en)
Other versions
TW200841317A (en
Inventor
Katsuhiko Maki
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200841317A publication Critical patent/TW200841317A/zh
Application granted granted Critical
Publication of TWI386897B publication Critical patent/TWI386897B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

源極驅動器、光電裝置、及電子機器
本發明係關於一種源極驅動器、光電裝置及電子機器等。
先前用於行動電話等之電子機器的液晶面板(光電裝置)，熟知有單純矩陣方式之液晶面板，與使用薄膜電晶體(Thin Film Transistor：以下簡稱為TFT)等之切換元件的主動矩陣方式之液晶面板。
單純矩陣方式之優點是比主動矩陣方式容易低耗電化，而缺點是多色化及動畫顯示困難。另外，主動矩陣方式之優點是適於多色化及動畫顯示，而缺點是低耗電化困難。
而近年來，行動電話等之攜帶式電子機器為了提供高品質之影像，而加強對多色化及動畫顯示之需求。因而，使用主動矩陣方式之液晶面板，來取代過去使用之單純矩陣方式之液晶面板。主動矩陣方式之液晶面板，係藉由在經閘極線選出之像素中寫入賦予源極線之信號，而使像素之透過率變化。
近年來，隨著液晶面板之畫面尺寸擴大及像素數增加，液晶面板之源極線數量增大，且要求賦予各源極線之電壓的高精確度化。再者，隨著要求搭載液晶面板之電池驅動的電子機器輕量小型化，亦要求驅動液晶面板之源極線的源極驅動器低耗電化及該源極驅動器之晶片尺寸的縮小化。因而，源極驅動器須為結構簡單且高功能者。
如專利文獻1及專利文獻2中揭示有可進行驅動源極驅動器之源極線的輸出電路之導軌至導軌動作，並可高精確度地供給電壓至源極線之結構。
[專利文獻1]日本特開2005-175811號公報
[專利文獻2]日本特開2005-175812號公報
但是，揭示於專利文獻1及專利文獻2之技術，係各輸出電路藉由搭載輔助電路，控制驅動能力，以實現導軌至導軌動作。因而，需要搭載輔助電路作為附加電路，而有源極驅動器之電路規模變大的問題。此外，為了抑制賦予源極線之電壓的變動，而導致電晶體之尺寸變大。
再者，為了高精確度地供給電壓至源極線，需要對應於灰階資料，而不變動地將來自產生灰階電壓之DAC的電壓供給至源極線。因而，灰階數增加時，灰階電壓信號線之數量亦須增加，而有晶片尺寸變大之問題。
此外，一般之運算放大器需要考慮輸出電壓之變動。因而，需要增大構成運算放大器之電晶體的尺寸，來抑制輸出電壓之變動。
本發明一種態樣係提供電路規模小，藉由導軌至導軌動作，可高精確度供給電壓至源極線之源極驅動器、光電裝置及電子機器。
此外，本發明其他態樣提供電路規模小，可抑制輸出電壓之變動，且高精確度供給電壓至源極線之源極驅動器、 光電裝置及電子機器。
再者，本發明其他態樣提供即使灰階數增加時，灰階電壓信號線數量仍少，且可高精確度供給電壓至源極線之源極驅動器、光電裝置及電子機器。
為了解決上述問題，本發明之源極驅動器，係用於驅動光電裝置之源極線，且包含：灰階電壓產生電路，其係對應於灰階資料，而輸出第一及第二灰階電壓之各灰階電壓；及源極線驅動電路，其係依據前述第一及第二灰階電壓，來驅動前述源極線；前述源極線驅動電路包含翻轉型抽樣保持電路，其係將前述第一灰階電壓與前述第二灰階電壓間之輸出灰階電壓輸出至前述源極線。
此處，源極驅動器亦可輸出與第一灰階電壓同電位之電壓，亦可輸出與第二灰階電壓同電位之電壓，作為輸出灰階電壓。
藉由本發明，由於係藉由翻轉型抽樣保持電路產生第一及第二灰階電壓間之輸出灰階電壓，因此結構非常簡單，可以輸出電路產生複數灰階電壓。結果可大幅刪減須產生之灰階電壓種類。藉此，可刪減灰階電壓信號線數量，且可大幅刪減灰階電壓產生電路之電路規模。一般而言，灰階電壓產生電路為了供給高電壓，需要增大電晶體尺寸，而灰階電壓產生電路之電路規模的刪減，大有助於源極驅 動器之晶片尺寸的縮小化。
此外，藉由翻轉型抽樣保持電路，無需附加輔助電路等即可進行導軌至導軌動作，且無需為了抑制變動而增大電晶體之尺寸。因而，有助於源極驅動器之晶片尺寸的縮小。
再者，藉由本發明，無需為了設定賦予源極線之灰階電壓，而將灰階電壓產生電路產生之灰階電壓輸出至源極線，可使灰階電壓產生電路之結構小型化。此外，藉由本發明，僅藉由輸出電路即可高精確度地產生灰階電壓。結果可使灰階電壓產生電路之結構簡化。
此外，本發明之源極驅動器中，前述翻轉型抽樣保持電路包含：運算放大電路；及複數電容元件，其係連接其一端於前述運算放大電路之輸入；在抽樣期間，於電性遮斷前述運算放大電路之輸出與前述源極線的狀態下，電性連接前述運算放大電路之輸入及輸出，於前述複數電容元件之各電容元件中儲存對應於前述第一或第二灰階電壓的電荷；在前述抽樣期間後之保持期間，電性遮斷前述運算放大電路之輸入及輸出，可供給將儲存於前述複數電容元件之電荷至前述運算放大電路之輸出而獲得之前述運算放大電路的輸出電壓輸出至前述源極線。
此外，本發明之源極驅動器中， 前述翻轉型抽樣保持電路包含：運算放大電路，其係在非反轉輸入端子上供給給定之電壓；反饋開關，其係***前述運算放大電路之反轉輸入端子與前述運算放大電路之輸出之間；一端連接於前述反轉輸入端子之第一~第j(j為2以上之整數)電容元件；第一~第j翻轉用開關，其係將第p(1≦p≦j，p為整數)翻轉用開關***前述第p電容元件之另一端與前述運算放大電路之輸出之間；第一~第j輸入開關，其係第p輸入開關的一端連接於第p電容元件之另一端；及輸出開關，其係***前述運算放大電路之輸出與前述源極線之間；在前述第一~第j輸入開關之各輸入開關的另一端供給前述第一或第二灰階電壓；在抽樣期間，於斷開前述第一~第j翻轉用開關，接通前述反饋開關，並斷開前述輸出開關之狀態下，在前述第一~第j電容元件的另一端供給前述第一及第二灰階電壓之任何一個；在前述抽樣期間後之保持期間，可將藉由接通前述第一~第j翻轉用開關，斷開前述反饋開關，並接通前述輸出開關而獲得之前述第一灰階電壓與前述第二灰階電壓間之輸出灰階電壓輸出至前述源極線。
採用上述任何一個發明時，因為係使儲存於複數電容元件之電荷移動至運算放大電路之輸出側的結構，所以不受運算放大電路具有之輸入偏移電壓的影響，而可高精確度產生輸出灰階電壓。此外，藉由本發明，可以簡單之結構使第一及第二灰階電壓供給至第一~第j電容元件。
此外，本發明之源極驅動器於前述輸出灰階電壓比輸出至前述源極線之電壓的最低電位電壓接近輸出至該源極線之電壓的最高電位電壓時，前述灰階電壓產生電路按照電位高之順序輸出前述第一及第二灰階電壓；前述輸出灰階電壓比前述最高電位電壓接近前述最低電位電壓時，前述灰階電壓產生電路可按照電位低之順序輸出前述第一及第二灰階電壓。
此外，本發明之源極驅動器於前述輸出灰階電壓比前述最低電位電壓接近前述最高電位電壓時，在前述第一及第二灰階電壓中，高電位側之灰階電壓供給至前述第一~第j電容元件之任何一個電容元件的狀態下，可以低電位側之灰階電壓供給至前述第一~第j電容元件之任何一個電容元件之方式，進行前述第一~第j輸入開關之開關控制。
此外，本發明之源極驅動器於前述輸出灰階電壓比前述最高電位電壓接近前述最低電位電壓時，在前述第一及第二灰階電壓中，低電位側之灰階電壓供給至前述第一~第j電容元件之任何一個電容元件的狀態下，可以高電位側之灰階電壓供給至前述第一~第j電容元件之任何一個電容元件之方式，進行前述第一~第j輸入開關之開關控制。
藉由上述任何一個發明，由於可抑制第一~第j翻轉用開關產生洩漏，因此可避免輸出灰階電壓之電壓位準變動的情況。
此外，本發明之源極驅動器中，亦可前述第一~第j電容元件之各電容元件的電容值相等。
藉由本發明，可精確且輕易地產生第一及第二灰階電壓間之輸出灰階電壓。
此外，本發明之源極驅動器中，可包含在一端供給給定之電壓，在另一端連接前述運算放大電路之反轉輸入端子的輔助電容元件。
藉由本發明，可抑制運算放大電路之反轉輸入端子的電壓變動，而實現輸出灰階電壓進一步之穩定化。
此外，本發明之源極驅動器中，前述輔助電容元件亦可兼用為形成於電容元件形成區域內之虛擬用的電容元件。
此外，本發明之源極驅動器中，驅動前述光電裝置之各源極線的各源極驅動器區塊包含複數源極驅動器區塊，其係包含前述灰階電壓產生電路及前述源極線驅動電路；各源極驅動器區塊在與前述複數源極驅動器區塊之排列方向交叉的方向，具有形成前述第一~第j電容元件及前述輔助電容元件的電容元件形成區域；前述輔助電容元件亦可在前述電容元件形成區域之邊界 中，沿著在與前述排列方向交叉之方向相對的邊界而形成。
藉由本發明，可精確形成第一~第j電容元件之電容值，另外，不浪費佈局面積而可形成輔助電容元件。
此外，本發明之源極驅動器中，前述運算放大電路可在前述抽樣期間進行A級放大動作，在前述保持期間進行AB級放大動作。
此外，本發明之源極驅動器中，前述運算放大電路可包含：運算放大器，其係放大前述運算放大電路之輸入與該運算放大電路之輸出的差分值；第一導電型之第一驅動電晶體，其係設於第一電源側，依據前述運算放大器的輸出節點之電壓，控制其閘極電極；第二導電型之第二驅動電晶體，其係與前述第一驅動電晶體串聯地設於第二電源側；電容器，其係用於將前述第一驅動電晶體之閘極電極與前述第二驅動電晶體之閘極電極進行電容耦合；及電荷供給電路，其係在前述抽樣期間供給電荷至前述第二驅動電晶體之閘極電極，在前述保持期間停止對前述第二驅動電晶體之閘極電極供給電荷。
此外，本發明之源極驅動器中，前述電荷供給電路包含：電流產生電路；及 開關電路，其係***前述電流產生電路與前述電容器之一端及前述第二驅動電晶體之閘極電極之間；前述開關電路亦可以在前述抽樣期間接通，在前述保持期間斷開之方式被開關控制。
此外，本發明之源極驅動器中，前述電流產生電路包含供給電流至其汲極而二極體連接之電流源電晶體；前述開關電路亦可***前述電流源電晶體之閘極電極與前述電容器之一端及前述第二驅動電晶體的閘極電極之間。
此處，一般之翻轉型抽樣保持電路，不論係抽樣期間或保持期間，輸出負荷均無變化。而上述任何一個發明之源極驅動器中，在保持期間需要驅動光電裝置之源極線的負荷。因而，藉由上述任何一個發明，因為翻轉型抽樣保持電路在抽樣期間驅動低負荷之輸出，在保持期間驅動高負荷之輸出，所以可使源極驅動器具備最佳之源極線驅動電路。而不影響翻轉型抽樣保持電路之功能，可大幅縮小翻轉型抽樣保持電路之電路規模。
此外，本發明之光電裝置包含：複數掃描線；複數源極線；複數像素，其係藉由前述複數掃描線之各掃描線及前述複數源極線之各源極線而特定各像素；及驅動前述複數源極線用之上述任何一個源極驅動器。
藉由本發明，可提供包含電路規模小，藉由導軌至導軌動作可高精確度供給電壓至源極線之源極驅動器的光電裝置。此外，藉由本發明，可提供包含電路規模小，省略輸入偏移電壓，而可高精確度供給電壓至源極線之源極驅動器的光電裝置。再者，藉由本發明，可提供包含即使灰階數增加時，仍可以少數灰階電壓信號線高精確度供給電壓至源極線之源極驅動器的光電裝置。
此外，本發明之電子機器包含上述任何一個源極驅動器。
此外，本發明之電子機器包含上述之光電裝置。
藉由上述任何一個發明，可提供可在源極線上高精確度地設定灰階電壓，且輕量小型化之電子機器。
以下，就本發明之實施形態，使用圖式詳細作說明。另外，以下說明之實施形態並非不當地限定記載於申請專利範圍之本發明內容。此外，以下說明之全部結構並非限定為是本發明之必要構成要件。
1.液晶裝置
圖1顯示本實施形態之主動矩陣型之液晶裝置的結構概要。此處係就主動矩陣型之液晶裝置作說明，不過，即使其他液晶裝置仍可適用本實施形態之顯示驅動器。
液晶裝置10包含液晶顯示(Liquid Crystal Display：LCD)面板(廣義而言係顯示面板，更廣義而言係光電裝置)20。LCD面板20係非晶矽液晶面板，如形成於玻璃基板上。在 該玻璃基板上配置有：在Y方向排列複數且分別延伸於X方向之閘極線(掃描線)GL1~GLM(M為2以上之整數)，與在X方向排列複數且分別延伸於Y方向之源極線(資料線)SL1~SLN(N為2以上之整數)。此外，對應於閘極線GLm(1≦m≦M，m為整數，以下相同)與源極線SLn(1≦n≦N，n為整數，以下相同)之交叉位置而設置像素區域(像素)，並在該像素區域配置有薄膜電晶體(Thin Film Transistor：以下簡稱為TFT)22 mn。
TFT 22 mn之閘極連接於閘極線GLm。TFT 22 mn之源極連接於源極線SLn。TFT 22 mn之汲極連接於像素電極26 mn。在像素電極26 mn以及與其相對之相對電極28 mn之間密封液晶(廣義而言為光電裝置)，而形成液晶電容(廣義而言為液晶元件)24 mn。因應像素電極26 mn與相對電極28 mn間之施加電壓，而像素之透過率變化。相對電極28 mn中供給相對電極電壓Vcom。
此種LCD面板20如藉由貼合形成有像素電極及TFT之第一基板與形成有相對電極之第二基板，並在兩基板之間密封作為光電材料之液晶而形成。
因此，LCD面板20可包含經由作為開關元件之TFT而與源極線連接的像素電極。此外，LCD面板20可包含：複數源極線、複數開關元件、及各像素電極經由各源極線與各開關元件而連接之複數像素電極。
液晶裝置10包含驅動LCD面板20之顯示驅動器(廣義而言為驅動電路)90。顯示驅動器90包含源極驅動器30。源 極驅動器30依據對應於各源極線之灰階資料，驅動LCD面板20之源極線SL1~SLN的各源極線。顯示驅動器90可包含閘極驅動器(廣義而言為掃描驅動器)32。閘極驅動器32在1個垂直掃描期間內掃描LCD面板20之閘極線GL1~GLM。顯示驅動器90亦可省略源極驅動器30及閘極驅動器32之至少一方而構成。
液晶裝置10可包含電源電路94。電源電路94於驅動源極線時產生必要之電壓，並將此等對源極驅動器30供給。電源電路94如產生驅動源極驅動器30之源極線時需要的電源電壓VDDH、VSSH及源極驅動器30之邏輯部的電壓。
此外，電源電路94產生掃描閘極線時需要之電壓，並將其對閘極驅動器32供給。
再者，電源電路94產生相對電極電壓Vcom。電源電路94配合藉由源極驅動器30產生之極性反轉信號POL的時序，將週期性重複高電位側電壓VCOMH與低電位側電壓VCOML之相對電極電壓Vcom輸出至LCD面板20之相對電極。
液晶裝置10可包含顯示控制器38。顯示控制器38按照藉由無圖示之中央處理裝置(Central Processing Unit：以下簡稱為CPU)等的主機(Host)所設定之內容，控制源極驅動器30、閘極驅動器32及電源電路94。如顯示控制器38對源極驅動器30及閘極驅動器32設定動作模式，並供給在內部產生之垂直同步信號及水平同步信號。
另外，圖1係在液晶裝置10中包含電源電路94或顯示控 制器38而構成，不過，亦可將此等中之至少一個設於液晶裝置10之外部而構成。或是亦可在液晶裝置10中包含主機而構成。
此外，源極驅動器30亦可內藏閘極驅動器32及電源電路94中之至少一個。
再者，亦可將源極驅動器30、閘極驅動器32、顯示控制器38及電源電路94之一部分或全部形成於LCD面板20上。如圖2係在LCD面板20上形成有顯示驅動器90(源極驅動器30及閘極驅動器32)。如此，LCD面板20可包含：複數源極線、複數閘極線、各開關元件連接於複數閘極線之各閘極線及複數源極線之各源極線的複數開關元件、及驅動複數源極線之源極驅動器而構成。在LCD面板20之像素形成區域80中形成有複數像素。
圖3顯示圖1或圖2之閘極驅動器32的結構例。
閘極驅動器32包含：移位暫存器40、位準移位器42及輸出緩衝器44。
移位暫存器40包含對應於各閘極線而設置各正反器，而依序連接之複數正反器。該移位暫存器40與時脈信號CPV同步，將啟動脈衝信號STV保持於正反器時，係依序與時脈信號CPV同步將啟動脈衝信號STV移位至鄰接之正反器。此處輸入之時脈信號CPV係水平同步信號，啟動脈衝信號STV係垂直同步信號。
位準移位器42將來自移位暫存器40之電壓位準移位成因應LCD面板20之液晶元件與TFT之電晶體能力的電壓位 準。該電壓位準，如需要20 V~50 V之高電壓位準。
輸出緩衝器44將藉由位準移位器42而移位之掃描電壓予以緩衝而輸出至閘極線，來驅動閘極線。脈衝狀之掃描電壓的高電位側係選擇電壓，掃描電壓之低電位側係非選擇電壓。
另外，閘極驅動器32如圖3所示，亦可不使用移位暫存器掃描閘極線，而藉由選擇對應於位址解碼器之解碼結果的閘極線，來掃描複數閘極線。
圖4顯示圖1或圖2之源極驅動器30的結構例之區塊圖。
源極驅動器30包含：I/O緩衝器50、顯示記憶體52、線閂鎖器54、灰階電壓產生電路58、DAC(數位/類比轉換器)(廣義而言為灰階電壓產生電路)60及源極線驅動電路62。
源極驅動器30中，如從顯示控制器38輸入灰階資料D。該灰階資料D係與點時脈信號DCLK同步輸入，並在I/O緩衝器50中予以緩衝。點時脈信號DCLK從顯示控制器38供給。
I/O緩衝器50藉由顯示控制器38或無圖示之主機存取。被I/O緩衝器50緩衝之灰階資料寫入顯示記憶體52中。此外，從顯示記憶體52讀取之灰階資料被I/O緩衝器50緩衝後，對顯示控制器38等輸出。
顯示記憶體52包含對應於與各源極線連接之各輸出線而設有各記憶胞的複數記憶胞。各記憶胞藉由列位址及行位址而特定。此外，1條掃描線部分之各記憶胞藉由線位址 而特定。
位址控制電路66產生特定顯示記憶體52內之記憶胞用的列位址、行位址及線位址。位址控制電路66在將灰階資料寫入顯示記憶體52時，產生列位址及行位址。亦即，被I/O緩衝器50緩衝之灰階資料寫入藉由列位址及行位址而特定之顯示記憶體52的記憶胞中。
列位址解碼器68將列位址予以解碼，而選擇對應於該列位址之顯示記憶體52的記憶胞。行位址解碼器70將行位址予以解碼，而選擇對應於該行位址之顯示記憶體52的記憶胞。
自顯示記憶體52讀取灰階資料而輸出至線閂鎖器54時，位址控制電路66產生線位址。亦即，線位址解碼器72將線位址予以解碼，而選擇對應於該線位址之顯示記憶體52的記憶胞。而後，從藉由線位址而特定之記憶胞讀取之1個水平掃描部分的灰階資料輸出至線閂鎖器54。
位址控制電路66自顯示記憶體52讀取灰階資料而輸出至I/O緩衝器50時，產生列位址及行位址。亦即，保持於藉由列位址及行位址而特定之顯示記憶體52的記憶胞之灰階資料被I/O緩衝器50讀取。被I/O緩衝器50讀取之灰階資料藉由顯示控制器38或無圖示之主機取出。
因此，圖4中列位址解碼器68、行位址解碼器70及位址控制電路66作為控制對顯示記憶體52寫入灰階資料之寫入控制電路的功能。另外，圖4中，線位址解碼器72、行位址解碼器70及位址控制電路66作為控制從顯示記憶體52讀 取灰階資料之讀取控制電路的功能。
線閂鎖器54以規定1個水平掃描期間之閂鎖脈衝LP的變化時序，閂鎖自顯示記憶體52讀取之1個水平掃描部分的灰階資料。線閂鎖器54包含各暫存器保持1個點部分之灰階資料的複數暫存器。線閂鎖器54之複數暫存器之各暫存器中放入從顯示記憶體52讀取之1個點部分之灰階資料。
灰階電壓產生電路58產生各灰階電壓(基準電壓)對應於各灰階資料之複數灰階電壓。更具體而言，灰階電壓產生電路58依據高電位側電源電壓VDDH與低電位側電源電壓VSSH，而產生各灰階電壓對應於各灰階資料的複數灰階電壓。
DAC 60每個源極輸出產生對應於自線閂鎖器54之1個水平掃描部分的灰階資料之灰階電壓。更具體而言，DAC 58從藉由灰階電壓產生電路58所產生之複數灰階電壓之中，選擇自線閂鎖器54之1條線部分的灰階資料中，對應於與各源極線對應之灰階資料的灰階電壓，並輸出選擇之灰階電壓。此種DAC 60包含每個源極輸出設置之電壓選擇電路DEC1~DECN。各電壓選擇電路從來自灰階電壓產生電路58之複數灰階電壓中輸出對應於各灰階資料之1個灰階電壓。
源極線驅動電路62包含輸出電路OP1~OPN。輸出電路OP1~OPN之各輸出電路包含運算放大電路，並使用來自DAC 60之各電壓選擇電路的輸出灰階電壓進行阻抗轉換，以驅動源極線。
2.源極驅動器之結構例
本實施形態為了縮小每個源極輸出設置之源極驅動器區塊的電路規模，在源極線驅動電路62之各輸出電路中設置翻轉型抽樣保持電路。而後，藉由該翻轉型抽樣保持電路供給電壓至源極線。更具體而言，接收藉由DAC 60輸出之第一及第二灰階電壓，翻轉型抽樣保持電路將第一灰階電壓與第二灰階電壓間之輸出灰階電壓輸出至源極線。
此處，說明包含此種翻轉型抽樣保持電路之源極線驅動電路62的輸出電路。
圖5顯示源極線驅動電路62之輸出電路OP1的結構例之電路圖。
圖5係顯示輸出電路OP1之結構，不過其他之輸出電路OP2~OPN亦具有與輸出電路OP1相同之結構。此外，圖5係顯示產生第一及第二灰階電壓間之2種輸出灰階電壓之例，不過就輸出灰階電壓之種類，本發明並無限定。
圖5係從DAC 60供給第一及第二灰階電壓作為輸入電壓Vin，並將輸出灰階電壓Vout供給至源極線。
藉由在輸出電路中產生之輸出灰階電壓的種類為數種，可刪減灰階電壓產生電路58產生之灰階電壓的種類。因而，可大幅刪減灰階電壓信號線數量，且亦可大幅刪減DAC60之電路規模。如源極驅動器30依據6位元之灰階資料驅動源極線時，原本灰階電壓產生電路需要產生64(=26)種灰階電壓。然而，因為圖5所示之源極線驅動電路62的各輸出電路可產生2種灰階電壓，所以灰階電壓產生電路 58只須產生32種灰階電壓即可。因而，灰階電壓信號線數量亦只須如為32條即可，而可將灰階電壓信號線之布線區域減半。另外，實際上本實施形態因為輸出電路產生分割第一及第二灰階電壓之電壓，所以灰階電壓信號線需要33條。
此種輸出電路包含翻轉型抽樣保持電路。翻轉型抽樣保持電路之動作，在設於1個水平掃描期間(1H)之前半部的抽樣期間與設於後半部之保持期間不同。亦即，翻轉型抽樣保持電路在保持期間，將儲存於抽樣期間之電荷供給至其輸出側。
此種輸出電路包含：運算放大電路、與一端連接於運算放大電路之輸入的複數電容元件。而後，輸出電路於抽樣期間，在電性遮斷運算放大電路之輸出與源極線的狀態下，電性連接運算放大電路之輸入及輸出，而在複數電容元件之各電容元件中儲存對應於第一或第二灰階電壓的電荷。亦即，在抽樣期間不使源極線之電壓變動，而電性遮斷運算放大電路之輸出與源極線。而後，在複數電容元件之一端儲存對應於第一及第二灰階電壓之任何一個電壓的電荷，並且藉由運算放大電路之輸出段的驅動部，而在複數電容元件之另一端供給電荷。
其次，在其後之保持期間，輸出電路電性遮斷運算放大電路之輸入及輸出，而將儲存於複數電容元件之電荷供給至運算放大電路之輸出。此時，電性連接運算放大電路之輸出與源極線。亦即，在保持期間，為了在源極線上供給 輸出灰階電壓，而電性連接運算放大電路之輸出與源極線。而後，電性遮斷運算放大電路之輸入與輸出，將儲存於複數電容元件之電荷供給至運算放大電路之輸出。如此，藉由欲將其輸入電壓與輸出電壓相等之運算放大電路的輸入側之虛短路功能，進行運算放大電路之驅動部的電荷充放電，可使輸出灰階電壓變化。
更具體而言，輸出電路OP1可包含：運算放大電路OPC1、第一~第j(j為2以上之整數)之電容元件C1~Cj、第一~第j之翻轉用開關S3-1~S3-j及輸出開關S4。在運算放大電路OPC1之非反轉輸入端子上供給類比接地AGND(指定之電壓)。將運算放大電路OPC1之高電位側電源電壓作為VDD，將低電位側電源電壓作為VSS時，類比接地AGND可為(VDD+VSS)/2。第一~第j之電容元件C1~Cj的一端連接於運算放大電路OPC1之反轉輸入端子。第一~第j之電容元件C1~Cj之電容值相等。第p(1≦p≦j，p為整數)之翻轉用開關S3-p***第p之電容元件Cp的另一端與運算放大電路OPC1之輸出之間。輸出開關S4***運算放大電路OPC1之輸出以及與源極線SL1電性連接之輸出線之間。藉由在第一~第j之電容元件C1~Cj中供給第一及第二灰階電壓，可產生第一及第二灰階電壓之間的2(j-1)種輸出灰階電壓。
另外，輸出電路OP1進一步可包含第一~第j之輸入開關。第p(1≦p≦j，p為整數)之輸入開關的一端連接於第p之電容元件Cp的另一端。而後，在第一~第j輸入開關之各輸入開關的另一端時間分割地供給第一或第二灰階電壓。
其次，以圖5之情況為例，說明更具體之結構及動作。圖5顯示j係2之情況。第一輸入開關S0藉由開關控制信號SC0進行開關控制(接通斷開控制)。第二輸入開關S1藉由開關控制信號SC1進行開關控制。反饋開關S2藉由開關控制信號SC2進行開關控制。第一及第二翻轉用開關S3-1、S3-2藉由開關控制信號SC3進行開關控制。輸出開關S4藉由開關控制信號SC4進行開關控制。此種開關控制信號SC0~SC4係在無圖示之輸出電路OP1的控制電路中產生。
圖6顯示圖5之輸出電路OP1的第一動作例之說明圖。
在抽樣期間，時間分割地供給第一灰階電壓Vin1及第二灰階電壓Vin2。在供給第一灰階電壓Vin1之期間，以第一輸入開關S0接通，其以後之抽樣期間與保持期間斷開之方式進行開關控制。此外，第二輸入開關S1以至少在供給第二灰階電壓Vin2之期間接通之方式進行開關控制。再者，第二輸入開關S1以在抽樣期間接通，在保持期間斷開之方式進行開關控制。
反饋開關S2以在抽樣期間接通，在保持期間斷開之方式進行開關控制。第一及第二翻轉用開關S3-1、S3-2以在抽樣期間斷開，在保持期間接通之方式進行開關控制。輸出開關S4以在抽樣期間斷開，在保持期間接通之方式進行開關控制。
亦即，於抽樣期間，在斷開第一~第j之翻轉用開關，接通反饋開關S2，且斷開輸出開關S4之狀態下，在第一及第二電容元件C1、C2之另一端供給第一及第二灰階電壓 Vin1、Vin2之其中一個。而後，在抽樣期間後之保持期間，藉由接通第一~第j之翻轉用開關，斷開反饋開關S2，且接通輸出開關S4，而將第一灰階電壓Vin1與前述第二灰階電壓Vin2間之輸出灰階電壓Vout輸出至源極線。
更具體而言，圖6中係在抽樣期間，經由第一輸入開關S0，在第一電容元件C1之一端儲存對應於第一灰階電壓Vin1之電荷。此外，經由第二輸入開關S1，在第二電容元件C2之一端儲存對應於第二灰階電壓Vin2之電荷。在該期間，因為反饋開關S2接通，所以藉由運算放大電路OPC1之虛短路功能，運算放大電路OPC1之反轉輸入端子的節點NEG的電壓與運算放大電路OPC1之輸出電壓成為類比接地AGND。
因此，在抽樣期間，於節點NEG上儲存以下公式表示之電荷Qs。此時，因為輸出開關S4斷開，所以源極線SL1之電壓不變動。
Qs=Vin1×C+Vin2×C………(1)
此處，Vin1為第一灰階電壓，Vin2為第二灰階電壓，第一及第二電容元件C1、C2之各電容元件的電容值為C。
其次，在保持期間，第一及第二輸入開關S0、S1及反饋開關S2斷開，第一及第二翻轉用開關S3-1、S3-2接通。結果，輸出對應於第一及第二電容元件C1、C2中儲存之電荷的電壓，作為運算放大電路OPC1之輸出灰階電壓。此時，因為第一及第二電容元件C1、C2之一端短路，所以輸出灰階電壓Vout由以下公式表示。
Vout=(Vin1+Vin2)/2………(2)
圖7中顯示圖5之輸出電路OP1的第二動作例之說明圖。
圖6係按照第一及第二灰階電壓中電位高之順序供給至第一及第二電容元件，不過，圖7係按照第一及第二灰階電壓中電位低之順序供給至第一及第二電容元件。
該情況亦與圖6同樣地，進行第一及第二輸入開關S0、S1、反饋開關S2、第一及第二翻轉用開關S3-1、S3-2及輸出開關S4之開關控制。而後，在保持期間輸出以公式(2)表示之輸出灰階電壓Vout。
圖8中顯示圖5之輸出電路OP1的第三動作例之說明圖。
圖6及圖7係顯示作為第一灰階電壓Vin1與第二灰階電壓Vin2間之電壓，而輸出輸出灰階電壓Vout之例，不過本發明並非限定於此者。藉由使第一及第二灰階電壓Vin1、Vin2為同電位之電壓，亦可使輸出灰階電壓Vout為與第一及第二灰階電壓Vin1、Vin2同電位之電壓。
該情況亦與圖6同樣地，進行第一及第二輸入開關S0、S1、反饋開關S2、第一及第二翻轉用開關S3-1、S3-2及輸出開關S4之開關控制。結果，按照公式(2)，輸出灰階電壓Vout成為與第一及第二灰階電壓Vin1、Vin2同電位之電壓，並在保持期間輸出該輸出灰階電壓Vout。
由於係使用以上說明之翻轉型抽樣保持電路來驅動源極線，因此可以非常簡單之結構，以輸出電路產生複數灰階電壓。結果，可大幅刪減灰階電壓產生電路58須產生之灰階電壓種類。藉此，可刪減灰階電壓信號線數量，且亦可 大幅刪減DAC 60之電路規模。一般而言，因為DAC 60供給高電壓而需要增大電晶體尺寸，而刪減DAC 60之電路規模，大有助於源極驅動器30之晶片尺寸的縮小化。
此外，採用上述之翻轉型抽樣保持電路時，無需附加輔助電路等即可進行導軌至導軌動作，且無需為了抑制變動而增大電晶體之尺寸。因而，有助於源極驅動器30之晶片尺寸的縮小。
再者，因為上述之翻轉型抽樣保持電路係使儲存於第一及第二電容元件C1、C2之電荷移動於運算放大電路OPC1之輸出側的結構，所以不受運算放大電路OPC1具有之輸入偏移電壓的影響，可高精確度地產生輸出灰階電壓Vout。
再者，上述之翻轉型抽樣保持電路無需為了高精確度設定賦予源極線之灰階電壓，而將DAC 60產生之灰階電壓輸出至源極線，僅輸出電路即可高精確度產生灰階電壓。因而，無需以DAC 60高精確度地產生灰階電壓，可簡化DAC 60之結構，而刪減DAC 60之電路規模。
2.1比較例
再者，具有本實施形態之結構的翻轉型抽樣保持電路，須使在抽樣期間之第一~第j輸入開關的開關控制之順序與輸入各輸入開關之灰階電壓的位準如下。亦即，輸出灰階電壓Vout為比輸出至源極線之電壓的最低電位電壓，接近輸出至該源極線之電壓的最高電位電壓時，如圖6所示，DAC 60(灰階電壓產生電路)須按照電位高之順序輸出第一及第二灰階電壓。此處如64種灰階電壓V0~V63中，最低 電位電壓為V0時，最高電位電壓則為V63，最低電位電壓為V63時，最高電位電壓則為V0。
此外，輸出灰階電壓Vout為比最高電位電壓接近最低電位電壓時，DAC 60(灰階電壓產生電路)須按照電位低之順序輸出第一及第二灰階電壓。
因此，在第一~第j輸入開關之各輸入開關的另一端供給第一或第二灰階電壓情況下，輸出灰階電壓Vout比最低電位電壓接近最高電位電壓時，在第一及第二灰階電壓中，高電位側之灰階電壓供給至第一~第j之電容元件C1~Cj之任何一個電容元件的狀態下，須以低電位側之灰階電壓供給至第一~第j之電容元件C1~Cj之任何一個電容元件之方式，進行第一~第j輸入開關之開關控制。
此外，在第一~第j輸入開關之各輸入開關的另一端供給第一或第二灰階電壓情況下，輸出灰階電壓Vout比最高電位電壓接近最低電位電壓時，在第一及第二灰階電壓中，低電位側之灰階電壓供給至第一~第j之電容元件C1~Cj之任何一個電容元件的狀態下，須以高電位側之灰階電壓供給至第一~第j之電容元件C1~Cj之任何一個電容元件之方式，進行第一~第j輸入開關之開關控制。
以下，與本實施形態之比較例作對比來說明上述理由。
圖9中顯示本實施形態之比較例中的輸出電路OP1之動作例的說明圖。
圖9中，在與圖6~圖8相同部分註記相同符號，適當地省略說明。本比較例係於抽樣期間之前半段，在接通第一輸 入開關S0，並斷開第二輸入開關S1之狀態下，將第一灰階電壓Vin1供給至第一電容元件C1之一端，而後，於該抽樣期間之後半段，在斷開第一輸入開關S0，並接通第二輸入開關之狀態下，將第二灰階電壓Vin2供給至第二電容元件C2之一端。本比較例之第一灰階電壓Vin1的電位，係比第二灰階電壓Vin2之電位低的電位。
圖10中顯示本比較例之動作說明圖。
圖10中與圖5相同之部分註記相同符號，適當地省略說明。圖10係在抽樣期間顯示第一輸入開關S0斷開，而第二輸入開關S1接通之狀態。
如在第一輸入開關S0接通，而第二輸入開關S1斷開之狀態下，在第一電容元件C1中供給圖9之第一灰階電壓Vin1(SQ1)。此時，在第一電容元件C1中儲存對應於第一灰階電壓Vin1之電荷。其次如圖10所示，在第一輸入開關S0斷開，而第二輸入開關S1接通之狀態下，在第二電容元件C2中供給圖9之第二灰階電壓Vin2(Vin1<Vin2)(SQ2)。此時，在第二電容元件C2中儲存對應於第二灰階電壓Vin2之電荷。
此處，伴隨第二灰階電壓Vin2之施加，儲存對應於第一灰階電壓Vin1之電荷的節點NEG(第二電容元件C2之另一端)的電壓位準變動。因為電性連接第一電容元件C1之另一端與第二電容元件C2之另一端，所以傳達節點NEG之電壓位準的變動，作為電容耦合之第一電容元件C1的一端電壓位準之變動。
此時，節點NEG之電壓變動經由第一電容元件C1傳達，作為第一翻轉用開關S3-1之一端電壓位準的變動，該電壓位準成為比電源電壓VDD高之電位(SQ4)。這表示因為構成開關之P型MOS電晶體的源極(汲極)與形成該電晶體之基板間的二極體連接部分為正方向而產生洩漏。因此，在保持期間應輸出之輸出灰階電壓Vout的電壓位準變動。
因此，本實施形態係以如亦在第二電容元件C2中，最初供給高電位側之第一灰階電壓Vin1後，再將低電位側之第二灰階電壓Vin2供給至第二電容元件C2之方式進行開關控制。藉此，可避免第二電容元件C2之電壓位準的變動傳達至節點NEG的情況。
亦即，輸出灰階電壓Vout比最低電位電壓而接近最高電位電壓時，在第一及第二灰階電壓中，高電位側之灰階電壓供給至第一~第j之電容元件C1~Cj之任何一個電容元件的狀態下，以低電位側之灰階電壓供給至第一~第j之電容元件C1~Cj之任何一個電容元件之方式，進行第一~第j輸入開關之開關控制。
另外，圖9及圖10係說明輸出灰階電壓Vout比最低電位電壓而接近最高電位電壓之情況，不過，即使就輸出灰階電壓Vout比最高電位電壓而接近最低電位電壓之情況，亦同樣地產生輸入開關之洩漏。因而，輸出灰階電壓Vout比最高電位電壓而接近最低電位電壓時，在第一及第二灰階電壓中，低電位側之灰階電壓供給至第一~第j之電容元件C1~Cj之任何一個電容元件的狀態下，須以高電位側之灰 階電壓供給至第一~第j之電容元件C1~Cj之任何一個電容元件的方式，進行第一~第j輸入開關之開關控制。
此處，為了以簡單之結構判定輸出灰階電壓Vout係接近灰階電壓之最高電位電壓或是接近最低電位電壓，亦可依據灰階資料之最上階位元作判定。
圖11中顯示本實施形態中灰階電壓之輸出順序的說明圖。
如對應於灰階資料之最上階位元為「0」之灰階電壓，係比對應於最上階位元為「1」之灰階電壓高電位側者。此時，於灰階資料之最上階位元為「0」時，係將第一及第二灰階電壓中高電位側之灰階電壓供給至第一電容元件C1後，將低電位側之灰階電壓供給至第二電容元件C2。此外，於灰階資料之最上階位元為「1」時，係將第一及第二灰階電壓中低電位側之灰階電壓供給至第一電容元件C1後，將高電位側之灰階電壓供給至第二電容元件C2。藉此，第一及第二翻轉用開關S3-1、S3-2中不致產生洩漏，可避免輸出灰階電壓Vout無法產生標的電壓的情況。
2.2源極驅動器之重要部分的結構
其次，說明本實施形態中之源極驅動器30的重要部分之結構例。
圖12中顯示本實施形態中之源極驅動器30的源極驅動器區塊之結構例的區塊圖。圖12中與圖4相同之部分註記相同符號，適當地省略說明。另外，以下之灰階資料係6位元者。
圖12僅顯示驅動源極線SL1之源極驅動器區塊的結構。驅動源極線SL1用之源極驅動器區塊包含：加法電路801、加法控制邏輯821、電壓選擇電路DEC1及輸出電路OP1。
本實施形態為了時間分割地將第一及第二灰階電壓供給至輸出電路OP1，而自顯示記憶體52輸出灰階資料D[5：0]，並將該灰階資料與增量該灰階資料之資料供給至電壓選擇電路DEC1。此時，加法電路801依據來自加法控制邏輯821之加法控制信號ADD_BIT作控制，可輸出增量灰階資料之資料，或是不變動地輸出灰階資料。
更具體而言，係將灰階資料D[5：0]之上階5位元的資料D[5：1]輸入加法電路801。此外，將灰階資料D[5：0]中最上階位元D[5]之資料與最下階位元D[0]之資料輸入加法控制邏輯821。加法控制邏輯821中輸入在無圖示之控制電路中產生之加法時序信號AD1、AD2，並依據灰階資料D[5]、D[0]之資料及加法時序信號AD1、AD2而產生加法控制信號ADD_BIT。
圖13中顯示圖12之加法時序信號AD1、AD2的說明圖。
加法時序信號AD1為H位準之期間，對應於在輸出電路OP1之第一電容元件C1中供給灰階電壓之第一輸入開關S0之接通期間。加法時序信號AD2為H位準之期間，對應於在輸出電路OP1之第二電容元件C2中供給灰階電壓之第二輸入開關S1之接通期間。
表1中顯示圖12之加法控制邏輯821的動作說明。
表1中，於灰階資料[5：0]為「000000」時，灰階電壓為最高電位，於灰階資料[5：0]為「111111」時，灰階電壓為最低電位。
加法控制邏輯821於灰階資料之最上階位元D[5]的資料係「0」時，以加法時序信號AD2之時序進行加法電路801之加法控制。此時，灰階資料之最下階位元D[0]的資料係「0」時，加法電路801不變動地將灰階資料D[5：1]之資料輸出至電壓選擇電路DEC1。此外，於灰階資料之最下階位元D[0]的資料係「1」時，加法電路801將在增量灰階資料D[5：1]之資料(在灰階資料D[5：1]中加上「1」之資料)輸出至電壓選擇電路DEC1。
此外，加法控制邏輯821於灰階資料之最上階位元D[5]的資料係「1」時，以加法時序信號AD1之時序進行加法電路801之加法控制。此時，灰階資料之最下階位元D[0]的資料係「0」時，加法電路801不變動地將灰階資料D[5：1]之資料輸出至電壓選擇電路DEC1。此外，於灰階資料之最下階位元D[0]的資料係「1」時，加法電路801將增量灰階資料D[5：1]之資料輸出至電壓選擇電路DEC1。
圖12中，如此藉由加法控制邏輯821而控制之加法電路801的輸出，作為灰階資料而輸入電壓選擇電路DEC1。電壓選擇電路DEC1依據來自加法電路801之灰階資料，將藉由灰階電壓產生電路58而產生之灰階電壓V0~V32的任何一個輸出至輸出電路OP1。該輸出電路OP1具有圖5之結構。
2.3輔助電容元件
本實施形態如圖5所示，節點NEG上須連接輔助電容元件CCS。該輔助電容元件CCS之一端上如供給接地電源電壓VSS或類比接地AGND，另一端上連接節點NEG。藉此，可抑制運算放大電路OPC1之反轉輸入端子的電壓變動，實現輸出灰階電壓Vout進一步之穩定化。
另外，輔助電容元件CCS因為以抑制電位變動為目的，所以無需比較第一及第二電容元件C1、C2，而精確地形成電容值。因而，在形成輔助電容元件CCS及第一及第二電容元件C1、C2的電容元件形成區域中，輔助電容元件CCS須形成於比第一及第二電容元件C1、C2，於蝕刻等之形成電容元件時控制困難的區域。因此，輔助電容元件CCS須兼用為形成於源極驅動器內之電容元件形成區域內的虛擬用之電容元件。
圖14(A)、圖14(B)中顯示輔助電容元件CCS之說明圖。
圖14(A)顯示源極驅動器30之佈局影像。源極驅動器30係在向源極線之輸出焊墊(Pad)的排列方向上並列源極驅動器區塊SB1~SBN。各源極驅動器區塊包含：灰階電壓產生 電路、電壓選擇電路及源極線驅動電路，各源極驅動器區塊之佈局配置相同。
圖14(B)顯示源極驅動器區塊SBn之電容元件形成區域的影像。源極驅動器區塊SBn在與源極驅動器區塊SB1~SBN之排列方向(輸出焊墊之排列方向)垂直的方向(交叉的方向)，具有形成第一電容元件C1、第二電容元件C2及輔助電容元件CCS的電容元件形成區域CEA。此時，輔助電容元件CCS須在電容元件形成區域CEA之邊界中，沿著在與上述排列方向垂直之方向(交叉之方向)相對之2個邊界部的其中一個邊界部而形成。一般而言，該邊界部中形成電容元件形成區域內之虛擬用的電容元件。圖14(B)在將源極驅動器區塊SB1~SBN之排列方向作為DR1時，係沿著構成在與排列方向DR1垂直之方向DR2相對之源極驅動器區塊SBn的邊界部之2個邊中的1邊EDn形成輔助電容元件CCS。
藉此，第一及第二電容元件C1、C2之邊緣(端部)與該源極驅動器區塊之輔助電容元件CCS的邊緣，及鄰接之源極驅動器區塊的第一及第二電容元件C1、C2的邊緣鄰接。因而，因為可以大致相同蝕刻速度形成各邊緣間之間隙△d1~△d4，所以可高精確度地形成第一及第二電容元件C1、C2。另外，輔助電容元件CCS之邊緣不與其他電容元件之邊緣鄰接。因此，關於輔助電容元件CCS之邊緣，如從輸出焊墊配置區域側之蝕刻速度，因為從第一及第二電容元件C1、C2側之蝕刻速度不同，所以與第一及第二電 容元件C1、C2比較，無法精確地形成電容元件。
如圖14(B)所示，藉由形成各電容元件，可精確地形成第一及第二電容元件C1、C2之電容值，另外不致浪費佈局面積，而可形成輔助電容元件CCS。
2.4運算放大電路
本實施形態中之翻轉型抽樣保持電路的電路規模須小。因此，本實施形態中之翻轉型抽樣保持電路著眼於在抽樣期間與保持期間進行離散性之動作，適用於翻轉型抽樣保持電路之運算放大電路須採用以下說明之結構。
本實施形態中之翻轉型抽樣保持電路，在抽樣期間斷開輸出開關S4，驅動低負荷之輸出，在保持期間接通輸出開關S4，而驅動高負荷之輸出。因而，本實施形態中之翻轉型抽樣保持電路的運算放大電路，亦可在抽樣期間進行A級放大動作，在保持期間進行AB級放大動作。因此，本實施形態之運算放大電路OPC1~OPCN可採用以下之結構。
圖15中顯示圖5之運算放大電路OPC1的結構例之電路圖。
圖15係顯示運算放大電路OPC1之結構例，不過其他運算放大電路OPC2~OPCN亦具有相同之結構。
運算放大電路OPC1包含：差動放大器110(廣義而言係運算放大器)、輸出部120、電容器CCP及電荷供給電路130。差動放大器110放大輸入電壓VIN與輸出電壓VOUT之差分值。輸出部120包含：P型驅動電晶體(第一導電型之第一驅動電晶體)PTR1，其係依據設於供給類比電源電壓 AVDD之第一電源側的差動放大器110的輸出節點NDD之電壓，控制其閘極電極；及N型驅動電晶體(第二導電型之第二驅動電晶體)NTR1，其係與P型驅動電晶體PTR1串聯地設於供給類比接地AGND的第二電源側。電容器CCP係以電容耦合P型驅動電晶體PTR1之閘極電極與N型驅動電晶體NTR1之閘極電極的方式設置。
電荷供給電路130在抽樣期間供給電荷至N型驅動電晶體NTR1之閘極電極，在保持期間停止對N型驅動電晶體NTR1之閘極電極供給電荷。藉此，在抽樣期間，依據差動放大器110之輸出節點NDD的電壓，使P型驅動電晶體PTR1及N型驅動電晶體NTR1動作，可使運算放大電路100之輸出電壓VOUT不論高電位側或低電位側均變化。此外，在保持期間，取決於P型驅動電晶體PTR1之閘極電極的電壓，而輸出輸出電壓VOUT。因而，可簡化在抽樣期間進行A級放大動作，在保持期間進行AB級放大動作之運算放大電路OPC1的結構。
圖16顯示圖15之運算放大電路OPC1的結構例之電路圖。
不過，圖16中與圖15相同之部分註記相同符號，而適當地省略說明。
差動放大器110包含：電流鏡電路CM1、差動對DIF1及電流源CS1。電流鏡電路CM1包含在其源極上供給類比電源電壓AVDD之P型電晶體PTR10、PTR11。連接P型電晶體PTR10之閘極電極與P型電晶體PTR11之閘極電極。P型電 晶體PTR11連接其閘極電極與汲極。
差動對DIF1包含N型電晶體NTR10、NTR11。連接N型電晶體NTR10之源極與N型電晶體NTR11之源極。N型電晶體NTR10之汲極連接於P型電晶體PTR10之汲極。N型電晶體NTR11之汲極連接於P型電晶體PTR11之汲極。在電流源CS1之一端供給類比接地AGND，電流源CS1之另一端連接於N型電晶體NTR10、NTR11之源極。
此種差動放大器110在N型電晶體NTR10之閘極電極上供給輸入電壓VIN，在N型電晶體NTR11之閘極電極上供給輸出電壓VOUT。而後，連接P型電晶體PTR10之汲極與N型電晶體NTR10之汲極的連接節點成為差動放大器110之輸出節點NDD。該輸出節點連接於輸出部120之P型驅動電晶體PTR1的閘極電極。
電荷供給電路130包含：供給電流至其汲極之二極體連接的電流源電晶體CTR；及在其一端連接電流源電晶體CTR之閘極電極，其另一端連接電容器CCP之一端及N型驅動電晶體NTR1的閘極電極之開關電路SWT。開關電路SWT藉由開關控制信號STC進行開關控制。電荷供給電路130還可包含連接於電流源電晶體CTR之汲極，而產生穩流之電流源CS2。
圖17中顯示適用圖16之運算放大電路的抽樣保持電路之開關控制信號的動作說明圖。
圖17係與第一及第二輸入開關S0、S1、反饋開關S2、第一及第二翻轉用開關S3-1、S3-2及輸出開關S4一起顯示圖 16之開關電路SWT的動作例。如圖17所示，圖16之開關電路SWT藉由無圖示之控制電路產生的開關控制信號STC，以在抽樣期間接通，在保持期間斷開之方式進行開關控制。
圖16之運算放大電路OPC1係因應經由電容器CCP之P型驅動電晶體PTR1的閘極電極的變化，N型驅動電晶體NTR1之閘極電極的電壓亦變化。電荷供給電路130係在抽樣期間接通開關電路SWT，藉由電流源電晶體CTR，在N型驅動電晶體NTR1之閘極電極中儲存電荷，同時將P型驅動電晶體PTR1之閘極電極的電壓變化傳達至N型驅動電晶體NTR1之閘極電極。此外，電荷供給電路130係在保持期間斷開開關電路SWT，而將P型驅動電晶體PTR1之閘極電極的電壓變化傳達至N型驅動電晶體NTR1之閘極電極。
在此種結構之運算放大電路OPC1的差動放大器110中，考慮輸入電壓VIN比輸出電壓VOUT高之情況。此時，輸出節點NDD之電壓下降，N型電晶體NTR11之汲極電壓提高。結果，P型驅動電晶體PTR1之閘極電極的電壓下降，P型驅動電晶體PTR1朝向接通之方向。此處，P型驅動電晶體PTR1之閘極電極的電壓下降時，N型驅動電晶體NTR1之閘極電極的電壓亦下降。
另外，在差動放大器110中考慮輸入電壓VIN比輸出電壓VOUT低之情況。此時，輸出節點NDD之電壓上昇，N型電晶體NTR11之汲極電壓下降。結果，P型驅動電晶體PTR1之閘極電極的電壓上昇，P型驅動電晶體PTR1朝向斷 開之方向。此處，P型驅動電晶體PTR1之閘極電極的電壓上昇時，N型驅動電晶體NTR1之閘極電極的電壓亦上昇。
以上動作之結果，運算放大電路OPC1轉移成輸入電壓VIN與輸出電壓VOUT大致相同電位之平衡狀態。
另外，圖15之運算放大電路OPC1並非限定於圖16之結構者。如圖15中，考慮第一電源係供給類比接地AGND之電源，第二電源係供給類比電源電壓AVDD之電源，第一導電型為N型，第二導電型為P型時，如以下地構成。
圖18中顯示圖15之運算放大電路的其他結構例之電路圖。
此時，輸出部120包含：N型驅動電晶體NTR2，其係依據設於第一電源側之差動放大器110的輸出節點之電壓，控制其閘極電極；及P型驅動電晶體PTR2，其係與N型驅動電晶體NTR2串聯地設於第二電源側。
圖18所示之運算放大電路的差動放大器110包含：電流鏡電路CM10、差動對DIF10及電流源CS10。電流鏡電路CM10包含在其源極中供給類比接地AGND之N型電晶體NTR40、NTR41。連接N型電晶體NTR40之閘極電極與N型電晶體NTR41之閘極電極。並連接N型電晶體NTR41之閘極電極與汲極。
差動對DIF10包含P型電晶體PTR40、PTR41。連接P型電晶體PTR40之源極與P型電晶體PTR41之源極。P型電晶體PTR40之汲極連接於N型電晶體NTR40之汲極。P型電晶體PTR41之汲極連接於N型電晶體NTR41之汲極。在電流 源CS10之一端供給類比電源電壓AVDD，電流源10之另一端連接於P型電晶體PTR40、PTR41之源極。
此種差動放大器110在P型電晶體PTR40之閘極電極上供給輸入電壓VIN，在P型電晶體PTR41之閘極電極上供給輸出電壓VOUT。而後，連接N型電晶體NTR40之汲極與P型電晶體PTR40之汲極的連接節點成為差動放大器110之輸出節點NDD。該輸出節點連接於輸出部120之N型驅動電晶體NTR2的閘極電極。
電荷供給電路130包含：電流源電晶體CTR10，其係在其汲極上供給電流而二極體連接；及開關電路SWT，其係其一端連接電流源電晶體CTR10之閘極電極，其另一端連接電容器CCP之一端及P型驅動電晶體PTR2之閘極電極。電荷供給電路130還可包含連接於電流源電晶體CTR10之汲極，而產生穩流的電流源CS20。
因為此種圖18所示之結構的運算放大電路OPC1之動作，與圖17所示之運算放大電路OPC1的動作相同，所以省略說明。
2.5輸出電路之變形例
本實施形態係說明源極線驅動電路62之輸出電路係產生第一及第二灰階電壓間之2種灰階電壓者，不過，本實施形態之變形例係產生第一及第二灰階電壓間之4種灰階電壓。亦即，圖5之說明中，j為4時的結構例成為本變形例之結構。
圖19中顯示本實施形態之變形例的源極線驅動電路62之 輸出電路OP1的結構例電路圖。
圖19中與圖5相同之部分顯示相同符號，而適當地省略說明。此外，圖19係設置第一~第四輸入開關SI1~SI4，並設置第一~第四翻轉用開關S3-1~S3-4。第一~第四電容元件C1~C4之電容值相等。
圖20(A)、圖20(B)中顯示圖19之輸出電路OP1的第一動作例之說明圖。
圖20(A)、圖20(B)係顯示輸出4.0 V作為灰階資料D[5：0]之下階2位元的資料D[1：0]為「00」時之第一及第二灰階電壓間的輸出灰階電壓之例。如圖20(A)所示，在抽樣期間，第一灰階電壓Vin1係賦予4.0 V，第二灰階電壓Vin2係賦予3.8 V時，經由第一~第四輸入開關SI1~SI4，而在第一~第四電容元件C1~C4之全部供給4.0 V。而後，如圖20(B)所示，在保持期間，經由第一~第四翻轉用開關S3-1~S3-4，藉由供給電荷至輸出側，可輸出4.0 V之輸出灰階電壓Vout。
圖21(A)、圖21(B)中顯示圖19之輸出電路OP1的第二動作例之說明圖。
圖21(A)、圖21(B)係顯示輸出3.95 V作為灰階資料D[5：0]之下階2位元的資料D[1：0]為「01」時之第一及第二灰階電壓間的輸出灰階電壓之例。如圖21(A)所示，在抽樣期間，第一灰階電壓Vin1係賦予4.0 V，第二灰階電壓Vin2係賦予3.8 V時，經由第一~第四輸入開關SI1~SI4，而在第一~第四電容元件C1~C4中之3個電容元件供給4.0 V，在其餘之1個電容元件中供給3.8 V。而後，如圖21(B)所 示，在保持期間，經由第一~第四翻轉用開關S3-1~S3-4，藉由供給電荷至輸出側，按照電荷保存之法則，可輸出3.95 V之輸出灰階電壓Vout。
圖22(A)、圖22(B)中顯示圖19之輸出電路OP1的第三動作例之說明圖。
圖22(A)、圖22(B)係顯示輸出3.90 V作為灰階資料D[5：0]之下階2位元的資料D[1：0]為「10」時之第一及第二灰階電壓間的輸出灰階電壓之例。如圖22(A)所示，在抽樣期間，第一灰階電壓Vin1係賦予4.0 V，第二灰階電壓Vin2係賦予3.8 V時，經由第一~第四輸入開關SI1~SI4，而在第一~第四電容元件C1~C4中之2個電容元件供給4.0 V，在其餘之2個電容元件中供給3.8 V。而後，如圖22(B)所示，在保持期間，經由第一~第四翻轉用開關S3-1~S3-4，藉由供給電荷至輸出側，按照電荷保存之法則，可輸出3.90 V之輸出灰階電壓Vout。
圖23(A)、圖23(B)中顯示圖19之輸出電路OP1的第四動作例之說明圖。
圖23(A)、圖23(B)係顯示輸出3.85 V作為灰階資料D[5：0]之下階2位元的資料D[1：0]為「11」時之第一及第二灰階電壓間的輸出灰階電壓之例。如圖23(A)所示，在抽樣期間，第一灰階電壓Vin1係賦予4.0 V，第二灰階電壓Vin2係賦予3.8 V時，經由第一~第四輸入開關SI1~SI4，而在第一~第四電容元件C1~C4中之1個電容元件供給4.0 V，在其餘之3個電容元件中供給3.8 V。而後，如圖23(B)所 示，在保持期間，經由第一~第四翻轉用開關S3-1~S3-4，藉由供給電荷至輸出側，按照電荷保存之法則，可輸出3.85 V之輸出灰階電壓Vout。
3.源極驅動器之變形例
本實施形態中之翻轉型抽樣保持電路，亦可適用於所謂多驅動之源極驅動器的輸出電路。
圖24中顯示本實施形態之變形例中的源極驅動器結構例之區塊圖。圖24中，與圖4相同之部分註記相同符號，而適當地省略說明。
本變形例中之源極驅動器與圖4所示之本實施形態中之源極驅動器不同之處為設有：多工化電路56及分離電路64，且在構成DAC60之電壓選擇電路及構成源極線驅動電路62之輸出電路中，每個源極輸出時間分割地供給灰階資料及灰階電壓。
圖24中，多工化電路56設於線閂鎖器54與DAC60之間。分離電路64設於源極線驅動電路62之輸出側。
多工化電路56包含多工器MPX1~MPXk(k為正整數)，各多工器產生將被線閂鎖器54閂鎖之1個水平掃描部分的灰階資料，以q(q為正整數，其中，q×k=N)條之每個源極輸出時間分割而多工化的多工化資料。
圖25中顯示圖24之多工化電路56的動作說明圖。
圖25中之k係240者。此時，各多工器產生將對應於各源極輸出之灰階資料以240條之每個源極輸出時間分割多工的多工化資料。被線閂鎖器54放入之第一~第240源極輸出 用之灰階資料GD1~GD240，如藉由多工化電路56之多工器MPX1予以多工化。在多工器MPX1~MPXk之各多工器中輸入規定時間分割時序之多工控制信號SEL1~SEL240。此種多工器控制信號SEL1~SEL240在源極驅動器30之無圖示的控制電路中產生。該控制電路於1個水平掃描期間內，如以多工控制信號SEL1~SEL240之任何1個多工控制信號依序成為H位準之方式，產生多工控制信號SEL1~SEL240。在各多工控制信號為H位準之期間，輸出對應於該多工控制信號之源極輸出用的灰階資料作為多工化資料。
此種多工化電路56亦可以各像素具有複數點之複數像素單位，將灰階資料予以時間分割多工，亦可以構成各像素之同色成分的複數點單位，將灰階資料單位予以時間分割多工。如像素以RGB之3點構成時，可產生將2個像素部分之各RGB的灰階資料予以時間分割多工的多工化資料。此外，如像素以RGB之3點構成時，亦可分別產生像素P1~P6之R成分的灰階資料之多工化資料、G成分之灰階資料的多工化資料及B成分之灰階資料的多工化資料。
圖24中分離電路64包含多工解訊器DMPX1~DMPXk，各多工解訊器進行與對應於該多工解訊器之多工化電路56的多工器相反的動作。亦即，各多工解訊器將來自源極線驅動電路62之各輸出電路的多工化灰階電壓分離而輸出至q條源極輸出。多工解訊器之分離動作時序與多工化電路56之各多工器的時間分割時序同步。
4.電子機器
圖26中顯示本實施形態中之電子機器的結構例之區塊圖。此處，電子機器係顯示行動電話之結構例的區塊圖。圖26中，與圖1或圖2相同之部分註記相同符號，而適當地省略說明。
行動電話900包含相機模組910。相機模組910包含CCD相機，以CCD相機攝像之圖像資料以YUV格式供給至顯示控制器38。
行動電話900包含LCD面板20。LCD面板20藉由源極驅動器30及閘極驅動器32驅動。LCD面板20包含：複數閘極線、複數源極線及複數像素。
顯示控制器38連接於源極驅動器30及閘極驅動器32，並對源極驅動器30供給RGB格式之灰階資料。
電源電路94連接於源極驅動器30及閘極驅動器32，並對各驅動器供給驅動用之電源電壓。此外，在LCD面板20之相對電極上供給相對電極電壓Vcom。
主機940連接於顯示控制器38。主機940控制顯示控制器38。此外，主機940可將經由天線960而接收之灰階資料，以調變解調部950解調後，供給至顯示控制器38。顯示控制器38依據該灰階資料，藉由源極驅動器30及閘極驅動器32而顯示於LCD面板20。
主機940可指示將相機模組910產生之灰階資料以調變解調部950調變後，經由天線960對其他通信裝置傳送。
主機940依據來自操作輸入部970之操作資訊，進行：灰階資料之傳送接收處理、相機模組910之攝像及LCD面板 20之顯示處理。
另外，本發明並非限定於上述之實施形態者，在本發明之要旨的範圍內可實施各種變形。如本發明不限於適用在上述之液晶顯示面板的驅動者，還可適用於電致發光、電漿顯示裝置之驅動。
此外，本發明中，從屬請求項之發明中，亦可省略從屬對象之請求項的構成要件之一部分而構成。此外，亦可使本發明之1個獨立請求項的發明之重要部分，從屬於其他獨立請求項。
10‧‧‧液晶裝置
20‧‧‧LCD面板
22 mn‧‧‧薄膜電晶體(TFT)
24 mn‧‧‧液晶電容(液晶元件)
26 mn‧‧‧像素電極
28 mn‧‧‧相對電極
30‧‧‧源極驅動器
32‧‧‧閘極驅動器
38‧‧‧顯示控制器
40‧‧‧移位暫存器40
42‧‧‧位準移位器
44‧‧‧輸出緩衝器
50‧‧‧I/O緩衝器
52‧‧‧顯示記憶體
54‧‧‧線閂鎖器
56‧‧‧多工化電路
58‧‧‧灰階電壓產生電路
60‧‧‧DAC
62‧‧‧源極線驅動電路
64‧‧‧分離電路
66‧‧‧位址控制電路
68‧‧‧列位址解碼器
70‧‧‧行位址解碼器
72‧‧‧線位址解碼器
801‧‧‧加法電路
821‧‧‧加法控制邏輯
90‧‧‧顯示驅動器
94‧‧‧電源電路
110‧‧‧差動放大器(運算放大器)
120‧‧‧輸出部
130‧‧‧電荷供給電路
900‧‧‧行動電話
910‧‧‧相機模組
940‧‧‧主機
950‧‧‧調變解調部
960‧‧‧天線
970‧‧‧操作輸入部
AGND‧‧‧類比接地
C1‧‧‧第一電容元件
C2‧‧‧第二電容元件
CCS‧‧‧輔助電容元件
DEC1~DECN‧‧‧電壓選擇電路
GL1~GLM‧‧‧閘極線
NEG‧‧‧節點
OP1~OPN‧‧‧輸出電路
OPC1‧‧‧運算放大電路
S0‧‧‧第一輸入開關
S1‧‧‧第二輸入開關
S2‧‧‧反饋開關
S3-1‧‧‧第一翻轉用開關
S3-2‧‧‧第二翻轉用開關
S4‧‧‧輸出開關
SC0~SC4‧‧‧開關控制信號
SL1~SLN‧‧‧源極線
Vout‧‧‧輸出灰階電壓
圖1係顯示本實施形態中之液晶裝置的結構例圖。
圖2係顯示本實施形態中之液晶裝置的其他結構例圖。
圖3係圖1之源極驅動器的結構例之區塊圖。
圖4係圖1或圖2之源極驅動器的結構例之區塊圖。
圖5係圖4之源極線驅動電路之輸出電路的結構例之電路圖。
圖6係圖5之輸出電路的第一動作例之說明圖。
圖7係圖5之輸出電路的第二動作例之說明圖。
圖8係圖5之輸出電路的第三動作例之說明圖。
圖9係圖5之輸出電路的第四動作例之說明圖。
圖10係本比較例之動作說明圖。
圖11係本實施形態中之灰階電壓的輸出順序之說明圖。
圖12係本實施形態中之源極驅動器的源極驅動器區塊之結構例的區塊圖。
圖13係圖12之加法時序信號的說明圖。
圖14(A)、圖14(B)係輔助電容元件CCS之說明圖。
圖15係圖5之運算放大電路的結構例之電路圖。
圖16係圖15之運算放大電路的結構例之電路圖。
圖17係適用圖16之運算放大電路的抽樣保持電路之開關控制信號的動作說明圖。
圖18係圖15之運算放大電路的其他結構例之電路圖。
圖19係本實施形態之變形例的源極線驅動電路之輸出電路的結構例之電路圖。
圖20(A)、圖20(B)係圖19之輸出電路的第一動作例之說明圖。
圖21(A)、圖21(B)係圖19之輸出電路的第二動作例之說明圖。
圖22(A)、圖22(B)係圖19之輸出電路的第三動作例之說明圖。
圖23(A)、圖23(B)係圖19之輸出電路的第四動作例之說明圖。
圖24係本實施形態之變形例中的源極驅動器之結構例的區塊圖。
圖25係圖24之多工化電路的動作說明圖。
圖26係本實施形態中之電子機器的結構例之區塊圖。
AGND‧‧‧類比接地
C1‧‧‧第一電容元件
C2‧‧‧第二電容元件
CCS‧‧‧輔助電容元件
NEG‧‧‧節點
OP1‧‧‧輸出電路
OPC1‧‧‧運算放大電路
S0‧‧‧第一輸入開關
S1‧‧‧第二輸入開關
S2‧‧‧反饋開關
S3-1‧‧‧第一翻轉用開關
S3-2‧‧‧第二翻轉用開關
S4‧‧‧輸出開關
SC0~SC4‧‧‧開關控制信號
Vin‧‧‧輸入電壓
Vout‧‧‧輸出灰階電壓

Claims (17)

  1. 一種源極驅動器，其係用於驅動光電裝置之源極線，且特徵為包含：灰階電壓產生電路，其係對應於灰階資料，而輸出第一及第二灰階電壓之各灰階電壓；及源極線驅動電路，其係依據前述第一及第二灰階電壓，來驅動前述源極線；前述源極線驅動電路包含翻轉(Flip Around)型抽樣保持電路，其係將前述第一灰階電壓與前述第二灰階電壓間之輸出灰階電壓輸出至前述源極線；前述翻轉型抽樣保持電路依據灰階資料之下階位元資料，將前述第1、第2灰階電壓間之電壓或前述第1灰階電壓作為前述輸出灰階電壓，輸出至前述源極線。
  2. 如請求項1之源極驅動器，其中前述翻轉型抽樣保持電路包含：運算放大電路；及複數電容元件，其係一端連接於前述運算放大電路之輸入；在抽樣期間，於電性遮斷前述運算放大電路之輸出與前述源極線的狀態下，電性連接前述運算放大電路之輸入及輸出，於前述複數電容元件之各電容元件中儲存對應於前述第一或第二灰階電壓的電荷；在前述抽樣期間後之保持期間，電性遮斷前述運算放大電路之輸入及輸出，將供給儲存於前述複數電容元件 之電荷至前述運算放大電路之輸出而獲得之前述運算放大電路的輸出電壓輸出至前述源極線。
  3. 如請求項1之源極驅動器，其中前述翻轉型抽樣保持電路包含：運算放大電路，其係供給給定之電壓至非反轉輸入端子；反饋開關，其係***前述運算放大電路之反轉輸入端子與前述運算放大電路之輸出之間；第一~第j(j為2以上之整數)電容元件，其一端連接於前述反轉輸入端子；第一~第j翻轉用開關，其係將第p(1≦p≦j，p為整數)翻轉用開關***前述第p電容元件之另一端與前述運算放大電路之輸出之間；第一~第j輸入開關，其係第p輸入開關的一端連接於第p電容元件之另一端；及輸出開關，其係***前述運算放大電路之輸出與前述源極線之間；在前述第一~第j輸入開關之各輸入開關的另一端供給前述第一或第二灰階電壓；在抽樣期間，於斷開前述第一~第j翻轉用開關，接通前述反饋開關，並斷開前述輸出開關之狀態下，在前述第一~第j電容元件的另一端供給前述第一及第二灰階電壓之任何一個；在前述抽樣期間後之保持期間，將藉由接通前述第一 ~第j翻轉用開關，斷開前述反饋開關，並接通前述輸出開關而獲得之前述第一灰階電壓與前述第二灰階電壓間之輸出灰階電壓輸出至前述源極線。
  4. 如請求項3之源極驅動器，其中前述輸出灰階電壓比輸出至前述源極線之電壓的最低電位電壓接近輸出至該源極線之電壓的最高電位電壓時，前述灰階電壓產生電路按照電位高之順序輸出前述第一及第二灰階電壓；前述輸出灰階電壓比前述最高電位電壓接近前述最低電位電壓時，前述灰階電壓產生電路按照電位低之順序輸出前述第一及第二灰階電壓。
  5. 如請求項4之源極驅動器，其中前述輸出灰階電壓比前述最低電位電壓接近前述最高電位電壓時，在前述第一及第二灰階電壓中，高電位側之灰階電壓供給至前述第一~第j電容元件之任何一個電容元件的狀態下，以低電位側之灰階電壓供給至前述第一~第j電容元件之任何一個電容元件之方式，進行前述第一~第j輸入開關之開關控制。
  6. 如請求項4之源極驅動器，其中前述輸出灰階電壓比前述最高電位電壓接近前述最低電位電壓時，在前述第一及第二灰階電壓中，低電位側之灰階電壓供給至前述第一~第j電容元件之任何一個電容元件的狀態下，以高電位側之灰階電壓供給至前述第一~第j電容元件之任何一個電容元件之方式，進行前述第一~第j輸入開關之開關控制。
  7. 如請求項3至6中任一項之源極驅動器，其中前述第一~第j電容元件之各電容元件的電容值相等。
  8. 如請求項2至6中任一項之源極驅動器，其中包含輔助電容元件，其一端供給有給定之電壓，另一端連接前述運算放大電路之反轉輸入端子。
  9. 如請求項8之源極驅動器，其中前述輔助電容元件兼用為形成於電容元件形成區域內之虛擬用的電容元件。
  10. 如請求項8之源極驅動器，其中驅動前述光電裝置之各源極線的各源極驅動器區塊包含複數源極驅動器區塊，其係包含前述灰階電壓產生電路及前述源極線驅動電路；各源極驅動器區塊在與前述複數源極驅動器區塊之排列方向交叉的方向，具有形成前述第一~第j電容元件及前述輔助電容元件的電容元件形成區域；前述輔助電容元件在前述電容元件形成區域之邊界中，沿著在與前述排列方向交叉之方向相對的邊界形成。
  11. 如請求項9之源極驅動器，其中驅動前述光電裝置之各源極線的各源極驅動器區塊包含複數源極驅動器區塊，其係包含前述灰階電壓產生電路及前述源極線驅動電路；各源極驅動器區塊在與前述複數源極驅動器區塊之排列方向交叉的方向，具有形成前述第一~第j電容元件及前述輔助電容元件的電容元件形成區域； 前述輔助電容元件在前述電容元件形成區域之邊界中，沿著在與前述排列方向交叉之方向相對的邊界形成。
  12. 如請求項2至6中任一項之源極驅動器，其中前述運算放大電路在前述抽樣期間進行A級放大動作，在前述保持期間進行AB級放大動作。
  13. 如請求項2至6中任一項之源極驅動器，其中前述運算放大電路包含：運算放大器，其係放大前述運算放大電路之輸入與該運算放大電路之輸出的差分值；第一導電型之第一驅動電晶體，其係設於第一電源側，依據前述運算放大器的輸出節點之電壓，控制其閘極電極；第二導電型之第二驅動電晶體，其係與前述第一驅動電晶體串聯地設於第二電源側；電容器，其係用於電容耦合前述第一驅動電晶體之閘極電極與前述第二驅動電晶體之閘極電極；及電荷供給電路，其係在前述抽樣期間供給電荷至前述第二驅動電晶體之閘極電極，在前述保持期間停止對前述第二驅動電晶體之閘極電極供給電荷。
  14. 如請求項13之源極驅動器，其中前述電荷供給電路包含：電流產生電路；及開關電路，其係***前述電流產生電路與前述電容器 之一端及前述第二驅動電晶體之閘極電極之間；前述開關電路以在前述抽樣期間接通，在前述保持期間斷開之方式被開關控制。
  15. 如請求項14之源極驅動器，其中前述電流產生電路包含供給電流至其汲極而二極體連接之電流源電晶體；前述開關電路***前述電流源電晶體之閘極電極與前述電容器之一端及前述第二驅動電晶體的閘極電極之間。
  16. 一種光電裝置，其特徵為包含：複數掃描線；複數源極線；複數像素，其係藉由前述複數掃描線之各掃描線及前述複數源極線之各源極線特定各像素；及驅動前述複數源極線用之如請求項1至15中任一項的源極驅動器。
  17. 一種電子機器，其特徵為包含：如請求項1至15中任一項之源極驅動器；顯示面板，其由前述源極驅動器驅動；及電源電路，其對前述源極驅動器供給驅動用之電源電壓。
TW096145785A 2006-11-30 2007-11-30 源極驅動器、光電裝置、及電子機器 TWI386897B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006323676 2006-11-30
JP2007214299A JP5332150B2 (ja) 2006-11-30 2007-08-21 ソースドライバ、電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
TW200841317A TW200841317A (en) 2008-10-16
TWI386897B true TWI386897B (zh) 2013-02-21

Family

ID=39487345

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096145785A TWI386897B (zh) 2006-11-30 2007-11-30 源極驅動器、光電裝置、及電子機器

Country Status (4)

Country Link
JP (1) JP5332150B2 (zh)
KR (1) KR100943774B1 (zh)
CN (1) CN101192392B (zh)
TW (1) TWI386897B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5176689B2 (ja) * 2007-10-16 2013-04-03 セイコーエプソン株式会社 データドライバ、集積回路装置及び電子機器
JP5176688B2 (ja) * 2007-10-16 2013-04-03 セイコーエプソン株式会社 データドライバ、集積回路装置及び電子機器
JP5417762B2 (ja) * 2008-08-05 2014-02-19 セイコーエプソン株式会社 階調電圧生成回路、ドライバ、電気光学装置、及び電子機器
JP5217771B2 (ja) * 2008-08-19 2013-06-19 セイコーエプソン株式会社 サンプルホールド回路、ドライバ、電気光学装置、及び電子機器
JP5412764B2 (ja) * 2008-08-21 2014-02-12 セイコーエプソン株式会社 サンプルホールド回路、ドライバ、電気光学装置、及び電子機器
KR101057724B1 (ko) * 2009-05-13 2011-08-18 주식회사 하이닉스반도체 반도체 메모리 장치와 그의 구동 방법
KR101698570B1 (ko) 2010-03-25 2017-01-23 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI595471B (zh) * 2013-03-26 2017-08-11 精工愛普生股份有限公司 放大電路、源極驅動器、光電裝置及電子機器
KR102074423B1 (ko) * 2013-07-22 2020-02-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10061437B2 (en) * 2015-09-30 2018-08-28 Synaptics Incorporated Active canceling of display noise in simultaneous display and touch sensing using an impulse response
CN108717838B (zh) * 2018-04-17 2021-05-25 昀光微电子（上海）有限公司 一种硅基微型显示器及其驱动电路
CN110164377B (zh) * 2018-08-30 2021-01-26 京东方科技集团股份有限公司 灰阶电压调节装置和方法、显示装置
TWI802215B (zh) * 2022-01-11 2023-05-11 友達光電股份有限公司 驅動電路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453757A (en) * 1991-04-26 1995-09-26 Matsushita Electric Industrial Co., Ltd. Liquid crystal display control system including storage means and D/A converters
US5698999A (en) * 1995-03-31 1997-12-16 Nec Corporation Sampling and holding device
US6570410B2 (en) * 2001-06-13 2003-05-27 Texas Instruments Incorporated Feed-forward approach for timing skew in interleaved and double-sampled circuits
TW200415561A (en) * 2003-02-10 2004-08-16 Himax Tech Inc Data driver for liquid crystal display panel
US20050195145A1 (en) * 2004-03-08 2005-09-08 Katsuhiko Maki Data driver, display device, and method for controlling data driver
KR20060077156A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 스위치드 캐패시터 회로

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59200510A (ja) * 1983-04-26 1984-11-13 Citizen Watch Co Ltd 低消費電力増巾器
JPH04248707A (ja) * 1991-02-05 1992-09-04 Asahi Kasei Micro Syst Kk 演算増幅器
KR0148632B1 (ko) * 1995-12-20 1998-12-01 양승택 스위치 커패시터형 샘플-홀드 증폭기
JP3464599B2 (ja) * 1997-10-06 2003-11-10 株式会社 日立ディスプレイズ 液晶表示装置
US5923275A (en) * 1997-10-22 1999-07-13 National Semiconductor Corporation Accurate charge-dividing digital-to-analog converter
JP3418676B2 (ja) * 1998-04-13 2003-06-23 シャープ株式会社 液晶駆動回路
JP3718607B2 (ja) * 1999-07-21 2005-11-24 株式会社日立製作所 液晶表示装置及び映像信号線駆動装置
JP3420148B2 (ja) * 1999-12-20 2003-06-23 山形日本電気株式会社 液晶駆動方法及び液晶駆動回路
KR100806903B1 (ko) * 2001-09-27 2008-02-22 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
JP4371006B2 (ja) * 2004-08-17 2009-11-25 セイコーエプソン株式会社 ソースドライバ及び電気光学装置
JP4049140B2 (ja) * 2004-09-03 2008-02-20 セイコーエプソン株式会社 インピーダンス変換回路、駆動回路及び制御方法
KR100613091B1 (ko) * 2004-12-24 2006-08-16 삼성에스디아이 주식회사 데이터 집적회로 및 이를 이용한 발광 표시장치와 그의구동방법
JP4525343B2 (ja) * 2004-12-28 2010-08-18 カシオ計算機株式会社 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法
JP2007189522A (ja) * 2006-01-13 2007-07-26 Seiko Epson Corp 演算増幅回路、駆動回路、電気光学装置及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453757A (en) * 1991-04-26 1995-09-26 Matsushita Electric Industrial Co., Ltd. Liquid crystal display control system including storage means and D/A converters
US5698999A (en) * 1995-03-31 1997-12-16 Nec Corporation Sampling and holding device
US6570410B2 (en) * 2001-06-13 2003-05-27 Texas Instruments Incorporated Feed-forward approach for timing skew in interleaved and double-sampled circuits
TW200415561A (en) * 2003-02-10 2004-08-16 Himax Tech Inc Data driver for liquid crystal display panel
US20050195145A1 (en) * 2004-03-08 2005-09-08 Katsuhiko Maki Data driver, display device, and method for controlling data driver
KR20060077156A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 스위치드 캐패시터 회로

Also Published As

Publication number Publication date
KR100943774B1 (ko) 2010-02-23
JP5332150B2 (ja) 2013-11-06
JP2008158491A (ja) 2008-07-10
KR20080049664A (ko) 2008-06-04
CN101192392A (zh) 2008-06-04
CN101192392B (zh) 2010-11-03
TW200841317A (en) 2008-10-16

Similar Documents

Publication Publication Date Title
TWI386897B (zh) 源極驅動器、光電裝置、及電子機器
JP4172472B2 (ja) 駆動回路、電気光学装置、電子機器及び駆動方法
US6995741B2 (en) Driving circuit and driving method
US7030865B2 (en) Operational amplifier circuit, driving circuit and driving method
US7006070B2 (en) Operational amplifier circuit, driving circuit, and driving method
US8368672B2 (en) Source driver, electro-optical device, and electronic instrument
US8144090B2 (en) Driver circuit, electro-optical device, and electronic instrument
US8558852B2 (en) Source driver, electro-optical device, and electronic instrument
JP2008225142A (ja) 電気光学装置、駆動回路および電子機器
JP2008139860A (ja) 表示品質の改善された液晶表示システム及び関連駆動方法
JP2008116556A (ja) 液晶表示装置の駆動方法およびそのデータ側駆動回路
JP2006106269A (ja) ソースドライバ、電気光学装置及び電子機器
JP2008043162A (ja) 電源回路、表示ドライバ、電気光学装置及び電子機器
US11676553B2 (en) Reduced heat generation from a source driver of display device
US20080084408A1 (en) Gate driver, electro-optical device, electronic instrument, and drive method
JP4947092B2 (ja) ソースドライバ、電気光学装置及び電子機器
JP2008233864A (ja) ソースドライバ、電気光学装置、投写型表示装置及び電子機器
JP2004004247A (ja) ロジック回路、タイミング発生回路、表示装置および携帯端末
JP3968925B2 (ja) 表示駆動装置
CN113614819A (zh) 显示装置
JP2008058761A (ja) 電気光学装置、駆動回路および電子機器
JP2007189522A (ja) 演算増幅回路、駆動回路、電気光学装置及び電子機器
JP5374867B2 (ja) ソースドライバ、電気光学装置、投写型表示装置及び電子機器
JP2009020479A (ja) ソースドライバ、電気光学装置、投写型表示装置及び電子機器
KR20050040118A (ko) 고속 저전력 액정소자 구동장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees