JP4950676B2 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP4950676B2
JP4950676B2 JP2007009568A JP2007009568A JP4950676B2 JP 4950676 B2 JP4950676 B2 JP 4950676B2 JP 2007009568 A JP2007009568 A JP 2007009568A JP 2007009568 A JP2007009568 A JP 2007009568A JP 4950676 B2 JP4950676 B2 JP 4950676B2
Authority
JP
Japan
Prior art keywords
circuit board
uncured
circuit chip
circuit
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007009568A
Other languages
English (en)
Other versions
JP2008177370A (ja
Inventor
達夫 福田
正仁 中林
直史 泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2007009568A priority Critical patent/JP4950676B2/ja
Priority to KR1020097014180A priority patent/KR101387206B1/ko
Priority to PCT/JP2008/050478 priority patent/WO2008087995A1/ja
Priority to TW097101782A priority patent/TWI405512B/zh
Priority to US12/523,805 priority patent/US8298873B2/en
Priority to CN2008800024352A priority patent/CN101589655B/zh
Publication of JP2008177370A publication Critical patent/JP2008177370A/ja
Application granted granted Critical
Publication of JP4950676B2 publication Critical patent/JP4950676B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0108Transparent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/016Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/056Using an artwork, i.e. a photomask for exposing photosensitive layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469Circuit made after mounting or encapsulation of the components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、回路チップがその表面に配置された後に回路チップを内部に押圧することによって容易に精度良く埋め込ませることのできる回路基板の製造方法および該回路基板の製造方法を用いて得られた回路基板に関するものである。
液晶ディスプレイ、有機ELディスプレイ等のディスプレイを構成する回路基板には、ディスプレイの各画素を制御するための微小電子デバイスが配置されるとともに、各微小電子デバイスの入出力信号を伝達する回路が形成されている。従来、この回路基板においては、微小電子デバイスは、ガラス製の回路基板上に直接その場で作製することにより、配置されている。すなわち、ガラス基板上に、CVD(化学気相堆積)法などの真空技術を用いて、絶縁膜、半導体膜などを順次に積層し、これらの堆積膜に、半導体集積回路の作製工程と同様の工程を適用して、薄膜トランジスタ(TFT)などの微小電子デバイスを形成している。これらの微小電子デバイスは、各画素の近傍に形成され、各画素のオン、オフ、濃淡などの制御を行って、ディスプレイ上の画像形成を実現している。
近年、ディスプレイに対して40インチ〜100インチという大画面化が望まれ、市販されるに至っているが、前述のガラス基板と真空技術を用いた多段階工程を要する回路基板作製方法がネックとなり、コストの削減が困難となっている。大画面ディスプレイが広く用いられるためには、コスト削減が必須であり、大画面ディスプレイの製造コストを低減可能な回路基板の製造方法が模索されている。
大画面ディスプレイに対する前述のコスト削減の要望に対して、最近、新たな技術が提案されている(特許文献1)。この特許文献1に開示の技術は、微小電子デバイスとして別途作製した回路チップを用い、回路基板として安価で軽量なプラスチック基板を用い、印刷技術を適用して前記回路チップを前記プラスチック基板上に配置するとともに回路を製造することにより、大画面ディスプレイを安価に提供可能とする技術である。
特開2003−248436号公報
前記特許文献1に開示の技術においては、プラスチック基板上の所要位置に回路チップを配置するための穴を予め空けておく。一方では、回路チップの表面に磁気に感応するニッケル膜を積層しておく。これらニッケル膜を有する所要数の回路チップを所定のパターンに従って磁気的に吸着し、これら回路チップを一度に前記プラスチック基板上の穴に嵌め込み、配線パターンを形成する。
前記従来の技術では、プラスチック基板上に回路チップを配置させ、埋め込むための穴を予め空けておく必要がある。この埋め込み穴のサイズを回路チップのサイズより大きくすればする程、回路チップの配置作業は楽になるが、その一方では回路基板上に配置される回路チップの取り付け位置精度が低下することになる。逆に前記埋め込み穴のサイズを回路チップのサイズに近づければ、基板上の回路チップの取り付け位置の精度が高くなるが、その一方では回路チップの配置作業、すなわち、埋め込み穴への回路チップの填め込み作業が難しくなる。
本発明は、上記事情に鑑みてなされたものであって、その課題は、基板に回路チップの埋め込み穴を形成することなく回路チップを、容易かつ正確に、配置し埋め込めせることができる回路基板の製造方法、および該回路基板の製造方法を用いて得られた回路基板を提供することにある。
前記課題を解決するために、本発明者らは、鋭意検討を重ねて本発明に到った。すなわち、本発明にかかる回路チップを回路基板シートの内部に埋め込む回路基板の製造方法であって、前記回路基板シートは硬化可能な未硬化層から構成され、該未硬化層の前記回路チップが配置される箇所以外を前記回路チップが前記箇所に配置される前または後に選択的に硬化し、未硬化部として残された前記箇所の上に配置された前記回路チップを押圧して前記回路基板シートの内部に埋め込むことを特徴とする。
本発明の回路基板の製造方法において、回路基板シートを構成する前記未硬化層は、前記回路チップの厚みを超える厚みに形成されていることが好ましい。
前記未硬化層を形成する材料としては、未硬化部と硬化部とを選択的に形成できる材料であれば、いかなるものでも良いが、未硬化部と硬化部の選択形成が容易かつ正確に行えることから活性エネルギー線により硬化可能な活性エネルギー線硬化性樹脂が好適である。
また、本発明の回路基板の製造方法は、活性エネルギー線の照射により硬化可能な未硬化層を有する回路基板シートの前記未硬化層の表面に回路チップを配置し、該回路チップを押圧して前記回路チップを前記未硬化層内に埋め込む回路チップ埋め込み工程と、前記回路チップを埋め込んだ回路基板シートに活性エネルギー線を照射して該回路基板シートを硬化させて回路チップを埋め込んでなる回路基板を得る回路基板シート硬化工程と、を有することを特徴とする。
前記の回路基板の製造方法において、前記未硬化層の表面に回路チップを配置する前に、選択的に活性エネルギー線を遮蔽するマスクを前記未硬化層の表面に貼合し、前記マスクを貼合した側から前記未硬化層に活性エネルギー線を照射することにより、未硬化部と硬化部とを選択的に形成し、その後、回路チップを前記未硬化部の表面に配置してもよい。
また、前記回路基板の製造方法において、前記未硬化層の表面に回路チップを配置する前に、選択的に開口部を設けた孔開き剥離シートを前記未硬化層の上に貼合し、活性エネルギー線を前記未硬化層に照射することにより、未硬化部と硬化部とを選択的に形成し、その後、回路チップを前記未硬化部の表面に配置してもよい。
また、本発明の回路基板の製造方法において、前記未硬化層の表面に回路チップを配置した後に、該未硬化層の回路チップが配置された側から該未硬化層に活性エネルギー線を照射することにより、未硬化部と硬化部とを選択的に形成し、その後、回路チップを前記未硬化層の表面に押圧して前記回路チップを前記未硬化層内に埋め込むようにしてもよい。
また、本発明の回路基板は、前記本発明の回路基板の製造方法のいずれかにより得られた回路基板である。
本発明によれば、回路チップがその表面に配置された後に回路チップを内部に押圧することによって容易に精度良く埋め込ませることのできる回路基板の製造方法と、回路基板を提供することができる。
(活性エネルギー線硬化性樹脂)
本発明の回路基板の製造に使用する回路基板シートの材料は、回路チップが配置された箇所以外を、回路チップの配置前または配置後に選択的に硬化可能なもので、その表面に配置された回路チップが押圧されると回路チップを回路基板シート内部に埋め込み可能なものであれば、特に制限ないが、選択的に未硬化層が容易に設けられ、回路チップを容易かつ正確に配置し埋め込み可能な活性エネルギー線硬化性樹脂が好適に使用される。この活性エネルギー線硬化性樹脂は、紫外線、電子線等の活性エネルギー線を照射することにより、重合、硬化する樹脂である。
本発明で用いる前記活性エネルギー線硬化性樹脂としては、例えば、(1)アクリル系重合体と活性エネルギー線重合性オリゴマーおよび/または重合性モノマーと所望により光重合開始剤を含む樹脂、(2)側鎖に重合性不飽和基を有する活性エネルギー線硬化性官能基が導入されてなるアクリル系重合体と所望により光重合開始剤を含む樹脂などを挙げることができる。
前記(1)の樹脂において、アクリル系重合体としては、エステル部分のアルキル基の炭素数が1〜20の(メタ)アクリル酸エステルと、所望により用いられる活性水素を持つ官能基を有する単量体および他の単量体との共重合体、すなわち(メタ)アクリル酸エステル共重合体を好ましくは挙げることができる。
ここで、エステル部分のアルキル基の炭素数が1〜20の(メタ)アクリル酸エステルの例としては、(メタ)アクリル酸メチル、(メタ)アクリル酸エチル、(メタ)アクリル酸プロピル、(メタ)アクリル酸ブチル、(メタ)アクリル酸ペンチル、(メタ)アクリル酸ヘキシル、(メタ)アクリル酸シクロヘキシル、(メタ)アクリル酸2−エチルヘキシル、(メタ)アクリル酸イソオクチル、(メタ)アクリル酸パルミチル、(メタ)アクリル酸ステアリルなどが挙げられる。これらは1種を単独で用いても良いし、2種以上を組み合わせて用いても良い。
一方、所望により用いられる活性水素を持つ官能基を有する単量体の例としては、(メタ)アクリル酸2−ヒドロキシエチル、(メタ)アクリル酸2−ヒドロキシプロピル、(メタ)アクリル酸3−ヒドロキシプロピル、(メタ)アクリル酸2−ヒドロキシブチル、(メタ)アクリル酸3−ヒドロキシブチル、(メタ)アクリル酸4−ヒドロキシブチルなどの(メタ)アクリル酸ヒドロキシアルキルエステル;(メタ)アクリル酸モノメチルアミノエチル、(メタ)アクリル酸モノエチルアミノプロピルなどの(メタ)アクリル酸モノアルキルアミノアルキル;アクリル酸、メタクリル酸、クロトン酸、マレイン酸、イタコン酸、シトラコン酸などのエチレン性不飽和カルボン酸などが挙げられる。これらの単量体は1種を単独で用いても良いし、2種以上を組み合わせて用いても良い。
(メタ)アクリル酸エステル共重合体中、(メタ)アクリル酸エステルは5〜100重量%、好ましくは50〜95重量%含有され、活性水素を持つ官能基を有する単量体は0〜95重量%、好ましくは5〜50重量%含有される。
また、所望により用いられる他の単量体の例としては、酢酸ビニル、プロピオン酸ビニルなどのビニルエステル類;エチレン、プロピレン、イソブチレンなどのオレフィン類;塩化ビニル、ビニリデンクロリドなどのハロゲン化オレフィン類;スチレン、α−メチルスチレンなどのスチレン系単量体;ブタジェン、イソプレン、クロロプレンなどのジエン系単量体;アクリロニトリル、メタクリロニトリルなどのニトリル系単量体;アクリルアミド、N−メチルアクリルアミド、N,N−ジメチルアクリルアミドなどのアクリルアミド類などが挙げられる。これらは1種を単独で用いても良いし、2種以上を組み合わせて用いても良い。(メタ)アクリル酸エステル共重合体中、これらの単量体は、0〜30重量%含有することができる。
該樹脂において、アクリル系重合体として用いられる(メタ)アクリル酸エステル系共重合体は、その共重合形態については特に制限はなく、ランダム、ブロック、グラフト共重合体のいずれであっても良い。また、分子量は、重量平均分子量で30万以上が好ましい。
なお、上記重量平均分子量は、ゲルパーミエーションクロマトグラフィー(GPC)法により測定したポリスチレン換算の値である。
本発明においては、この(メタ)アクリル酸エステル系共重合体は1種を単独で用いても良いし、2種以上を組み合わせて用いても良い。
また、活性エネルギー線重合性オリゴマーとしては、例えば、ポリエステルアクリレート系、エポキシアクリレート系、ウレタンアクリレート系、ポリエーテルアクリレート系、ポリブタジェンアクリレート系、シリコーンアクリレート系などが挙げられる。
上記重合性オリゴマーの重量平均分子量は、GPC法で測定した標準ポリスチレン換算の値で、好ましくは500〜100,000、より好ましくは1,000〜70,000、さらに好ましくは3,000〜40,000の範囲で選定される。
この重合性オリゴマーは、1種を単独で用いても良いし、2種以上を組み合わせて用いても良い。
一方、活性エネルギー線重合性モノマーとしては、例えば、(メタ)アクリル酸シクロヘキシル、(メタ)アクリル酸2−エチルヘキシル、(メタ)アクリル酸モルホリン、(メタ)アクリル酸イソボニルなどの単官能性アクリル酸エステル類、ジ(メタ)アクリル酸1,4−ブタンジオールエステル、ジ(メタ)アクリル酸1,6−ヘキサンジオールエステル、ジ(メタ)アクリル酸ネオペンチルグリコールエステル、ジ(メタ)アクリル酸ポリエチレングリコールエステル、ジ(メタ)アクリル酸ネオペンチルグリコールアジペートエステル、ジ(メタ)アクリル酸ヒドロキシピバリン酸ネオペンチルグリコールエステル、ジ(メタ)アクリル酸ジシクロペンタニル、ジ(メタ)アクリル酸カプロラクトン変性ジジクロペンテニル、ジ(メタ)アクリル酸エチレンオキシド変性リン酸エステル、ジ(メタ)アクリル酸アリル化シクロヘキシル、ジ(メタ)アクリル酸イソシアヌレート、トリ(メタ)アクリル酸トリメチロールプロパンエステル、トリ(メタ)アクリル酸ジペンタエリスリトーツエステル、トリ(メタ)アクリル酸ペンタエリスリトールエステル、トリ(メタ)アクリル酸プロピレンオキシド変性トリメチロールプロパンエステル、イソシアヌル酸トリス(アクリロキシエチル)、ペンタ(メタ)アクリル酸プロピオン酸変性ジペンタエリスリトールエステル、ヘキサ(メタ)アクリル酸ジペンタエリスリトールエステル、ヘキサ(メタ)アクリル酸カプロラクトン変性ジペンタエリスリトールエステルなどが挙げられる。これらの重合性モノマーは1種を単独で用いても良いし、2種以上を組み合わせて用いても良い。
これらの重合性オリゴマーや重合性モノマーの使用量は、通常、(メタ)アクリル酸エステル共重合体の固形分100重量部に対し、3〜500重量部配合することができる。
また、活性エネルギー線として、通常、紫外線または電子線が照射されるが、紫外線を照射する際には、光重合開始剤を用いる。この光重合開始剤としては、例えば、ベンゾイン、ベンゾインメチルエーテル、ベンゾインエチルエーテル、ベンゾインイソプロピルエーテル、ベンゾイン−n−ブチルエーテル、ベンゾインイソブチルエーテル、アセトフェノン、ジメチルアミノアセトフェノン、2,2−ジメトキシ−1,2−ジフェニルエタン−1−オン、2,2−ジメトキシ−2−フェニルアセトフェノン、2,2−ジエトキシ−2−フェニルアセトフェノン、2−ヒドロキシ−2−メチル−1−フェニルプロパン−1−オン、1−ヒドロキシシクロヘキシルフェニルケトン、2−メチル−1−[4−(メチルチオ)フェニル]−2−モルフォリノ−プロパン−1−オン、4−(2−ヒドロキシエトキシ)フェニル−2(ヒドロキシ−2−プロプル)ケトン、ベンゾフェノン、p−フェニルベンゾフェノン、4,4’−ジエチルアミノベンゾフェノン、ジクロロベンゾフェノン、2−メチルアントラキノン、2−エチルアントラキノン、2−ターシャリ−ブチルアントラキノン、2−アミノアントラキノン、2−メチルチオキサントン、2−エチルチオキサントン、2−クロロチオキサントン、2,4−ジメチルチオキサントン、2,4−ジエチルチオキサントン、ベンジルジメチルケタール、アセトフェノンジメチルケタール、p−ジメチルアミン安息香酸エステル、オリゴ(2−ヒドロキシ−2−メチル−1−[4−(1−プロペニル)フェニル]プロパノン)などが挙げられる。これらは、1種を単独で用いても良いし、2種以上を組み合わせて用いても良い。
かかる光重合開始剤の配合量は、上述の活性エネルギー線硬化性樹脂の固形分100重量部に対し、通常0.1〜10重量部である。
次に、前記(2)の樹脂において、側鎖に重合性不飽和基を有する活性エネルギー線硬化性官能基が導入されてなるアクリル系重合体としては、例えば、前述した(メタ)アクリル酸エステル系重合体の側鎖に、−COOH、−NCO、エポキシ基、−OH、−NH2などの活性点を導入し、この活性点と重合性不飽和基を有する化合物を反応させて、該アクリル系重合体の側鎖に重合性不飽和基を有するエネルギー線硬化性官能基を導入してなるものを挙げることができる。
アクリル系重合体に前記活性点を導入するには、該アクリル系重合体を製造する際に、−COOH、−NCO、エポキシ基、−OH、−NH2などの官能基と、重合性不飽和基とを有する単量体またはオリゴマーを反応系に共存させればよい。具体的には、前述の(1)の樹脂において説明したアクリル系重合体を製造する際に、−COOH基を導入する場合には、(メタ)アクリル酸などを、−NCO基を導入する場合には、2−(メタ)アクリロイルオキシエチルイソシアナートなどを、エポキシ基を導入する場合には、(メタ)アクリル酸グリシジルなどを、−OH基を導入する場合には、(メタ)アクリル酸2−ヒドロキシエチル、モノ(メタ)アクリル酸1,6−ヘキサンジオールエステルなどを、−NH2基を導入する場合には、N−メチル(メタ)アクリルアミドなどを用いればよい。
これらの活性点と反応させる重合性不飽和基を有する化合物としては、例えば、2−(メタ)アクリロイルオキシエチルイソシアナート、(メタ)アクリル酸グリシジル、モノ(メタ)アクリル酸ペンタエリスリトールエステル、モノ(メタ)アクリル酸ジペンタエリスリトールエステル、モノ(メタ)アクリル酸トリメチロールプロパンエステルなどの中から、活性点の種類に応じて、適宜選択して用いることができる。
このようにして、アクリル系重合体の側鎖に、前記活性点を介して重合性不飽和基を有する活性エネルギー線硬化性官能基が導入されてなるアクリル系重合体、すなわち、(メタ)アクリル酸エステル共重合体が得られる。
この活性エネルギー線硬化性官能基が導入された(メタ)アクリル酸エステル共重合体は、重量平均分子量が100,000以上のものが好ましく、特に300,000以上のものが好ましい。なお、上記重量平均分子量は、GPC法により測定したポリスチレン換算の値である。
また、所望により用いられる光重合開始剤としては、前述の(1)の樹脂の説明において例示した光重合開始剤を用いることができる。
前記の(1)および(2)の活性エネルギー線硬化性樹脂においては、本発明の効果が損なわれない範囲で、所望により、架橋剤、粘着付与剤、酸化防止剤、紫外線吸収剤、光安定剤、軟化剤、充填剤などを添加することができる。
前記架橋剤としては、例えば、ポリイソシアナート化合物、エポキシ樹脂、メラミン樹脂、尿素樹脂、ジアルデヒド類、メチロールポリマー、アジリジン系化合物、金属キレート化合物、金属アルコキシド、金属塩などが挙げられるが、ポリイソシアナート化合物が好ましく用いられる。この架橋剤は、上述の(メタ)アクリル酸エステル共重合体の固形分100重量部に対して、0〜30重量部配合することができる。
ここで、ポリイソシアナート化合物の例としては、トリレンジイソシアナート、ジフェニルメタンジイソシアナート、キシリレンジイソシアナートなどの芳香族ポリイソシアナート、ヘキサメチレンジイソシアナートなどの脂肪族ポリイソシアナート、イソホロンジイソシアナート、水素添加ジフェニルメタンジイソシアナートなどの脂環式ポリイソシアナートなど、およびそれらのビウレット体、イソシアヌレート体、さらにはエチレングリコール、ネオペンチルグリコール、トリメチロールプロパン、ヒマシ油などの低分子活性水素含有化合物との反応物であるアダクト体などを挙げることができる。これらの架橋剤は、1種を単独で用いても良く、2種以上を組み合わせて用いても良い。
なお、前記(1)および(2)の活性エネルギー線硬化性樹脂は、(1)の活性エネルギー線硬化性樹脂に対し、(2)の側鎖に重合性不飽和基の活性エネルギー線硬化性基を有する(メタ)アクリル酸エステル共重合体を加えることができる。同様に(2)の活性エネルギー線硬化性樹脂に対し、(1)のアクリル系重合体、または活性エネルギー線重合性オリゴマーや活性エネルギー線重合性モノマーを加えることができる。また、所望により溶剤も添加させることができる。用いられる溶剤としては、前記の(1)および(2)の活性エネルギー線硬化性樹脂に溶解性が良好であり、前記(1)、(2)の樹脂に対して不活性な公知の溶剤の中から適宜選択して用いることができる。このような溶剤としては、例えば、トルエン、キシレン、メタノール、エタノール、イソブタノール、n−ブタノール、アセトン、メチルエチルケトン、テトラヒドロフラン、酢酸エチルなどが挙げられる。これらは1種を単独で用いても良く、2種以上を組み合わせても良い。
なお、活性エネルギー線のうち、汎用性、経済性から紫外線が好ましく使用できる。紫外線を発生するランプとしては、高圧水銀ランプ、メタルハイドライトランプ、キセノンランプ、無電極紫外線ランプなどがある。紫外線の照射量としては、適宜選択されるが、例えば、光量は1〜1500mJ/cm2、照度は10〜500mW/cm2程度である。
本発明に使用する回路基板シートは、前記活性エネルギー線硬化性樹脂を用いて、以下のように形成することができる。
(回路基板シートの形成)
前記活性エネルギー線硬化性樹脂の塗工液を調製し、この塗工液を、剥離基材の片面に剥離剤層が設けられた剥離シート(重剥離型剥離シート)の剥離処理面に、塗布し、溶剤を含む場合、加熱乾燥して、活性エネルギー線硬化性樹脂からなる未硬化層を形成したシートとする。前記塗布方法は、ナイフコーター、ロールコーター、バーコーター、ブレードコーター、グラビアコーターなどの方法で塗布し、室温〜150℃、好ましくは60〜130℃、1〜10分の条件で乾燥させる。また、剥離シートは公知のものが使用でき、ポリエチレンフィルムや、ポリプロピレンフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルムなどの剥離基材にシリコーン樹脂、アルキッド樹脂、長鎖アルキル樹脂などの剥離剤を塗布して剥離剤層を設けたものなどが挙げられる。この剥離シートの厚さは、通常、20〜150μm程度である。
同様にして、別に、剥離基材の片面に剥離剤層が設けられてなる剥離シート(軽剥離型剥離シート)の剥離処理面に、前記塗工液を塗布し、必要に応じて加熱乾燥して、活性エネルギー線硬化性樹脂からなる未硬化層を有するシートを製造する。ここで使用する剥離シートの剥離力は前記重剥離型剥離シートより小さく設定されたものが使用される。
前記重剥離型剥離シート上の未硬化層に、上記軽剥離型剥離シート上の未硬化層を積層し、軽剥離型剥離シートを剥離する。この積層工程を繰り返して、最終的に重剥離型剥離シートと軽剥離型剥離シートとにより挟まれた活性エネルギー線硬化性樹脂からなる所定厚さの未硬化層を有してなる回路基板シートを得る。前記未硬化層の厚さは、30〜1000μm、好ましくは50〜500μmである。
前記活性エネルギー線硬化性樹脂からなる未硬化層は、活性エネルギー線が照射されるまで、未硬化状態にあり、未硬化状態の樹脂は、回路チップが埋め込み可能な軟性を有している。従って、任意の手段により、この未硬化層の上に所望数の回路チップを配置した後、これら回路チップを平面プレス機などを用いて未硬化層の表面に垂直に押圧すれば、回路チップを未硬化層内に埋め込むことができる。回路チップを埋め込んだ後、前記未硬化層全体に活性エネルギー線を照射すれば、未硬化層が硬化して、前記回路チップをしっかりと固定するとともに、回路基板として充分な物理的強度が実現される。
前記未硬化部と硬化部とを選択的に形成する時期は、回路チップを未硬化層上に配置する前でも良いし、後でも良い。
前記未硬化層に回路チップを配置する前に、回路チップが配置される箇所および周辺の深さ方向の領域を未硬化なままに残し、他の領域を硬化させるには、主に二通りの方法がある。一つは、活性エネルギー線を選択的に遮蔽するマスクを未硬化層の表面に貼合し、前記マスクを貼合した側から活性エネルギー線を照射し、照射した部分を硬化させ、マスクにより遮蔽された未照射部分を未硬化部として残す方法である。前記活性エネルギー線を遮蔽するマスクとしては、石英ガラスなどの基板の上にクロムなどの金属薄膜を遮蔽部として形成したものが挙げられる。もう一つの方法は、ラジカル重合により硬化が進行する活性エネルギー線硬化性樹脂は空気などの酸素含有雰囲気と接触すると、その硬化が阻害される現象を利用した方法である。すなわち、活性エネルギー線を透過する剥離シートに選択的に孔を開けた孔開き剥離シートを未硬化層の上に置き、活性エネルギー線を照射すると、活性エネルギー線は未硬化層の全面に隈無く照射されるが、シートに覆われて酸素と接触しない他の部分は硬化し、孔により酸素含有雰囲気と接触した部分は酸素により硬化が阻害されて未硬化のままになるので、この現象を利用して、未硬化部を選択的に形成する方法である。なお、未硬化層の孔開き剥離シートが貼合されていない側は、ガラス基板などを貼合して、酸素含有雰囲気に接触しないようにしておくのが好ましい。前記孔開き剥離シートとしては、前記した剥離シートを用いることができ、孔を開ける方法は、熱針やレーザーなど公知の方法で行うことができる。孔開き剥離シートの厚みは、通常20〜150μm程度である。
更に前記未硬化層に回路チップを配置した後に、回路チップが配置された箇所および周辺の深さ方向の領域を未硬化なままに残し、他の領域を硬化させるには、回路チップをマスクとして用いて活性エネルギー線の照射を行う方法が挙げられる。すなわち、前記未硬化層の表面に回路チップを配置した後に、該未硬化層の回路チップが配置された側の上方から該未硬化層に活性エネルギー線を照射する。この照射により、前記回路チップをマスクとして、未硬化部と硬化部とが選択的に形成される。その後、回路チップを押圧して前記回路チップを前記未硬化層内に埋め込む。
以下に、前記各埋め込み方法を用いた回路基板の製造方法を図を参照して説明する。
(回路基板の製造方法(1))
図1に示すように、上述のように作製した回路基板シート1の軽剥離型剥離シート(不図示)を未硬化層2から剥がしてソーダライム、石英ガラス等のガラス基板3に貼合する。この時、活性エネルギー線を透過する重剥離型剥離シート4は剥がさずに置く。
図2に示すように、活性エネルギー線を遮蔽する箇所が所要数(図では1箇所)、所要のパターンに形成されたマスク5を、前記重剥離型剥離シート4の上に貼合し、マスクを貼合した側から活性エネルギー線を照射する。マスクとしては石英ガラス上に活性エネルギー線を遮蔽する箇所にクロムの薄膜を形成されたもの等を使用することができる。
前記活性エネルギー線の照射の結果、マスク5により活性エネルギー線の照射が遮蔽された箇所が未硬化部2aとして残り、活性エネルギー線が照射された他の部分が硬化部2bとなる。その後、図3に示すように、他方の重剥離型剥離シート4を剥離して、未硬化部2aおよび硬化部2bを露出させる。
次に、図4に示すように、任意の手段により所要数(図では1個)の回路チップ6を回路基板シートの未硬化部2aの表面に配置する。
前記所要数(図では1個)の回路チップ6を所要箇所に配置された回路基板シート1をガラス基板3とともに、図5に示すように、平面プレス機10に載置する。続いて、回路基板シート1の上に剥離シート11とガラス基板12を順次載せて、徐々に上下からプレスする。なお、剥離シート11及びガラス基板12は先に挙げられたものが使用できる。すると、回路チップ6が配置された未硬化部2aは未硬化で軟質であるため、表面に配置されていた回路チップ6が回路基板シート1内に埋め込まれ、その表面が回路基板シート1の表面と一続きの平面を構成する。この時、回路基板シート1は、下方のガラス基板3と、上方のガラス基板12および剥離シート11により均一に加圧されるため、回路チップ6が埋め込まれても表面の平坦性が損なわれることがない。また、回路チップ6が埋め込まれる深さ方向は、硬化部2bによって囲まれて規制されているので、回路チップ6はシート面に水平方向に位置ずれを生じることなく埋め込まれる。
回路チップ6が埋め込まれた後、上方の剥離シート11およびガラス基板12と、下方のガラス基板3を付けたまま、平面プレス機10から取り出す。その後、図6に示すように、下方のガラス基板3側から活性エネルギー線を回路基板シート1の全体に照射して回路基板シート1の未硬化部2aを硬化させる。硬化後、上方のガラス基板12と剥離シート11を取り除くと、図7に示すように、回路基板シート1が所望の回路チップ6が埋め込まれた後に全体が硬化されて得られた回路基板13を得る。
前記回路基板13には、その後、真空蒸着やスパッタリング、フォトリソグラフィー技術などの周知の電極および配線形成方法により画素を制御するための配線が形成されて、ディスプレイ用回路基板が完成する。
図1〜7を参照して上述した回路基板の製造方法では、マスク5を使用して未硬化部2aと硬化部2bを形成するが、その他に、本発明では、活性エネルギー線照射時に所要の局部を酸素に接触させることにより硬化阻害を起こして未硬化粘着部を選択的に形成することも可能である。以下、その方法を図8〜10を参照して説明する。
(回路基板の製造方法(2))
図8に示すように、先に説明したように製造した回路基板シート1の軽剥離型剥離シート(不図示)を未硬化層2から剥がしてガラス基板3に貼合する。その後、他方の重剥離型剥離シート(不図示)を剥がし、替わりに孔開き剥離シート20を貼合する。この孔開き剥離シート20には、所要数(図では1つ)の孔20aを所要のパターンで形成してある。
次に、図9に示すように、活性エネルギー線を孔開き剥離シート20を貼合した側から未硬化層2に向けて照射する。前述のように、孔開き剥離シート20には、孔20aが開けられているため、その孔20aがある部分の未硬化層2は空気と接している。この状態で、空気などの酸素を含有する雰囲気下で、未硬化層2に活性エネルギー線を照射すると、活性エネルギー線は未硬化層2の全面に隈無く照射され、未硬化層2の全領域が光硬化するが、孔20aにより空気と接した部分は空気中の酸素により硬化が阻害されて未硬化なままとなり、未硬化部2aが選択的に形成され、残りの部分が硬化部2bとなる。なお、図9では、活性エネルギー線を孔開き剥離シート20を貼合した側から照射しているが、ガラス基板3側から照射してもよい。
前述のように、孔開き剥離シート20を用いた空気などの酸素含有雰囲気下における照射の結果、未硬化部2aと硬化部2bが選択的に形成された後、孔開き剥離シート20を剥離して、図10に示すように、未硬化部2aおよび硬化部2bを露出させる。その後、前述の図4〜図7に示した工程に従って、回路基板13を得る。
上述の回路基板の製造方法(1)(2)では、未硬化層2上に回路チップ6を配置する前に未硬化部2aと硬化部2bを形成するが、その他に、本発明では、未硬化層2上に回路チップ6を配置した後に、未硬化部2aと硬化部2bを選択的に形成することも可能である。以下、その方法を図11〜12を参照して説明する。
(回路基板の製造方法(3))
図11に示すように、先に説明したように製造した回路基板シート1の軽剥離型剥離シート(不図示)を未硬化層2から剥がしてガラス基板3に貼合する。その後、重剥離型剥離シート(不図示)を剥がし、露出した未硬化層2の上に所要数(図では1つ)の回路チップ6を所要のパターンで配置する。
次に、図12に示すように、回路チップが配置された側から、活性エネルギー線を未硬化層2に向けて照射する。その結果、回路チップ6がマスクの役目を果たし、回路チップ6の下部が未硬化部2aとなり、残りの部分が硬化部2bとなる。その後、前述の図4〜図7に示した工程に従って、回路基板13を得る。
以下、本発明の回路基板の製造方法の実施例を示す。なお、以下に示す実施例は、本発明を好適に説明するための例示に過ぎず、なんら本発明を限定するものではない。
以下に示す実施例1、2は、先に図1〜7を参照して説明した回路基板の製造方法(1)に準じて行った実施例である。同じく、実施例3は、図8〜10を参照して説明した回路基板の製造方法(2)に準じて行った実施例であり、実施例4は、図11、12を参照して説明した回路基板の製造方法(3)に準じて行った実施例である。
(実施例1)
(回路基板シートの形成)
アクリル酸ブチル(関東化学社製)80重量部とアクリル酸(関東化学社製)20重量部とを酢酸エチル/メチルエチルケトン混合溶媒(重量比50:50)中で反応させて得たアクリル酸エステル共重合体(固形分濃度35重量%)に、共重合体中のアクリル酸100当量に対し30当量となるように、2−メタクリロイルオキシエチルイソシアナート(国産化学社製)を添加し、窒素雰囲気下、40℃で48時間反応させて、側鎖に活性エネルギー線硬化性基を有する重量平均分子量が85万の活性エネルギー線硬化性官能基が導入されてなるアクリル系共重合体を得た。
得られた活性エネルギー線硬化性官能基が導入されてなるアクリル系共重合体溶液の固形分100重量部に対して、光重合開始剤である2,2−ジメトキシ−1,2−ジフェニルエタン−1−オン(チバ・スペシャリティ・ケミカルズ社製、商品名「イルガキュア651」)3.0重量部と、活性エネルギー線重合性の多官能モノマーおよびオリゴマーからなる組成物(大日精化工業社製、商品名「14−29B(NPI)」)100重量部(固形分80重量部)と、ポリイソシアナート化合物からなる架橋剤(東洋インキ製造社製、商品名「オリバインBHS−8515」)1.2重量部(固形分0.45部)とを溶解させ、最後にメチルエチルケトンを加えて、固形分濃度を40重量%に調整し、均一な溶液となるまで撹拌して、塗工液とした。
調製した前記塗工液を、ナイフコーターによって、厚さ38μmのポリエチレンテレフタレートフィルムの片面にシリコーン系剥離剤層が設けられた重剥離型剥離シート「リンテック社製、商品名「SP−PET3811」の剥離処理面に、塗布し、90℃で90秒間加熱乾燥させ、厚さ50μmの活性エネルギー線硬化性樹脂からなる未硬化層を形成した。
同様にして、別に、厚さ38μmのポリエチレンテレフタレートフィルムの片面にシリコーン系剥離剤層が設けられてなる軽剥離型剥離シート「リンテック社製、商品名「SP−PET3801」)の剥離処理面に、前記塗工液を塗布し、90℃で90秒間加熱乾燥させ、厚さ50μmの活性エネルギー線硬化性樹脂からなる未硬化層を形成した。
前記重剥離型剥離シート上の未硬化層に、上記軽剥離型剥離シート上の未硬化層を積層し、軽剥離型剥離シートを剥離した。この積層工程を繰り返して、最終的に重剥離型剥離シートと軽剥離型剥離シートとにより挟まれた活性エネルギー線硬化性樹脂からなる厚さ400μmの未硬化層を有してなる回路基板シートを得た。
(未硬化部と硬化部の選択的形成)
前記未硬化層を有する前記回路基板シートの軽剥離型剥離シートを剥がし、5cm×5cmのソーダライムガラス基板に貼合した。この状態で、他方の重剥離型剥離シート上にマスクを貼合し、該マスクを介して回路基板シートに照度400mW/cm2、光量315mJ/cm2の条件で無電極ランプ(フュージョン社製、Hバルブ)を光源とする紫外線を照射した。マスクは、石英ガラス上に紫外線を遮断するためにクロムの薄膜が形成されたもの(遮断箇所のサイズ:縦520μm×横520μm、間隔1740μm)を使用した。前記紫外線をマスク上方側から照射することにより、未硬化層にサイズ縦520μm×横520μmの未硬化部が4箇所形成され、他の部分は硬化部となった。
(回路基板シートへの回路チップの埋め込み)
前記回路基板シートの重剥離型剥離シートを剥がし、前記4箇所の未硬化部の表面に4個の回路チップ(縦500μm×横500μm×厚さ200μm)を配置した。
(回路チップの埋め込み、および回路基板シートの硬化)
ガラス基板上の回路チップが配置された回路基板シートの上方に、剥離シート(リンテック社製、商品名「SP−PET3801」)を介して、別に用意した5cm×5cmのガラス基板としてのソーダライムガラス板を押し当て、平面プレス機を用いて0.3MPaの圧力で5分間プレスした。常圧に戻した後、平面プレス機から剥離シート、上方のソーダライムガラス板と下方のガラス基板を付けたままの回路基板シートを取り外し、照度400mW/cm2、光量315mJ/cm2の条件で回路基板シートに無電極ランプ(フュージョン社製、Hバルブ)を光源とする紫外線を下方の回路チップを有しない面のガラス基板側から照射して未硬化部を硬化させた。その後、回路基板上方のソーダライムガラス板と剥離シートを取り除くと、下方のソーダライムガラス基板上に4個の回路チップが所望の配置で埋め込まれている回路基板を得た。
(実施例2)
実施例1において、回路基板シートへ紫外線を遮蔽するマスクとして、サイズが縦800μm×横800μm(間隔1740μm)の遮蔽箇所が形成されたマスクを用いた以外は、実施例1と同様な方法で、回路チップの回路基板シートへの埋め込み、および回路基板シートの硬化を行って、回路基板を得た。
(実施例3)
実施例1において、回路基板シートの未硬化部と硬化部とを選択形成する工程を以下の通りに変更した以外は、実施例1と同様にして、回路基板を得た。
(未硬化部と硬化部の選択的形成)
前記未硬化層を有する前記回路基板シートの軽剥離型剥離シートを剥がし、5cm×5cmのソーダライムガラス基板に貼合した。
次に、厚さ38μmのポリエチレンテレフタレートフィルムの片面にシリコーン系剥離層が設けられた剥離シート(リンテック株式会社製、商品名「SP−PET3801」)を用意し、この剥離シートに、炭酸ガスレーザーを照射して、回路チップを配置する4箇所に対応する領域に520μm×520μm(間隔1740μm)の正方形の孔を開けた(孔開き剥離シート)。
前記のようにして得られた孔開き剥離シートを、前記回路基板シートの重剥離型剥離シートを剥がして露出した未硬化層の表面に貼合させた。この状態の回路基板シートを空気雰囲気(酸素ガス含有雰囲気)下で、孔開き剥離シート側から回路基板シートの未硬化層に照度400mW/cm2、光量100mJ/cm2の条件でフュージョン社製無電極ランプ(Hバルブ)を光源とする紫外線を照射した。その結果、未硬化層にサイズ縦520μm×横520μmの未硬化部が4箇所形成され、他の部分は硬化部となった。その後、実施例1と同様な方法で、回路チップの回路基板シートへの埋め込み、および回路基板シートの硬化を行って、回路基板を得た。
(実施例4)
実施例1において、回路チップを埋め込む前までの工程を以下の通りに変更した以外は、実施例1と同様にして、回路基板を得た。
(未硬化部と硬化部の選択的形成)
前記未硬化層を有する前記回路基板シートの軽剥離型剥離シートを剥がし、露出した未硬化層を5cm×5cmのソーダライムガラス基板に貼合し、他方の表面の重剥離型剥離シートを剥がして未硬化層を露出させた。
次に、前記未硬化層の上に4つの回路チップを所定のパターンにて配置した。この状態の回路基板シートの回路チップが配置された側の真上から照度400mW/cm2、光量600mJ/cm2の条件でフュージョン社製無電極ランプ(Hバルブ)を光源とする紫外線を回路基板シートの未硬化層に照射した。その結果、回路チップの下部の未硬化層に回路チップサイズ(サイズ縦500μm×横500μm)とほぼ同寸法の未硬化部が形成され、他の部分は硬化部となった。その後、実施例1と同様な方法で、回路チップの回路基板シートへの埋め込み、および回路基板シートの硬化を行って、回路基板を得た。
(参考例1)
実施例1において、回路チップを配置する前に、回路基板シートに紫外線照射を行わずに全面を未硬化粘着領域としたままにした以外は、実施例1と同様な方法により回路基板を得た。
(参考例2)
実施例1において、使用するマスクの遮蔽部のサイズを縦1300μm×横1300μm(間隔1740μm)としたこと以外は実施例1と同様にして、回路基板を得た。
(評価)
前記各実施例における未硬化部の表面サイズと、回路チップの埋め込み開始位置と埋め込み完了位置との水平方向のずれ幅(μm)とを測定した。評価試験は10回実施し(n=10)、その平均値を出した。その結果を、表1に示した。
Figure 0004950676
表1から明らかなように、本発明の回路基板の製造方法を用いれば、回路チップを回路基板シートに容易にかつ位置ずれが僅かで正確に埋め込み固定することができる。また、本発明の回路基板の製造方法を用いて、回路チップを正確に埋め込んだ回路基板を簡易に製造することができる。
以上説明したように、本発明によれば、回路チップがその表面に配置された後に回路チップを内部に押圧することによって容易に精度良く埋め込ませることのできる回路基板の製造方法と、回路基板を提供することができる。
活性エネルギー線硬化性樹脂から構成した回路基板シートの側面断面図である。 回路基板シートにマスクを介して活性エネルギー線を照射して未硬化部を選択的に形成している状態の側断面図である。 未硬化部と硬化部とを露出した状態の回路基板シートの側面断面図である。 回路チップを回路基板シートに配置した状態を示す側面断面図である。 回路基板シート表面に配置された回路チップを平面プレス機により回路基板シート内に埋め込んだ状態を示す側面断面図である。 回路チップを埋め込んだ回路基板シートに活性エネルギー線を照射して硬化させている状態を示す側面断面図である。 回路チップの埋め込みと回路基板シートの硬化とが完了して得られた回路基板の側面断面図である。 活性エネルギー線硬化性樹脂から構成した回路基板シートの露出面に孔開き剥離シートを密着した状態の側面断面図である。 回路基板シートに孔開き剥離シートを介して活性エネルギー線を酸素含有雰囲気下で照射して未硬化部と硬化部を選択的に形成している状態を示す側面断面図である。 未硬化部と硬化部とを露出した状態の回路基板シートの側面断面図である。 回路基板シートの未硬化層上に回路チップを配置した状態を示す側面断面図である。 回路基板シートの未硬化層上の回路チップをマスクとして活性エネルギー線を照射して未硬化部と硬化部を選択的に形成している状態を示す側面断面図である。
符号の説明
1 回路基板シート
2 未硬化層
2a 未硬化部
2b 硬化部
3 ガラス基板
4 重剥離型剥離シート
5 マスク
6 回路チップ
10 平面プレス機
11 剥離シート
12 ガラス基板
13 回路基板
20 孔開き剥離シート
20a 孔

Claims (7)

  1. 回路チップを回路基板シートの内部に埋め込む回路基板の製造方法であって、
    前記回路基板シートは硬化可能な未硬化層から構成され、該未硬化層の前記回路チップが配置される箇所以外を前記回路チップが前記箇所に配置される前または後に選択的に硬化し、未硬化部として残された前記箇所の上に配置された前記回路チップを押圧して前記回路基板シートの内部に埋め込む回路基板の製造方法。
  2. 前記回路基板シートの未硬化層が前記回路チップの厚みを超える厚みに形成されていることを特徴とする請求項1に記載の回路基板の製造方法。
  3. 前記未硬化層が活性エネルギー線硬化性樹脂から構成されていることを特徴とする請求項1または2に記載の回路基板の製造方法。
  4. 前記未硬化層の表面に前記回路チップを配置する前に、選択的に活性エネルギー線を遮蔽するマスクを前記未硬化層の表面に貼合し、前記マスクを貼合した側から前記未硬化層に活性エネルギー線を照射することにより、前記未硬化部と硬化部とを選択的に形成し、その後、回路チップを前記未硬化部の表面に配置することを特徴とする請求項に記載の回路基板の製造方法。
  5. 前記未硬化層の表面に前記回路チップを配置する前に、選択的に開口部を設けた孔開き剥離シートを前記未硬化層の上に貼合し、活性エネルギー線を前記未硬化層に照射することにより、前記未硬化部と硬化部とを選択的に形成し、その後、回路チップを前記未硬化部の表面に配置することを特徴とする請求項に記載の回路基板の製造方法。
  6. 前記未硬化層の表面に前記回路チップを配置した後に、該未硬化層の回路チップが配置された側から該未硬化層に活性エネルギー線を照射することにより、前記未硬化部と硬化部とを選択的に形成し、その後、回路チップを押圧して前記回路チップを前記未硬化層内に埋め込むことを特徴とする請求項に記載の回路基板の製造方法。
  7. 請求項1〜6のいずれか1項に記載の回路基板の製造方法により得られた回路基板。
JP2007009568A 2007-01-18 2007-01-18 回路基板の製造方法 Expired - Fee Related JP4950676B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007009568A JP4950676B2 (ja) 2007-01-18 2007-01-18 回路基板の製造方法
KR1020097014180A KR101387206B1 (ko) 2007-01-18 2008-01-17 회로 기판의 제조 방법 및 회로 기판
PCT/JP2008/050478 WO2008087995A1 (ja) 2007-01-18 2008-01-17 回路基板の製造方法および回路基板
TW097101782A TWI405512B (zh) 2007-01-18 2008-01-17 電路板的製造方法以及電路板
US12/523,805 US8298873B2 (en) 2007-01-18 2008-01-17 Method for producing circuit substrate, and circuit substrate
CN2008800024352A CN101589655B (zh) 2007-01-18 2008-01-17 电路基板的制造方法及电路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007009568A JP4950676B2 (ja) 2007-01-18 2007-01-18 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008177370A JP2008177370A (ja) 2008-07-31
JP4950676B2 true JP4950676B2 (ja) 2012-06-13

Family

ID=39635996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007009568A Expired - Fee Related JP4950676B2 (ja) 2007-01-18 2007-01-18 回路基板の製造方法

Country Status (6)

Country Link
US (1) US8298873B2 (ja)
JP (1) JP4950676B2 (ja)
KR (1) KR101387206B1 (ja)
CN (1) CN101589655B (ja)
TW (1) TWI405512B (ja)
WO (1) WO2008087995A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772042B2 (en) * 2008-09-24 2010-08-10 Eastman Kodak Company Solvent softening to allow die placement
US9579868B2 (en) * 2014-07-01 2017-02-28 Isola Usa Corp. Prepregs and laminates having a UV curable resin layer
WO2020214238A1 (en) * 2019-04-16 2020-10-22 Applied Materials, Inc. Method of thin film deposition in trenches
DE102019128088A1 (de) 2019-10-17 2021-04-22 Rastal Gmbh & Co. Kg Verfahren zum Verbinden eines Geschirrteils mit einem Informationsträger und Vorrichtung mit einem Geschirrteil und einem Informationsträger

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972807A (en) * 1990-04-16 1999-10-26 Fujitsu Limited Photosensitive, heat-resistant resin composition and process for using same to form patterns as well as polymeric composite and production process thereof
US7356786B2 (en) 1999-11-30 2008-04-08 Synplicity, Inc. Method and user interface for debugging an electronic system
JP4186756B2 (ja) 2003-08-29 2008-11-26 松下電器産業株式会社 回路基板及びその製造方法
JP2003248436A (ja) 2002-02-27 2003-09-05 Ishikawa Seisakusho Ltd 大画面平面ディスプレイ装置並びにその製造方法及び製造装置
US7218812B2 (en) * 2003-10-27 2007-05-15 Rpo Pty Limited Planar waveguide with patterned cladding and method for producing the same
US20060082002A1 (en) * 2004-10-06 2006-04-20 Lintec Corporation Sheet for circuit substrates and sheet of a circuit substrate for displays
JP2006332094A (ja) * 2005-05-23 2006-12-07 Seiko Epson Corp 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法
US8067253B2 (en) * 2005-12-21 2011-11-29 Avery Dennison Corporation Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film

Also Published As

Publication number Publication date
TWI405512B (zh) 2013-08-11
US8298873B2 (en) 2012-10-30
CN101589655B (zh) 2012-11-28
TW200843581A (en) 2008-11-01
KR20090099064A (ko) 2009-09-21
KR101387206B1 (ko) 2014-04-21
CN101589655A (zh) 2009-11-25
WO2008087995A1 (ja) 2008-07-24
JP2008177370A (ja) 2008-07-31
US20100044887A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
US20120319305A1 (en) Process for producing a sheet of a circuit substrate
JP6360829B2 (ja) 半導体検査用の耐熱性粘着シート
JPWO2006038547A1 (ja) 活性エネルギー線粘着力消失型感圧接着剤、それを塗布した活性エネルギー線粘着力消失型粘着シート、及びエッチング化金属体の製造方法
JP4950676B2 (ja) 回路基板の製造方法
KR20130142111A (ko) 전자부품의 제조방법
US20100003481A1 (en) Display substrate for embedding pixel-controlling elements
EP3348623A1 (en) Pressure-sensitive adhesive composition, process for producing same, and pressure-sensitive adhesive film
JP4875340B2 (ja) ディスプレイ用の回路基板シートの製造方法及び該製造方法に用いる回路基板用シート
US8445092B2 (en) Resin sheet for circuit boards, sheet for circuit boards and circuit board displays
JP2008176073A (ja) 回路基板シートおよび回路基板の製造方法
JP2008177371A (ja) 回路基板の製造方法
JP2007171375A (ja) ディスプレイ用回路基板及び粘着剤シート
WO2017038916A1 (ja) 粘着シート
JP5403820B2 (ja) 電子基板の製造方法
JP2008176070A (ja) 回路基板シートおよび回路基板の製造方法
JP2007173381A (ja) 回路基板用シート及びそれを用いたチップ埋設回路基板
JP2008176072A (ja) 回路チップ転写シートおよび回路基板の製造方法
JP2007173380A (ja) 回路基板用シート、その製造方法及びチップ埋設回路基板
JP2009251228A (ja) 基板用樹脂シート及び基板用シート
JP2004230776A (ja) クリーニング用貼着シート
JP2008230167A (ja) 積層シート、及びそれを用いてなる導電性パターンシートの製造方法
JP2004346106A (ja) 回路基板部材用粘着剤および回路基板部材
JPWO2009096594A1 (ja) 回路基板用樹脂シート、回路基板用シート、及びディスプレイ用回路基板
JP2010118444A (ja) 回路基板及び回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120309

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees