KR101387206B1 - 회로 기판의 제조 방법 및 회로 기판 - Google Patents

회로 기판의 제조 방법 및 회로 기판 Download PDF

Info

Publication number
KR101387206B1
KR101387206B1 KR1020097014180A KR20097014180A KR101387206B1 KR 101387206 B1 KR101387206 B1 KR 101387206B1 KR 1020097014180 A KR1020097014180 A KR 1020097014180A KR 20097014180 A KR20097014180 A KR 20097014180A KR 101387206 B1 KR101387206 B1 KR 101387206B1
Authority
KR
South Korea
Prior art keywords
circuit board
uncured
circuit chip
uncured layer
sheet
Prior art date
Application number
KR1020097014180A
Other languages
English (en)
Other versions
KR20090099064A (ko
Inventor
다츠오 후쿠다
마사히토 나카바야시
나오후미 이즈미
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20090099064A publication Critical patent/KR20090099064A/ko
Application granted granted Critical
Publication of KR101387206B1 publication Critical patent/KR101387206B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/056—Using an artwork, i.e. a photomask for exposing photosensitive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명의 회로 기판 제조 방법은 회로 칩이 배치된 개소 이외를 상기 회로 칩의 배치 전 또는 배치 후에 선택적으로 경화 가능한 미경화층으로 구성하고, 이 미경화층은 그 표면에 배치된 회로 칩이 압압되면 이 회로 칩을 내부에 매립시킬 수 있는 연성을 가지는 시트를 회로 기판 시트로서 이용하여 회로 기판을 제조하는 것을 특징으로 한다. 본 발명의 회로 기판 제조 방법에 의하면, 회로 칩을 내부에 정밀도 좋게 매립할 수 있어 간단하고 쉽고 정밀도 좋게 회로 기판을 제조할 수 있다.

Description

회로 기판의 제조 방법 및 회로 기판{CIRCUIT SUBSTRATE MANUFACTURING METHOD, AND CIRCUIT SUBSTRATE}
본 발명은 회로 칩이 그 표면에 배치된 후에 회로 칩을 내부에 압압함으로써 용이하고 정밀도 좋게 매립시킬 수 있는 회로 기판의 제조 방법 및 이 회로 기판의 제조 방법을 이용해 얻어진 회로 기판에 관한 것이다.
액정 디스플레이, 유기 EL 디스플레이 등의 디스플레이를 구성하는 회로 기판에는 디스플레이의 각 화소를 제어하기 위한 미소 전자 디바이스가 배치되는 동시에, 각 미소 전자 디바이스의 입출력 신호를 전달하는 회로가 형성되어 있다. 종래, 이 회로 기판에 있어서는 미소 전자 디바이스는 유리제의 회로 기판 상에 직접 그 자리에서 제작함으로써 배치되어 있다. 즉, 유리 기판 상에 CVD (화학 기상 퇴적)법 등의 진공 기술을 이용하여 절연막, 반도체막 등을 순차로 적층하고, 이들 퇴적막에 반도체 집적 회로의 제작 공정과 동일한 공정을 적용하여 박막 트랜지스터 (TFT) 등의 미소 전자 디바이스를 형성하고 있다. 이들 미소 전자 디바이스는 각 화소의 근방에 형성되어 각 화소의 온, 오프, 농담 등의 제어를 실시해서 디스 플레이 상의 화상 형성을 실현하고 있다.
근래 디스플레이에 대해서 40인치~100인치라는 대화면화가 요망되어 시판되기에 이르고 있지만, 전술한 유리 기판과 진공 기술을 이용한 다단계 공정을 필요로 하는 회로 기판 제작 방법이 장애가 되어, 비용 삭감이 곤란해지고 있다. 대화면 디스플레이가 널리 이용되기 위해서는 비용 삭감이 필수이며, 대화면 디스플레이의 제조 비용을 저감 가능한 회로 기판의 제조 방법이 모색되고 있다.
대화면 디스플레이에 대한 전술한 비용 삭감의 요망에 대해서, 최근 새로운 기술이 제안되고 있다 (특허 문헌 1). 이 특허 문헌 1에 개시된 기술은 미소 전자 디바이스로서 별도 제작한 회로 칩을 이용해 회로 기판으로서 저렴하고 경량인 플라스틱 기판을 이용하고 인쇄 기술을 적용해 상기 회로 칩을 상기 플라스틱 기판 상에 배치하는 동시에 회로를 제조함으로써, 대화면 디스플레이를 저렴하게 제공 가능하도록 하는 기술이다.
특허 문헌 1: 일본 특개 2003-248436호 공보
발명이 해결하고자 하는 과제
상기 특허 문헌 1에 개시된 기술에 있어서는, 플라스틱 기판 상의 소요 위치에 회로 칩을 배치하기 위한 구멍을 미리 뚫어 둔다. 한편으로는 회로 칩의 표면에 자기에 감응하는 니켈막을 적층해 둔다. 이들 니켈막을 가지는 소요수의 회로 칩을 소정의 패턴에 따라서 자기적으로 흡착해, 이들 회로 칩을 한 번에 상기 플라스틱 기판 상의 구멍에 끼워 넣어 배선 패턴을 형성한다.
상기 종래 기술에서는 플라스틱 기판 상에 회로 칩을 배치시켜 매립하기 위한 구멍을 미리 뚫어 둘 필요가 있다. 이 매립 구멍의 크기를 회로 칩의 크기보다 크게 하면 할수록, 회로 칩의 배치 작업은 편해지지만, 그 한편으로는 회로 기판 상에 배치되는 회로 칩의 설치 위치 정밀도가 저하하게 된다. 반대로 상기 매립 구멍의 크기를 회로 칩의 크기에 접근시키면 기판 상의 회로 칩의 설치 위치의 정밀도가 높아지지만, 그 한편으로는 회로 칩의 배치 작업, 즉 매립 구멍에 대한 회로 칩의 끼워 넣기 작업이 어려워진다.
본 발명은 상기 사정을 감안하여 이루어진 것으로서, 그 과제는 기판에 회로 칩의 매립 구멍을 형성하는 일 없이 회로 칩을 용이하면서도 정확하게 배치해 매립시킬 수 있는 회로 기판의 제조 방법 및 이 회로 기판의 제조 방법을 이용해 얻어진 회로 기판을 제공하는 것에 있다.
과제를 해결하기 위한 수단
상기 과제를 해결하기 위해서, 본 발명자들은 열심히 검토를 거듭하여 본 발명에 도달했다. 즉, 본 발명에 관한 회로 기판의 제조 방법은 회로 칩을 내부에 매립하는 회로 기판의 제조 방법으로서, 회로 기판 시트가 상기 회로 칩이 배치된 개소 이외를 상기 회로 칩의 배치 전 또는 배치 후에 선택적으로 경화 가능한 미경화층으로 구성되고, 이 미경화층은 그 표면에 배치된 회로 칩이 압압되면 이 회로 칩을 내부에 매립시킬 수 있는 연성을 가지는 것을 특징으로 한다.
본 발명의 회로 기판 제조 방법에 있어서, 회로 기판 시트를 구성하는 상기 미경화층은 상기 회로 칩의 두께를 초과하는 두께로 형성되어 있는 것이 바람직하다.
상기 미경화층을 형성하는 재료로는 미경화부와 경화부를 선택적으로 형성할 수 있는 재료이면 어떠한 것이라도 되지만, 미경화부와 경화부의 선택 형성이 용이하면서도 정확하게 실시할 수 있는 것으로부터 활성 에너지선에 의해 경화 가능한 활성 에너지선 경화성 수지가 매우 적합하다.
또, 본 발명의 회로 기판 제조 방법은 활성 에너지선의 조사에 의해 경화 가능한 미경화층을 가지는 회로 기판 시트의 상기 미경화층의 표면에 회로 칩을 배치하고, 이 회로 칩을 압압해 상기 회로 칩을 상기 미경화층 내에 매립하는 회로 칩 매립 공정과, 상기 회로 칩을 매립한 회로 기판 시트에 활성 에너지선을 조사해 이 회로 기판 시트를 경화시켜 회로 칩을 매립하여 이루어진 회로 기판을 얻는 회로 기판 시트 경화 공정을 가지는 것을 특징으로 한다.
상기 회로 기판의 제조 방법에 있어서, 상기 미경화층의 표면에 회로 칩을 배치하기 전에, 선택적으로 활성 에너지선을 차폐하는 마스크를 상기 미경화층의 표면에 첩합하고, 상기 마스크를 첩합한 측으로부터 상기 미경화층에 활성 에너지선을 조사함으로써 미경화부와 경화부를 선택적으로 형성하고, 그 후 회로 칩을 상기 미경화부의 표면에 배치해도 된다.
또, 상기 회로 기판의 제조 방법에 있어서, 상기 미경화층의 표면에 회로 칩을 배치하기 전에, 선택적으로 개구부를 마련한 구멍 뚫린 박리 시트를 상기 미경화층 상에 첩합하고, 활성 에너지선을 상기 미경화층에 조사함으로써 미경화부와 경화부를 선택적으로 형성하고, 그 후 회로 칩을 상기 미경화부의 표면에 배치해도 된다.
또, 본 발명의 회로 기판 제조 방법에 있어서, 상기 미경화층의 표면에 회로 칩을 배치한 후에, 이 미경화층의 회로 칩이 배치된 측으로부터 이 미경화층에 활성 에너지선을 조사함으로써 미경화부와 경화부를 선택적으로 형성하고, 그 후 회로 칩을 상기 미경화층의 표면에 압압해 상기 회로 칩을 상기 미경화층 내에 매립하도록 해도 된다.
또, 본 발명의 회로 기판은 상기 본 발명의 회로 기판 제조 방법 중 어느 하나에 의해 얻어진 회로 기판이다.
발명의 효과
본 발명에 의하면, 회로 칩이 그 표면에 배치된 후에 회로 칩을 내부에 압압함으로써 용이하고 정밀도 좋게 매립시킬 수 있는 회로 기판의 제조 방법과 회로 기판을 제공할 수 있다.
발명을 실시하기 위한 바람직한 형태
(활성 에너지선 경화성 수지)
본 발명의 회로 기판 제조에 사용하는 회로 기판 시트의 재료는 회로 칩이 배치된 개소 이외를 회로 칩의 배치 전 또는 배치 후에 선택적으로 경화 가능한 것으로, 그 표면에 배치된 회로 칩이 압압되면 회로 칩을 회로 기판 시트 내부에 매립 가능한 것이면 특별히 제한없지만, 선택적으로 미경화층이 용이하게 마련되어 회로 칩을 용이하면서도 정확하게 배치해 매립 가능한 활성 에너지선 경화성 수지가 매우 적합하게 사용된다. 이 활성 에너지선 경화성 수지는 자외선, 전자선 등의 활성 에너지선을 조사함으로써 중합, 경화하는 수지이다.
본 발명에서 이용하는 상기 활성 에너지선 경화성 수지로는 예를 들면, (1) 아크릴계 중합체와 활성 에너지선 중합성 올리고머 및/또는 중합성 모노머와 원하는 바에 따라 광중합 개시제를 포함하는 수지, (2) 측쇄에 중합성 불포화기를 가지는 활성 에너지선 경화성 관능기가 도입되어서 이루어진 아크릴계 중합체와 원하는 바에 따라 광중합 개시제를 포함하는 수지 등을 들 수 있다.
상기 (1)의 수지에 있어서, 아크릴계 중합체로는 에스테르 부분의 알킬기의 탄소수가 1~20인 (메타)아크릴산 에스테르와 원하는 바에 따라 이용되는 활성 수소를 가지는 관능기를 가지는 단량체 및 다른 단량체의 공중합체, 즉 (메타)아크릴산 에스테르 공중합체를 바람직하게 들 수 있다.
여기서, 에스테르 부분의 알킬기의 탄소수가 1~20인 (메타)아크릴산 에스테르의 예로는 (메타)아크릴산 메틸, (메타)아크릴산 에틸, (메타)아크릴산 프로필, (메타)아크릴산 부틸, (메타)아크릴산 펜틸, (메타)아크릴산 헥실, (메타)아크릴산 시클로헥실, (메타)아크릴산 2-에틸헥실, (메타)아크릴산 이소옥틸, (메타)아크릴산 팔미틸, (메타)아크릴산 스테아릴 등을 들 수 있다. 이것들은 1종을 단독으로 이용해도 되고, 2종 이상을 조합해 이용해도 된다.
한편, 원하는 바에 따라 이용되는 활성 수소를 가지는 관능기를 가지는 단량체의 예로는 (메타)아크릴산 2-히드록시에틸, (메타)아크릴산 2-히드록시프로필, (메타)아크릴산 3-히드록시프로필, (메타)아크릴산 2-히드록시부틸, (메타)아크릴산 3-히드록시부틸, (메타)아크릴산 4-히드록시부틸 등의 (메타)아크릴산 히드록시알킬에스테르; (메타)아크릴산 모노메틸아미노에틸, (메타)아크릴산 모노에틸아미노프로필 등의 (메타)아크릴산 모노알킬아미노알킬; 아크릴산, 메타크릴산, 크로톤산, 말레산, 이타콘산, 시트라콘산 등의 에틸렌성 불포화 카르복시산 등을 들 수 있다. 이들 단량체는 1종을 단독으로 이용해도 되고, 2종 이상을 조합해 이용해도 된다.
(메타)아크릴산 에스테르 공중합체 중, (메타)아크릴산 에스테르는 5~100중량％, 바람직하게는 50~95중량％ 함유되고, 활성 수소를 가지는 관능기를 가지는 단량체는 0~95중량％, 바람직하게는 5~50중량％ 함유된다.
또, 원하는 바에 따라 이용되는 다른 단량체의 예로는 아세트산 비닐, 프로피온산 비닐 등의 비닐 에스테르류; 에틸렌, 프로필렌, 이소부틸렌 등의 올레핀류; 염화비닐, 비닐리덴 클로라이드 등의 할로겐화 올레핀류; 스티렌, α-메틸스티렌 등의 스티렌계 단량체; 부타디엔, 이소프렌, 클로로프렌 등의 디엔계 단량체; 아크릴로니트릴, 메타크릴로니트릴 등의 니트릴계 단량체; 아크릴아미드, N-메틸아크릴아미드, N,N-디메틸아크릴아미드 등의 아크릴아미드류 등을 들 수 있다. 이것들은 1종을 단독으로 이용해도 되고, 2종 이상을 조합해 이용해도 된다. (메타)아크릴산 에스테르 공중합체 중, 이들 단량체는 0~30중량％ 함유할 수 있다.
이 수지에 있어서, 아크릴계 중합체로서 이용되는 (메타)아크릴산 에스테르계 공중합체는 그 공중합 형태에 대해서는 특별히 제한은 없고, 랜덤, 블록, 그라프트 공중합체 중 어느 하나여도 된다. 또, 분자량은 중량 평균 분자량으로 30만 이상이 바람직하다.
또한, 상기 중량 평균 분자량은 겔투과 크로마토그래피 (GPC)법에 의해 측정한 폴리스티렌 환산의 값이다.
본 발명에 있어서는 이 (메타)아크릴산 에스테르계 공중합체는 1종을 단독으로 이용해도 되고, 2종 이상을 조합해 이용해도 된다.
또, 활성 에너지선 중합성 올리고머로는 예를 들면, 폴리에스테르 아크릴레이트계, 에폭시 아크릴레이트계, 우레탄 아크릴레이트계, 폴리에테르 아크릴레이트계, 폴리부타디엔 아크릴레이트계, 실리콘 아크릴레이트계 등을 들 수 있다.
상기 중합성 올리고머의 중량 평균 분자량은 GPC법으로 측정한 표준 폴리스티렌 환산의 값으로, 바람직하게는 500~100,000, 보다 바람직하게는 1,000~70,000, 더욱 바람직하게는 3,000~40,000의 범위에서 선정된다.
이 중합성 올리고머는 1종을 단독으로 이용해도 되고, 2종 이상을 조합해 이용해도 된다.
한편, 활성 에너지선 중합성 모노머로는 예를 들면, (메타)아크릴산 시클로헥실, (메타)아크릴산 2-에틸헥실, (메타)아크릴산 모르폴린, (메타)아크릴산 이소보닐 등의 단관능성 아크릴산 에스테르류, 디(메타)아크릴산 1,4-부탄디올 에스테르, 디(메타)아크릴산 1,6-헥산디올 에스테르, 디(메타)아크릴산 네오펜틸글리콜 에스테르, 디(메타)아크릴산 폴리에틸렌글리콜 에스테르, 디(메타)아크릴산 네오펜틸글리콜 아디페이트 에스테르, 디(메타)아크릴산 히드록시피발산 네오펜틸글리콜 에스테르, 디(메타)아크릴산 디시클로펜타닐, 디(메타)아크릴산 카프로락톤 변성 디시클로펜테닐, 디(메타)아크릴산 에틸렌옥시드 변성 인산에스테르, 디(메타)아크릴산 알릴화 시클로헥실, 디(메타)아크릴산 이소시아누레이트, 트리(메타)아크릴산 트리메틸올프로판 에스테르, 트리(메타)아크릴산 디펜타에리트리톨 에스테르, 트리(메타)아크릴산 펜타에리트리톨 에스테르, 트리(메타)아크릴산 프로필렌옥시드 변성 트리메틸올프로판 에스테르, 이소시아누르산 트리스(아크릴옥시에틸), 펜타(메타)아크릴산 프로피온산 변성 디펜타에리트리톨 에스테르, 헥사(메타)아크릴산 디펜타에리트리톨 에스테르, 헥사(메타)아크릴산 카프로락톤 변성 디펜타에리트리톨 에스테르 등을 들 수 있다. 이들 중합성 모노머는 1종을 단독으로 이용해도 되고, 2종 이상을 조합해 이용해도 된다.
이들 중합성 올리고머나 중합성 모노머의 사용량은 통상 (메타)아크릴산 에스테르 공중합체의 고형분 100중량부에 대해 3~500중량부 배합할 수 있다.
또, 활성 에너지선으로서 통상, 자외선 또는 전자선이 조사되지만, 자외선을 조사할 때에는 광중합 개시제를 이용한다. 이 광중합 개시제로는 예를 들면, 벤조인, 벤조인 메틸에테르, 벤조인 에틸에테르, 벤조인 이소프로필에테르, 벤조인-n-부틸에테르, 벤조인 이소부틸에테르, 아세토페논, 디메틸아미노아세토페논, 2,2-디메톡시-1,2-디페닐에탄-1-온, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시-2-페닐아세토페논, 2-히드록시-2-메틸-1-페닐프로판-1-온, 1-히드록시시클로헥실페닐케톤, 2-메틸-1-[4-(메틸티오)페닐]-2-모르폴리노-프로판-1-온, 4-(2-히드록시에톡시)페닐-2(히드록시-2-프로필)케톤, 벤조페논, p-페닐벤조페논, 4,4＇-디에틸아미노벤조페논, 디클로로벤조페논, 2-메틸안트라퀴논, 2-에틸안트라퀴논, 2-터셔리부틸안트라퀴논, 2-아미노안트라퀴논, 2-메틸티옥산톤, 2-에틸티옥산톤, 2-클로로티옥산톤, 2,4-디메틸티옥산톤, 2,4-디에틸티옥산톤, 벤질디메틸케탈, 아세토페논디메틸케탈, p-디메틸아민벤조산에스테르, 올리고(2-히드록시-2-메틸-1-[4-(1-프로페닐)페닐]프로판온) 등을 들 수 있다. 이것들은 1종을 단독으로 이용해도 되고, 2종 이상을 조합해 이용해도 된다.
이러한 광중합 개시제의 배합량은 상술한 활성 에너지선 경화성 수지의 고형분 100중량부에 대해 통상 0.1~10중량부이다.
다음에, 상기 (2)의 수지에 있어서, 측쇄에 중합성 불포화기를 가지는 활성 에너지선 경화성 관능기가 도입되어서 이루어진 아크릴계 중합체로는 예를 들면, 전술한 (메타)아크릴산 에스테르계 중합체의 측쇄에 -COOH, -NCO, 에폭시기, -OH, -NH2 등의 활성점을 도입해 이 활성점과 중합성 불포화기를 가지는 화합물을 반응시켜, 이 아크릴계 중합체의 측쇄에 중합성 불포화기를 가지는 에너지선 경화성 관능기를 도입해서 이루어진 것을 들 수 있다.
아크릴계 중합체에 상기 활성점을 도입하려면, 이 아크릴계 중합체를 제조할 때에 -COOH, -NCO, 에폭시기, -OH, -NH2 등의 관능기와 중합성 불포화기를 가지는 단량체 또는 올리고머를 반응계에 공존시키면 된다. 구체적으로는 전술한 (1)의 수지에서 설명한 아크릴계 중합체를 제조할 때에 -COOH기를 도입하는 경우에는 (메타)아크릴산 등을, -NCO기를 도입하는 경우에는 2-(메타)아크릴로일옥시에틸이소시아네이트 등을, 에폭시기를 도입하는 경우에는 (메타)아크릴산글리시딜 등을, -OH기를 도입하는 경우에는 (메타)아크릴산 2-히드록시에틸, 모노(메타)아크릴산 1,6-헥산디올에스테르 등을, -NH2기를 도입하는 경우에는 N-메틸(메타)아크릴아미드 등을 이용하면 된다.
이들 활성점과 반응시키는 중합성 불포화기를 가지는 화합물로는 예를 들면, 2-(메타)아크릴로일옥시에틸이소시아네이트, (메타)아크릴산글리시딜, 모노(메타)아크릴산 펜타에리트리톨에스테르, 모노(메타)아크릴산 디펜타에리트리톨에스테르, 모노(메타)아크릴산 트리메틸올프로판에스테르 등의 중으로부터 활성점의 종류에 따라 적절히 선택해 이용할 수 있다.
이와 같이 하여, 아크릴계 중합체의 측쇄에 상기 활성점을 통하여 중합성 불포화기를 가지는 활성 에너지선 경화성 관능기가 도입되어서 이루어진 아크릴계 중합체, 즉 (메타)아크릴산 에스테르 공중합체를 얻을 수 있다.
이 활성 에너지선 경화성 관능기가 도입된 (메타)아크릴산 에스테르 공중합체는 중량 평균 분자량이 100,000 이상인 것이 바람직하고, 특히 300,000 이상인 것이 바람직하다. 또한, 상기 중량 평균 분자량은 GPC법에 의해 측정한 폴리스티렌 환산의 값이다.
또, 원하는 바에 따라 이용되는 광중합 개시제로는 전술한 (1)의 수지의 설명에서 예시한 광중합 개시제를 이용할 수 있다.
상기 (1) 및 (2)의 활성 에너지선 경화성 수지에 있어서는 본 발명의 효과가 손상되지 않는 범위에서, 원하는 바에 따라 가교제, 점착 부여제, 산화 방지제, 자외선 흡수제, 광 안정제, 연화제, 충전제 등을 첨가할 수 있다.
상기 가교제로는 예를 들면, 폴리이소시아네이트 화합물, 에폭시 수지, 멜라민 수지, 요소 수지, 디알데히드류, 메틸올 폴리머, 아지리딘계 화합물, 금속 킬레이트 화합물, 금속 알콕시드, 금속염 등을 들 수 있지만, 폴리이소시아네이트 화합물이 바람직하게 이용된다. 이 가교제는 상술한 (메타)아크릴산 에스테르 공중합체의 고형분 100중량부에 대해서 0~30중량부 배합할 수 있다.
여기서, 폴리이소시아네이트 화합물의 예로는 톨릴렌 디이소시아네이트, 디페닐메탄 디이소시아네이트, 크실릴렌 디이소시아네이트 등의 방향족 폴리이소시아네이트, 헥사메틸렌 디이소시아네이트 등의 지방족 폴리이소시아네이트, 이소포론 디이소시아네이트, 수소 첨가 디페닐메탄 디이소시아네이트 등의 지환식 폴리이소시아네이트 등, 및 그들의 뷰렛체, 이소시아누레이트체, 나아가서는 에틸렌글리콜, 네오펜틸글리콜, 트리메틸올프로판, 피마자유 등의 저분자 활성 수소 함유 화합물과의 반응물인 부가체 등을 들 수 있다. 이들 가교제는 1종을 단독으로 이용해도 되고, 2종 이상을 조합해 이용해도 된다.
또한, 상기 (1) 및 (2)의 활성 에너지선 경화성 수지는 (1)의 에너지선 경화성 수지에 대해, (2)의 측쇄에 중합성 불포화기의 활성 에너지선 경화성기를 가지는 (메타)아크릴산 에스테르 공중합체를 더할 수 있다. 마찬가지로 (2)의 활성 에너지선 경화성 수지에 대해, (1)의 아크릴계 중합체 또는 활성 에너지선 중합성 올리고머나 활성 에너지선 중합성 모노머를 더할 수 있다. 또, 원하는 바에 따라 용제도 첨가시킬 수 있다. 이용되는 용제로는 상기 (1) 및 (2)의 활성 에너지선 경화성 수지에 용해성이 양호하고, 상기 (1), (2)의 수지에 대해서 불활성인 공지의 용제 중에서 적절히 선택해 이용할 수 있다. 이와 같은 용제로는 예를 들면, 톨루엔, 크실렌, 메탄올, 에탄올, 이소부탄올, n-부탄올, 아세톤, 메틸에틸케톤, 테트라히드로푸란, 아세트산에틸 등을 들 수 있다. 이것들은 1종을 단독으로 이용해도 되고, 2종 이상을 조합해도 된다.
또한, 활성 에너지선 가운데 범용성, 경제성으로부터 자외선이 바람직하게 사용될 수 있다. 자외선을 발생시키는 램프로는 고압 수은 램프, 메탈 하이드라이드 램프, 크세논 램프, 무전극 자외선 램프 등이 있다. 자외선의 조사량으로는 적절히 선택되지만, 예를 들면 광량은 1~1500mJ/㎠, 조도는 10~500mW/㎠ 정도이다.
본 발명에 사용하는 회로 기판 시트는 상기 활성 에너지선 경화성 수지를 이용하여 이하와 같이 형성할 수 있다.
(회로 기판 시트의 형성)
상기 활성 에너지선 경화성 수지의 도공액을 조제해, 이 도공액을 박리 기재의 한쪽 면에 박리제층이 마련된 박리 시트 (중박리형 박리 시트)의 박리 처리면에 도포하고, 용제를 포함하는 경우, 가열 건조하여 활성 에너지선 경화성 수지로 이루어진 미경화층을 형성한 시트로 한다. 상기 도포 방법은 나이프 코터, 롤 코터, 바 코터, 블레이드 코터, 그라비어 코터 등의 방법으로 도포하고, 실온~150℃, 바람직하게는 60~130℃, 1~10분의 조건으로 건조시킨다. 또, 박리 시트는 공지의 것을 사용할 수 있고, 폴리에틸렌 필름이나, 폴리프로필렌 필름, 폴리에틸렌 테레프탈레이트 필름, 폴리에틸렌 나프탈레이트 필름 등의 박리 기재에 실리콘 수지, 알키드 수지, 장쇄 알킬 수지 등의 박리제를 도포해 박리제층을 마련한 것 등을 들 수 있다. 이 박리 시트의 두께는 통상, 20~150㎛ 정도이다.
마찬가지로 하여, 별도로 박리 기재의 한쪽 면에 박리제층이 마련되어서 이루어진 박리 시트 (경박리형 박리 시트)의 박리 처리면에 상기 도공액을 도포하고, 필요에 따라서 가열 건조하여 활성 에너지선 경화성 수지로 이루어진 미경화층을 가지는 시트를 제조한다. 여기서 사용하는 박리 시트의 박리력은 상기 중박리형 박리 시트보다 작게 설정된 것이 사용된다.
상기 중박리형 박리 시트 상의 미경화층에 상기 경박리형 박리 시트 상의 미경화층을 적층하고 경박리형 박리 시트를 박리한다. 이 적층 공정을 반복하여 최종적으로 중박리형 박리 시트와 경박리형 박리 시트에 의해 끼워진 활성 에너지선 경화성 수지로 이루어진 소정 두께의 미경화층을 가져서 이루어진 회로 기판 시트를 얻는다. 상기 미경화층의 두께는 30~1000㎛, 바람직하게는 50~500㎛이다.
상기 활성 에너지선 경화성 수지로 이루어진 미경화층은 활성 에너지선이 조사될 때까지 미경화 상태에 있고, 미경화 상태의 수지는 회로 칩이 매립 가능한 연성을 가지고 있다. 따라서, 임의의 수단에 의해 이 미경화층 상에 원하는 수의 회로 칩을 배치한 후, 이들 회로 칩을 평면 프레스기 등을 이용해 미경화층의 표면에 수직으로 압압하면, 회로 칩을 미경화층 내에 매립할 수 있다. 회로 칩을 매립한 후, 상기 미경화층 전체에 활성 에너지선을 조사하면, 미경화층이 경화하여 상기 회로 칩을 단단히 고정하는 동시에, 회로 기판으로서 충분한 물리적 강도가 실현된다.
상기 미경화부와 경화부를 선택적으로 형성하는 시기는 회로 칩을 미경화층 상에 배치하기 전도 되고, 후도 된다.
상기 미경화층에 회로 칩을 배치하기 전에 회로 칩이 배치되는 개소 및 주변의 깊이 방향의 영역을 미경화인 채로 남기고 다른 영역을 경화시키려면, 주로 2가지 방법이 있다. 하나는 활성 에너지선을 선택적으로 차폐하는 마스크를 미경화층의 표면에 첩합하고, 상기 마스크를 첩합한 측으로부터 활성 에너지선을 조사해 조사한 부분을 경화시켜 마스크에 의해 차폐된 미조사 부분을 미경화부로서 남기는 방법이다. 상기 활성 에너지선을 차폐하는 마스크로는 석영 유리 등의 기판 상에 크롬 등의 금속 박막을 차폐부로서 형성한 것을 들 수 있다. 또 하나의 방법은 라디칼 중합에 의해 경화가 진행하는 활성 에너지선 경화성 수지는 공기 등의 산소 함유 분위기와 접촉하면 그 경화가 저해되는 현상을 이용한 방법이다. 즉, 활성 에너지선을 투과하는 박리 시트에 선택적으로 구멍을 뚫은 구멍 뚫린 박리 시트를 미경화층 상에 두고 활성 에너지선을 조사하면, 활성 에너지선은 미경화층의 전면에 구석구석까지 조사되지만, 시트에 덮여 산소와 접촉하지 않는 다른 부분은 경화하고, 구멍에 의해 산소 함유 분위기와 접촉한 부분은 산소에 의해 경화가 저해되어 미경화인 채로 되므로, 이 현상을 이용하여 미경화부를 선택적으로 형성하는 방법이다. 또한, 미경화층의 구멍 뚫린 박리 시트가 첩합되어 있지 않은 측은 유리 기판 등을 첩합하여 산소 함유 분위기에 접촉하지 않게 해 두는 것이 바람직하다. 상기 구멍 뚫린 박리 시트로는 상기한 박리 시트를 이용할 수 있고, 구멍을 뚫는 방법은 열침이나 레이저 등 공지의 방법으로 실시할 수 있다. 구멍 뚫린 박리 시트의 두께는 통상 20~150㎛ 정도이다.
나아가 상기 미경화층에 회로 칩을 배치한 후에, 회로 칩이 배치된 개소 및 주변의 깊이 방향의 영역을 미경화인 채로 남기고 다른 영역을 경화시키려면, 회로 칩을 마스크로서 이용해 활성 에너지선의 조사를 실시하는 방법을 들 수 있다. 즉, 상기 미경화층의 표면에 회로 칩을 배치한 후에, 이 미경화층의 회로 칩이 배치된 측의 윗쪽으로부터 이 미경화층에 활성 에너지선을 조사한다. 이 조사에 의해, 상기 회로 칩을 마스크로 하여 미경화부와 경화부가 선택적으로 형성된다. 그 후, 회로 칩을 압압해 상기 회로 칩을 상기 미경화층 내에 매립한다.
이하에, 상기 각 매립 방법을 이용한 회로 기판의 제조 방법을 도면을 참조해 설명한다.
(회로 기판의 제조 방법(1))
도 1에 나타내는 바와 같이, 상술한 바와 같이 제작한 회로 기판 시트(1)의 경박리형 박리 시트(미도시)를 미경화층(2)으로부터 벗겨 소다 라임, 석영 유리 등의 유리 기판(3)에 첩합한다. 이 때, 활성 에너지선을 투과하는 중박리형 박리 시트(4)는 벗기지 않고 둔다.
도 2에 나타내는 바와 같이, 활성 에너지선을 차폐하는 개소가 소요수 (도면에서는 1개소), 필요한 패턴에 형성된 마스크(5)를 상기 중박리형 박리 시트(4) 상에 첩합하고 마스크를 첩합한 측으로부터 활성 에너지선을 조사한다. 마스크로는 석영 유리 상에 활성 에너지선을 차폐하는 개소에 크롬의 박막이 형성된 것 등을 사용할 수 있다.
상기 활성 에너지선의 조사 결과, 마스크(5)에 의해 활성 에너지선의 조사가 차폐된 개소가 미경화부(2a)로서 남고, 활성 에너지선이 조사된 다른 부분이 경화부(2b)가 된다. 그 후, 도 3에 나타내는 바와 같이, 다른 쪽의 중박리형 박리 시트(4)를 박리하여 미경화부(2a) 및 경화부(2b)를 노출시킨다.
다음에, 도 4에 나타내는 바와 같이, 임의의 수단에 의해 소요수 (도면에서는 1개)의 회로 칩(6)을 회로 기판 시트의 미경화부(2a) 표면에 배치한다.
상기 소요수 (도면에서는 1개)의 회로 칩(6)을 소요 개소에 배치된 회로 기판 시트(1)를 유리 기판(3)과 함께, 도 5에 나타내는 바와 같이 평면 프레스기(10)에 재치한다. 계속해서, 회로 기판 시트(1) 상에 박리 시트(11)와 유리 기판(12)을 차례차례 얹고, 서서히 상하로부터 프레스한다. 또한, 박리 시트(11) 및 유리 기판(12)은 먼저 예로 들었던 것을 사용할 수 있다. 그러면, 회로 칩(6)이 배치된 미경화부(2a)는 미경화이고 연질이기 때문에, 표면에 배치되어 있던 회로 칩(6)이 회로 기판 시트(1) 내에 매립되어 그 표면이 회로 기판 시트(1)의 표면과 하나로 연결되는 평면을 구성한다. 이때, 회로 기판 시트(1)는 아래쪽의 유리 기판(3)과 윗쪽의 유리 기판(12) 및 박리 시트(11)에 의해 균일하게 가압되기 때문에 회로 칩(6)이 매립되어도 표면의 평탄성이 손상되는 일이 없다. 또, 회로 칩(6)이 매립되는 깊이 방향은 경화부(2b)에 의해 둘러싸여 규제되고 있으므로, 회로 칩(6)은 시트면에 수평 방향으로 위치 차이를 일으키는 일 없이 매립된다.
회로 칩(6)이 매립된 후, 윗쪽의 박리 시트(11) 및 유리 기판(12)과, 아래쪽의 유리 기판(3)을 붙인 채로 평면 프레스기(10)로부터 꺼낸다. 그 후, 도 6에 나타내는 바와 같이, 아래쪽의 유리 기판(3) 측으로부터 활성 에너지선을 회로 기판 시트(1)의 전체에 조사해 회로 기판 시트(1)의 미경화부(2a)를 경화시킨다. 경화 후, 윗쪽의 유리 기판(12)과 박리 시트(11)를 없애면, 도 7에 나타내는 바와 같이, 회로 기판 시트(1)가 원하는 회로 칩(6)이 매립된 후에 전체가 경화되어 얻어진 회로 기판(13)을 얻는다.
상기 회로 기판(13)에는 그 후, 진공 증착이나 스패터링, 포토리소그래피 기술 등의 주지의 전극 및 배선 형성 방법에 의해 화소를 제어하기 위한 배선이 형성되어 디스플레이용 회로 기판이 완성된다.
도 1~7을 참조해 상술한 회로 기판의 제조 방법에서는 마스크(5)를 사용해 미경화부(2a)와 경화부(2b)를 형성하지만, 그 밖에 본 발명에서는 활성 에너지선 조사시에 소요의 국부를 산소에 접촉시킴으로써 경화 저해를 일으켜 미경화 점착부를 선택적으로 형성하는 것도 가능하다. 이하, 그 방법을 도 8~10을 참조해 설명한다.
(회로 기판의 제조 방법(2))
도 8에 나타내는 바와 같이, 먼저 설명한 바와 같이 제조한 회로 기판 시트(1)의 경박리형 박리 시트(미도시)를 미경화층(2)으로부터 벗겨 유리 기판(3)에 첩합한다. 그 후, 다른 쪽의 중박리형 박리 시트(미도시)를 벗기고 대신에 구멍 뚫린 박리 시트(20)를 첩합한다. 이 구멍 뚫린 박리 시트(20)에는 소요수 (도면에서는 1개)의 구멍(20a)이 소요의 패턴으로 형성되어 있다.
다음에, 도 9에 나타내는 바와 같이, 활성 에너지선을 구멍 뚫린 박리 시트(20)를 첩합한 측으로부터 미경화층(2)를 향해서 조사한다. 전술한 바와 같이, 구멍 뚫린 박리 시트(20)에는 구멍(20a)이 뚫려 있기 때문에, 그 구멍(20a)이 있는 부분의 미경화층(2)은 공기와 접하고 있다. 이 상태에서 공기 등의 산소를 함유하는 분위기 하에서 미경화층(2)에 활성 에너지선을 조사하면, 활성 에너지선은 미경화층(2)의 전면에 구석구석까지 조사되어 미경화층(2)의 전체 영역이 광경화되지만, 구멍(20a)에 의해 공기와 접한 부분은 공기 중의 산소에 의해 경화가 저해되어 미경화인 채로 되고, 미경화부(2a)가 선택적으로 형성되어 나머지 부분이 경화부(2b)가 된다. 또한, 도 9에서는 활성 에너지선을 구멍 뚫린 박리 시트(20)를 첩합한 측으로부터 조사하고 있지만, 유리 기판(3) 측으로부터 조사해도 된다.
전술한 바와 같이, 구멍 뚫린 박리 시트(20)를 이용한 공기 등의 산소 함유 분위기 하에서의 조사 결과, 미경화부(2a)와 경화부(2b)가 선택적으로 형성된 후 구멍 뚫린 박리 시트(20)를 박리하고, 도 10에 나타내는 바와 같이, 미경화부(2a) 및 경화부(2b)를 노출시킨다. 그 후, 전술한 도 4~도 7에 나타낸 공정에 따라서, 회로 기판(13)을 얻는다.
상술한 회로 기판의 제조 방법(1)(2)에서는 미경화층(2) 상에 회로 칩(6)을 배치하기 전에 미경화부(2a)와 경화부(2b)를 형성하지만, 그 밖에 본 발명에서는 미경화층(2) 상에 회로 칩(6)을 배치한 후에, 미경화부(2a)와 경화부(2b)를 선택적으로 형성하는 것도 가능하다. 이하, 그 방법을 도 11~12를 참조해 설명한다.
(회로 기판의 제조 방법(3))
도 11에 나타내는 바와 같이, 먼저 설명한 것처럼 제조한 회로 기판 시트(1)의 경박리형 박리 시트(미도시)를 미경화층(2)으로부터 벗겨 유리 기판(3)에 첩합한다. 그 후, 중박리형 박리 시트(미도시)를 벗기고 노출한 미경화층(2) 상에 소요수 (도면에서는 1개)의 회로 칩(6)을 소요의 패턴으로 배치한다.
다음에, 도 12에 나타내는 바와 같이, 회로 칩이 배치된 측으로부터 활성 에너지선을 미경화층(2)를 향해서 조사한다. 그 결과, 회로 칩(6)이 마스크의 역할을 다해 회로 칩(6)의 하부가 미경화부(2a)가 되고, 나머지 부분이 경화부(2b)가 된다. 그 후, 전술한 도 4~도 7에 나타낸 공정에 따라서, 회로 기판(13)을 얻는다.
도 1은 활성 에너지선 경화성 수지로 구성한 회로 기판 시트의 측면 단면도이다.
도 2는 회로 기판 시트에 마스크를 통하여 활성 에너지선을 조사해 미경화부를 선택적으로 형성하고 있는 상태의 측단면도이다.
도 3은 미경화부와 경화부를 노출한 상태의 회로 기판 시트의 측면 단면도이다.
도 4는 회로 칩을 회로 기판 시트에 배치한 상태를 나타내는 측면 단면도이다.
도 5는 회로 기판 시트 표면에 배치된 회로 칩을 평면 프레스기에 의해 회로 기판 시트 내에 매립한 상태를 나타내는 측면 단면도이다.
도 6은 회로 칩을 매립한 회로 기판 시트에 활성 에너지선을 조사해 경화시키고 있는 상태를 나타내는 측면 단면도이다.
도 7은 회로 칩의 매립과 회로 기판 시트의 경화가 완료해 얻어진 회로 기판의 측면 단면도이다.
도 8은 활성 에너지선 경화성 수지로 구성한 회로 기판 시트의 노출면에 구멍 뚫린 박리 시트를 밀착한 상태의 측면 단면도이다.
도 9는 회로 기판 시트에 구멍 뚫린 박리 시트를 통하여 활성 에너지선을 산소 함유 분위기 하에서 조사해 미경화부와 경화부를 선택적으로 형성하고 있는 상태를 나타내는 측면 단면도이다.
도 10은 미경화부와 경화부를 노출한 상태의 회로 기판 시트의 측면 단면도이다.
도 11은 회로 기판 시트의 미경화층 상에 회로 칩을 배치한 상태를 나타내는 측면 단면도이다.
도 12는 회로 기판 시트의 미경화층 상의 회로 칩을 마스크로 하여 활성 에너지선을 조사해 미경화부와 경화부를 선택적으로 형성하고 있는 상태를 나타내는 측면 단면도이다.
부호의 설명
1　회로 기판 시트
2　미경화층
2a　미경화부
2b　경화부
3　유리 기판
4　중박리형 박리 시트
5　마스크
6　회로 칩
10　평면 프레스기
11　박리 시트
12　유리 기판
13　회로 기판
20　구멍 뚫린 박리 시트
20a　구멍
이하, 본 발명의 회로 기판 제조 방법의 실시예를 나타낸다. 또한, 이하에 나타내는 실시예는 본 발명을 적합하게 설명하기 위한 예시에 지나지 않고, 전혀 본 발명을 한정하는 것은 아니다.
이하에 나타내는 실시예 1, 2는 먼저 도 1~7을 참조해 설명한 회로 기판의 제조 방법(1)에 준해 행한 실시예이다. 마찬가지로, 실시예 3은 도 8~10을 참조해 설명한 회로 기판의 제조 방법(2)에 준해 행한 실시예이며, 실시예 4는 도 11, 12를 참조해 설명한 회로 기판의 제조 방법(3)에 준해 행한 실시예이다.
(실시예 1)
(회로 기판 시트의 형성)
아크릴산부틸 (칸토화학사제) 80중량부와 아크릴산 (칸토화학사제) 20중량부를 아세트산 에틸/메틸에틸케톤 혼합 용매 (중량비 50：50) 중에서 반응시켜 얻은 아크릴산 에스테르 공중합체 (고형분 농도 35중량％)에 공중합체 내의 아크릴산 100당량에 대해 30당량이 되도록 2-메타크릴로일옥시에틸이소시아네이트 (코쿠산화학 사제)를 첨가하고, 질소 분위기하, 40℃에서 48시간 반응시켜 측쇄에 활성 에너지선 경화성기를 가지는 중량 평균 분자량이 85만인 활성 에너지선 경화성 관능기가 도입되어서 이루어진 아크릴계 공중합체를 얻었다.
얻어진 활성 에너지선 경화성 관능기가 도입되어서 이루어진 아크릴계 공중합체 용액의 고형분 100중량부에 대해서, 광중합 개시제인 2,2-디메톡시-1,2-디페닐에탄-1-온 (치바·스페셜티·케미컬즈사제, 상품명 「이르가큐아 651」) 3.0중량부와 활성 에너지선 중합성의 다관능 모노머 및 올리고머로 이루어진 조성물 (다이이치세이카공업사제, 상품명 「14-29B(NPI)」) 100중량부 (고형분 80중량부)와 폴리이소시아네이트 화합물로 이루어진 가교제 (토요잉크제조사제, 상품명 「오리바인 BHS-8515」) 1.2중량부 (고형분 0.45부)를 용해시키고, 마지막으로 메틸에틸케톤을 가해 고형분 농도를 40중량％로 조정하고, 균일한 용액이 될 때까지 교반하여 도공액으로 했다.
조제한 상기 도공액을 나이프 코터에 의해서 두께 38㎛의 폴리에틸렌 테레프탈레이트 필름의 한쪽 면에 실리콘계 박리제층이 마련된 중박리형 박리 시트 「린텍사제, 상품명 「SP-PET3811」의 박리 처리면에 도포하고 90℃에서 90초간 가열 건조시켜, 두께 50㎛의 활성 에너지선 경화성 수지로 이루어진 미경화층을 형성했다.
마찬가지로 하여, 별도로 두께 38㎛의 폴리에틸렌 테레프탈레이트 필름의 한쪽 면에 실리콘계 박리제층이 마련되어서 이루어진 경박리형 박리 시트 「린텍사제, 상품명 「SP-PET3801」)의 박리 처리면에 상기 도공액을 도포하고 90℃에서 90초간 가열 건조시켜, 두께 50㎛의 활성 에너지선 경화성 수지로 이루어진 미경화층을 형성했다.
상기 중박리형 박리 시트 상의 미경화층에 상기 경박리형 박리 시트 상의 미경화층을 적층하고, 경박리형 박리 시트를 박리했다. 이 적층 공정을 반복하여, 최종적으로 중박리형 박리 시트와 경박리형 박리 시트에 의해 끼워진 활성 에너지선 경화성 수지로 이루어진 두께 400㎛의 미경화층을 가져서 이루어진 회로 기판 시트를 얻었다.
(미경화부와 경화부의 선택적 형성)
상기 미경화층을 가지는 상기 회로 기판 시트의 경박리형 박리 시트를 벗겨 5㎝ × 5㎝의 소다 라임 유리 기판에 첩합했다. 이 상태에서 다른 쪽의 중박리형 박리 시트 상에 마스크를 첩합하고, 이 마스크를 통하여 회로 기판 시트에 조도 400mW/㎠, 광량 315mJ/㎠의 조건으로 무전극 램프 (퓨전사제, H 벌브)를 광원으로 하는 자외선을 조사했다. 마스크는 석영 유리 상에 자외선을 차단하기 위해서 크롬 박막이 형성된 것 (차단 개소의 크기： 세로 520㎛ × 가로 520㎛, 간격 1740㎛)을 사용했다. 상기 자외선을 마스크 윗쪽측으로부터 조사함으로써, 미경화층에 크기 세로 520㎛ × 가로 520㎛의 미경화부가 4개소 형성되고, 다른 부분은 경화부가 되었다.
(회로 기판 시트에 대한 회로 칩의 매립)
상기 회로 기판 시트의 중박리형 박리 시트를 벗겨 상기 4개소의 미경화부 표면에 4개의 회로 칩 (세로 500㎛ × 가로 500㎛ × 두께 200㎛)을 배치했다.
(회로 칩의 매립 및 회로 기판 시트의 경화)
유리 기판 상의 회로 칩이 배치된 회로 기판 시트의 윗쪽에 박리 시트 (린텍 사제, 상품명 「SP-PET3801」)를 통하여, 별도로 준비한 5㎝ × 5㎝의 유리 기판으로서의 소다 라임 유리판을 꽉 누르고, 평면 프레스기를 이용해 0.3MPa의 압력으로 5분간 프레스했다. 상압으로 되돌린 후, 평면 프레스기로부터 박리 시트, 윗쪽의 소다 라임 유리판과 아래쪽의 유리 기판을 붙인 채로 회로 기판 시트를 떼어내고, 조도 400mW/㎠, 광량 315mJ/㎠의 조건으로 회로 기판 시트에 무전극 램프 (퓨전사제, H 벌브)를 광원으로 하는 자외선을 아래쪽의 회로 칩을 가지지 않는 면의 유리 기판 측으로부터 조사해 미경화부를 경화시켰다. 그 후, 회로 기판 윗쪽의 소다 라임 유리판과 박리 시트를 없애자, 아래쪽의 소다 라임 유리 기판 상에 4개의 회로 칩이 원하는 배치로 매립되어 있는 회로 기판을 얻었다.
(실시예 2)
실시예 1에 있어서, 회로 기판 시트에 자외선을 차폐하는 마스크로서 크기가 세로 800㎛ × 가로 800㎛ (간격 1740㎛)의 차폐 개소가 형성된 마스크를 이용한 것 이외에는 실시예 1과 같은 방법으로, 회로 칩의 회로 기판 시트에 대한 매립 및 회로 기판 시트의 경화를 실시해서 회로 기판을 얻었다.
(실시예 3)
실시예 1에 있어서, 회로 기판 시트의 미경화부와 경화부를 선택 형성하는 공정을 이하와 같이 변경한 것 이외에는 실시예 1과 마찬가지로 하여 회로 기판을 얻었다.
(미경화부와 경화부의 선택적 형성)
상기 미경화층을 가지는 상기 회로 기판 시트의 경박리형 박리 시트를 벗겨 5㎝ × 5㎝의 소다 라임 유리 기판에 첩합했다.
다음에, 두께 38㎛의 폴리에틸렌 테레프탈레이트 필름의 한쪽 면에 실리콘계 박리층이 마련된 박리 시트 (린텍주식회사제, 상품명 「SP-PET3801」)를 준비하고, 이 박리 시트에 탄산 가스 레이저를 조사하여 회로 칩을 배치하는 4개소에 대응하는 영역에 520㎛ × 520㎛ (간격 1740㎛)의 정방형의 구멍을 뚫었다 (구멍 뚫린 박리 시트).
상기와 같이 하여 얻어진 구멍 뚫린 박리 시트를 상기 회로 기판 시트의 중 박리형 박리 시트를 벗겨 노출한 미경화층의 표면에 첩합시켰다. 이 상태의 회로 기판 시트를 공기 분위기 (산소 가스 함유 분위기) 하에서, 구멍 뚫린 박리 시트 측으로부터 회로 기판 시트의 미경화층에 조도 400mW/㎠, 광량 100mJ/㎠의 조건으로 퓨전사제 무전극 램프 (H 벌브)를 광원으로 하는 자외선을 조사했다. 그 결과, 미경화층에 크기 세로 520㎛ × 가로 520㎛의 미경화부가 4개소 형성되고, 다른 부분은 경화부가 되었다. 그 후, 실시예 1과 같은 방법으로, 회로 칩의 회로 기판 시트에 대한 매립 및 회로 기판 시트의 경화를 실시해서 회로 기판을 얻었다.
(실시예 4)
실시예 1에 있어서, 회로 칩을 매립하기 전까지의 공정을 이하와 같이 변경한 것 이외에는 실시예 1과 마찬가지로 하여 회로 기판을 얻었다.
(미경화부와 경화부의 선택적 형성)
상기 미경화층을 가지는 상기 회로 기판 시트의 경박리형 박리 시트를 벗겨 노출한 미경화층을 5㎝ × 5㎝의 소다 라임 유리 기판에 첩합하고, 다른 쪽 표면의 중박리형 박리 시트를 벗겨 미경화층을 노출시켰다.
다음에, 상기 미경화층 상에 4개의 회로 칩을 소정의 패턴으로 배치했다. 이 상태의 회로 기판 시트의 회로 칩이 배치된 측의 바로 위로부터 조도 400mW/㎠, 광량 600mJ/㎠의 조건으로 퓨전사제 무전극 램프 (H 벌브)를 광원으로 하는 자외선을 회로 기판 시트의 미경화층에 조사했다. 그 결과, 회로 칩 하부의 미경화층에 회로 칩 크기 (크기 세로 500㎛ × 가로 500㎛)와 거의 같은 치수의 미경화부가 형성되 고, 다른 부분은 경화부가 되었다. 그 후, 실시예 1과 같은 방법으로, 회로 칩의 회로 기판 시트에 대한 매립 및 회로 기판 시트의 경화를 행하여 회로 기판을 얻었다.
(참고예 1)
실시예 1에 있어서, 회로 칩을 배치하기 전에, 회로 기판 시트에 자외선 조사를 실시하지 않고 전체 면을 미경화 점착 영역으로 한 채로 한 것 이외에는 실시예 1과 같은 방법에 의해 회로 기판을 얻었다.
(참고예 2)
실시예 1에 있어서, 사용하는 마스크의 차폐부의 크기를 세로 1300㎛ × 가로 1300㎛ (간격 1740㎛)로 한 것 이외에는 실시예 1과 마찬가지로 하여 회로 기판을 얻었다.
(평가)
상기 각 실시예에서의 미경화부의 표면 크기와 회로 칩의 매립 개시 위치와 매립 완료 위치의 수평 방향의 어긋남 폭 (㎛)을 측정했다. 평가 시험은 10회 실시 해 (n=10), 그 평균값을 냈다. 그 결과를 표 1에 나타냈다.
[표 1]
Figure 112009041303622-pct00001
표 1로부터 알 수 있는 바와 같이, 본 발명의 회로 기판 제조 방법을 이용하면 회로 칩을 회로 기판 시트에 용이하면서도 위치 어긋남이 아주 적어 정확하게 매립 고정할 수 있다. 또, 본 발명의 회로 기판 제조 방법을 이용하여 회로 칩을 정확하게 매립한 회로 기판을 간단하고 쉽게 제조할 수 있다.
이상 설명한 것처럼, 본 발명에 따르면 회로 칩이 그 표면에 배치된 후에 회로 칩을 내부에 압압함으로써 용이하고 정밀도 좋게 매립시킬 수 있는 회로 기판의 제조 방법과 회로 기판을 제공할 수 있다.

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 활성 에너지선의 조사에 의해 경화 가능한 미경화층을 가지는 회로 기판 시트의 상기 미경화층 상의 소요 개소에 회로 칩을 배치하고, 그 후 상기 회로 칩을 상기 미경화층 내에 매립하고, 상기 회로 칩을 매립한 회로 기판 시트에 활성 에너지선을 조사해 이 회로 기판 시트를 경화시켜 회로 칩을 매립하여 이루어진 회로 기판을 얻는 회로 기판의 제조 방법으로서,
    상기 회로 칩을 상기 미경화층 내에 매립하기 전에 상기 소요 개소 이외의 미경화층을 선택적으로 경화시켜 경화부로 하는 동시에 상기 소요 개소를 미경화부로 하는 것을 특징으로 하는 회로 기판의 제조 방법.
  5. 청구항 4에 있어서,
    상기 미경화층의 표면에 회로 칩을 배치하기 전에, 선택적으로 활성 에너지선을 차폐하는 마스크를 상기 미경화층의 표면에 첩합하고, 상기 마스크를 첩합한 측으로부터 상기 미경화층에 활성 에너지선을 조사함으로써 미경화부와 경화부를 선택적으로 형성하고, 그 후 회로 칩을 상기 미경화부의 표면에 배치하고, 그 후 회로 칩을 압압하여 이 회로 칩을 상기 미경화층 내에 매립하는 것을 특징으로 하는 회로 기판의 제조 방법.
  6. 청구항 4에 있어서,
    상기 미경화층의 표면에 회로 칩을 배치하기 전에, 선택적으로 개구부를 마련한 구멍 뚫린 박리 시트를 상기 미경화층 상에 첩합하고, 활성 에너지선을 상기 미경화층에 조사함으로써 미경화부와 경화부를 선택적으로 형성하고, 그 후 회로 칩을 상기 미경화부의 표면에 배치하고, 그 후 회로 칩을 압압하여 이 회로 칩을 상기 미경화층 내에 매립하는 것을 특징으로 하는 회로 기판의 제조 방법.
  7. 청구항 4에 있어서,
    상기 미경화층의 표면에 회로 칩을 배치한 후에, 이 미경화층의 회로 칩이 배치된 측으로부터 이 미경화층에 활성 에너지선을 조사함으로써 미경화부와 경화 부를 선택적으로 형성하고, 그 후 회로 칩을 압압해 상기 회로 칩을 상기 미경화층 내에 매립하는 것을 특징으로 하는 회로 기판의 제조 방법.
  8. 삭제
  9. 활성 에너지선의 조사에 의해 경화 가능한 미경화층을 갖고, 이 미경화층 상의 소요 개소에 회로 칩이 선택적으로 배치되며, 상기 배치된 회로 칩이 상기 미경화층 내에 매립되고, 그 후 활성 에너지선이 조사됨으로써 회로 칩을 매립하여 이루어진 회로 기판이 되는 회로 기판 시트로서,
    상기 소요 개소 이외의 미경화층이 선택적으로 경화되어 경화부로 되고, 상기 소요 개소가 미경화부로 되어 있는 것을 특징으로 하는 회로 기판 시트.
KR1020097014180A 2007-01-18 2008-01-17 회로 기판의 제조 방법 및 회로 기판 KR101387206B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-009568 2007-01-18
JP2007009568A JP4950676B2 (ja) 2007-01-18 2007-01-18 回路基板の製造方法
PCT/JP2008/050478 WO2008087995A1 (ja) 2007-01-18 2008-01-17 回路基板の製造方法および回路基板

Publications (2)

Publication Number Publication Date
KR20090099064A KR20090099064A (ko) 2009-09-21
KR101387206B1 true KR101387206B1 (ko) 2014-04-21

Family

ID=39635996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097014180A KR101387206B1 (ko) 2007-01-18 2008-01-17 회로 기판의 제조 방법 및 회로 기판

Country Status (6)

Country Link
US (1) US8298873B2 (ko)
JP (1) JP4950676B2 (ko)
KR (1) KR101387206B1 (ko)
CN (1) CN101589655B (ko)
TW (1) TWI405512B (ko)
WO (1) WO2008087995A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772042B2 (en) * 2008-09-24 2010-08-10 Eastman Kodak Company Solvent softening to allow die placement
US9579868B2 (en) 2014-07-01 2017-02-28 Isola Usa Corp. Prepregs and laminates having a UV curable resin layer
WO2020214238A1 (en) * 2019-04-16 2020-10-22 Applied Materials, Inc. Method of thin film deposition in trenches
DE102019128088A1 (de) 2019-10-17 2021-04-22 Rastal Gmbh & Co. Kg Verfahren zum Verbinden eines Geschirrteils mit einem Informationsträger und Vorrichtung mit einem Geschirrteil und einem Informationsträger

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079276A (ja) * 2003-08-29 2005-03-24 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972807A (en) * 1990-04-16 1999-10-26 Fujitsu Limited Photosensitive, heat-resistant resin composition and process for using same to form patterns as well as polymeric composite and production process thereof
US7356786B2 (en) 1999-11-30 2008-04-08 Synplicity, Inc. Method and user interface for debugging an electronic system
JP2003248436A (ja) 2002-02-27 2003-09-05 Ishikawa Seisakusho Ltd 大画面平面ディスプレイ装置並びにその製造方法及び製造装置
US7218812B2 (en) * 2003-10-27 2007-05-15 Rpo Pty Limited Planar waveguide with patterned cladding and method for producing the same
US20060082002A1 (en) 2004-10-06 2006-04-20 Lintec Corporation Sheet for circuit substrates and sheet of a circuit substrate for displays
JP2006332094A (ja) * 2005-05-23 2006-12-07 Seiko Epson Corp 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法
US8067253B2 (en) * 2005-12-21 2011-11-29 Avery Dennison Corporation Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079276A (ja) * 2003-08-29 2005-03-24 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法

Also Published As

Publication number Publication date
JP4950676B2 (ja) 2012-06-13
JP2008177370A (ja) 2008-07-31
KR20090099064A (ko) 2009-09-21
US20100044887A1 (en) 2010-02-25
TW200843581A (en) 2008-11-01
TWI405512B (zh) 2013-08-11
CN101589655B (zh) 2012-11-28
CN101589655A (zh) 2009-11-25
US8298873B2 (en) 2012-10-30
WO2008087995A1 (ja) 2008-07-24

Similar Documents

Publication Publication Date Title
JP5324114B2 (ja) 発光モジュール用シートの製造方法、発光モジュール用シート
KR101230761B1 (ko) 회로기판용 시트 및 디스플레이용 회로기판 시트
KR101370245B1 (ko) 점접착제 조성물, 점접착 시트 및 반도체장치의 제조방법
TWI586777B (zh) Production method of active energy ray hardening type adhesive preparation and laminate
KR101387206B1 (ko) 회로 기판의 제조 방법 및 회로 기판
KR100850772B1 (ko) 다이싱·다이 본딩용 점접착 시트 및 반도체 장치의 제조방법
TWI489206B (zh) 光硬化與熱硬化樹脂組成物、以及防焊乾膜
KR20070059176A (ko) 활성 에너지선 점착력 소실형 감압 접착제, 그것을 도포한활성 에너지선 점착력 소실형 점착 시트, 및 에칭화금속체의 제조방법
TW201026814A (en) Method for manufacturing electrical element
JPWO2008078828A1 (ja) 画素制御素子埋め込み用ディスプレイ基板
TW201936855A (zh) 光硬化性黏著劑組成物、光硬化性黏著劑層、黏著片、黏著劑層及電子材料構件
JP4875340B2 (ja) ディスプレイ用の回路基板シートの製造方法及び該製造方法に用いる回路基板用シート
US8445092B2 (en) Resin sheet for circuit boards, sheet for circuit boards and circuit board displays
JPWO2017038916A1 (ja) 粘着シート
JP2008176073A (ja) 回路基板シートおよび回路基板の製造方法
JP5403820B2 (ja) 電子基板の製造方法
JP2008177371A (ja) 回路基板の製造方法
JP2007173381A (ja) 回路基板用シート及びそれを用いたチップ埋設回路基板
TW202202590A (zh) 電子零件之製造方法、及顯示裝置之製造方法
JP2007173380A (ja) 回路基板用シート、その製造方法及びチップ埋設回路基板
JP2008176070A (ja) 回路基板シートおよび回路基板の製造方法
JP2008176072A (ja) 回路チップ転写シートおよび回路基板の製造方法
JP2009251228A (ja) 基板用樹脂シート及び基板用シート
JP2010254869A (ja) 光硬化性粘着シート、及びそれを用いた光硬化性粘着層の形成方法
JP2009231776A (ja) レーザーダイシング・ダイボンド兼用シートおよびチップ複合体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee