JP4939313B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4939313B2
JP4939313B2 JP2007155282A JP2007155282A JP4939313B2 JP 4939313 B2 JP4939313 B2 JP 4939313B2 JP 2007155282 A JP2007155282 A JP 2007155282A JP 2007155282 A JP2007155282 A JP 2007155282A JP 4939313 B2 JP4939313 B2 JP 4939313B2
Authority
JP
Japan
Prior art keywords
resin layer
dicing
wafer
blade
photosensitive resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007155282A
Other languages
English (en)
Other versions
JP2008311288A (ja
Inventor
秀行 栗本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007155282A priority Critical patent/JP4939313B2/ja
Publication of JP2008311288A publication Critical patent/JP2008311288A/ja
Application granted granted Critical
Publication of JP4939313B2 publication Critical patent/JP4939313B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に受光部を有する半導体装置をウェハレベルからチップレベルに分割する際のダイシング技術に関するものである。
近年、半導体装置の高密度実装化の流れにより、半導体装置の小型化が進んでいる。入射される光を光電変換して光量に応じた電圧信号に変換することで撮像データを電気信号として取得する半導体装置、いわゆるイメージセンサモジュールにおいても、小型の携帯機器に搭載されるようになってきており、小型化・薄型化を進めていく必要性が生じている。
図8は、従来のイメージセンサパッケージの概略構成図である。図8に示すように、従来のイメージセンサパッケージは、セラミックやプリモールドの箱状のパッケージケース91内に、受光部(イメージセンサ)2が形成された半導体基板1aを有し、受光部2は、ワイヤ線92、金属配線93、コンタクトプラグ6を介して外部端子8と電気的に接続される構成である。また、受光部2を有する半導体基板1aは、ガラス板11bによって上部が覆われることで封止される。なお、ガラス板11bは、接着樹脂層9によってパッケージケース91と接着形成されており、またその上層表面には所定の波長域の光を選択的に透過させるための光学フィルタ膜15を有する。また、半導体基板1a上には、受光部2の他に素子回路3を有するとともに、これらに対する電気的接続を行うための電極パッド4が表面上に備えられる。
従来は、図8に示されるように、イメージセンサ用チップをLCC(Leadless Chip Carrier)パッケージによってパッケージ化することが一般的であった。しかし、このパッケージは、図8のとおり、受光部2と外部端子8との電気的接続を形成するためにワイヤ線92によって平面方向に配線を引き出す必要があるため、チップサイズ(半導体基板1aの基板面サイズ)よりも平面方向に1mm以上幅の広い大きなパッケージとなってしまう(図9参照)。図9は、従来のイメージセンサパッケージの概略平面図である。
そこで、パッケージサイズの小型化・薄型化を図るべく、例えば下記特許文献1には、イメージセンサ部分を保護・密封するためのガラス蓋をウェハ状で半導体ウェハに貼り合わせた上で個々の半導体センサに分割する方法が開示されている。また、下記特許文献2には、半導体ウェハに貫通電極を形成し、半導体装置の裏面側へ電気信号を伝達させ、回路配線を通じて外部電極端子を設けることにより、半導体装置の裏面側に電極端子を形成する方法が開示されている。
特開2005−209966公報 特開2001−351997公報
図10は、上記特許文献1及び2に記載の方法に基づき、ウェハレベルで受光部2並びにガラス部材(ガラスウェハ11)を形成した状態の概略断面構造図である。半導体ウェハ1は、裏面側には保護絶縁膜5及び外部端子8を有し、表面側には複数のチップ領域内に受光部2を有するとともに、これらの隣接する受光部2間には接着樹脂層9を有する。また、ガラスウェハ11が、接着樹脂層9を介して半導体ウェハ1上に接着形成されており、ガラスウェハ11と受光部2の上面には一定の空間が形成され、封止された状態となっている。そして、ガラスウェハ11の上面には特定の波長域の光を透過させるための光学フィルタ膜15が形成されている。
さらに、受光部2と外部端子8との電気的接続を形成するため、半導体ウェハ1の裏面側には裏面配線7が形成されており、この裏面配線7と半導体ウェハ1の表面側との電気的接続のためのコンタクトプラグ6が形成されている。半導体ウェハ1の表面側には、コンタクトプラグ6と接続された電極パッド4が形成され、電極パッド4と受光部2とが電気的に接続されることで受光部2から外部端子8までの電気的接続が確保されている。
図10に示されるように、ウェハレベルで受光部2並びにガラスウェハ11が形成された後、ダイシングシート30上に半導体ウェハ1を載置し、半導体ウェハ1に対して、スクライブラインに沿ってダイシングを行うことにより、ウェハ1をチップレベルに分割する工程を行う。
このとき、図11(a)に示されるように、スクライブライン10に沿ってガラスウェハ11側から半導体ウェハ1の底面にかけて一度にダイシングを行うことができれば、本来は望ましい(なお、図11では、ダイシングシート30の図示を省略している)。しかしながら、図10或いは図11(a)に示されるように、ダイシング対象となるウェハは、半導体ウェハ1とガラスウェハ11の2層構造を有している。通常半導体ウェハ1の材料はSiであり、一方でガラスウェハ11の材料はガラスであるため、ダイシング対象となるウェハは、材料の異なる2層構造を有していることになる。
一般に、ガラスとSiのように、切削性の異なる材料を同時に一つのダイシングブレードを用いて切断すると、ダイシング条件の違いやブレードの目詰まり、或いは切削負荷によるブレードの破損等が発生し、スムーズにダイシングを行うことが困難となるという問題がある。
そこで、このような切削性の異なる材料で構成された多層構造を有するウェハを切断するに際しては、各層毎に当該層を構成する材料を切断するのに適したダイシングブレードを用いてダイシングを行うという方法が採用される。すなわち、図11(b)に示すように、切削性が比較的悪いガラスで構成されるガラスウェハ11をダイシングする際には、砥粒が粗くブレード幅の太いダイシングブレードを用いてダイシングを行い、切削性がガラスよりも良好な半導体ウェハ1をダイシングする際には、砥粒が細かくブレード幅の細いダイシングブレードを用いてダイシングを行う。
ところで、このように素材の硬さ、弾性、或いは切削性の異なる積層物をダイシングによって切断する場合、弾性のある接着樹脂層9に支えられたガラスウェハ11はダイシング時の振動や衝撃によって、接合界面やその他の表面にチッピングやクラックを発生させることがある。図12は、チップレベルに分割された状態の概略構造図である。図12に示されるように、ガラス部11a(ガラスウェハがチップ単位に分割されて得られたもの)には、ダイシング時に発生したチッピング94、クラック95が形成された状態となっている。
これらのチッピング94やクラック95の存在は、後にガラス部材11aと半導体基板1a(半導体ウェハ1がチップ単位に分割されて得られたもの)との接着性を低下させたり、受光部2やその上面の空間領域への水分の侵入を容易にしてしまい、これによって信頼性の低下を引き起こす恐れがある。また、ガラス部11a表面付近にチッピングやクラックの発生を引き起こした場合、かかる発生時に、その上層に形成される光学フィルタ膜15(図12では不図示)に対してもチッピングあるいはクラックの発生を誘発する可能性がある。光学フィルタ膜15は硬くて脆い性質を有するため、ガラス部11a内に対して与えられる衝撃を受けることで欠けやクラックが入りやすいためである。このような欠陥が光学フィルタ膜15内に発生すると、後にガラス部11aから光学フィルタ膜15が剥がれやすくなるという問題が生じる。
さらに、図12に示される状態では、ガラス部11aの側面が露出されているため、当該側面から不要な光が受光部2に対して入射される懸念がある。不要光が受光部2に入射されると、光学的な感度や特性の劣化を引き起こす場合がある。このため、チップレベルに分割した後、ガラス部11a側面からの不要光の入射を防止すべく、各チップ毎にガラス部11aの側面を遮蔽するためのモジュール部品95を設置する必要がある(図13参照)。このため、半導体基板1aのサイズよりもモジュール部品95の幅に相当する分だけ完成後のイメージセンサモジュールがサイズアップしてしまうという問題も有する。
本発明は、上記の問題点に鑑み、高い信頼性を維持しつつ、イメージセンサモジュールのサイズのさらなる縮小化を実現することが可能な半導体装置の製造方法を提供することを目的とする。
上記目的を達成するための本発明に係る半導体装置の製造方法は、半導体ウェハ上に構成される複数のチップ領域内に受光部を形成した後、隣接する前記受光部間に接着樹脂層を形成し、当該接着樹脂層を介して前記受光部上を含む前記半導体ウェハ面全面にガラスウェハを接着形成する第1工程と、前記第1工程終了後、第1粒度で第1ブレード幅を有する第1ダイシングブレードによって、スクライブライン上を、前記ガラスウェハ側から当該スクライブライン上に形成された前記接着樹脂層内の深さ位置までダイシングカットして、隣接する前記チップ間に溝部を形成する第2工程と、前記第2工程終了後、前記溝部を完全に充填するように前記ガラスウェハ上面の全面に感光性樹脂層を堆積する第3工程と、前記第3工程終了後、前記受光部の上方領域の前記ガラスウェハ上面に堆積された前記感光性樹脂層を除去する第4工程と、前記第4工程終了後、前記第1粒度より砥粒が細かい第2粒度で、前記第1ブレード幅よりブレード幅の狭い第2ブレード幅を有する第2ダイシングブレードによって、前記スクライブライン上を、前記ガラスウェハ側から当該スクライブライン上に形成された前記感光性樹脂層並びにその下層の前記半導体ウェハ底面までダイシングカットして前記チップ毎に分割する第5工程と、を有することを第1の特徴とする。
本発明に係る半導体装置の製造方法の上記第1の特徴によれば、ガラスウェハを切断する第2工程の終了後、当該切断時に生じる溝部に感光性樹脂層を充填することにより、万一切断時にチッピングやクラックが発生していたとしても、これらの欠陥が感光性樹脂層によって覆われる。従って、その後に外部から衝撃やストレスが与えられたとしても、充填された感光性樹脂層によって衝撃が吸収されるため、当該欠陥の存在によって更なるチッピングあるいはクラックの発生を誘発するということがない。
さらに、切断後のチップが備えるガラス部の側面にこの感光性樹脂層が覆われることにより、外部からの水分の流入を防止する効果を有する。すなわち、水分が受光部内に流入されることで信頼性が低下するという事態を回避することができる。
また、ダイシング完了後に、ガラス部の側面には遮光材としての感光性樹脂層がすでに形成された状態となっている。このため、従来構成のように、分割後の各チップそれぞれに対する遮光用モジュール部品取り付け工程を行う必要がなく、製造工程の簡素化が図られ、生産性が向上する。さらに、分割後にモジュール部品の取り付けが不要なため、分割されたチップサイズでパッケージ化することができ、従来よりもサイズの縮小化が図られる。
また、本発明に係る半導体装置の製造方法は、半導体ウェハ上に構成される複数のチップ領域内に受光部を形成した後、隣接する前記受光部間に接着樹脂層を形成し、当該接着樹脂層を介して前記受光部上を含む前記半導体ウェハ面全面にガラスウェハを接着形成する第1工程と、前記第1工程終了後、第1粒度で第1ブレード幅を有する第1ダイシングブレードによって、スクライブライン上を、前記ガラスウェハ側から当該スクライブライン上に形成された前記接着樹脂層内の深さ位置までダイシングカットして、隣接する前記チップ間に溝部を形成する第2工程と、前記第2工程終了後、前記第1粒度より砥粒が細かい第3粒度で、前記第1ブレード幅よりブレード幅の狭い第3ブレード幅を有する第3ダイシングブレードによって、前記ガラスウェハ側から前記半導体ウェハ底面に達しない範囲内の深さ位置までダイシングカットすることで、前記半導体ウェハの上面よりも深い位置まで前記溝部を形成する第3工程と、前記第3工程終了後、前記溝部を完全に充填するように前記ガラスウェハ上面の全面に感光性樹脂層を堆積する第4工程と、前記第4工程終了後、前記受光部の上方領域の前記ガラスウェハ上面に堆積された前記感光性樹脂層を除去する第5工程と、前記第5工程終了後、前記第3ダイシングブレード、または前記第3粒度より砥粒が細かい第4粒度で前記第3ブレード幅よりブレード幅の狭い第4ブレード幅を有する第4ダイシングブレードによって、前記スクライブライン上を、前記ガラスウェハ側から当該スクライブライン上に形成された前記感光性樹脂層並びにその下層の前記半導体ウェハ底面までダイシングカットして前記チップ毎に分割する第6工程と、を有することを第2の特徴とする。
本発明に係る半導体装置の製造方法の上記第2の特徴によれば、第1の特徴と同様、切断時に生じる溝部に感光性樹脂層を充填することにより、万一切断時にチッピングやクラックが発生していたとしても、これらの欠陥が感光性樹脂層によって覆われるため、その後に外部から衝撃やストレスが与えられたとしても、充填された感光性樹脂層によって衝撃が吸収されるため、当該欠陥の存在によって更なるチッピングあるいはクラックの発生を誘発するということがない。
そして、切断後のチップが備えるガラス部の側面にこの感光性樹脂層が覆われることにより、外部からの水分の流入を防止する効果を有する。さらに、本特徴の場合、切断後のチップを構成する半導体基板の側面にも感光性樹脂層が形成されるため、水分のチップ内部への流入防止効果や外部からのストレス緩和効果をさらに高めることができる。
また、本発明に係る半導体装置の製造方法は、上記第1または第2の特徴に加えて、前記第1ブレード幅が100μm以上であることを第3の特徴とする。
また、本発明に係る半導体装置の製造方法は、上記第1〜第3のいずれか一の特徴に加えて、前記第1粒度が、300〜1000の範囲内であることを第4の特徴とする。
また、本発明に係る半導体装置の製造方法は、上記第1〜第4のいずれか一の特徴に加えて、前記感光性樹脂層が、エポキシ系またはシリコーン系樹脂で構成されることを第5の特徴とする。
本発明の構成によれば、高い信頼性を維持しつつ、イメージセンサモジュールのサイズのさらなる縮小化を実現することが可能な半導体装置の製造方法を提供することができる。
以下において、本発明に係る半導体装置の製造方法(以下、適宜「本発明方法」と称する)の各実施形態について図面を参照して説明する。
[第1実施形態]
本発明方法の第1実施形態(以下、適宜「本実施形態」と称する)につき、図1〜図4の各図を参照して説明する。
図1は、ダイシング前の半導体ウェハの状態を示す概略断面構造図である。まず、半導体ウェハ1の複数のチップ領域内に受光部(イメージセンサ)2、素子回路3、及び受光部2並びに素子回路3との電気的接続をとるための電極パッド4を形成する。また、半導体ウェハ1の裏面側には保護絶縁膜5、コンタクトプラグ6、裏面配線7をそれぞれ形成し、半導体ウェハ1の外部には裏面配線7と電気的に接続される外部端子8が備えられている。このような状態の下で、隣接する受光部2間に接着樹脂層9を形成後、当該接着樹脂層9を介して前記受光部2上面を含むウェハ面全面にガラスウェハ11を接着形成させる。ガラスウェハ11の表面には所定の光を透過させるための光学フィルタ膜15を形成させる。
以下、図1の状態にある半導体ウェハ1をチップ毎に分割する際の手順につき、各工程毎の概略断面図(図2(a)〜(d))を参照して説明する。なお、各概略断面図は、あくまで模式的に図示されたものであり、図面上の縮尺と実際の縮尺とは必ずしも一致するものではない。また、図3は、本実施形態に係る工程をフローチャートに示したものであり、以下の説明文中の各ステップ(ステップ#1〜#5)は図3に示されるフローチャートの各ステップを表すものとする。
まず、図1に示される状態の半導体ウェハ1の裏面側(外部端子8側)をダイシングテープによってステージ(不図示)上に接着固定する(ステップ#1)。
次に、図2(a)に示すように、ガラス切断に最適な、粒度が粗くブレード幅が大きいダイシングブレード(以下、「第1ダイシングブレード」と記載)を用いて、ガラスウェハ11側から隣接するチップ領域間に形成されているスクライブライン10上を接着樹脂層9内の深さ位置までダイシングカットする(ステップ#2)。本ステップで用いられる第1ダイシングブレードとしては、粒度が300〜1000の範囲内で、ブレード幅が100μm以上のものを利用する。
なお、ダイシング時における位置合わせを行うに際しては、スクライブライン10が視認できるときは視認によって行い、接着樹脂層9の透明性が低い等の理由によりスクライブライン10が視認できないときはIR(Infrared:赤外線)透過カメラを用いるか、あるいは半導体ウェハ1の裏面パターンのスクライブマーク等で切断位置を認識することで位置合わせを行う。そして、ダイシング位置をスクライブライン10の中央(センター)に合わせた状態で、接着樹脂層9内部の深さ位置までダイシングカットを行う。本ステップにより、スクライブライン10上において、ガラスウェハ11の上面から接着樹脂層9の内部の深さ位置までの溝部12が形成される(図2(b)参照)。
次に、図2(c)に示すように、ガラスウェハ11上面の全面にエポキシ系或いはシリコーン系の感光性樹脂層13を堆積する(ステップ#3)。本ステップにより、ステップ#2において形成された溝部12内にも当該感光性樹脂層13が充填される。
次に、図2(d)に示すように、ステップ#3で堆積された感光性樹脂層13のうち、受光部2上方に堆積されている感光性樹脂層13のみを露光及び現像処理によって除去する(ステップ#4)。
次に、図2(e)に示すように、ステップ#2で用いた第1ダイシングブレードよりも粒度が細かく、ブレード幅の小さいダイシングブレード(以下、「第2ダイシングブレード」と記載)を用いて、ガラスウェハ11側からスクライブライン10上を半導体ウェハ1の底面位置までダイシングカットする(ステップ#5)。ステップ#2においてあらかじめスクライブライン10上のガラスウェハ11がダイシングカットされて溝部12が形成されており、当該溝部12内にはステップ#3において感光性樹脂層13が充填されている。このため、本ステップに係るダイシング工程では、スクライブライン10上に形成されている感光性樹脂層13及びその下層の半導体ウェハ1をダイシングカットすることとなり、ガラスウェハ11をダイシングカットすることがない。このため、ステップ#2で用いた第1ダイシングブレードよりも粒度が細かくブレード幅の小さい第2ダイシングブレードを用いてダイシングを行うことが可能となる。
このステップ#5に係るダイシング工程を経て、スクライブライン10上に形成されている感光性樹脂層13、並びにその下層の半導体ウェハ1がダイシングカットされ、これによって半導体ウェハ1がチップ毎に分割されることとなる。これにより、図2(e)に示されるように、分割後の各チップは、ガラス部11a(ガラスウェハ11がチップ毎に分割されて得られた構造部)の側面に感光性樹脂層13を備える構成となる。これにより、ガラス部11aの側面から受光部2に対して不要な光が入射されるのを防止することができる。
その後は分割されたチップサイズに応じたサイズのレンズ部品21を感光性樹脂層13の上層に取り付けることで、図4に示されるようなイメージセンサモジュールが完成する。
従来構成の場合、各チップ毎に切断した後、それぞれのチップが備えるガラス部11aの側面を覆うようにチップ毎にモジュール部品95を形成してガラス部11a側面の遮光処置を行う必要があった。しかし、本発明方法によれば、チップ毎に分割された段階で、すでにガラス部11a側面の遮光のための感光性樹脂層13が形成されている構成であるため、分割後の各チップそれぞれに対する部品取り付け工程を行う必要がなく、製造工程の簡素化が図られ、生産性が向上する。
さらに、ガラス部11aの側面に感光性樹脂層13が取り付けられることにより、ステップ#2に係るガラスウェハ11切断工程においてチッピングやクラックが発生した場合であっても、これらが感光性樹脂層13で覆われるため、後に外部からの衝撃やストレスが生じたとしても当該感光性樹脂層13によって衝撃が吸収される。これにより、外部ストレスや衝撃から各チップ(受光部2を含む)を保護することができるという効果も有する。
また、ガラス部11a、接着樹脂層9、及び半導体基板1a(半導体ウェハ1がチップ毎に分割されて得られたもの)が感光性樹脂層13で覆われることにより、これらの内部に水分が流入するのを防止する効果を有するため、耐湿性の向上が図られる。
さらに、従来構成の場合、チップ毎に分割した後、ガラス部11aの側面にモジュール部品95を取り付けていたため、各チップはガラス部11aの幅よりもモジュール部品95の幅だけ大きいサイズにならざるを得なかった。しかし、本発明方法によれば、チップ毎に分割された段階ですでに遮光性の接着樹脂層9が形成されているため、分割後に新たに部材を装着することでチップサイズが大きくなることがない。また、ガラス部11aの側面に接着樹脂層9が形成されているため、厳密にはガラス部11aの幅よりはチップサイズは大きくなるものの、ステップ#5に係るダイシング工程後にガラス部11aの側面に残存される接着樹脂層9の厚み分だけガラス部11aの幅より大きくなる程度であり、分割後にモジュール部品95を装着する従来構成と比較した場合には、チップサイズは縮小される。
[第2実施形態]
本発明方法の第2実施形態(以下、適宜「本実施形態」と称する)につき、図5〜図7の各図を参照して説明する。
以下、図1の状態にある半導体ウェハ1をチップ毎に分割する際の手順につき、各工程毎の概略断面図(図5(a)〜(e))を参照して説明する。また、図6は、本実施形態に係る工程をフローチャートに示したものであり、以下の説明文中の各ステップ(ステップ#11〜#16)は図6に示されるフローチャートの各ステップを表すものとする。
なお、図5において、図1、図2、及び図4に示される構成要素と同一の構成要素については、同一の符号を付し、その説明を省略する。また、第1実施形態に係る各ステップ(ステップ#1〜#5)と同一または類似する工程については、その旨を記載して説明を簡略化する。
まず、ステップ#1と同様、ダイシングテープによって半導体ウェハ1をステージ上に接着固定する(ステップ#11)。次に、図5(a)に示すように、ガラス切断に最適な、粒度が粗くブレード幅が大きい第1ダイシングブレードを用いて、ステップ#2と同様、ガラスウェハ11側から隣接するチップ領域間に形成されているスクライブライン10上を接着樹脂層9内の深さ位置までダイシングカットする(ステップ#12)。本ステップにより、ガラスウェハ11上面から接着樹脂層9内の深さ位置にかけて形成される径の比較的大きい溝部12aが形成される。
次に、ステップ#12で用いた第1ダイシングブレードよりも粒度が細かく、ブレード幅の小さいダイシングブレード(以下、「第3ダイシングブレード」と記載)によってガラスウェハ11側から半導体ウェハ1の底面に達しない範囲内の深さ位置までスクライブライン10上をダイシングカットする(ステップ#13)。本ステップにより、前記溝部12aと、接着樹脂層9内の深さ位置から半導体ウェハ1内の深さ位置にかけて形成される径の比較的小さい溝部12bと、が連結した溝部12が形成される(図5(b)参照)。
次に、図5(c)に示すように、ステップ#3と同様、ガラスウェハ11上面の全面にエポキシ系或いはシリコーン系の感光性樹脂層13を堆積する(ステップ#14)。本ステップにより、ステップ#12及び#13において形成された溝部12内にも当該感光性樹脂層13が充填される。溝部12は、半導体ウェハ1内の深さ位置まで形成されていることから、本ステップにより、感光性樹脂層13は、ガラスウェハ11側面のみならず半導体ウェハ1の側面にも形成されることとなる。
次に、ステップ#4と同様、図5(d)に示すように、受光部2上方に堆積されている感光性樹脂層13を露光及び現像処理によって除去する(ステップ#15)。
次に、図5(e)に示すように、第3ダイシングブレードよりもさらに粒度が細かく、ブレード幅の小さいダイシングブレード(以下、「第4ダイシングブレード」と記載)を用いてガラスウェハ11側からスクライブライン10上を半導体ウェハ1の底面位置までダイシングカットする(ステップ#16)。これにより、ガラス部11aの側面のみならず半導体基板1aの側面にも感光性樹脂層13が覆われる。そして、この分割されたチップサイズに応じたサイズのレンズ部品21を感光性樹脂層13の上層に取り付けることで、図7に示されるようなイメージセンサモジュールが完成する。
本実施形態に係る方法によっても、第1実施形態の場合と同様、チップ毎に分割された段階ですでにガラス部11aの側面には遮光部材としての感光性樹脂層13が形成されているため、その後に遮光部材としてのモジュール部品95をチップ毎に取り付けるという工程を行う必要がない。このため、従来と同様、ガラス部11から受光部2に対して不要光が入射されるのを防止する効果を有しつつ、従来構成よりも製造工程の簡素化と生産性の向上が図られる。
また、本実施形態の場合は、第1実施形態と比較して半導体基板1aの側面にも感光性樹脂層13が形成されており、これによって半導体基板1aに対する水分の流入の防止効果や、外部からのストレス緩和効果をさらに高めることができる。
なお、ステップ#13では、ステップ#12で形成された溝部12aの底面位置から、半導体ウェハ1の底面に達しない範囲内の深さ位置までダイシングカットされる。すなわち、本ステップでは、主として半導体ウェハ1が切断される工程である。従って、本ステップで用いられる第3ダイシングブレードは、半導体ウェハ1を切断するのに好適なダイシングブレードを用いることが好ましい。
また、ステップ#16の開始直前の時点では、半導体ウェハ1は、ステップ#13において底面に達しない範囲内の深さ位置まですでに切断がされている。特に、ステップ#13において、底面に達しない範囲内の深さ位置まで最大限切断されている場合には、本ステップ#16では主として溝部12内に埋め込まれた感光性樹脂層13を切断することとなり、切断対象となる半導体ウェハ1の厚みはごくわずかである。従って、本ステップで用いられる第4ダイシングブレードは、感光性樹脂層13を切断するのに好適なダイシングブレードを用いることが好ましい。
これに対し、第1実施形態におけるステップ#5では、スクライブライン上に形成されている感光性樹脂層13と、初期状態の厚み分に相当する半導体ウェハ1を切断することとなる。従って、ステップ#5で用いられる第2ダイシングブレードは、感光性樹脂層13と半導体ウェハ1を切断するのに好適なダイシングブレードを用いることが好ましい。
特に、ステップ#5並びにステップ#16は、いずれもチップ毎に分離する工程であるところ、特にステップ#2あるいは#12で用いられる第1ダイシングブレードよりも粒度が細かくブレード幅の狭いダイシングブレードが用いられる。なお、ステップ#16で用いられる第4ダイシングブレードは、ステップ#5で用いられる第2ダイシングブレードと同程度の粒度で同程度のブレード幅を有するものとしても構わない。
また、ステップ#13は、その後に感光性樹脂層13を埋め込むための溝部12bを形成するための工程であるため、当該ステップ#13で用いられるダイシングブレードはガラスウェハ11を切断するほどの粗い粒度や広いブレード幅を必要としない。すなわち、高集積化を図るためにはできるだけスクライブラインの線幅を狭くすることが好ましいところ、ステップ#13では、第1ダイシングブレードよりも粒度が細かくブレード幅が狭い第3ダイシングブレードが用いられる。一方、上述したように、ステップ#16は、主として感光性樹脂層13を切断する工程であるため、第3ダイシングブレードよりもさらに粒度が細かくブレード幅が狭い第4ダイシングブレードを用いるのが好適である。しかし、少なくとも第1ダイシングブレードよりは粒度が細かくブレード幅が狭いブレードであれば、ステップ#13とステップ#16とで同程度の粒度及びブレード幅を有するダイシングブレードを用いて切断するものとしても構わない。
ダイシング前のイメージセンサ用半導体ウェハの概略構造図 本発明の第1実施形態に係る各工程毎の概略断面図 本発明の第1実施形態に係る製造工程を示すフローチャート 本発明の第1実施形態に係る製造工程によって得られる半導体装置の概略断面図 本発明の第2実施形態に係る各工程毎の概略断面図 本発明の第2実施形態に係る製造工程を示すフローチャート 本発明の第2実施形態に係る製造工程によって得られる半導体装置の概略断面図 従来のイメージセンサパッケージの概略構成図 従来のイメージセンサパッケージの概略平面図 ウェハレベルで受光部並びにガラスウェハを形成した状態の従来の概略断面構造図 ウェハレベルで受光部並びにガラスウェハを形成された状態のウェハをダイシングする際の工程を説明するための概略断面構造図 従来のダイシング方法で分割された状態の半導体チップの概略構造図 モジュール部品が取り付けられた状態の半導体チップの概略構成図
符号の説明
1: 半導体ウェハ
1a: 半導体基板(半導体ウェハがチップ毎に分割されて得られたもの)
2: 受光部(イメージセンサ)
3: 素子回路
4: 電極パッド
5: 保護絶縁膜
6: コンタクトプラグ
7: 裏面配線
8: 外部端子
9: 接着樹脂層
10: スクライブライン
11: ガラスウェハ
11a: ガラス部(ガラスウェハがチップ毎に分割されて得られたもの)
11b: ガラス板
12: 溝部
12a: 径の大きい溝部
12b: 径の小さい溝部
13: 感光性樹脂層
15: 光学フィルタ膜
21: レンズ部品
30: ダイシングシート
91: 従来のパッケージケース
92: ワイヤ線
93: 金属配線
95: モジュール部品

Claims (5)

  1. 半導体ウェハ上に構成される複数のチップ領域内に受光部を形成した後、隣接する前記受光部間に接着樹脂層を形成し、当該接着樹脂層を介して前記受光部上を含む前記半導体ウェハ面全面にガラスウェハを接着形成する第1工程と、
    前記第1工程終了後、第1粒度で第1ブレード幅を有する第1ダイシングブレードによって、スクライブライン上を、前記ガラスウェハ側から当該スクライブライン上に形成された前記接着樹脂層内の深さ位置までダイシングカットして、隣接する前記チップ間に溝部を形成する第2工程と、
    前記第2工程終了後、前記溝部を完全に充填するように前記ガラスウェハ上面の全面に感光性樹脂層を堆積する第3工程と、
    前記第3工程終了後、前記受光部の上方領域の前記ガラスウェハ上面に堆積された前記感光性樹脂層を除去する第4工程と、
    前記第4工程終了後、前記第1粒度より砥粒が細かい第2粒度で、前記第1ブレード幅よりブレード幅の狭い第2ブレード幅を有する第2ダイシングブレードによって、前記スクライブライン上を、前記ガラスウェハ側から当該スクライブライン上に形成された前記感光性樹脂層並びにその下層の前記半導体ウェハ底面までダイシングカットして前記チップ毎に分割する第5工程と、を有することを特徴とする半導体装置の製造方法。
  2. 半導体ウェハ上に構成される複数のチップ領域内に受光部を形成した後、隣接する前記受光部間に接着樹脂層を形成し、当該接着樹脂層を介して前記受光部上を含む前記半導体ウェハ面全面にガラスウェハを接着形成する第1工程と、
    前記第1工程終了後、第1粒度で第1ブレード幅を有する第1ダイシングブレードによって、スクライブライン上を、前記ガラスウェハ側から当該スクライブライン上に形成された前記接着樹脂層内の深さ位置までダイシングカットして、隣接する前記チップ間に溝部を形成する第2工程と、
    前記第2工程終了後、前記第1粒度より砥粒が細かい第3粒度で、前記第1ブレード幅よりブレード幅の狭い第3ブレード幅を有する第3ダイシングブレードによって、前記ガラスウェハ側から前記半導体ウェハ底面に達しない範囲内の深さ位置までダイシングカットすることで、前記半導体ウェハの上面よりも深い位置まで前記溝部を形成する第3工程と、
    前記第3工程終了後、前記溝部を完全に充填するように前記ガラスウェハ上面の全面に感光性樹脂層を堆積する第4工程と、
    前記第4工程終了後、前記受光部の上方領域の前記ガラスウェハ上面に堆積された前記感光性樹脂層を除去する第5工程と、
    前記第5工程終了後、前記第3ダイシングブレード、または前記第3粒度より砥粒が細かい第4粒度で前記第3ブレード幅よりブレード幅の狭い第4ブレード幅を有する第4ダイシングブレードによって、前記スクライブライン上を、前記ガラスウェハ側から当該スクライブライン上に形成された前記感光性樹脂層並びにその下層の前記半導体ウェハ底面までダイシングカットして前記チップ毎に分割する第6工程と、を有することを特徴とする半導体装置の製造方法。
  3. 前記第1ブレード幅が100μm以上であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記第1粒度が、300〜1000の範囲内であることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記感光性樹脂層が、エポキシ系またはシリコーン系樹脂で構成されることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
JP2007155282A 2007-06-12 2007-06-12 半導体装置の製造方法 Expired - Fee Related JP4939313B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007155282A JP4939313B2 (ja) 2007-06-12 2007-06-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007155282A JP4939313B2 (ja) 2007-06-12 2007-06-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008311288A JP2008311288A (ja) 2008-12-25
JP4939313B2 true JP4939313B2 (ja) 2012-05-23

Family

ID=40238670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007155282A Expired - Fee Related JP4939313B2 (ja) 2007-06-12 2007-06-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4939313B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115210873A (zh) * 2020-03-05 2022-10-18 索尼半导体解决方案公司 固态成像装置和电子装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080297A (ja) * 2004-09-09 2006-03-23 Fuji Photo Film Co Ltd 固体撮像装置及びその製造方法
JP2006093458A (ja) * 2004-09-24 2006-04-06 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
US7452743B2 (en) * 2005-09-01 2008-11-18 Aptina Imaging Corporation Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level
JP4871690B2 (ja) * 2006-09-28 2012-02-08 富士フイルム株式会社 固体撮像装置の製造方法及び固体撮像装置

Also Published As

Publication number Publication date
JP2008311288A (ja) 2008-12-25

Similar Documents

Publication Publication Date Title
US20110147782A1 (en) Optical device and method of manufacturing the same
JP4693827B2 (ja) 半導体装置とその製造方法
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
JP4542768B2 (ja) 固体撮像装置及びその製造方法
KR100589570B1 (ko) 반도체 장치의 제조 방법
EP2858105A1 (en) Imaging device, semiconductor device, and imaging unit
US8686526B2 (en) Semiconductor device and method of manufacturing the same
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
US20090059055A1 (en) Optical device and method for fabricating the same
KR100712159B1 (ko) 반도체 장치 및 그 제조 방법
JP2006128625A (ja) 半導体装置及びその製造方法
JP2010040672A (ja) 半導体装置およびその製造方法
CN103779237A (zh) 用于组装wlcsp晶片的方法及半导体器件
US20090091001A1 (en) Crack resistant semiconductor package and method of fabricating the same
US8790950B2 (en) Method of manufacturing optical sensor, optical sensor, and camera including optical sensor
JP2008092417A (ja) 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
JP2009032929A (ja) 半導体装置及びその製造方法
US8822325B2 (en) Chip package and fabrication method thereof
US10714528B2 (en) Chip package and manufacturing method thereof
KR100826394B1 (ko) 반도체 패키지 제조방법
JP2009135263A (ja) 光学デバイス装置
JP4939313B2 (ja) 半導体装置の製造方法
WO2011081130A1 (ja) 半導体ウエハ及び半導体装置並びに半導体装置の製造方法
JP2010273087A (ja) 半導体装置及びその製造方法
JP2010199410A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090805

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4939313

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees