KR100589570B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100589570B1
KR100589570B1 KR1020040041629A KR20040041629A KR100589570B1 KR 100589570 B1 KR100589570 B1 KR 100589570B1 KR 1020040041629 A KR1020040041629 A KR 1020040041629A KR 20040041629 A KR20040041629 A KR 20040041629A KR 100589570 B1 KR100589570 B1 KR 100589570B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
back surface
integrated circuit
forming
support base
Prior art date
Application number
KR1020040041629A
Other languages
English (en)
Other versions
KR20040110995A (ko
Inventor
사사끼가오루
야마모또게이지
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20040110995A publication Critical patent/KR20040110995A/ko
Application granted granted Critical
Publication of KR100589570B1 publication Critical patent/KR100589570B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치를 박형화하는 제조 방법을 제공하는 것을 목적으로 한다. 이를 위해, 반도체 기판(10) 표면의 각 영역(10A)에 집적 회로를 형성한다. 반도체 기판(10)의 이면으로부터의 결함이 표면에 도달하는 깊이보다도 두껍게 남도록 반도체 기판(10)을 기계적으로 연마한다. 계속해서, 화학적 반응을 주로 이용한 에칭을 적어도 기계적인 연마 공정 후의 반도체 기판(10)의 이면의 요철량만큼 보다 얇게 한다. 이와 같이 하여 반도체 기판(10)의 이면을 매끄럽게 함으로써, 후의 공정에서, 반도체 기판(10)의 이면에 절연 수지층(12)을 개재하고, 하부 지지 기체(16)를 고착하여, 적층체를 형성한 경우에도, 반도체 기판(10)의 이면의 요철 부분에 응력이 집중되지 않도록 할 수 있어서, 반도체 장치의 동작의 신뢰성을 향상시킬 수 있다.
반도체 기판, 수지층, 볼형 단자, 금속막, 완충 부재

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
도 1은 본 발명의 실시예에서의 집적 회로 소자 형성 및 내부 배선 형성 공정을 나타내는 도면.
도 2는 본 발명의 실시예에서의 제1 적층체 형성 공정을 나타내는 도면.
도 3은 본 발명의 실시예에서의 연마 공정을 나타내는 도면.
도 4는 본 발명의 실시예에서의 제2 적층체 형성 공정을 나타내는 도면.
도 5는 본 발명의 실시예에서의 절삭 공정을 나타내는 도면.
도 6은 본 발명의 실시예에서의 금속막 성막 공정을 나타내는 도면.
도 7은 본 발명의 실시예에서의 단자 형성 공정을 나타내는 도면.
도 8은 본 발명의 실시예에서의 다이싱 공정을 나타내는 도면.
도 9는 본 발명의 실시예에서의 고체 촬상 소자의 외관도.
도 10은 본 발명의 실시예에서의 기계적인 연마 공정 후의 반도체 장치의 확대도.
도 11은 본 발명의 실시예에서의 화학적 반응을 주로 이용한 에칭에 의한 반도체 장치의 확대도.
〈도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판
10A : 집적 회로 형성 영역
12 : 수지층
14 : 상부 지지 기판
16 : 하부 지지 기판
20 : 볼형 단자
24 : 홈
26 : 내부 배선
28 : 내부 배선의 단부
30 : 금속막
32 : 완충 부재
34 : 보호막
X : 액정 결함
Z : 반도체 기판 이면의 요철량
본 발명은 반도체 장치의 박형화에 관한 것이다.
최근, 제품의 소형화 및 경량화를 위해, 부품인 반도체 장치의 박형화가 진행되고 있다.
종래, 반도체 장치의 박형화를 위해 반도체 기판의 이면을 기계적으로 연마 하는 방법이 있다. 예를 들면, 그라인더에 의한 연마 방법은 생산성이 우수하기 때문에 널리 행해지고 있다. 그러나, 반도체 기판의 이면을 기계적으로 연마하면, 반도체 기판의 내부에는 결정 결함이 발생한다. 이 결정 결함은 반도체 기판의 이면으로부터 임의의 깊이까지, 또한 반도체 기판을 너무 얇게 깎으면 결정 결함이 반도체 기판의 표면에 도달하여, 반도체 기판의 표면에 형성된 집적 회로의 특성에 심각한 영향을 미친다.
한편, 반도체 기판을 드라이 에칭이나 웨트 에칭 등에 의해 얇게 하는 방법은, 반도체 기판에 발생하는 결정 결함의 깊이는 얕다고 생각할 수 있지만, 생산성이 나쁘다.
반도체 기판을 얇게 할 경우, 반도체 기판의 이면에 대하여 생산성이 우수한 기계적 연마를 행하는 방법에서, 반도체 기판의 내부에는 반도체 기판의 이면으로부터 임의의 깊이까지 결정 결함이 발생한다. 한편, 반도체 기판의 내부에 결정 결함을 극력 발생시키지 않도록 드라이 에칭이나 웨트 에칭 등을 행하는 방법은 생산성이 나쁘다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 기계적 연마에 의한 결정 결함의 영향을 가능한 한 작게 하면서, 생산성이 우수한 반도체 장치를 박형화하는 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명은, 표면에 집적 회로가 형성된 반도체 기판의 이면을 기계적으로 연마하는 제1 공정과, 상기 반도체 기판의 이면에 대하여 화학적 반응을 주로 이용한 에칭을 행하는 제2 공정을 포함하며, 상기 제1 공정은 상기 반도체 기판을 이면으로부터의 결함이 상기 반도체 기판의 표면에 도달하는 깊이보다도 두껍게 남기고, 상기 제2 공정은 적어도 상기 제1 공정 후의 상기 반도체 기판의 이면의 요철량만큼 보다 얇게 하는 것을 특징으로 하는 반도체 장치의 제조 방법이다.
이것에 의해, 생산성을 저하시키지 않고, 반도체 기판을 얇게 하면서, 반도체 기판의 표면에 형성된 집적 회로의 특성을 손상하지 않도록 할 수 있다.
<실시예>
본 발명의 실시예에서의 반도체 장치의 제조 방법은, 도 1∼도 8에 도시한 바와 같이, 집적 회로 소자 형성 및 내부 배선 형성 공정(S10), 제1 적층체 형성 공정(S12), 연마 공정(S14), 제2 적층체 형성 공정(S16), 절삭 공정(S18), 금속막 성막 공정(S20), 단자 형성 공정(S22) 및 다이싱 공정(S24)으로 기본적으로 구성된다.
단계 S10의 집적 회로 소자 형성 및 내부 배선 형성 공정은, 도 1과 같이 반도체 기판(10)의 표면 위의 스크라이브 라인에 의해 구획되는 각 영역(10A)(도 1에는 도시하지 않음, 도 10, 도 11을 참조)에 집적 회로를 형성한다. 계속해서, 반도체 기판(10)의 표면에, 인접하는 집적 회로 소자의 경계를 걸치도록, 산화막을 개재하여 내부 배선(26)을 형성한다. 이 내부 배선(26)은 산화막 내에 형성되는 컨택트 홀을 통해 집적 회로 소자와 전기적으로 접속된다.
반도체 기판(10)은 실리콘, 비화(砒化)갈륨 등의 일반적인 반도체 재료로 할 수 있으며, 예를 들면, 수광 소자인 CCD와 같은 집적 회로의 형성은, 주지의 반도체 프로세스에 의해 행할 수 있다. 또한, 내부 배선(26)의 재료로서는 은, 금, 구리, 알루미늄, 니켈, 티탄, 탄탈, 텅스텐 등의 반도체 장치에 대하여 일반적으로 이용하는 것이 가능한 재료를 주재료로 할 수 있다. 전기적 저항값이나 재료의 가공성을 고려한 경우에 알루미늄을 이용하는 것이 적합하다.
단계 S12의 제1 적층체 형성 공정에서는, 도 2와 같이 집적 회로 소자가 형성된 반도체 기판(10)의 표면에 에폭시 접착제 등의 수지층(12)에 의해, 상부 지지 기체(14)를 고착한다.
단계 S14의 연마 공정에서는, 도 3과 같이 반도체 기판(10)을 이면측으로부터 그라인더 등에 의한 기계적인 연마 등에 의해 반도체 기판(10)의 두께를 얇게 한다. 이러한 기계적인 연마를 행한 후의 반도체 장치의 단면도를 도 10에 도시한다. 반도체 기판(10)의 이면을 기계적으로 연마함으로써, 반도체 기판(10)의 내부에는 결정 결함 X가 이면으로부터 임의의 깊이까지 미칠 것으로 예상되며, 반도체 기판(10)을 너무 얇게 깍으면 결정 결함 X가 반도체 기판(10)의 표면에 도달하여, 반도체 기판(10) 표면의 각 영역(10A)에 형성된 집적 회로의 특성에 심각한 영향을 미친다. 예를 들면, 집적 회로가 CCD와 같은 수광 소자인 경우에는, 소위 백점 결함으로서 나타나서, 수율이 저하된다.
따라서, 기계적인 연마 공정에서는, 반도체 기판(10)은, 이면으로부터의 결정 결함 X가 표면에 도달하는 깊이보다도 두껍게 남긴다. 여기서, 반도체 기판(10)의 이면으로부터의 결정 결함 X가 표면에 도달하는 깊이는 기계적 연마의 연마제의 입도, 연마판의 회전 수, 연마 속도 등의 연마 조건에 따라 변한다.
일례를 예로 들면, 그라인더의 입도 #1500, 회전 수 5500rpm인 경우에는, 실리콘 반도체 기판에는 약 100㎛의 깊이까지 결정 결함이 확대될 것으로 예상된다.
또한, 도 10에 도시한 바와 같이, 반도체 기판(10)의 이면에는 기계적 연마에 의한 요철이 생긴다. 반도체 기판(10)의 이면의 요철량 Z의 크기는 연마제의 입도 등에 따라 변한다. 후의 공정에서, 반도체 기판(10)의 이면에 절연 수지층(12)을 개재하여, 하부 지지 기체(16)를 고착하여, 적층체를 형성하면, 반도체 기판(10)의 이면의 요철 부분에 응력이 집중하여, 결정 결함 X가 집적 회로의 형성 영역(10A)까지 확대되어, 집적 회로의 특성에 영향을 미친다.
따라서, 반도체 기판(10)의 이면의 요철량을 감소시키기 위해, 반도체 기판(10)의 이면에 대하여 화학적 반응을 주로 이용한 에칭을 행한다. 예를 들면, 다운 플로우 에칭, 플라즈마 에칭 등의 화학적 반응을 주로 이용한 드라이 에칭이나 웨트 에칭 또는 화학적 기계적 연마(CMP) 등이다. 이들 화학적 반응을 주로 이용한 에칭은 등방성 에칭이기 때문에, 반도체 기판(10)의 이면의 요철량 Z는 감소되어, 매끈해진다. 도 11은 반도체 기판(10)의 이면을 화학적 반응을 주로 이용한 에칭을 행함에 따른 반도체 기판(10)의 이면의 변화를 나타낸 반도체 장치의 단면도이다. 반도체 기판(10)의 이면은 기계적인 연마 직후에 10B이었던 것이 10B'로 되며, 또한 10B"로 되어, 매끄러워져 간다.
이와 같이, 반도체 기판(10)의 이면을 매끄럽게 함으로써, 후의 공정에서, 반도체 기판(10)의 이면에 절연 수지층(12)을 개재하여, 하부 지지 기체(16)를 고착하여, 적층체를 형성한 경우에도, 반도체 기판(10)의 이면의 요철 부분에 응력이 집중하지 않도록 할 수 있어서, 결정 결함 X가 집적 회로의 형성 영역(10A)까지 확대되지 않아, 집적 회로의 특성이 양호하게 유지되고, 그 결과 반도체 장치의 동작의 신뢰성을 향상시킬 수 있다.
단계 S16의 제2 적층체 형성 공정에서는, 도 4와 같이 반도체 기판(10)을 이면측으로부터 스크라이브 라인을 따라 에칭을 행하여 내부 배선(26)이 적층되는 산화막의 표면이 노출되도록 가공한다. 계속해서, 반도체 기판(10)의 이면에 에폭시 접착제 등의 수지층(12)에 의해, 하부 지지 기체(16)를 고착한 적층체를 형성한다.
상부 지지 기체(14) 및 하부 지지 기체(16)는 유리, 플라스틱, 금속 또는 세라믹 등의 반도체 장치의 패키징에 이용하는 것이 가능한 재료로부터 적절하게 선택하여 이용할 수 있다. 예를 들면, CCD 등의 수광 소자를 반도체 기판 위에 형성한 경우에는 상부 지지 기체(14)로서는 투명한 유리나 플라스틱을 선택하는 것이 적합하다.
단계 S18의 절삭 공정에서는, 도 5와 같이 하부 지지 기체(16)의 이면 위에, 후의 공정에서 볼형 단자(20)를 형성하는 위치에 완충 부재(32)를 형성한다. 이 완충 부재(32)는 볼형 단자(20)에 걸리는 응력을 완화하는 쿠션의 역할을 완수한다. 완충 부재(32)의 재료로서는 유연성을 가지며, 또한 패터닝이 가능한 재료가 적합하여, 감광성 에폭시 수지를 이용하는 것이 적합하다.
계속해서, 하부 지지 기체(16)측으로부터 상부 지지 기체(14)에 도달할 때까 지 다이싱 톱 등에 의해 역V자형으로 홈(절결 홈)(24)을 형성한다. 그 결과, 홈(24)의 내면에 내부 배선(26)의 단부(28)가 노출된다.
단계 S20의 금속막 성막 공정에서는, 도 6과 같이 홈(24)이 형성된 하부 지지 기체(16)측에 금속막(30)을 성막한다. 이 금속막(30)은 홈(24)의 저면 및 측면에도 성막되어, 내부 배선(26)과 전기적으로 접속된다. 계속해서, 금속막(30)을 소정의 배선 패턴으로 패터닝하여 형상 가공을 행한다.
금속막(30)의 재료로서는, 은, 금, 구리, 알루미늄, 니켈, 티탄, 탄탈, 텅스텐 등의 반도체 장치에 대하여 일반적으로 이용하는 것이 가능한 재료를 주재료로 할 수 있다. 전기적 저항값이나 재료의 가공성을 고려한 경우에는 알루미늄을 이용하는 것이 적합하다.
단계 S22의 단자 형성 공정에서는, 도 7과 같이 하부 지지 기체(16)의 이면상의 완충 부재(32) 이외의 영역을 피복하도록 보호막(34)을 성막한다. 보호막(34)으로서는 패터닝할 수 있는 재료가 적합하기 때문에, 완충 부재(32)와 동일한 감광성 에폭시 수지 등을 이용할 수 있다. 계속해서, 하부 지지 기체(16)의 완충 부재(32) 위에 외부 단자로서 볼형 단자(20)를 형성한다. 볼형 단자(20)는, 예를 들면 땜납 재료로 형성되며, 기존의 방법을 이용하여 형성할 수 있다.
단계 S24의 다이싱 공정에서는, 도 8과 같이 홈(24)의 저부를 스크라이브 라인으로서 다이싱톱 등을 이용하여 적층체를 절단하여, 개개의 반도체 장치로 분단한다.
이상의 제조 방법에 따라, 도 9에 도시하는 외관도의 칩 사이즈 패키지의 고 체 촬상 소자로 된다. 이 고체 촬상 소자는 반도체 기판(10)의 표면 위에 수광 소자가 형성되며, 그 수광 소자를 에폭시 등의 수지층(12)을 개재하여 상부 지지 기체(14)와 하부 지지 기체(16)에 의해 협지하고, 그 측면으로부터 외부 배선(30)을 추출하여, 고체 촬상 소자의 이면에 형성한 볼형 단자(20)에 접속한 구조를 갖는다.
본 실시예에서는, 반도체 기판에 절연 수지를 개재하여 지지 기체를 고착한 적층체에서, 반도체 기판의 이면측에 외부 단자로서 볼형 단자를 형성하는 예로서 설명을 하였지만, 물론, 반도체 기판의 표면측에 외부 단자로서 볼형 단자를 형성하는 경우도 마찬가지의 문제가 있어서, 마찬가지의 제조 방법을 채용함으로써, 마찬가지의 효과를 얻을 수 있다.
예를 들면, 반도체 기판(10)의 표면 위의 스크라이브 라인에 의해 구획되는 각 영역에 집적 회로를 형성함과 함께, 인접하는 집적 회로의 각 영역의 경계를 걸치도록 내부 배선(26)을 형성한다. 그리고, 반도체 기판(10)의 표면에 절연 수지(12)를 개재하고, 집적 회로의 형성 영역을 덮는 상부 지지 기판(14)을 고착하여 적층체를 형성한다. 스크라이브 라인을 따라, 절연 수지(12) 및 내부 배선(26)을 제거하고, 반도체 기판(10)의 일부를 남겨, 절연 수지(12) 및 내부 배선(26)의 일부가 노출되도록 홈(24)을 형성한다. 그 후, 반도체 기판(10)의 표면 및 홈(24)을 덮어 금속막(30)을 형성하고, 그 금속막(30)을 패터닝하여 외부 배선을 형성한다. 또한, 반도체 기판(10)의 이면으로부터의 결함이 반도체 기판(10)의 표면에 도달하지 않도록 반도체 기판(10)의 이면을 기계적으로 연마한 후, 반도체 기판(10)의 이면의 요철부를 제거하도록 화학 반응을 이용한 에칭을 행한다. 또한, 반도체 기판(10)을 스크라이브 라인을 따라 제거하고, 또한 반도체 기판(10)의 이면에 절연 수지층을 개재하여 하부 지지 기체를 고착하여 적층체를 형성한다. 그리고, 스크라이브 라인을 따라 적층체를 절단함으로써 반도체 장치를 형성할 수 있다.
또한, 일반적인 반도체 장치의 제조든, 패키지 조립이나 반도체 칩의 직접 실장이든 마찬가지의 문제가 있어서, 마찬가지의 제조 방법을 채용함으로써, 마찬가지의 효과를 얻을 수 있다.
이상 설명한 바와 같이, 본 발명에서는 생산성을 저하시키지 않고, 또한 반도체 기판의 표면에 형성된 집적 회로의 특성을 손상하지 않도록 반도체 장치의 박형화가 가능하다.

Claims (5)

  1. 삭제
  2. 삭제
  3. 반도체 기판의 표면 위의 스크라이브 라인에 의해 구획되는 각 영역에 집적 회로를 형성함과 함께, 인접하는 상기 집적 회로의 각 영역의 경계에 걸쳐 내부 배선을 형성하는 제1 공정과,
    상기 반도체 기판의 표면에 절연 수지층을 개재하여 상기 집적 회로의 형성 영역을 덮는 상부 지지 기체를 고착하여 적층체를 형성하는 제2 공정과,
    상기 반도체 기판의 일부를 남기고, 상기 스크라이브 라인을 따라, 상기 절연 수지 및 내부 배선의 일부를 노출시키는 홈을 형성하는 제3 공정과,
    상기 반도체 기판의 표면 및 상기 홈을 덮어 금속막을 성막하는 제4 공정과,
    상기 금속막을 패터닝하여 외부 배선을 형성하는 제5 공정과,
    상기 반도체 기판의 이면을 기계적으로 연마하는 제6 공정과,
    상기 반도체 기판의 이면에 대하여 화학적 반응을 포함하는 에칭을 행하는 제7 공정과,
    상기 반도체 기판을 스크라이브 라인을 따라 제거하는 제8 공정과,
    상기 스크라이브 라인을 따라 절삭하여 상기 적층체를 분할하는 제9 공정을 포함하며,
    상기 제6 공정은, 상기 반도체 기판을 이면으로부터의 결함이 표면에 도달하는 깊이보다도 두껍게 남기고,
    상기 제7 공정은, 적어도 상기 제6 공정 후의 상기 반도체 기판의 이면의 요철량만큼 보다 얇게 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 반도체 기판의 표면 위의 스크라이브 라인에 의해 구획되는 각 영역에 집적 회로를 형성함과 함께, 인접하는 상기 집적 회로의 각 영역의 경계에 걸쳐 내부 배선을 형성하는 제1 공정과,
    상기 반도체 기판의 표면에 절연 수지층을 개재하여, 상기 집적 회로의 형성 영역을 덮는 상부 지지 기체를 고착하는 제2 공정과,
    상기 반도체 기판의 이면을 기계적으로 연마하는 제3 공정과,
    상기 반도체 기판의 이면을 화학적 반응을 포함하는 에칭을 행하는 제4 공정과,
    상기 반도체 기판을 스크라이브 라인을 따라 제거하고, 또한 상기 반도체 기판 이면에 절연 수지층을 개재하여 하부 지지 기체를 고착하여, 적층체를 형성하는 제5 공정과,
    상기 상부 지지 기체의 일부를 남기고, 상기 스크라이브 라인을 따라, 상기 절연 수지 및 내부 배선의 일부를 노출시키는 홈을 형성하는 제6 공정과,
    상기 반도체 기판 이면 및 상기 홈을 덮어 금속막을 성막하는 제7 공정과,
    상기 금속막을 패터닝하여 외부 배선을 형성하는 제8 공정과,
    상기 상부 지지 기체를 절삭하여 상기 적층체를 분할하는 제9 공정을 포함하고,
    상기 제3 공정은, 상기 반도체 기판을 이면으로부터의 결함이 표면에 도달하는 깊이보다도 두껍게 남기며,
    상기 제4 공정은, 적어도 상기 제3 공정 후의 상기 반도체 기판의 이면의 요철량만큼 보다 얇게 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 반도체 기판의 표면에 형성된 집적 회로는 수광 소자이며, 상기 상부 지지 기체는 투명한 지지 기체인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020040041629A 2003-06-10 2004-06-08 반도체 장치의 제조 방법 KR100589570B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003165094A JP2005005380A (ja) 2003-06-10 2003-06-10 半導体装置の製造方法
JPJP-P-2003-00165094 2003-06-10

Publications (2)

Publication Number Publication Date
KR20040110995A KR20040110995A (ko) 2004-12-31
KR100589570B1 true KR100589570B1 (ko) 2006-06-14

Family

ID=33508836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040041629A KR100589570B1 (ko) 2003-06-10 2004-06-08 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US7056811B2 (ko)
JP (1) JP2005005380A (ko)
KR (1) KR100589570B1 (ko)
CN (1) CN1287429C (ko)
TW (1) TWI242807B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4074280B2 (ja) * 2004-06-24 2008-04-09 太陽誘電株式会社 光情報記録装置
KR100556351B1 (ko) * 2004-07-27 2006-03-03 동부아남반도체 주식회사 반도체 소자의 금속 패드 및 금속 패드 본딩 방법
US20060057777A1 (en) * 2004-09-14 2006-03-16 Howell William C Separating die on a substrate to reduce backside chipping
WO2006128416A2 (de) * 2005-05-30 2006-12-07 Osram Opto Semiconductors Gmbh Gehäusekörper und verfahren zu dessen herstellung
US7880278B2 (en) 2006-05-16 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US7923349B2 (en) * 2007-06-19 2011-04-12 Vertical Circuits, Inc. Wafer level surface passivation of stackable integrated circuit chips
WO2008157779A2 (en) * 2007-06-20 2008-12-24 Vertical Circuits, Inc. Three-dimensional circuitry formed on integrated circuit device using two- dimensional fabrication
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
JP5437626B2 (ja) * 2007-12-28 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8178978B2 (en) 2008-03-12 2012-05-15 Vertical Circuits, Inc. Support mounted electrically interconnected die assembly
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US20100117224A1 (en) * 2008-08-29 2010-05-13 Vertical Circuits, Inc. Sensor
JP2012501555A (ja) * 2008-08-29 2012-01-19 ヴァーティカル・サーキツツ・インコーポレーテッド イメージ・センサ
JP5963671B2 (ja) * 2009-06-26 2016-08-03 インヴェンサス・コーポレーション ジグザクの構成でスタックされたダイに関する電気的相互接続
WO2011027193A1 (en) * 2009-09-04 2011-03-10 X-Fab Semiconductor Foundries Ag Reduction of fluorine contamination of bond pads of semiconductor devices
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US8722514B2 (en) * 2011-01-17 2014-05-13 Infineon Technologies Ag Semiconductor devices having insulating substrates and methods of formation thereof
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59201425A (ja) 1983-04-28 1984-11-15 Toshiba Corp ウエハ−の裏面加工方法
JP2610703B2 (ja) * 1990-09-05 1997-05-14 住友電気工業株式会社 半導体素子の製造方法
JP3368876B2 (ja) 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
US6526653B1 (en) 1999-12-08 2003-03-04 Amkor Technology, Inc. Method of assembling a snap lid image sensor package
US6483101B1 (en) 1999-12-08 2002-11-19 Amkor Technology, Inc. Molded image sensor package having lens holder
US6455774B1 (en) 1999-12-08 2002-09-24 Amkor Technology, Inc. Molded image sensor package
US6492699B1 (en) 2000-05-22 2002-12-10 Amkor Technology, Inc. Image sensor package having sealed cavity over active area
US6747348B2 (en) 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
JP3812500B2 (ja) 2002-06-20 2006-08-23 セイコーエプソン株式会社 半導体装置とその製造方法、電気光学装置、電子機器

Also Published As

Publication number Publication date
JP2005005380A (ja) 2005-01-06
TWI242807B (en) 2005-11-01
KR20040110995A (ko) 2004-12-31
US7056811B2 (en) 2006-06-06
CN1574236A (zh) 2005-02-02
US20040251520A1 (en) 2004-12-16
TW200504856A (en) 2005-02-01
CN1287429C (zh) 2006-11-29

Similar Documents

Publication Publication Date Title
KR100589570B1 (ko) 반도체 장치의 제조 방법
EP3563411B1 (en) Method of processing a substrate on a temporary substrate
KR100727519B1 (ko) 반도체장치 및 그 제조방법
US10580823B2 (en) Wafer level packaging method
US8541820B2 (en) Semiconductor device including through-electrode
TWI588950B (zh) 封裝半導體裝置以及形成封裝半導體裝置之方法
US9704772B2 (en) Chip package and method for forming the same
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
KR100661042B1 (ko) 반도체 장치의 제조 방법
US7482251B1 (en) Etch before grind for semiconductor die singulation
US20050009313A1 (en) Manufacturing method for semiconductor device
EP1391924A1 (en) Semiconductor device and its manufacturing method, circuit board, and electric apparatus
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
EP1391923A1 (en) Semiconductor device and its manufacturing method, circuit board and electronic apparatus
JP2006253402A (ja) 半導体装置の製造方法
US9799588B2 (en) Chip package and manufacturing method thereof
JP2007036060A (ja) 半導体装置及びその製造方法
US20060160273A1 (en) Method for wafer level packaging
US20130099331A1 (en) Structure and process for microelectromechanical system-based sensor
US20060141750A1 (en) Semiconductor integrated device and method for manufacturing same
JP4180512B2 (ja) 薄化前に接触孔が開けられるカラー画像センサの製造方法
TW201044522A (en) Interconnect structure for a semiconductor device and related method of manufacture
KR101077186B1 (ko) 인터포저를 이용한 반도체 패키지 제조방법
CN117276070A (zh) 半导体器件及其制造方法
CN114582803A (zh) 半导体管芯以及半导体装置的制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee