JP4935765B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4935765B2
JP4935765B2 JP2008154999A JP2008154999A JP4935765B2 JP 4935765 B2 JP4935765 B2 JP 4935765B2 JP 2008154999 A JP2008154999 A JP 2008154999A JP 2008154999 A JP2008154999 A JP 2008154999A JP 4935765 B2 JP4935765 B2 JP 4935765B2
Authority
JP
Japan
Prior art keywords
resin
mold
metal plate
gap
metal plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008154999A
Other languages
English (en)
Other versions
JP2009302281A (ja
Inventor
知巳 奥村
康嗣 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008154999A priority Critical patent/JP4935765B2/ja
Publication of JP2009302281A publication Critical patent/JP2009302281A/ja
Application granted granted Critical
Publication of JP4935765B2 publication Critical patent/JP4935765B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、内面側にて半導体素子を挟む2枚の金属板の間を、樹脂で封止するとともに、両金属板の外面を樹脂より露出させてなる半導体装置の製造方法に関する。
従来より、この種の製造方法は、半導体素子を両金属板で挟んだワークを金型内に設置し、金型内に樹脂を注入して、半導体素子を含む両金属板の間を樹脂によって封止するものである(たとえば、特許文献1参照)。また、樹脂においては、樹脂の熱膨張係数の調整と放熱性の向上を目的として、一般に当該樹脂よりも硬いシリカなどよりなる粒状のフィラーが当該樹脂に含有されている。
特開2007−27794号公報
ここで、金型内にワークを設置するとき、一方の金属板の外側の面を金型の内面に押し付け、且つ他方の金属板の外側の面と金型との間に隙間を設けた状態とし、この状態で樹脂の注入を行い、当該隙間に樹脂を充填することが行われている。
これは、モールド時に両金属板の片方の外側にも樹脂を回すことで、両金属板間を静水圧とし、両金属板間の外側に働く応力が発生しないようにするためである。この場合、一方の金属板の外側の面は金型に押しつけられて密着するため、樹脂によって被覆されることはないが、他方の金属板の外側の面には樹脂が付着する。
そこで、上記特許文献1にも記載されているように、樹脂封止されたワークを金型から取り出した後、他方の金属板の外側の面に付着した樹脂を削って除去することにより、両金属板の外側の面を露出させ、放熱性を確保する必要がある。
しかし、樹脂中には上述したような硬いフィラーが入っており、切削するための刃具や砥石の寿命が短くなり、コストがかかるという問題がある。
本発明は、上記した問題に鑑みてなされたものであり、内面側にて半導体素子を挟む2枚の金属板の間、および片方の金属板の外面を、樹脂で封止した後、当該片方の金属板の外面に付着した樹脂を削って当該外面を露出させるようにした半導体装置の製造方法において、片方の金属板の外面に回り込む樹脂中にフィラーが入らないようにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明では、半導体素子(1、2)を両金属板(3、4)で挟んだワークを金型(200)内に設置し、一方の金属板(4)の外側の面(4b)を金型(200)に押し付け、且つ他方の金属板(3)の外側の面(3b)と金型(200)との間に隙間(204)を設けた状態で、金型(200)内に樹脂(7)を注入して樹脂(7)による封止を行うとともに隙間(204)に樹脂(7)を充填する工程において、隙間(204)の間隔をフィラー(71)の最小粒径よりも小さくすることを特徴としている。
それによれば、他方の金属板(3)の外側の面(3a)と金型(200)との間の隙間(204)の間隔が、樹脂(7)中のフィラー(71)の最小粒径よりも小さいため、片方の金属板(3)の外面(3a)に回り込む樹脂(7)中にフィラー(71)が入らないようにすることができる。その結果、切削用の刃具や研削用の砥石にフィラーが当たって摩耗する度合を大幅に低減できる。
ここで、請求項2に記載の発明のように、樹脂(7)を削って除去することは、切削もしくは研削により行うものにできる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置100の概略構成を示す図であり、(a)は概略平面図、(b)は同半導体装置100のA−A一点鎖線に沿った概略断面図である。この半導体装置100は、たとえば自動車などの車両に搭載され、車両用電子装置を駆動するための装置として適用されるものである。
図1に示されるように、本半導体装置100は、平面的に配置された2個の半導体素子1、2を備える。本例では、第1の半導体素子1はIGBT(絶縁ゲート型バイポーラトランジスタ)1であり、第2の半導体素子2は、FWD(フライホイールダイオード)2である。
そして、これら両半導体素子1、2の両面は、当該半導体素子1、2の電極および放熱部材として機能する一対の金属板3、4にて挟まれている。これら金属板3、4は、銅合金もしくはアルミ合金等の熱伝導性および電気伝導性に優れた金属によって構成されており、ここでは、図1に示されるように、実質的に矩形板状をなす。
ここで、一対の金属板3、4のうち第1の金属板3は、IGBT1の一面(図1(b)中の上面)側に設けられ、第2の金属板4は、IGBT1の一面とは反対側の他面(図1(b)の下面)側に設けられている。
それにより、両金属板3、4は、互いの内面3a、4aにて対向するとともに、半導体素子1、2を挟むように配置されている。また、各金属板3、4において、内面3a、4aとは反対側の面である外面3b、4bは放熱面として構成されている。
そして、両金属板3、4の内面3a、4aの間において、両半導体素子1、2の一面と第1の金属板3の内面3aとの間は、はんだ5によって電気的・熱的に接続されている。また、両半導体素子1、2の他面と第2の金属板4との間には、ブロック体6が介在している。なお、図1(b)では、IGBT1におけるブロック体6の介在の様子を断面的に示しており、図示しないが、FWD2についても同様のブロック体が介在している。
このブロック体6は、電気導電性、熱伝導性に優れた矩形ブロック状のもので、通常銅からなるが、モリブデンなどを用いてもよい。そして、各半導体素子1、2とブロック体6との間、および、ブロック体6と第1の金属板3の内面3aとの間は、それぞれ、はんだ5によって電気的・熱的に接続されている。
ここで、上記の各部を接続するはんだ5は、一般的な半導体装置の分野にて採用されるはんだ材料とすることができ、たとえば、すず−銅合金系はんだなどの鉛フリーはんだを採用することができる。
そして、図1、図2に示されるように、本実施形態の半導体装置100においては、一対の金属板3、4およびこれに挟み込まれた半導体素子1、2、ブロック体6が、モールド樹脂7にて封止されている。
このモールド樹脂7はエポキシ樹脂などの通常のモールド材料よりなり、後述するように、成形金型を用いた樹脂成形によって作製されたものである。モールド樹脂7には、一般的なモールド樹脂と同様に、当該モールド樹脂7よりも硬い粒状のフィラー71が含有されている。
図1(b)では、フィラー71は多数の円として示してあるが、このフィラー71は、モールド樹脂7の熱膨張係数の調整と放熱性の向上を目的として、モールド樹脂7よりも硬いシリカなどよりなる粒状のものである。
また、図1に示されるように、一対の金属板3、4のそれぞれにおいて外面3b、4bが、モールド樹脂7から露出している。これにより、本半導体装置100は、第1および第2の半導体素子1、2の両面のそれぞれにて、第1の金属板3、第2の金属板4を介した放熱が行われる両面放熱型の構成となっている。
また、一対の金属板3、4は、はんだ5やブロック体6を介して、両半導体素子1、2の各面の図示しない電極に電気的に接続されている。たとえば、第1の金属板3、第2の金属板4は、それぞれ、IGBT1のコレクタ側の電極およびFWD2のカソード側の電極、IGBT1のエミッタ側の電極およびFWD2のアノード側の電極となるものである。
ここで、半導体装置100においては、一対の金属板3、4のそれぞれの一部が、矩形の辺部からモールド樹脂6の外部まで突出した端子3c、4cとして構成されており、この端子3c、4cは外部と電気的に接続されるようになっている。
また、図1に示されるように、半導体装置100においては、第2の金属板4の周囲に、複数本のリード部8が設けられている。これらリード部8は、ここでは、IGBT1の制御用の端子などとして機能するものであり、一部がモールド樹脂7に封止され、残部が外部と接続されるためにモールド樹脂7から露出している。
そして、モールド樹脂7の内部では、IGBT1の一面すなわち第1の金属板3側の面とリード部8とが、ボンディングワイヤ9を介して電気的・機械的に接続されている。このボンディングワイヤ9は、Au(金)やAl(アルミ)などよりなる一般的なワイヤボンディングにより形成されたものである。
このような構成において、第1の金属板3と半導体素子1、2との間に介在するブロック体6は、このIGBT1とリード部8とのワイヤボンディングを行うにあたって、上記ワイヤ9の高さを維持するために、IGBT1のワイヤボンディング面と第1の金属板3との間の高さを確保している。
次に、上記半導体装置100の製造方法について、図2を参照して述べる。図2は、本製造方法における樹脂封止工程を示す概略断面図である。まず、上記図1においてモールド樹脂7が無いもの、すなわち、モールド樹脂7によって樹脂封止されるワークW(図2(a)参照)を作製する。
このワークWは、第1の金属板3、半導体素子1、2、ブロック体6、第2の金属板4を、はんだ5を介して積層し接合するとともに、リード部8とIGBT1との間でワイヤボンディングを行うことにより、作製される。
次に、このワークWをモールド樹脂7により封止する。この樹脂封止は、一般的なトランスファーモールド法に用いられる成形用の金型200を用いて行われる。図2(a)に示されるように、この金型200は、半導体装置100におけるモールド樹脂7の外形に実質的に一致した形状のキャビティ203を有するもので、たとえば上型201と下型202とを合致させ、その間にキャビティ203を形成するものである。
そして、図2(a)に示されるように、樹脂封止工程では、キャビティ203内にワークWをセットする。このとき、両金属板3、4の片方の外側にもモールド樹脂7を回すことで、両金属板3、4間を静水圧とするために、両金属板3、4の一方の金属板の外面を金型に押し付け、且つ他方の金属板の外面と金型との間に隙間を設けた状態で、樹脂注入を行い、当該隙間にも樹脂を充填するようにする。
本実施形態では、両金属板3、4のうち第2の金属板4の外面4bを金型200に押し付け、且つ第1の金属板3の外面3bと金型200との間に隙間204を設けた状態とする。
そして、本実施形態では、さらに、隙間204の間隔L(図2(a)参照)をモールド樹脂7中のフィラー71の最小粒径よりも小さくする。上述のように、フィラー71は、一般的なこの種のフィラーと同様に粒状であり、具体的には球状、棒状、フレーク状、砕粉状などの粒形状を持つものであるが、通常の測定法により求められた粒径により規定されるものである。
この粒径は、最小粒径と最大粒径の間で分布を持つが、フィラー71の最小粒径とは、この分布を持った粒径の最小粒径である。一例を挙げると、フィラー71は、数十μm〜百数十μm程度のばらつきを有する平均粒径が100μm程度のものである。ここで、最小粒径をたとえば50μmとすると、上記隙間204の間隔Lは、たとえば30μm程度にすればよい。これは型加工や切削加工などにより形成されるキャビティ203の高さを、あらかじめワークWの高さよりも30μm高くなるように調整しておけばよい。
そして、このようにワークWを金型200にセットした状態で、金型200内にモールド樹脂7を注入し充填を行う。すると、ワークWの一方の端部側からモールド樹脂7が充填されていき、ワークWが封止されていく。また、第1の金属板3の外面3bと金型200との隙間204にもモールド樹脂7が入り込み、隙間204がモールド樹脂7により充填される。
このとき、本実施形態では、第1の金属板3の外面3bと金型200との間の隙間204の間隔Lが、フィラー71の最小粒径よりも小さいため、当該間隔204に樹脂7は入るが、フィラー71は入らない。つまり、本実施形態では、第1の金属板3の外面3bに回り込むモールド樹脂7中にフィラー71が入るのを防止できる。
こうして、樹脂封止が終了したワークWを金型200から取り出すと、図2(b)に示されるものとなる。ここで、上記隙間204へのモールド樹脂7の侵入によって、第1の金属板3の外面3bにモールド樹脂7が樹脂バリとして付着しているが、この樹脂バリの厚さは、上述のように、フィラー71の最小粒径よりもうすいものであり、この樹脂バリにはフィラー71は含有されていない。
次に、本製造方法では、両金属板3、4の外面3b、4bをモールド樹脂7より露出させ、放熱性を確保する必要がある。第2の金属板4の外面4bは金型200に押しつけられて密着するため、封止後にモールド樹脂7によって被覆されず露出している。しかしながら、第1の金属板3の外面3bに付着した樹脂バリについては、これを削って除去する必要がある。
この樹脂バリの除去工程は、刃具を用いて樹脂バリを切削したり、砥石を用いて樹脂バリを研削したりすることにより行う。これら切削や研削は、第1の金属板3の外面3bが露出するまで行う。また、両金属板3、4の外面3b、4bの平行度を良好なものにするため、第1の金属板3の外面3bをさらに切削などにより削ってもよい。
このバリの除去の際、樹脂バリ中には硬いフィラー71が含有されていないので、切削用の刃具や研削用の砥石にフィラー71が当たって摩耗する度合を大幅に低減することができる。こうして、バリの除去が完了すると、図2(c)に示されるように、本実施形態の半導体装置ができあがる。
このように、本実施形態によれば、切削するための刃具や砥石が、従来のようにフィラーに当たって摩耗することがなくなり、これらの寿命が長くなるため、コストの低減が期待される。
(他の実施形態)
なお、上記実施形態では、両金属板3、4のうち第2の金属板4の外面4bを金型200に押し付け、且つ第1の金属板3の外面3bと金型200との間に隙間204を設けた状態としたが、これとは逆に、第1の金属板3の外面3bを金型200に押し付け、且つ第2の金属板4の外面4bと金型200との間に隙間204を設けた状態として樹脂封止を行ってもよい。この場合も隙間204の間隔とフィラー71の最小粒径との関係は上記実施形態と同様とすればよい。
また、一対の金属板3、4に挟まれる半導体素子としては、両面に配置される一対の金属板3、4を電極や放熱板として用いることが可能なものであれば、上記したIGBT1やFWD2でなくてもよい。また、半導体素子は2個に限定されるものではなく、1個でもよいし、3個以上でもよい。
また、上述したように、ブロック体6は、IGBT1と第1の金属板3との間に介在し、これら両部材1、3の間の高さを確保する役割を有するものであるが、可能であるならば、上記各実施形態において、ブロック体6は存在しないものであってもよい。この場合、たとえば、上記図1において、半導体素子1、2の上面と対向する第1の金属板3の内面3aの部位を突出させ、この突出部と半導体素子1、2とを直接はんだ付けするようにしてもよい。
本発明の第1実施形態に係る半導体装置の概略構成を示す図であり、(a)は概略平面図、(b)はA−A概略断面図である。 第1実施形態の製造方法における樹脂封止工程を示す概略断面図である。
符号の説明
1 半導体素子としてのIGBT
2 半導体素子としてのFWD
3 第1の金属板
3a 第1の金属板の内面
3b 第1の金属板の外面
4 第2の金属板
4a 第2の金属板の内面
4b 第2の金属板の外面
7 モールド樹脂
71 フィラー
200 金型
204 隙間

Claims (2)

  1. 半導体素子(1、2)を2枚の金属板(3、4)で挟み、前記半導体素子(1、2)を含む前記両金属板(3、4)の間を樹脂(7)で封止し、前記両金属板(3、4)の外側の面(3b、4b)を前記樹脂(7)より露出させてなる半導体装置の製造方法であって、
    前記樹脂(7)として、当該樹脂(7)よりも硬い粒状のフィラー(71)が含有されているものを用い、
    前記半導体素子(1、2)を前記両金属板(3、4)で挟んだワークを金型(200)内に設置し、一方の前記金属板(4)の外側の面(4b)を前記金型(200)に押し付け、且つ他方の前記金属板(3)の外側の面(3b)と前記金型(200)との間に隙間(204)を設けた状態で、前記金型(200)内に前記樹脂(7)を注入して前記樹脂(7)による封止を行うとともに前記隙間(204)に前記樹脂(7)を充填する工程と、
    その後、前記樹脂(7)で封止された前記ワークを前記金型(200)から取り出し、他方の前記金属板(3)の外側の面(3b)に付着した前記樹脂(7)を削って除去することによって、前記両金属板(3、4)の外側の面(3b、4b)を露出させる工程とを備え、
    前記金型(200)に前記ワークを設置するときに、前記隙間(204)の間隔を前記フィラー(71)の最小粒径よりも小さくすることを特徴とする半導体装置の製造方法。
  2. 前記樹脂(7)を削って除去することは、切削もしくは研削により行うことを特徴とする請求項1に記載の半導体装置の製造方法。
JP2008154999A 2008-06-13 2008-06-13 半導体装置の製造方法 Expired - Fee Related JP4935765B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008154999A JP4935765B2 (ja) 2008-06-13 2008-06-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008154999A JP4935765B2 (ja) 2008-06-13 2008-06-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009302281A JP2009302281A (ja) 2009-12-24
JP4935765B2 true JP4935765B2 (ja) 2012-05-23

Family

ID=41548881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008154999A Expired - Fee Related JP4935765B2 (ja) 2008-06-13 2008-06-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4935765B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211017A (ja) * 2010-03-30 2011-10-20 Denso Corp 半導体モジュールおよびそれを備えた半導体装置
JP5402778B2 (ja) * 2010-03-30 2014-01-29 株式会社デンソー 半導体モジュールを備えた半導体装置
JP2012033559A (ja) 2010-07-28 2012-02-16 J Devices:Kk 半導体装置
JP5477260B2 (ja) * 2010-11-09 2014-04-23 株式会社デンソー 電子装置およびその製造方法
JP5732895B2 (ja) * 2011-02-17 2015-06-10 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP5720296B2 (ja) * 2011-02-22 2015-05-20 株式会社デンソー 半導体装置の製造方法
JP6058353B2 (ja) * 2012-11-02 2017-01-11 株式会社東芝 半導体装置
JP6708066B2 (ja) * 2016-09-05 2020-06-10 株式会社デンソー 半導体装置
JP6943051B2 (ja) 2017-07-19 2021-09-29 株式会社デンソー 半導体装置の製造方法
JP2023097911A (ja) * 2021-12-28 2023-07-10 I-Pex株式会社 樹脂封止金型

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2825332B2 (ja) * 1990-09-21 1998-11-18 株式会社日立製作所 樹脂封止型半導体装置、該装置の製法および半導体封止用樹脂組成物
JP2007073583A (ja) * 2005-09-05 2007-03-22 Denso Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2009302281A (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
JP4935765B2 (ja) 半導体装置の製造方法
JP4407489B2 (ja) 半導体装置の製造方法ならびに半導体装置の製造装置
JP4302607B2 (ja) 半導体装置
JP4840165B2 (ja) 半導体装置
US9831160B2 (en) Semiconductor device
JP6266168B2 (ja) 半導体装置
JP4254527B2 (ja) 半導体装置
JP2005117009A (ja) 半導体装置およびその製造方法
JP2008153432A (ja) 半導体装置およびその製造方法
JPWO2016166835A1 (ja) 半導体装置
JP2005167075A (ja) 半導体装置
JP6150866B2 (ja) 電力半導体装置
JP4289384B2 (ja) 半導体装置の製造方法
JP2007073583A (ja) 半導体装置の製造方法
JP5452210B2 (ja) 半導体装置及びその製造方法
JP6010942B2 (ja) 半導体装置およびその製造方法
JP4356494B2 (ja) 半導体装置
JP4339660B2 (ja) 半導体装置
JP2004296837A (ja) 半導体装置
JP2005116963A (ja) 半導体装置
JP4055700B2 (ja) 半導体装置
JP2017191807A (ja) パワー半導体装置およびパワー半導体装置の製造方法
JP4978445B2 (ja) リードフレームおよび半導体装置の製造方法
JP4258391B2 (ja) 半導体装置
JP2021019065A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4935765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees