JP2017191807A - パワー半導体装置およびパワー半導体装置の製造方法 - Google Patents
パワー半導体装置およびパワー半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017191807A JP2017191807A JP2016078662A JP2016078662A JP2017191807A JP 2017191807 A JP2017191807 A JP 2017191807A JP 2016078662 A JP2016078662 A JP 2016078662A JP 2016078662 A JP2016078662 A JP 2016078662A JP 2017191807 A JP2017191807 A JP 2017191807A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- power semiconductor
- resin
- lead frame
- heat radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】パワーモジュールの放熱面をトランスファー成型する際、せん断速度が小さい流動中央部に樹脂中に含まれる高熱伝導フィラーが拡散する傾向があるため、ヒートシンクと樹脂、リードフレームと樹脂の界面はフィラーの充填率が低く、エポキシリッチな部分的に熱伝導率が低いスキン層が形成される。この領域がリードフレームからの放熱を妨げ、パワー半導体装置の高放熱性化の阻害要因となっている。一方、フィラーの充填率を高くすると、樹脂の粘度が高くなることから成型時の樹脂の注入性が悪くなり、ボイドあるいはショートショットが発生する。【解決手段】半導体素子が実装されている面を絶縁樹脂で封止し、放熱面を高放熱面樹脂で成型するパワー半導体装置において、放熱面側のリードフレーム表面に凹凸部が設けられ、放熱面を形成する放熱面樹脂に含まれるフィラーが凹凸部に分布していることを特徴とする。【選択図】 図7
Description
本発明は、半導体素子と半導体素子を実装したリードフレームを樹脂で封止するパワー半導体装置およびその製造方法に関する。
パワー半導体装置は、外部端子との接続用リードフレーム上にMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、あるいはダイオードなどの半導体素子をはんだ接合した後、ワイヤボンディング工程でのワイヤ配線、あるいは銅板または銅合金板の材料で作製されたインナーリードのはんだ接合によって、電気的な内部配線が施される。また、配線部の保護の観点から、モールド樹脂により半導体素子とリードフレームの表面を覆い、封止される。パワー用の半導体装置は大電流を扱うため、パワー用半導体素子チップから熱が発生する。そのため、高絶縁性が必要とされるとともに、高放熱性も満たさなければならない。
従来、パワー半導体装置の絶縁構造としては、パワー半導体装置放熱面とヒートシンクの間に絶縁基板を配置し、絶縁性を確保する構造がとられてきたが、絶縁基板の価格が高いという課題がある。そこで、放熱面側を絶縁基板と比較して安価な熱伝導率が4〜10W/(m・K)の高放熱樹脂で封止するパワー半導体装置が提案されている。
この例として、リードフレームのパワー半導体素子を実装した面を絶縁樹脂で成型した後、リードフレームとヒートシンクとの間に形成した間隙にトランスファー成型方式を用いて高熱伝導樹脂を封止するように構成されているものがある(例えば、特許文献1参照)。高放熱樹脂を封止するトランスファー成型方式は容易であり、リードフレームにはあらかじめ絶縁樹脂が結合しているためリードフレームとヒートシンクとの間の所望の間隙および平行度が容易にかつ高精度に得られる。
また、リードフレームの放熱面上に固形もしくは液状の高放熱樹脂を載せ、コンプレッション成型方式にて放熱面を薄肉成型した後、低応力な絶縁樹脂を用いて実装面をトランスファー成型方式で封止しているものがある(例えば、特許文献2参照)。高放熱樹脂を半硬化状態で成型した後、低応力樹脂で封止することで2種類の樹脂の密着性を十分に確保することが可能となる。
この例として、リードフレームのパワー半導体素子を実装した面を絶縁樹脂で成型した後、リードフレームとヒートシンクとの間に形成した間隙にトランスファー成型方式を用いて高熱伝導樹脂を封止するように構成されているものがある(例えば、特許文献1参照)。高放熱樹脂を封止するトランスファー成型方式は容易であり、リードフレームにはあらかじめ絶縁樹脂が結合しているためリードフレームとヒートシンクとの間の所望の間隙および平行度が容易にかつ高精度に得られる。
また、リードフレームの放熱面上に固形もしくは液状の高放熱樹脂を載せ、コンプレッション成型方式にて放熱面を薄肉成型した後、低応力な絶縁樹脂を用いて実装面をトランスファー成型方式で封止しているものがある(例えば、特許文献2参照)。高放熱樹脂を半硬化状態で成型した後、低応力樹脂で封止することで2種類の樹脂の密着性を十分に確保することが可能となる。
上記、特許文献1、2の例では、いずれも、従来用いられてきた高価な絶縁基板を廃止し、放熱面に高放熱樹脂を薄肉成型することで、製造コストの低廉化と高放熱性の両立が可能となる。
一般的に、高熱伝導樹脂には、アルミナあるいは窒化アルミニウム等のセラミック材料がフィラーとして含まれており、フィラーの充填率(フィラーの樹脂内における体積割合)を高くすると、フィラー同士が結合しはじめ、熱の通り易い伝達経路が生まれるため、熱伝導率が高くなる。しかし、特許文献1で用いられているトランスファー成型方式では、流動時にせん断速度が小さい流動中央部にフィラーが拡散する傾向があるため、ヒートシンクと樹脂、リードフレームと樹脂の界面はフィラーの充填率が低く、エポキシリッチな部分的に熱伝導率が低いスキン層が形成される。この部分的に熱伝導率が低くなっている領域がリードフレームからの放熱を妨げ、結果としてパワー半導体装置の高放熱性化の阻害要因となっている。一方、このスキン層を抑制するため、樹脂のフィラーの充填率を高くすると、樹脂の粘度が高くなることから成型時の樹脂の注入性が悪くなり、ボイドあるいはショートショットが発生する。
特許文献2では放熱面をコンプレッション成型で形成するため、トランスファー成型の樹脂流動時に生じるスキン層の発生は低減される。しかし、リードフレーム上に設置する高放熱樹脂材料の計量がばらつくことから、特に樹脂量が少ない場合、放熱面樹脂の分布にムラが生じる問題がある。また、生産性向上のため、多数個のパワー半導体装置を同時に成型する連フレームを用いた場合、個々のパワー半導体装置間で樹脂量のばらつきが生じ、コンプレッション成型時の圧力が均一にかからない恐れがある。このような原因により、放熱面の樹脂厚さがばらつくため安定した放熱特性を得ることが困難である。
本発明は、上述する問題点を解決するためになされたもので、半導体素子が実装されている面を絶縁樹脂で封止し、放熱面を高放熱樹脂で成型するパワー半導体装置において、従来に比べて高い放熱性を有するパワー半導体装置およびその製造方法を提供することを目的としている。
本発明に係るパワー半導体装置は、
半導体素子と、
この半導体素子が第1の面に実装されたリードフレームと、
前記半導体素子と前記リードフレームとを、前記第1の面の側から封止する第1の封止層と、
前記第1の面の裏面である第2の面の側から封止する第2の封止層と、
を備えたパワー半導体装置であって、
前記リードフレームは、前記第2の面に凹凸部が形成され、
前記第2の封止層は、フィラーを有し、前記第1の封止層よりも熱伝導率が大きく設定され、前記凹凸部の凹部分にもフィラーを含んでいる、
ことを特徴とするものである。
半導体素子と、
この半導体素子が第1の面に実装されたリードフレームと、
前記半導体素子と前記リードフレームとを、前記第1の面の側から封止する第1の封止層と、
前記第1の面の裏面である第2の面の側から封止する第2の封止層と、
を備えたパワー半導体装置であって、
前記リードフレームは、前記第2の面に凹凸部が形成され、
前記第2の封止層は、フィラーを有し、前記第1の封止層よりも熱伝導率が大きく設定され、前記凹凸部の凹部分にもフィラーを含んでいる、
ことを特徴とするものである。
本発明の一態様におけるパワー半導体装置によれば、放熱面成型前の放熱面側のリードフレームに凹凸部を設け、凹凸部にフィラーを侵入させることで、リードフレームと樹脂との界面のスキン層の形成を抑制し、リードフレームからの放熱時の熱損失を低減することが可能となる。またリードフレーム表面に凹凸部を設けることで放熱部の表面積が増えることで放熱性が向上する。このように本発明の一態様によれば、従来に比べて高い放熱性を有するパワー半導体装置を提供することができる。
本発明の実施形態であるパワー半導体装置およびその製造方法について図を参照しながら以下に説明する。なお、各図において同一または同様の構成部分については同じ符号を付している。また、以下の説明が不必要に冗長になるのを避け、当事者の理解を容易にするため、既によく知られた事項の詳細説明および実質的に同一の構成に対する重複説明を省略する場合がある。また、以下の説明および図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。
以下に示す各実施の形態では、パワー半導体装置の一例として、高耐圧で大電流を扱うスイッチング素子あるいは整流素子としてIGBTあるいはダイオードなどの、いわゆる電力用半導体素子を備えた電力用パワー半導体装置、つまりパワーモジュールを例にとる。しかしながら、本発明はこのようなパワーモジュールへの適用に限定されず、通常電圧および電流を扱う一般的なパワー半導体装置にも適用可能である。
実施の形態1.
図1は、本発明の実施の形態1におけるパワー半導体装置101の断面図である。パワー半導体装置101は、その基本構成部分として、銅板あるいは銅合金で作製されたリードフレーム1と、IGBT、MOSFET、ICチップ、LSIチップなどの半導体素子2とを備え、はんだあるいは銀を含む接合材3を介して半導体素子2をリードフレーム1に接合している。リードフレーム1は、金、銀、ニッケル、スズなどの金属めっき(図示しない)により被膜されている場合と、されていない場合がある。また、リードフレームには、同厚材、もしくは部分的に厚さの異なる異厚材を使用しても良い。本実施の形態では、同厚材の場合のみを記載する。
半導体素子2の電極パッドには、ワイヤボンディングにより、ワイヤ4、もしくは接合材3により銅板あるいは銅合金で作製されたインナーリード5が接合され、電気的な内部配線が施される。ワイヤ4とインナーリード5は互いに置き換え可能であり、ワイヤ4は金、銀、アルミ、銅などであり、ワイヤ径は20μmから500μm程度である。外部端子6は、数Aから数100A程度の大電流が流れるパワー端子、もしくは半導体素子2のゲート信号線あるいはセンサ信号線などの制御用の制御端子等である。
図1は、本発明の実施の形態1におけるパワー半導体装置101の断面図である。パワー半導体装置101は、その基本構成部分として、銅板あるいは銅合金で作製されたリードフレーム1と、IGBT、MOSFET、ICチップ、LSIチップなどの半導体素子2とを備え、はんだあるいは銀を含む接合材3を介して半導体素子2をリードフレーム1に接合している。リードフレーム1は、金、銀、ニッケル、スズなどの金属めっき(図示しない)により被膜されている場合と、されていない場合がある。また、リードフレームには、同厚材、もしくは部分的に厚さの異なる異厚材を使用しても良い。本実施の形態では、同厚材の場合のみを記載する。
半導体素子2の電極パッドには、ワイヤボンディングにより、ワイヤ4、もしくは接合材3により銅板あるいは銅合金で作製されたインナーリード5が接合され、電気的な内部配線が施される。ワイヤ4とインナーリード5は互いに置き換え可能であり、ワイヤ4は金、銀、アルミ、銅などであり、ワイヤ径は20μmから500μm程度である。外部端子6は、数Aから数100A程度の大電流が流れるパワー端子、もしくは半導体素子2のゲート信号線あるいはセンサ信号線などの制御用の制御端子等である。
以上のパワー半導体装置を構成する部材は、封止層としての熱硬化性のエポキシ樹脂等である実装面樹脂7と放熱面樹脂8により、封止されている。放熱面樹脂8は、アルミナあるいは窒化アルミナ等のセラミック材料がフィラーとして含まれており、実装面樹脂7と比較して熱伝導率が大きく、3〜12W/(m・K)である。また、放熱面樹脂8はリードフレームからの放熱を妨げない0.02〜0.25mm程度の厚さに薄肉成型される。薄肉成型部9はアルミ、銅製のヒートシンクと接する場合と、グリース等の放熱部材を介してヒートシンクと接する場合がある。このようなパワー半導体装置101について、
以下に具体的に説明する。
以下に具体的に説明する。
封止層である実装面樹脂7と放熱面樹脂8は2回のプロセスによって成型される。図2は1回目の成型プロセスを示す。実装面樹脂7は成型金型10で加える熱と圧力により溶融され、リードフレーム1が設置されている成型金型10の空洞部11に注入されることでトランスファー成型される。
次に、レーザーのスポット照射をライン状に連続照射することで放熱面側のリードフレーム1の表面およびリードフレーム1の隙間から放熱面側に露出した実装面樹脂7の表面に凹凸部を設ける。
図3に凹凸部の側面模式図を示す。凹凸部の凹部分の幅Lwは60μm以上、溝の深さLdは5〜50μm、ラインの間隔Lkは100μm以上であり、処理するスペースがあれば放熱性能、密着性の向上効果を狙って幅を大きくすることが可能である。ラインの形状(ライン形状とは図3の上側から見た場合の凹部分の形状で、上面図で見た場合の形状に相当。以下同様)は斜線状、格子状、放射状(幅Lwは60μm以上、溝の深さLdは5〜50μm、ラインの角度を30°以上とした放射状)、あるいはそれらを組み合わせた形状(斜線状、格子状、放射状を重ね合わせた形状)となっている。凹凸部はリードフレーム1の放熱面側全面もしくは特に高い放熱性が要求される半導体素子2が搭載されているリードフレーム1の裏面に部分的に設けても良い。また、この工程により、実装面成型時に放熱面に形成された樹脂バリを除去することができるため、実装面樹脂7と放熱面樹脂8の密着性を向上させることが可能となる。
その後、図4に示す要領でトランスファー成型により放熱面側に形成された空洞部13に放熱面樹脂8が注入される。
図5は、図4の工程後の放熱面樹脂8とリードフレーム1の界面近傍の断面を拡大して示した模式図である。樹脂中に含まれるフィラー14をリードフレーム1の表面の凹凸部12に侵入させた状態にすることで、スキン層の形成が抑制される。この凹凸部12に配置したフィラー14がリードフレーム1からの放熱の際の熱パスとなり、リードフレーム1と放熱面樹脂8間の界面熱抵抗を下げることが可能となる。また、リードフレーム1に凹凸部12を設けることで、リードフレーム1の表面積が増えるため、放熱性が向上する。その結果、リードフレーム1からの放熱に優れた高放熱性を有するパワー半導体装置101を提供することが可能となる。
実施の形態2.
実施の形態1では成型プロセスにトランスファー成型を用いる方式を想定しているが、本実施の形態では図6に示すように2回目の成型プロセスにおいて、放熱面の目標厚さよりも広く設定した空洞部15に放熱面樹脂8を注入した後、コンプレッション成型を行う方式を想定している。
実施の形態1では成型プロセスにトランスファー成型を用いる方式を想定しているが、本実施の形態では図6に示すように2回目の成型プロセスにおいて、放熱面の目標厚さよりも広く設定した空洞部15に放熱面樹脂8を注入した後、コンプレッション成型を行う方式を想定している。
本成型プロセスでは、まず図6(a)に示すように、放熱面樹脂8が目標厚みの2〜5倍程度の厚みとなっているリードフレーム1の放熱面側と成型金型10との空洞部15に注入される。この際、空洞部15の間隙が広く、樹脂の流動に有利となるため、粘度の高い放熱面樹脂8をボイドあるいはショートショットの不良なく容易に充填することが可能である。
放熱面樹脂8を充填後、図6(b)に示すように、成型金型10の可動部が矢印201方向に可動し、薄肉成型部9を目標厚さまで調整する。成型金型10が可動するため、成型金型10の表面の可動部に放熱面樹脂が侵入しないように、厚さ40〜100μm程度の熱可塑性フッ素樹脂製の離型フィルム17を吸着させる。離型フィルム17の表面粗さはRa0.2〜0.5程度であり、放熱面樹脂8の表面には離型フィルム17の表面形状が転写される。
図7は放熱面樹脂8と成型金型10の界面近傍の拡大図を表している。放熱面成型時、離型フィルム17の凹凸部18にフィラー14が入り込むことで放熱面樹脂8とヒートシンク間のスキン層の形成を抑制する。本実施の形態の構成であれば、放熱面成型時の樹脂の流動方向がリードフレーム1に対して垂直方向になるため、フィラー14が凹凸部12により侵入しやすく放熱性の向上が期待される。
実施の形態3.
本実施の形態では図8に示すように2回目の成型をコンプレッション成型のみで実施することを想定している。コンプレッション成型は、あらかじめコンプレッション成型金型19の空洞部20にタブレット状あるいは顆粒状の放熱面樹脂21を設置しておく。放熱面樹脂21は予熱され溶融が開始されるのと同時に、成型金型22が矢印201方向に可動することで、目標の厚さを形成する。実施の形態1の成型方式では、成型金型10内の樹脂の通り道に残されたランナーと呼ばれる部分と、樹脂タブレット設置部に残されたカルと呼ばれる部分の樹脂が不要部として廃却されるのに対し、本実施の形態の構成であれば、ランナーあるいはカル部が形成されず、放熱面形成に必要な量の樹脂だけ使用するため、低コストでパワー半導体装置を提供することが可能である。なお、放熱性に関しては実施の形態2と同様な効果が得られる。
本実施の形態では図8に示すように2回目の成型をコンプレッション成型のみで実施することを想定している。コンプレッション成型は、あらかじめコンプレッション成型金型19の空洞部20にタブレット状あるいは顆粒状の放熱面樹脂21を設置しておく。放熱面樹脂21は予熱され溶融が開始されるのと同時に、成型金型22が矢印201方向に可動することで、目標の厚さを形成する。実施の形態1の成型方式では、成型金型10内の樹脂の通り道に残されたランナーと呼ばれる部分と、樹脂タブレット設置部に残されたカルと呼ばれる部分の樹脂が不要部として廃却されるのに対し、本実施の形態の構成であれば、ランナーあるいはカル部が形成されず、放熱面形成に必要な量の樹脂だけ使用するため、低コストでパワー半導体装置を提供することが可能である。なお、放熱性に関しては実施の形態2と同様な効果が得られる。
実施の形態4.
図9は本実施の形態におけるパワー半導体装置102の断面図である。
本実施の形態は、実施の形態1〜3によるパワー半導体装置の変形例であって、粗化金属めっき付きリードフレーム23を用いることを特徴とする。あらかじめ表面が粗面化された粗化金属めっき付きリードフレーム23を用いることで、実施の形態1〜3のレーザー処理の工程を削減することが可能となり、製造コストの低減を図ることができる。
図9は本実施の形態におけるパワー半導体装置102の断面図である。
本実施の形態は、実施の形態1〜3によるパワー半導体装置の変形例であって、粗化金属めっき付きリードフレーム23を用いることを特徴とする。あらかじめ表面が粗面化された粗化金属めっき付きリードフレーム23を用いることで、実施の形態1〜3のレーザー処理の工程を削減することが可能となり、製造コストの低減を図ることができる。
図10はリードフレームの断面拡大図であり、銅または銅合金製の板の両表面もしくは放熱面のみに表面粗さRa0.006〜0.2程度の金、銀、ニッケル、スズなどの粗化金属めっきが施されている。実装面樹脂7、放熱面樹脂8は実施の形態1〜3に示す成型方式により粗化金属めっき付きリードフレーム23上に成型される。放熱面成型時にフィラー14が粗化金属めっきの凹凸部24に侵入することでスキン層の形成を抑制し、粗化金属めっき付きリードフレーム23と放熱面樹脂8間の界面熱抵抗を下げることで、放熱性が向上する。また、粗化金属めっき付きリードフレーム23と放熱面樹脂8のアンカー効果により放熱面樹脂8の密着性が向上する。
実施の形態5.
図11は、本実施の形態におけるパワー半導体装置103の断面図である。本実施の形態は、実施の形態1〜3によるパワー半導体装置の変形例であって、銅または銅合金製のリードフレームの両表面、もしくは放熱面のみのリードフレーム表面を研磨により粗さRa0.006〜1.0程度としたリードフレーム25を用いることを特徴とする。本実施の形態では実施の形態1、4と同等の放熱性向上効果が得られる。
図11は、本実施の形態におけるパワー半導体装置103の断面図である。本実施の形態は、実施の形態1〜3によるパワー半導体装置の変形例であって、銅または銅合金製のリードフレームの両表面、もしくは放熱面のみのリードフレーム表面を研磨により粗さRa0.006〜1.0程度としたリードフレーム25を用いることを特徴とする。本実施の形態では実施の形態1、4と同等の放熱性向上効果が得られる。
実施の形態6.
図12は本実施の形態におけるパワー半導体装置104の断面図である。本実施の形態は、実施の形態1〜3によるパワー半導体装置の変形例であって、切削加工により銅または銅合金製のリードフレームの両表面、もしくは放熱面のみの表面に溝の切削加工を行ったリードフレーム26を用いることを特徴とする。
図12は本実施の形態におけるパワー半導体装置104の断面図である。本実施の形態は、実施の形態1〜3によるパワー半導体装置の変形例であって、切削加工により銅または銅合金製のリードフレームの両表面、もしくは放熱面のみの表面に溝の切削加工を行ったリードフレーム26を用いることを特徴とする。
図13に溝の側面図を示す。溝の幅Lvは60μm以上、深さLdは5〜50μm、ラインの間隔Lkは100μm以上であり、処理するスペースがあれば放熱性向上効果を狙って幅を大きくすることが可能である。ラインの形状は斜線状、格子状、放射状(溝の幅Lvは60μm以上、深さLdは5〜50μm、ラインの角度を30°以上とした放射状)、あるいはそれらを組み合わせた形状(斜線状、格子状、放射状を重ね合わせた形状)となっている。本実施の形態では、実施の形態1、4、5と比較してフィラー14が侵入しやすいようにリードフレームの表面粗さをより大きくすることが可能であり、放熱性向上が可能である。
実施の形態7.
図14は本実施の形態におけるパワー半導体装置105の断面図である。本実施の形態は、実施の形態1〜3によるパワー半導体装置の変形例であって、プレス加工により銅または銅合金製の板の両表面もしくは放熱面のみに、溝もしくは突起形状28(図15参照)を形成したリードフレーム27を用いることを特徴とする。例えば溝の場合には、溝の幅Lvは60μm以上、深さLdは5〜50μm、ラインの間隔Lkは100μm以上であり、処理するスペースがあれば放熱性向上効果を狙って幅を大きくすることが可能である。ラインの形状は、斜線状、格子状、放射状(溝の幅Lvは60μm以上、深さLdは5〜50μm、ラインの角度を30°以上とした放射状)、あるいはそれらを組み合わせた形状(斜線状、格子状、放射状を重ね合わせた形状)となっている。突起形状28は、幅60μm以上、高さ5〜50μm、100μm以上のライン間隔で配置されている。
図14は本実施の形態におけるパワー半導体装置105の断面図である。本実施の形態は、実施の形態1〜3によるパワー半導体装置の変形例であって、プレス加工により銅または銅合金製の板の両表面もしくは放熱面のみに、溝もしくは突起形状28(図15参照)を形成したリードフレーム27を用いることを特徴とする。例えば溝の場合には、溝の幅Lvは60μm以上、深さLdは5〜50μm、ラインの間隔Lkは100μm以上であり、処理するスペースがあれば放熱性向上効果を狙って幅を大きくすることが可能である。ラインの形状は、斜線状、格子状、放射状(溝の幅Lvは60μm以上、深さLdは5〜50μm、ラインの角度を30°以上とした放射状)、あるいはそれらを組み合わせた形状(斜線状、格子状、放射状を重ね合わせた形状)となっている。突起形状28は、幅60μm以上、高さ5〜50μm、100μm以上のライン間隔で配置されている。
図15に突起形状をつけたときのリードフレーム27と放熱面樹脂8の拡大図を示す。突起形状28がスキン層に侵入し、放熱面樹脂中に含まれるフィラーとの熱パスになることで放熱性が向上する。本実施の形態では、実施の形態6と同様の放熱性向上効果を得ることが可能であるとともに、バッチ処理でフレームを加工することが可能であるため、実施の形態6と比較して製造コストを抑えることが可能となる。
実施の形態8.
本実施の形態は、実施の形態1〜7に係るパワー半導体装置の変形例であって、2回目の成型後のヒートシンクに接する面に存在するスキン層を、表面研磨あるいはレーザー処理を行うことで取り除き、表面にフィラー14を露出させることを特徴とする。フィラー14が表面に露出され、ヒートシンクあるいはグリースに直接接合されることから放熱性が向上する。
本実施の形態は、実施の形態1〜7に係るパワー半導体装置の変形例であって、2回目の成型後のヒートシンクに接する面に存在するスキン層を、表面研磨あるいはレーザー処理を行うことで取り除き、表面にフィラー14を露出させることを特徴とする。フィラー14が表面に露出され、ヒートシンクあるいはグリースに直接接合されることから放熱性が向上する。
実施の形態9.
図16は、本実施の形態におけるパワー半導体装置105の断面図である。本実施の形態は実施の形態1〜7によるパワー半導体装置の変形例であり、放熱面成型時にヒートシンク29を一体成型する。
図16は、本実施の形態におけるパワー半導体装置105の断面図である。本実施の形態は実施の形態1〜7によるパワー半導体装置の変形例であり、放熱面成型時にヒートシンク29を一体成型する。
図17に示すように、2回目の成型時に成型金型10内にヒートシンク29を設置し、放熱面樹脂で成型する。放熱面樹脂がグリースを介してヒートシンクに接続される場合と比較して、グリース層の熱抵抗分を削減することができるため、放熱特性が向上する。また、このときヒートシンク29の表面を粗さRa0.02〜0.5程度に加工しておくことで、放熱面積の拡大効果と、ヒートシンク29表面の凹凸部にフィラー14が入り込むことによるヒートシンク29と放熱面樹脂8の界面のスキン層の形成の抑制効果により、放熱性がさらに向上する。
なお、本発明は、上述した各実施の形態を組み合わせた構成をとることが可能であり、各実施の形態を適宜、変形、省略することも可能である。例えば、異なる実施の形態に示される構成部分同士を組み合わせることが可能である。
1 リードフレーム、2 半導体素子、3 接合材、4 ワイヤ、5 インナーリード、6 外部端子、7 実装面樹脂、8 放熱面樹脂、9 薄肉成型部、10、22 成型金型、11 (成型金型の)空洞部、12 リードフレーム表面凹凸部、13 (トランスファー成型により放熱面側に形成された)空洞部、14 フィラー、15 (目標厚さよりも広く設定した)空洞部、17 離型フィルム、18 離型フィルム表面凹凸部、19 コンプレッション成型金型、20 (コンプレッション成型金型の)空洞部、21 タブレット状もしくは顆粒状放熱面樹脂、23 粗化金属めっき付きリードフレーム、24 粗化金属めっき付きリードフレーム表面凹凸部、25 研磨により表面粗化したリードフレーム、26 切削加工により表面粗化したリードフレーム、27 プレス加工により表面に突起形状を形成したリードフレーム、28 突起形状、29 ヒートシンク、101、102、103、104、105 パワー半導体装置
Claims (8)
- 半導体素子と、
この半導体素子が第1の面に実装されたリードフレームと、
前記半導体素子と前記リードフレームとを、前記第1の面の側から封止する第1の封止層と、
前記第1の面の裏面である第2の面の側から封止する第2の封止層と、
を備えたパワー半導体装置であって、
前記リードフレームは、前記第2の面に凹凸部が形成され、
前記第2の封止層は、フィラーを有し、前記第1の封止層よりも熱伝導率が大きく設定され、前記凹凸部の凹部分にもフィラーを含んでいる、
ことを特徴とするパワー半導体装置。 - 前記第1の封止層と前記第2の封止層はともに樹脂で構成されており、前記第1の封止層が前記第2の封止層よりも薄肉であることを特徴とする請求項1に記載のパワー半導体装置。
- 前記第1の封止層は、ヒートシンクと直接的に接しているか、あるいは放熱部材を介して前記ヒートシンクと間接的に接しており、前記ヒートシンクと直接的あるいは間接的に接する側の表面が凹凸形状を有していることを特徴とする請求項1または請求項2に記載のパワー半導体装置。
- 前記第1の封止層は、この第1の封止層と密着する側の表面に凹凸形状を有するヒートシンクと一体で成型されていることを特徴とする請求項1から3のいずれか1項に記載のパワー半導体装置。
- 請求項1に記載のパワー半導体装置の製造方法であって、
前記リードフレームを粗化金属めっきにより被膜することを特徴とするパワー半導体装置の製造方法。 - 請求項1に記載のパワー半導体装置の製造方法であって、
前記第2の面に、表面研磨により凹凸部を形成することを特徴とするパワー半導体装置の製造方法。 - 請求項1に記載のパワー半導体装置の製造方法であって、
前記第2の面に、切削加工により凹凸部を形成することを特徴とするパワー半導体装置の製造方法。 - 請求項1に記載のパワー半導体装置の製造方法であって、
前記第2の面に、プレス加工により凹凸部を形成することを特徴とするパワー半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016078662A JP2017191807A (ja) | 2016-04-11 | 2016-04-11 | パワー半導体装置およびパワー半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016078662A JP2017191807A (ja) | 2016-04-11 | 2016-04-11 | パワー半導体装置およびパワー半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017191807A true JP2017191807A (ja) | 2017-10-19 |
Family
ID=60086521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016078662A Pending JP2017191807A (ja) | 2016-04-11 | 2016-04-11 | パワー半導体装置およびパワー半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017191807A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10828725B2 (en) | 2018-04-24 | 2020-11-10 | Denso Corporation | Method of nitriding and inspecting laser-irradiated nickel film |
CN116321883A (zh) * | 2023-05-17 | 2023-06-23 | 之江实验室 | 一种应用于深海的高水密性大功率器件散热装置 |
-
2016
- 2016-04-11 JP JP2016078662A patent/JP2017191807A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10828725B2 (en) | 2018-04-24 | 2020-11-10 | Denso Corporation | Method of nitriding and inspecting laser-irradiated nickel film |
CN116321883A (zh) * | 2023-05-17 | 2023-06-23 | 之江实验室 | 一种应用于深海的高水密性大功率器件散热装置 |
CN116321883B (zh) * | 2023-05-17 | 2023-08-18 | 之江实验室 | 一种应用于深海的高水密性大功率器件散热装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101915873B1 (ko) | 전력용 반도체 장치 및 그 제조 방법 | |
JP6266168B2 (ja) | 半導体装置 | |
KR100478883B1 (ko) | 반도체장치 | |
JP6345342B2 (ja) | 半導体装置 | |
JP6824913B2 (ja) | 電力用半導体装置及びその製造方法 | |
JP2014216459A (ja) | 半導体装置 | |
JP2005244166A (ja) | 半導体装置 | |
CN111095537B (zh) | 半导体装置及具备该半导体装置的功率转换装置 | |
JP2017092056A (ja) | 電力半導体装置 | |
JP2002329815A (ja) | 半導体装置と、その製造方法、及びその製造装置 | |
JP6797002B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017191807A (ja) | パワー半導体装置およびパワー半導体装置の製造方法 | |
JP6667401B2 (ja) | 電力用半導体装置の製造方法 | |
KR101490751B1 (ko) | 반도체장치 및 그 제조방법 | |
US11152275B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
WO2019116910A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7090716B2 (ja) | 半導体装置 | |
JP7136367B2 (ja) | 半導体パッケージ | |
US20230154811A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR102410257B1 (ko) | 양면냉각형 전력반도체 디스크리트 패키지 | |
WO2022224340A1 (ja) | 電力用半導体装置 | |
JP2017188513A (ja) | 半導体装置 | |
JP2005136323A (ja) | 半導体装置 | |
JP2007088106A (ja) | 半導体装置 |