JP5720296B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5720296B2 JP5720296B2 JP2011035987A JP2011035987A JP5720296B2 JP 5720296 B2 JP5720296 B2 JP 5720296B2 JP 2011035987 A JP2011035987 A JP 2011035987A JP 2011035987 A JP2011035987 A JP 2011035987A JP 5720296 B2 JP5720296 B2 JP 5720296B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- filler
- mold
- semiconductor element
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
ここで、モールド材には、樹脂の熱膨張係数特性を調整するなどの目的で、セラミック等からなるフィラーが含有されている。また、半導体素子の一面には、精密電源等の回路部が形成されているが、半導体素子を樹脂で封止した後に当該樹脂に含まれるフィラーによる局所応力が半導体素子の回路部内の素子に影響を与え、回路部特性を変動させるおそれがある。
絶縁性のフィラー(31)を含有する樹脂(30)を、金型(100)内に充填することにより、半導体素子(20)および基板(10)を樹脂(30)で封止するモールド工程を行うことにより製造される半導体装置の製造方法において、
構造体配置工程では、樹脂(30)中のフィラー(31)が回路部(23)に侵入することなく且つ樹脂(30)は侵入する大きさの隙間(200)を規定する隙間規定手段(101、300)を、金型(100)内にて回路部(23)を囲むように設けた状態とし、
その後、モールド工程では、隙間規定手段(101、300)を設けた状態にてフィラー(31)を含有する樹脂(30)の金型(100)への充填を行うものであり、
さらに、隙間規定手段は、金型(100)の一部として半導体素子(20)の一面(21)の上方から当該一面(21)と隙間(200)を有して対向する対向部(101)であり、
対向部(101)は、半導体素子(20)の一面(21)に直交方向に移動可能なものであり、
モールド工程では、隙間(200)から回路部(23)に侵入した樹脂(30)にて回路部(23)を被覆した後、対向部(101)を引き上げて、フィラー(31)を含有する樹脂(30)の金型(100)への充填を続け、回路部(23)を被覆する樹脂(30)を、さらにフィラー(31)を含有する樹脂(30)で被覆することを特徴とする。
この状態で隙間(200)から回路部(23)に侵入した樹脂(30)にて回路部(23)を被覆した後、対向部(101)を引き上げて、フィラー(31)を含有する樹脂(30)の金型(100)への充填を続けることを特徴とする。
図1は、本発明の第1実施形態に係る半導体装置の概略構成を示す図であり、(a)は概略断面図、(b)は(a)の上視概略平面図である。なお、図1(b)に示される平面図中では、モールド材である樹脂30の外形を一点鎖線で示し、この樹脂30を透過してその内部に位置する構成要素を示している。
図5は、本発明の第2実施形態に係る半導体装置の製造方法を示す工程図であり、(a)、(c)はワークを断面的に示しており、(b)は(a)中の半導体素子20の一面21の概略平面図である。本実施形態は、上記第1実施形態の製造方法に比べて、隙間規定手段300を予め構造体1の半導体素子20側に設けたことが相違するものであり、ここでは、その相違点を中心に述べることとする。
10 基板
20 半導体素子
21 半導体素子の一面
22 半導体素子の他面
23 回路部
30 樹脂
30a フィラー不含樹脂に相当する所定領域
31 フィラー
100 金型
101 隙間規定手段としての対向部
102 対向部の周辺部
103 対向部における周辺部の内側の部位
300 隙間規定手段としての網目部材
Claims (4)
- 一面(21)側に回路部(23)を有する半導体素子(20)における前記一面(21)とは反対の他面(22)側を、基板(10)に対向させた状態で、前記半導体素子(20)を前記基板(10)上に搭載してなる構造体(1)を、樹脂成形用の金型(100)内に配置する構造体配置工程の後、
絶縁性のフィラー(31)を含有する樹脂(30)を、前記金型(100)内に充填することにより、前記半導体素子(20)および前記基板(10)を前記樹脂(30)で封止するモールド工程を行うことにより製造される半導体装置の製造方法において、
前記構造体配置工程では、前記樹脂(30)中の前記フィラー(31)が前記回路部(23)に侵入することなく且つ前記樹脂(30)は侵入する大きさの隙間(200)を規定する隙間規定手段(101、300)を、前記金型(100)内にて前記回路部(23)を囲むように設けた状態とし、
その後、前記モールド工程では、前記隙間規定手段(101、300)を設けた状態にて前記フィラー(31)を含有する前記樹脂(30)の前記金型(100)への充填を行うものであり、
さらに、前記隙間規定手段は、前記金型(100)の一部として前記半導体素子(20)の前記一面(21)の上方から当該一面(21)と前記隙間(200)を有して対向する対向部(101)であり、
前記対向部(101)は、前記半導体素子(20)の前記一面(21)に直交方向に移動可能なものであり、
前記モールド工程では、前記隙間(200)から前記回路部(23)に侵入した前記樹脂(30)にて前記回路部(23)を被覆した後、前記対向部(101)を引き上げて、前記フィラー(31)を含有する前記樹脂(30)の前記金型(100)への充填を続け、前記回路部(23)を被覆する前記樹脂(30)を、さらに前記フィラー(31)を含有する前記樹脂(30)で被覆することを特徴とする半導体装置の製造方法。 - 前記モールド工程では、前記対向部(101)を、前記対向部(101)以外の前記金型(100)の部分よりも高い温度としておき、
この状態で前記隙間(200)から前記回路部(23)に侵入した前記樹脂(30)にて前記回路部(23)を被覆した後、前記対向部(101)を引き上げて、前記フィラー(31)を含有する前記樹脂(30)の前記金型(100)への充填を続けることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記対向部(101)は、前記対向部(101)のうちの周辺部(102)が前記半導体素子(20)の前記一面(21)と前記隙間(200)を有して対向する部位であって、この周辺部(102)よりも内側の部位(103)は前記周辺部(102)よりも凹んだ部位とされているものであることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記隙間規定手段(101、300)により規定される前記隙間(200)は、前記フィラー(31)の平均粒径よりも小さいものであることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011035987A JP5720296B2 (ja) | 2011-02-22 | 2011-02-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011035987A JP5720296B2 (ja) | 2011-02-22 | 2011-02-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012174912A JP2012174912A (ja) | 2012-09-10 |
JP5720296B2 true JP5720296B2 (ja) | 2015-05-20 |
Family
ID=46977528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011035987A Expired - Fee Related JP5720296B2 (ja) | 2011-02-22 | 2011-02-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5720296B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9691637B2 (en) * | 2015-10-07 | 2017-06-27 | Nxp Usa, Inc. | Method for packaging an integrated circuit device with stress buffer |
CN113614907A (zh) * | 2019-04-05 | 2021-11-05 | 三菱电机株式会社 | 半导体装置以及其制造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2940521B2 (ja) * | 1997-06-10 | 1999-08-25 | 日本電気株式会社 | 半導体装置およびその封止方法 |
JP2000174170A (ja) * | 1998-12-03 | 2000-06-23 | Sanyo Electric Co Ltd | 半導体装置 |
JP2007066960A (ja) * | 2005-08-29 | 2007-03-15 | Seiko Instruments Inc | 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法 |
JP2007329311A (ja) * | 2006-06-08 | 2007-12-20 | Denso Corp | 電子部品ユニット及びその製造方法 |
JP4935765B2 (ja) * | 2008-06-13 | 2012-05-23 | 株式会社デンソー | 半導体装置の製造方法 |
-
2011
- 2011-02-22 JP JP2011035987A patent/JP5720296B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012174912A (ja) | 2012-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4369127B2 (ja) | 光電素子配置 | |
EP1905077B1 (en) | Semiconductor device | |
US9087924B2 (en) | Semiconductor device with resin mold | |
JP5415823B2 (ja) | 電子回路装置及びその製造方法 | |
KR101418397B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
US20040266068A1 (en) | Wire-bonded package with electrically insulating wire encapsulant and thermally conductive overmold | |
US11355423B2 (en) | Bottom package exposed die MEMS pressure sensor integrated circuit package design | |
JP5715747B2 (ja) | 回路装置およびその製造方法 | |
TWI414028B (zh) | 注射封膠系統及其方法 | |
KR101059629B1 (ko) | 반도체 패키지 제조방법 | |
JP5720296B2 (ja) | 半導体装置の製造方法 | |
KR102605122B1 (ko) | 공기 캐비티를 갖는 반도체 패키지 | |
JP5949667B2 (ja) | モールドパッケージおよびその製造方法 | |
EP3207562B1 (en) | Molded package and method of manufacture | |
KR101239117B1 (ko) | 전력 반도체 패키지 및 그 제조방법 | |
JP2012015192A5 (ja) | ||
JP2015106649A (ja) | 電子装置 | |
US20240088064A1 (en) | Semiconductor device | |
JP2012204667A (ja) | 半導体装置 | |
JP2710207B2 (ja) | 半導体装置およびその製造方法 | |
JP2009252771A (ja) | 半導体装置及びその製造方法 | |
JP2023071362A (ja) | 液体吐出ヘッドと液体吐出ヘッドの製造方法 | |
JP2013172093A (ja) | 半導体装置、及び、その製造方法 | |
JP2008147267A (ja) | 半導体装置とその製造方法、および放熱板付きリードフレーム | |
JP2007266386A (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150309 |
|
LAPS | Cancellation because of no payment of annual fees |