JP2006186108A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006186108A JP2006186108A JP2004378227A JP2004378227A JP2006186108A JP 2006186108 A JP2006186108 A JP 2006186108A JP 2004378227 A JP2004378227 A JP 2004378227A JP 2004378227 A JP2004378227 A JP 2004378227A JP 2006186108 A JP2006186108 A JP 2006186108A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- active region
- semiconductor
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】n++ドレイン層1の上に積層したn半導体よりなるエピタキシャル成長層に、プラズマを用いた異方性ドライエッチングによりトレンチを形成する。その際、非活性領域200のトレンチ幅を活性領域100のトレンチ幅よりも広くし、エッチング時のローディング効果によって、非活性領域200のトレンチが活性領域100のトレンチよりも深くなるようにする。トレンチをp半導体よりなるエピタキシャル成長層で埋め、非活性領域200に、活性領域100のp半導体層2bよりも深いp半導体層3bを形成することによって、エッジ構造部の電界が集中する領域での並列pn層の深さ方向の長さを長くし、深さ方向に空乏層が広がりやすくするとともに、アバランシェが活性領域で起こるようにする。
【選択図】 図2
Description
図1は、本発明の実施の形態1にかかる縦型MOSFETチップの要部を示す部分平面図である。なお、図1では、並列pn層の表面層およびその上に形成される素子の表面構造については省略している(図5においても同じ)。図1に示すように、MOSFETのオン状態において電流が流れる活性領域100は、例えば矩形状をなすチップの中央部に配置されており、チップの周縁部に設けられた非活性領域200で囲まれている。並列pn層は、n半導体層2a,3aおよびp半導体層2b,3bを交互に繰り返し接合した、ストライプ状の平面形状をなす構成となっている。チップ終端部は、n半導体層13となっている。
図4は、本発明の実施の形態2にかかる縦型MOSFETチップの要部の断面構成を示す縦断面図である。実施の形態2の部分平面図は図1と同じである。図4は、図1中の切断線A−Aにおける断面図に相当する。図4に示すように、実施の形態2では、非活性領域210において第2のp半導体層3bがn++ドレイン層1に接している。その他の構成は実施の形態1と同じである。
図5は、本発明の実施の形態3にかかる縦型MOSFETチップの要部を示す部分平面図である。図6は、図5中の、活性領域および非活性領域をストライプに垂直な方向に横切る切断線B−Bにおける断面構成を示す縦断面図である。図5および図6に示すように、実施の形態3では、非活性領域220において、活性領域100との境界からソース電極10の終端付近までのソース電極10の下の領域には、活性領域100と同じ浅いp半導体層2bを有する第1の並列pn層が配置されている。
図7は、本発明の実施の形態4にかかる縦型MOSFETチップの要部の断面構成を示す縦断面図である。実施の形態4の部分平面図は図5と同じである。図7は、図5中の切断線B−Bにおける断面図に相当する。図7に示すように、実施の形態4では、非活性領域230において、活性領域100との境界からソース電極10の終端付近までのソース電極10の下の領域には、活性領域100と同じ浅いp半導体層2bを有する第1の並列pn層が配置されている。
2a,3a 第1導電型半導体層(n半導体層)
2b,3b 第2導電型半導体層(p半導体層)
100 活性領域
200,210,220,230 非活性領域
Claims (4)
- 第1導電型の低抵抗層上に、第1導電型半導体層と第2導電型半導体層とを交互に繰り返し接合した並列pn層が設けられ、かつ該並列pn層が、オン状態のときに電流が流れる活性領域、および該活性領域の周囲の非活性領域の両方に配置された半導体装置であって、
非活性領域の少なくとも一部の第2導電型半導体層の深さが、活性領域の第2導電型半導体層の深さよりも深いことを特徴とする半導体装置。 - 前記活性領域の第2導電型半導体層は前記低抵抗層から離れており、かつ前記非活性領域の少なくとも一部の第2導電型半導体層は前記低抵抗層に接していることを特徴とする請求項1に記載の半導体装置。
- 前記非活性領域に配置された、前記活性領域の第2導電型半導体層よりも深い第2導電型半導体層の幅は、前記活性領域の第2導電型半導体層の幅よりも広いことを特徴とする請求項1または2に記載の半導体装置。
- 前記非活性領域に配置された、前記活性領域の第2導電型半導体層よりも深い第2導電型半導体層に挟まれた第1導電型半導体層の幅は、前記活性領域の第1導電型半導体層の幅に等しいかまたはそれよりも狭いことを特徴とする請求項1または2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004378227A JP4929594B2 (ja) | 2004-12-27 | 2004-12-27 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004378227A JP4929594B2 (ja) | 2004-12-27 | 2004-12-27 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006186108A true JP2006186108A (ja) | 2006-07-13 |
JP4929594B2 JP4929594B2 (ja) | 2012-05-09 |
Family
ID=36739003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004378227A Expired - Fee Related JP4929594B2 (ja) | 2004-12-27 | 2004-12-27 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4929594B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006313892A (ja) * | 2005-04-07 | 2006-11-16 | Toshiba Corp | 半導体素子 |
JP2007027313A (ja) * | 2005-07-14 | 2007-02-01 | Nec Electronics Corp | 半導体装置 |
JP2007235095A (ja) * | 2006-01-31 | 2007-09-13 | Denso Corp | 半導体装置および半導体基板の製造方法 |
JP2010258063A (ja) * | 2009-04-22 | 2010-11-11 | Sumco Corp | 半導体基板の評価方法 |
JP2011003729A (ja) * | 2009-06-18 | 2011-01-06 | Fuji Electric Systems Co Ltd | 半導体装置 |
JP2011029233A (ja) * | 2009-07-21 | 2011-02-10 | Toshiba Corp | 電力用半導体素子およびその製造方法 |
JP2011054884A (ja) * | 2009-09-04 | 2011-03-17 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP2011238824A (ja) * | 2010-05-12 | 2011-11-24 | Renesas Electronics Corp | パワー系半導体装置 |
US8735982B2 (en) | 2010-11-09 | 2014-05-27 | Fuji Electric Co., Ltd. | Semiconductor device with superjunction structure |
CN103996702A (zh) * | 2014-05-26 | 2014-08-20 | 电子科技大学 | 一种提高超结功率器件雪崩耐量的终端结构 |
CN104638004A (zh) * | 2013-11-15 | 2015-05-20 | 上海华虹宏力半导体制造有限公司 | 超级结mosfet器件的结构 |
WO2018029951A1 (ja) * | 2016-08-08 | 2018-02-15 | 三菱電機株式会社 | 半導体装置 |
CN109273519A (zh) * | 2017-07-18 | 2019-01-25 | 富士电机株式会社 | 半导体装置和半导体装置的制造方法 |
CN117374120A (zh) * | 2023-09-28 | 2024-01-09 | 海信家电集团股份有限公司 | 半导体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298190A (ja) * | 2000-02-09 | 2001-10-26 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
JP2002134748A (ja) * | 2000-10-20 | 2002-05-10 | Fuji Electric Co Ltd | 超接合半導体素子 |
DE10100802C1 (de) * | 2001-01-10 | 2002-08-22 | Infineon Technologies Ag | Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren |
JP2003273355A (ja) * | 2002-03-18 | 2003-09-26 | Toshiba Corp | 半導体素子およびその製造方法 |
-
2004
- 2004-12-27 JP JP2004378227A patent/JP4929594B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298190A (ja) * | 2000-02-09 | 2001-10-26 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
JP2002134748A (ja) * | 2000-10-20 | 2002-05-10 | Fuji Electric Co Ltd | 超接合半導体素子 |
DE10100802C1 (de) * | 2001-01-10 | 2002-08-22 | Infineon Technologies Ag | Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren |
JP2003273355A (ja) * | 2002-03-18 | 2003-09-26 | Toshiba Corp | 半導体素子およびその製造方法 |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006313892A (ja) * | 2005-04-07 | 2006-11-16 | Toshiba Corp | 半導体素子 |
JP2007027313A (ja) * | 2005-07-14 | 2007-02-01 | Nec Electronics Corp | 半導体装置 |
JP2007235095A (ja) * | 2006-01-31 | 2007-09-13 | Denso Corp | 半導体装置および半導体基板の製造方法 |
JP2010258063A (ja) * | 2009-04-22 | 2010-11-11 | Sumco Corp | 半導体基板の評価方法 |
JP2011003729A (ja) * | 2009-06-18 | 2011-01-06 | Fuji Electric Systems Co Ltd | 半導体装置 |
JP2011029233A (ja) * | 2009-07-21 | 2011-02-10 | Toshiba Corp | 電力用半導体素子およびその製造方法 |
US8610210B2 (en) | 2009-07-21 | 2013-12-17 | Kabushiki Kaisha Toshiba | Power semiconductor device and method for manufacturing same |
JP2011054884A (ja) * | 2009-09-04 | 2011-03-17 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP2011238824A (ja) * | 2010-05-12 | 2011-11-24 | Renesas Electronics Corp | パワー系半導体装置 |
US8735982B2 (en) | 2010-11-09 | 2014-05-27 | Fuji Electric Co., Ltd. | Semiconductor device with superjunction structure |
CN104638004A (zh) * | 2013-11-15 | 2015-05-20 | 上海华虹宏力半导体制造有限公司 | 超级结mosfet器件的结构 |
CN103996702A (zh) * | 2014-05-26 | 2014-08-20 | 电子科技大学 | 一种提高超结功率器件雪崩耐量的终端结构 |
CN103996702B (zh) * | 2014-05-26 | 2017-03-01 | 电子科技大学 | 一种提高超结功率器件雪崩耐量的终端结构 |
WO2018029951A1 (ja) * | 2016-08-08 | 2018-02-15 | 三菱電機株式会社 | 半導体装置 |
JP6345378B1 (ja) * | 2016-08-08 | 2018-06-20 | 三菱電機株式会社 | 半導体装置 |
CN109564932A (zh) * | 2016-08-08 | 2019-04-02 | 三菱电机株式会社 | 半导体装置 |
US10529799B2 (en) | 2016-08-08 | 2020-01-07 | Mitsubishi Electric Corporation | Semiconductor device |
CN109273519A (zh) * | 2017-07-18 | 2019-01-25 | 富士电机株式会社 | 半导体装置和半导体装置的制造方法 |
CN109273519B (zh) * | 2017-07-18 | 2023-05-23 | 富士电机株式会社 | 半导体装置和半导体装置的制造方法 |
CN117374120A (zh) * | 2023-09-28 | 2024-01-09 | 海信家电集团股份有限公司 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4929594B2 (ja) | 2012-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6967352B2 (ja) | 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物 | |
JP5002148B2 (ja) | 半導体装置 | |
JP5196980B2 (ja) | 半導体装置 | |
JP4940546B2 (ja) | 半導体装置 | |
JP5015488B2 (ja) | 半導体装置 | |
JP3506676B2 (ja) | 半導体装置 | |
JP4840738B2 (ja) | 半導体装置とその製造方法 | |
JP5439969B2 (ja) | 半導体装置 | |
JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
JP2008182054A (ja) | 半導体装置 | |
JP2006202837A (ja) | 電力用半導体装置およびその製造方法 | |
WO2007069571A1 (ja) | トレンチ構造半導体装置 | |
JP2019165206A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
JP2006278826A (ja) | 半導体素子及びその製造方法 | |
JP2005260199A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007281352A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2008034794A (ja) | 縦型トレンチ型絶縁ゲートmos半導体装置 | |
JP2006210392A (ja) | 半導体装置およびその製造方法 | |
JP4876419B2 (ja) | 半導体素子の製造方法 | |
JP2017045776A (ja) | 半導体装置およびその製造方法 | |
JP2005136099A (ja) | 半導体装置 | |
JP5729400B2 (ja) | 半導体素子の製造方法 | |
JP4929594B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006059940A (ja) | 半導体装置 | |
JP7155641B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20071213 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080204 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080205 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4929594 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |