JP4913358B2 - 光半導体装置、その製造方法、及び光通信装置 - Google Patents

光半導体装置、その製造方法、及び光通信装置 Download PDF

Info

Publication number
JP4913358B2
JP4913358B2 JP2005116947A JP2005116947A JP4913358B2 JP 4913358 B2 JP4913358 B2 JP 4913358B2 JP 2005116947 A JP2005116947 A JP 2005116947A JP 2005116947 A JP2005116947 A JP 2005116947A JP 4913358 B2 JP4913358 B2 JP 4913358B2
Authority
JP
Japan
Prior art keywords
layer
contact
inp
type
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005116947A
Other languages
English (en)
Other versions
JP2006295040A (ja
Inventor
康隆 阪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005116947A priority Critical patent/JP4913358B2/ja
Publication of JP2006295040A publication Critical patent/JP2006295040A/ja
Application granted granted Critical
Publication of JP4913358B2 publication Critical patent/JP4913358B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、半導体レーザ、半導体光変調器、半導体受発光素子等の光半導体装置、光半導体装置の製造方法及びこの半導体装置を搭載した光通信装置に関する。
急速に拡大してきたインターネットのスムーズな進展を支えるのは、光ファイバによる通信の大容量化技術である。光ファイバ通信網は、幹線系はもとより、アクセス系、加入者系へと、その適用範囲が広がってきた。特に、アクセス系、加入者系への光通信技術化に伴って、光通信技術を支えるデバイスたる半導体レーザ等の光半導体装置の需要の拡大が見込まれている。
光ファイバを各家庭までつなぐFTTH(Fiber-To-The-Home)においては、高温動作にも耐え、かつ安価な半導体レーザが強く求められている。光加入者系用の半導体レーザは、低消費電力化を図るために低しきい値化、低駆動電流化、低駆動電圧化が必須である。このため、一般的に埋め込みヘテロ(BH:buried hetero)型構造が採用されている。
図9は、典型的な従来例に係るBH型構造の半導体レーザの斜視図である(特許文献1及び特許文献2参照)。この半導体レーザ300は、同図に示すように、InP基板301、n−InPバッファ層301a、InGaAsP等から構成される活性層302、p−InPクラッド層303a、p−InP若しくは高抵抗InPからなる電流ブロック層305、n−InP電流ブロック層306、p−InPオーバークラッド層303b、p−InGaAsコンタクト層307等を備えている。また、p−InGaAsコンタクト層307の上面には、p型電極309aが、InP基板301上の活性層302が形成されている主面に対して裏側の面(以下、単に「裏面」という)にはn型電極309bが形成されている。活性層302は、通常、複数の井戸層(ウエル層)と障壁層(バリア層)から構成された多重量子井戸(MQW:multi-quantum well)構造を備えている。コンタクト層307は、p型電極309aとの低抵抗化を実現すべく、高濃度のZnがドーピングされている。一方、クラッド層にも同様にZnがドーピングされているが、そのドーピング濃度は、コンタクト層よりも低濃度である。
従来例に係る半導体レーザ300の製造方法について、図10を参照しつつ説明する。まずInP基板301上に、図10(a)に示すように、n−InPバッファ層301a、活性層302、及びp−InPクラッド層303aを順次エピタキシャル成長させる。次に、SiOマスク304を堆積し、メサ形成用マスクを形成する。次いで、図10(b)に示すようなメサストライプ状となるように、メサ形成用マスクで覆われていないp−InPクラッド層303、活性層302、n−InPバッファ層301a、及びInP基板301の一部をエッチングする。
続いて、メサストライプ脇にp−InP若しくは高抵抗InPからなる電流ブロック層305、n−InP電流ブロック層306を順次形成する。その後、SiOマスク304を除去した後、p−InPオーバークラッド層303b及びp−InGaAsコンタクト層307をエピタキシャル成長させることにより順次形成する。この様なエピタキシャル結晶成長を行ったウエハに対して、電極形成プロセスを施すことによって半導体レーザ300を得る(図10(c)参照)。
しかしながら、上記従来例に係る半導体レーザ300においては、高濃度のZnのドーピングを行うコンタクト層307の成長中に、コンタクト層307中のドーパントであるZnが活性層302へ異常拡散し、これに起因して素子の劣化が発生するという問題がある。図11(a)及び図11(b)は、活性層302のエネルギーバンドと活性層302近傍のドーパントの分布を説明するための模式図である。MQW構造を有する活性層302は、エネルギーの低い井戸層(ウエル層)302aと、これよりエネルギーの高い障壁層(バリア層)302bとから構成される。そして、この活性層302は、同図に示すように、n−InPバッファー層301a、p−InPクラッド層303aに挟持された構造となっている。同図に示すn−InPバッファー層301a、及びp−InPクラッド層303aのハッチングは、ドーパントが存在している領域を示す。
図11(a)は、InP基板301上にn−InP層301a、活性層302、nドープp−InPクラッド層303aを積層した段階(図10(a)参照)におけるドーパントの分布状態を示している。図11(b)は、埋め込み成長(図10(c)参照)及びオーバークラッド層成長(図10(d)参照)を行った後の活性層102付近のドーパントの分布状態を示している。InP基板301上にn−InPバッファー層301a、活性層302、p−InPクラッド層303aを積層した段階では、図11(a)に示すように活性層302へのZnの拡散は見られない。しかしながら、埋め込み成長(図10(c)参照)及びオーバークラッド層成長(図10(d)参照)を行うと、図11(b)に示すように、Znが固相拡散によりp−InPクラッド層303aと接する側の活性層302中にドーパントが存在する領域が出現する(図11中の矢印302cの範囲)。この活性層302におけるドーパント存在領域は、p型化し、当該部分のウエル層302aは発光に寄与しなくなってしまう。
上記コンタクト層中の成長中にコンタクト層中のドーパントであるZnが活性層302へ異常拡散する問題を回避する方法として、コンタクト層中のp型不純物のドーピング濃度を低下させる方法が考えられる。しかしながら、コンタクト層は電極メタルとのコンタクト抵抗を下げるために設けられた層であるため、コンタクト抵抗を下げる本来の目的からは、p型不純物を高濃度にドーピングすることが必要である。
そこで、活性層302へのZnの拡散を防ぐために、p−InPクラッド層303aのZnドーピング濃度を低減したり、p−InPクラッド層303aの初期層をノンドープ化する手段が知られている。また、別の方法として、p−InGaAsコンタクト層とp−InPクラッド層の間に、InAsとGaAs、若しくはInAsとGaPからなる超格子中間層を形成し、Zn拡散を抑制する技術が提案されている(特許文献3)。
特開平5−190970号公報 特開2004−95822号公報 特開2000−68597号公報 (段落番号0004〜5、図5)
しかしながら、上記p−InPクラッド層303aのZnドーピング濃度を低減したり、p−InPクラッド層303aの初期層をノンドープ化する手段においては、Znの活性層中への拡散の再現性が取れず、半導体レーザの素子特性がばらついてしまうという問題があった。
また、上記特許文献3に記載の技術においては、超格子中間層の膜厚制御を厳密に行うことが必須であるため、生産性が低いという問題があった。厳密な膜厚制御を行わければならない理由は、超格子中間層とInP基板との格子不整合量が大きいため、厳密な膜厚制御を行わないと格子歪が生じて結晶欠陥が生じやすいためである。ひとたび結晶欠陥が生じてしまうと、超格子中間層を設けているにもかかわらず、かえってZn拡散が増大してしまう。
なお、上記においてはヘテロ型構造の半導体レーザにおける問題点について述べたが、リッジ型等の半導体レーザにおいても同様の問題が生じ得る。また、半導体レーザのみならず、半導体光変調器、半導体受光素子等の光半導体装置全般において同様の問題が生じ得る。また、Znが活性層中に拡散する例について説明したが、これに限定されずp型不純物全般において同様の課題が生じ得る。
本発明に係る光半導体装置は、n型半導体基板と、前記n型半導体基板上に形成された活性層と、前記活性層上に形成されたクラッド層と、前記クラッド層上に形成されたコンタクト層と、前記コンタクト層の直上に形成されたp型電極とを少なくとも備えた光半導体装置であって、前記コンタクト層は、前記p型電極と接する第1界面とは反対側の面である第2界面と接する半導体層と格子整合する層により形成され、前記コンタクト層中の前記第1界面近傍は少なくともp型不純物が存在し、前記コンタクト層中の前記第2界面近傍はp型不純物が存在していないか、若しくは前記第1界面近傍よりp型不純物の濃度が低いものである。
従来例においては、前述したように光半導体装置の製造工程におけるコンタクト層の成長中に、コンタクト層に高濃度にドーピングしたp型不純物が活性層に異常拡散してしまうという問題があった。本発明者が鋭意検討を重ねたところ、コンタクト層をコンタクト層中の上記第2界面と接する半導体層と格子整合している層により形成し、かつコンタクト層中の第2界面近傍を第1界面近傍よりp型不純物の濃度を低く(p型不純物が存在していない場合を含む)することにより、コンタクト層から活性層へのp型不純物の拡散を抑制できることを見出した。しかも、コンタクト層として、コンタクト層中の第2界面と接する半導体層と格子整合している層を用いることで、上記特許文献3に比して厳密な膜厚制御を要せずして、コンタクト層から活性層へのp型不純物の拡散を抑制することができる。なお、ここでいう「格子整合」とは、格子定数差が±0.1%以下のものをいう。
本発明によれば、厳密な膜厚制御を行わなくても、活性層へのp型不純物拡散を抑制することができる光半導体装置及びこれを搭載した光通信装置が得られるという優れた効果がある。
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。
[実施形態1]
図1は、本実施形態1に係る半導体レーザの斜視図である。本実施形態1に係る埋め込み(BH)構造型の半導体レーザ10は、同図に示すように、n−InP基板1を備えている。n−InP基板1上には、メサ状に形成されたn−InPバッファ層1a、活性層2、p−InPクラッド層3aを備えている。また、活性層2等を備える面(以下、「主面」という)側であって、活性層2等が形成されていないn−InP基板1上には、メサの側壁に接するように、p−InP電流ブロック層5、n−InP電流ブロック層6がこの順に積層されている。また、p−InPクラッド層3a、及びn−InP電流ブロック層6上には、p−InPオーバークラッド層3b、p−InGaAs第1コンタクト層7a、p−InGaAs第2コンタクト層7bがこの順に積層されている。上記p−InGaAs第2コンタクト層7bの上面には、p型電極9aが形成されている。また、n−InP基板1の主面に対して裏側の面(以下「裏面」という)には、n型電極9bが形成されている。
活性層2は、InGaAsPウエル層、InGaAsPバリア層が繰り返されたMQW構造となっている。p−InPクラッド層3a、p−InPオーバークラッド層3b、p−InGaAs第1コンタクト層7a、及びp−InGaAs第2コンタクト層7bには、p型不純物としてZnがそれぞれドーピングされている。p−InGaAs第1コンタクト層7a、及びp−InGaAs第2コンタクト層7bは、p−InGaAs第2コンタクト層7bと接しているp−InPオーバークラッド層3bと±0.1%以下の精度で格子整合しているものを用いる。p−InGaAs第2コンタクト層7bは、p型電極9aとのコンタクト抵抗を下げる目的を達成するのに十分な量のp型不純物をドーピングすることが好ましい。例えば、1×1019cm−3以上とする。一方、p−InGaAs第1コンタクト層7aは、p−InGaAs第2コンタクト層7bよりもp型不純物のドーピング濃度を低く設定する。活性層2へのより効果的なp型不純物の拡散を防止する観点から、p−InGaAs第1コンタクト層7aのドーピング濃度は5×1018cm−3以下が好ましく、3×1018cm−3以下とすることがより好ましく、1×1018cm−3以下とすることがさらに好ましい。p−InGaAs第1コンタクト層7aにp型不純物のドーピングを全く行わないようにしてもよい。
以下、本実施形態1に係る半導体レーザ10の製造方法について図2を参照しつつ説明する。なお、下記の製造工程は典型的な一例であり、本発明の趣旨に合致する限り他の製造方法を採用することができることは言うまでもない。
図2は、半導体レーザ10の製造工程を示す断面図である。まず、n−InP基板1上に、n−InPバッファー層1a、活性層2、p−InPクラッド層3a(膜厚0.5μm)を有機金属気相薄膜成長法(以下、「MOVPE(metal-organic vapor phase epitaxy)法」と略記する)によってエピタキシャル成長させることにより、この順に積層する(図2(a)参照)。活性層2は、InGaAsPウエル層2a(膜厚4.5nm、エネルギーバンドギャップ波長1.4μm)と、InGaAsPバリア層2b(膜厚10nm、エネルギーバンドギャップ波長1.15μm)を繰り返し積層することにより形成する。活性層2の下部にあるn−InPバッファ層1aは、n型不純物としてSiを用い、Siのドーピング濃度を1×1018cm−3とする。p−InPクラッド層3aは、p型不純物としてZnを用い、Znのドーピング濃度を1×1018cm−3とする。
次に、エピタキシャル成長したp−InPクラッド層3a上にSiO(膜厚300nm)を、熱化学気相堆積(以下「CVD(chemical vapor deposition)」と略記する)法により形成する。そして、フォトリソグラフィー法により、幅1.5μmのストライプ形状となるようにパターニングする。このSiOマスク4をマスクとして、誘導結合プラズマ(以下、「ICP(inductive coupled plasma)」と略記する)ドライエッチングにより、深さ2.0μmのメサエッチングを行いメサストライプ構造を得る(図2(b)参照)。
続いて、図2(c)のように、メサストライプの側壁にp−InP電流ブロック層5、n−InP電流ブロック層6を、SiOマスク4を用いて、MOVPE法によって選択埋め込み成長させることにより順次形成する。その後、SiOマスク4を緩衝フッ酸液を用いてエッチング除去する。そして、図2(d)のように、MOVPE法によってp−InPオーバークラッド層3b(膜厚2.0μm、Zn濃度1.0×1018cm−3)、p−InGaAs第1コンタクト層7a(膜厚0.2μm、Zn濃度1×1018cm−3)、p−InGaAs第2コンタクト層7b(膜厚0.2μm、Zn濃度1×1019cm−3)をエピタキシャル成長させることにより形成する。
次いで、p−InGaAs第2コンタクト層7b上へp型電極9aを形成する。得られたウエハにおいて、n−InP基板1の膜厚が150μmになるようにn−InP基板1の裏面を研磨した後、n−InP基板の裏面側にn型電極9bを形成する。
上記製造法に従って、基板上に複数のレーザ素子を形成する。そして、素子長が300μmになるように切り出して各レーザ素子を得る。このようにして形成されたレーザ素子の後端面には、反射率70%の高反射膜、前端面には反射率30%の保護膜をそれぞれ形成する。このような工程を経て、本実施形態1に係る半導体レーザ10(図1参照)が製造される。
上記半導体レーザ10において、電気光学特性を評価したところ、−40℃におけるレーザ発振しきい値は3.0mA、スロープ効率は0.62W/A、しきい値電流での微分抵抗は4.2Ωであった。また、25℃におけるレーザ発振しきい値は5.0mA、スロープ効率は0.55W/A、しきい値電流での微分抵抗は4.3Ωであった。さらに、85℃におけるレーザ発振しきい値は16mA、スロープ効率0.42W/A、しきい値電流での微分抵抗は4.4Ωであった。本実施形態1に係る半導体レーザ10によれば、低しきい値動作、高効率動作を幅広い温度範囲で実現できることがわかった。
図3(a)及び図3(b)は、本実施形態1に係る半導体レーザ10の活性層2のエネルギーバンドと活性層2近傍のドーパントの分布を説明するための模式図である。MQW構造を有する活性層2は、エネルギーの低いInGaAsPウエル層2aと、これよりエネルギーの高いInGaAsPバリア層2bとからな構成される。そして、この活性層2は、同図に示すように、n−InPバッファー層1a、及びp−InPクラッド層3aに挟持された構造となっている。同図におけるn−InPバッファー層1a、及びp−InPクラッド層3aのハッチングは、ドーパントが存在している領域を示す。
図3(a)は、InP基板1上にn−InP層1a、活性層2、nドープp−InPクラッド層3aを積層した段階(図2(a)参照)におけるドーパントの分布状態を示している。図3(b)は、埋め込み成長(図2(b)参照)及びオーバークラッド層成長(図2(c)参照)を行った後の活性層2付近のドーパントの分布状態を示している。図3(a)に示すように、InP基板1上にn−InP層1a、活性層2、p−InPクラッド層3aを積層した段階では、活性層2へのZnの拡散は見られない。
埋め込み成長(図2(b)参照)及びオーバークラッド層成長(図2(c)参照)を行うと、図3(b)に示すように、Znが固相拡散によりp−InPクラッド層3aと接する側の活性層2中にドーパントが存在する領域が極わずかながら出現する。しかしながら、SIMS(Secondary Ion Mass Spectrometry)分析により活性層2の端面からドーパントが拡散している距離(以下、単に「拡散長」という)3cを測定したところ、10nm以下であった。そして、レーザ発光の源となるウエル層2aへはZn拡散が達していないことを確認した。
以下に、本実施形態1に係る半導体レーザが活性層へのZn拡散を抑制することができる理由について説明する。
図4(a)は、活性層へZnが拡散する状態を分析するために用いた試料構造50を示す。この試料構造50は、図4(a)に示すように、n−InP基板51上に、n−InPバッファー層51a、MQW構造を有する活性層52、p−InPクラッド層53a、p−InPオーバークラッド層53b、p−InGaAs第1コンタクト層57a、p−InGaAs第2コンタクト層57bを備える。
試料構造50の製造方法について説明する。まず、n−InP基板51上にn−InPバッファー層51a、MQW構造を有する活性層52、p−InPクラッド層53a(Zn濃度1×1018cm−3、0.5μm厚)をMOVPE法により順次エピタキシャル成長させる。次に、このウエハーに電流ブロック層を形成するために必要なエピタキシャル成長に相当する温度を相当する時間分与え、熱履歴を加える。続いて、MOVPE法によりp-InPオーバークラッド層53b(Zn濃度1×1018cm−3、2.0μm厚)、InGaAs第1コンタクト層57a(0.2μm厚)、p−InGaAs第2コンタクト層57b(Zn濃度2×1019cm−3、0.2μm厚)をこの順でエピタキシャル成長させる。このとき、InGaAs第1コンタクト層57aのZn濃度をノンドープから2×1019cm−3まで変えた試料構造をそれぞれ作成し、これらの試料構造についてSIMS分析によってZn拡散長を導出した。ここで「Zn拡散長」とは、p−InPクラッド層53aと接する活性層52の端面から活性層中にZnが拡散した幅をいう(図3(b)の符号3c参照)。
図4(b)は、InGaAs第1コンタクト層57aへのZnのドーピング濃度に対して、活性層52へのZn拡散長をプロットした図である。図4(b)に示すように、p−InPクラッド層53a、及びp-InPオーバークラッド層53bにZnがドーピングされているにも関わらず、InGaAs第1コンタクト層57aにドーピングしたZnの濃度に依存して活性層におけるZn拡散長が異なるという結果を得た。また、InGaAs第1コンタクト層57aにZnをドーピングしない場合には、ほとんど活性層52にZnの拡散が見られないという結果を得た。さらに、InGaAs第1コンタクト層57aのZn濃度が5×1018cm−3以下になると、急激にZn拡散長が小さくなる(Zn拡散が抑制される)という結果を得た。これらの結果より、活性層52へのZnの拡散は、p−InPクラッド層53a、及びp-InPオーバークラッド層53bに起因するのではなく、高濃度にZnをドーピングしているコンタクト層に起因することがわかる。
本実施形態1によれば、p−InPオーバークラッド層3bと、p型電極との低抵抗化を実現するために十分なZnをドーピングしたp−InGaAs第2コンタクト層7bとの間に、p−InGaAs第2コンタクト層7bよりZnのドーピング濃度の低いInGaAs第1コンタクト層7aを挿入している(図2(d)参照)ので、高濃度にZnをドーピングしたInGaAs第2コンタクト層7bから活性層2にZnが拡散するのを抑制し、活性層2中にZnが拡散してp型化することによる発光効率の低下を抑制できる。また、p型電極9aとのコンタクト抵抗を低減するために必要十分な高濃度のZnのドーピングをp−InGaAs第2コンタクト層7bに施すことが可能なので、活性層2へのZn拡散を抑制しつつ良好な電気光学特性を実現できる。
本実施形態1においては、クラッド層としてInPを用い、コンタクト層としてInGaAsを用いている。InP/InGaAsP系材料におけるZn拡散速度はInPが最も早く、InGaAsが最も遅い。このため、クラッド層としてInPを用い、コンタクト層としてInGaAsを用いると、InGaAs第2コンタクト層7bに高濃度のZnをドーピングした場合であっても、より濃度の低いInGaAs第1コンタクト層7aがZn拡散のストッパー層としての役割を果たし、より効果的にZnの拡散を抑制することができる。
また、本実施形態1に係る光半導体装置のコンタクト層は、p−InPオーバークラッド層3bと格子整合しているものを用いているので、上記特許文献3に比して厳密な膜厚制御を行わなくても、格子歪が生じて結晶欠陥が生じるという問題を回避することができる。従って、結晶欠陥が生じて、逆にZn拡散が増大してしまうという問題を回避できる。そして、生産性を向上させることができる。
本実施形態1に係る半導体レーザによれば、上記理由により低しきい値、高効率動作を再現性及び均一性よく実現できる。
[実施形態2]
次に、上記実施形態1に係る半導体レーザ10とは異なる実施形態について説明する。図5は、本実施形態2に係る半導体レーザの斜視図である。なお、以降の説明において、上記実施形態1と同一の構成部分については、適宜その説明を省略する。
本実施形態に係る半導体レーザ100は、図5に示すように、ハイメサ埋め込み型の半導体レーザである。図6は、半導体レーザ100の製造工程を示す断面図である。図6(a)に示すように、まずn−InP基板101上に、n−InPバッファー層101a、活性層102、p−InPクラッド層103(膜厚2.5μm、Zn濃度1×1018cm−3)、p−InGaAs第1コンタクト層107a(膜厚0.2μm、Zn濃度1×1018cm−3)、及びp−InGaAs第2コンタクト層107b(膜厚0.2μm、Zn濃度1×1019cm−3)をMOVPE法によってエピタキシャル成長させることにより、この順に積層する。活性層102の構造は、上記実施形態1と同様にMQW構造となっている。
次に、エピタキシャル成長したウエハ全面に膜厚300nmのSiOをCVD法により形成し、フォトリソグラフィーにより、幅1.5μmのストライプにパターニングする。このSiOマスク104をマスクとしてICPドライエッチングにより、深さ4.0μmのメサエッチングを行う(図6(b)参照)。次に、図6(c)に示すように、SiOマスク104を用いて、MOVPE法によってFeドープ高抵抗InP電流ブロック層105を選択埋め込み成長する。さらにSiOマスク104を緩衝フッ酸液によってエッチング除去して結晶成長を完了させる。続いて、Feドープ高抵抗InP層105上へSiOマスク111をパターニングした後、p型電極109aを形成する。さらにn−InP基板101を膜厚が150μmになるまで研磨した後、n−InP基板101側へn型電極109bを形成する。その後、上記実施形態1と同様にウエハーの切り出し、反射膜等の形成を行い半導体レーザ100を得る(図5参照)。
本実施形態2に係る半導体レーザ100によれば、p−InPクラッド層103、及びp−InGaAs第2コンタクト層107bの間に、InGaAs第1コンタクト層107aを挿入しているので、活性層102へZnが拡散するのを抑制し、活性層102中にZnが拡散してp型化することによる発光効率の低下を抑制できる。また、p型電極109aとのコンタクト抵抗を低減するために必要十分な高濃度のZnのドーピングをp−InGaAs第2コンタクト層107bに施すことが可能なので、活性層102へのZn拡散を抑制しつつ良好な電気光学特性を実現できる。さらに、本実施形態2に係る半導体レーザ100のコンタクト層は、p−InPクラッド層103と格子整合しているものを用いているので、上記特許文献3に比して厳密な膜厚制御を行わなくても、格子歪が生じて結晶欠陥が生じるという問題を回避することができる。これらの結果、低しきい値、高効率動作を再現性及び均一性よく実現できる。
[実施形態3]
次に、上記実施形態1及び2に係る半導体レーザとは異なる実施形態について説明する。図7は、本実施形態3に係る半導体レーザの斜視図、なお、以降の説明において、上記実施形態と同一の構成部分については、適宜その説明を省略する。
本実施形態3に係る半導体レーザ200は、図7に示すように、リッジ型構造の半導体レーザである。図8は、本実施形態3に係る半導体レーザの製造方法を示す断面図である。図8(a)に示すように、まず、n−InP基板201上には、n−InP層201a、活性層202、p−InPクラッド層203(膜厚2.5μm、Zn濃度1×1018cm−3)、InGaAs第1コンタクト層7a(膜厚0.2μm、Zn濃度1×1018cm−3)、P−InGaAs第2コンタクト層7b(膜厚0.2μm、Zn濃度1×1019cm−3)をMOVPE法によってエピタキシャル成長する。このとき、活性層202はMQW構造となっており、上記実施形態1で示したものと同構造である。
次に、エピタキシャル成長したウエハ全面に膜厚300nmのSiOをCVD法により形成し、フォトリソグラフィーにより、幅1.5μmのストライプにパターニングする。このSiOマスク204をマスクとして、ICPドライエッチングにより、深さ2.8μmのメサエッチングを行う(図8(b)参照)。さらにSiOマスク204を緩衝フッ酸液によってエッチング除去して結晶成長を完了させる。次に、p−InPクラッド層203へSiOマスク211をパターニングした後、p型電極209aを形成する。さらに、上記実施形態1と同様の方法により、n型電極209bを形成する。その後、上記実施形態1と同様の方法にて切り出しを行い、保護膜等を形成して半導体レーザ200を得る。
本実施形態3によれば、p−InPクラッド層203、及びp−InGaAs第2コンタクト層207bの間に、InGaAs第1コンタクト層207aを挿入する工程を採用しているので、活性層202へZnが拡散するのを抑制し、活性層202中にZnが拡散してp型化することによる発光効率の低下を抑制できる。また、p型電極209aとのコンタクト抵抗を低減するために必要十分な高濃度のZnのドーピングをp−InGaAs第2コンタクト層207bに施すことが可能なので、活性層202へのZn拡散を抑制しつつ良好な電気光学特性を実現できる。さらに、本実施形態3に係る光半導体装置のコンタクト層は、p−InPクラッド層203と格子整合しているものを用いているので、上記特許文献3に比して厳密な膜厚制御を行わなくても、格子歪が生じて結晶欠陥が生じるという問題を回避することができる。これらの結果、低しきい値、高効率動作を再現性及び均一性よく実現できる。
なお、上記実施形態1〜3において、コンタクト層としてInGaAsに変えてInGaAsPに変更してもよい。また、ドーピング物質としてZnの例について説明したがこれに限定されるものではなく、p型不純物一般において本件発明を適用可能である。また、上記実施形態1〜3においてはコンタクト層として、第1コンタクト層及び第2コンタクト層の2層のみからなる例を説明したが、これに限定されるものではなく、2層以上の任意の層数とすることができる。n層有する場合、例えば積層を重ねるごとにp型不純物の濃度を高めるようにしてもよい。また、1層のみから構成されていてもよい。この場合には、コンタクト層のうちp型電極と接する第1界面近傍に少なくともp型不純物が存在するように構成する。一方、コンタクト層のうち第1界面と反対側の面である第2界面の近傍は、p型不純物が存在していないか、若しくは上記第1界面近傍よりもp型不純物の濃度が低くなるように、コンタクト層の厚み方向にp型不純物の濃度が異なるように構成すればよい。
また、InGaAs第1コンタクト層7aの膜厚およびZn濃度は実施の形態で示した数値に限定されるものではなく、結晶成長条件、素子構造等により最適値は変動し得る。さらに、上記実施形態1〜3ではInGaAsP系半導体レーザの例を示したが、これに限定されるものではなく、基板と±0.1%以下の範囲で格子整合している組み合わせであれば本件発明を適用することができる。例えば、AlGaInAs系でも同様の効果が得られる。また、上記実施形態1〜3においては、半導体レーザを例として説明したがこれに限定されるものではなく、半導体光変調器、半導体受光素子等の光半導体装置全般、及びこれらを搭載した光通信装置において本件発明を適用可能である。
本実施形態1に係る半導体レーザの斜視図。 本実施形態1に係る半導体レーザの製法を示す工程図。 (a)及び(b)は、本実施形態に係る半導体レーザの活性層のエネルギーバンド図と、ドーパントの分布状態を説明する模式図。 (a)は、本実験例における資料構造の断面図、(b)は、第1コンタクト層中のドーパント濃度に対して活性層へのZnの拡散長をプロットした図。 本実施形態2に係る半導体レーザの斜視図。 本実施形態2に係る半導体レーザの製法を示す工程図。 本実施形態3に係る半導体レーザの斜視図。 本実施形態3に係る半導体レーザの製法を示す工程図。 従来例に係る半導体レーザの製法を示す工程図。 従来例に係る半導体レーザの製法を示す工程図。 (a)及び(b)は、従来例に係る半導体レーザの活性層のエネルギーバンド図と、ドーパントの分布状態を説明する模式図。
符号の説明
1、101、201、301 基板
1a,101a,201a、301a バッファ層
2、102、202、302 活性層
2a、302a ウエル層
2b、302b バリア層
3a、103、203、303 クラッド層
3b オーバークラッド層
3c、303c Zn拡散長
4、104、204 SiOマスク
5、105、305 電流ブロック層
6、306 電流ブロック層
7a、107a、207a 第1コンタクト層
7b、107b、207b 第2コンタクト層
9a、109a、209a、309a p型電極
9b、109b、209b、309b n型電極
111、211 SiOマスク
307 コンタクト層

Claims (7)

  1. InPから構成されるn型半導体基板と、
    前記n型半導体基板上に形成された活性層と、
    前記活性層上に形成された、InPから構成されるクラッド層と、
    前記クラッド層上に、前記クラッド層と直接接触するように形成された、InGaAsから構成されるコンタクト層と、
    前記コンタクト層の直上に形成されたp型電極とを少なくとも備えた光半導体装置であって、
    前記コンタクト層は、前記p型電極と接する第1界面とは反対側の面である第2界面と接する半導体層と格子整合する層により形成され、
    前記コンタクト層中の前記第1界面近傍は少なくともp型不純物が存在し、
    前記コンタクト層中の前記第2界面近傍は前記p型不純物が存在していないか、若しくは前記第1界面近傍より前記p型不純物の濃度が低く、
    前記p型不純物は、Znであることを特徴とする、
    光半導体装置。
  2. 請求項1に記載の光半導体装置において、
    前記第2界面近傍の前記p型不純物のドーピング濃度が、5×1018cm−3以下であることを特徴とする光半導体装置
  3. 請求項1又は2に記載の光半導体装置において、
    前記コンタクト層は少なくとも2層以上を積層することにより形成され、
    前記コンタクト層のうち少なくとも前記n型半導体基板と最も離間している最上層には、前記p型不純物が存在し、
    前記コンタクト層のうち前記n型半導体基板と最も近接している最下層は、前記p型不純物が存在しないか、若しくは前記p型不純物の濃度が、前記最上層の前記p型不純物のドーピング濃度に比して少ない光半導体装置。
  4. n型InP基板と、
    前記n型InP基板上に形成された活性層と、
    前記活性層上に形成されたInPクラッド層と、
    前記InPクラッド層上に、前記InPクラッド層と直接接触するように形成された前記InPクラッド層と格子整合したp型InGaAsコンタクト層と、
    前記p型InGaAsコンタクト層の直上に形成されたp型電極とを少なくとも備えた光半導体装置であって、
    前記p型InGaAsコンタクト層は、前記n型InP基板側の第1コンタクト層と、前記p型電極と接する第2コンタクト層と、で構成され、
    前記第1コンタクト層のZnのドーピング濃度が前記第2コンタクト層のZnのドーピング濃度より低いことを特徴とする光半導体装置。
  5. 請求項に記載の光半導体装置において、前記第1コンタクト層のZnのドーピング濃度が、5×1018cm−3以下であることを特徴とする光半導体装置。
  6. 請求項1〜のいずれか1項に記載の光半導体装置を搭載した光通信装置。
  7. InPから構成されるn型半導体基板上に活性層を形成し
    記活性層上にInPから構成されるクラッド層を形成し、
    前記クラッド層上に、InGaAsから構成されるコンタクト層を、前記クラッド層と直接接触するように形成し、
    前記クラッド層の直上にp型電極を形成する光半導体装置の製造方法であって、
    前記コンタクト層は、前記p型電極と接する第1界面とは反対側の面である第2界面と接する半導体層と少なくとも格子整合する構成元素により形成し、
    前記コンタクト層中の前記第1界面近傍は、少なくとも、p型不純物をドーピングし、前記第2界面近傍は、前記p型不純物がドーピングされていないか、若しくは前記第1界面より前記p型不純物のドーピング濃度が低くなるように形成し、
    前記p型不純物は、Znであることを特徴とする、
    光半導体装置の製造方法。
JP2005116947A 2005-04-14 2005-04-14 光半導体装置、その製造方法、及び光通信装置 Expired - Fee Related JP4913358B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005116947A JP4913358B2 (ja) 2005-04-14 2005-04-14 光半導体装置、その製造方法、及び光通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005116947A JP4913358B2 (ja) 2005-04-14 2005-04-14 光半導体装置、その製造方法、及び光通信装置

Publications (2)

Publication Number Publication Date
JP2006295040A JP2006295040A (ja) 2006-10-26
JP4913358B2 true JP4913358B2 (ja) 2012-04-11

Family

ID=37415259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005116947A Expired - Fee Related JP4913358B2 (ja) 2005-04-14 2005-04-14 光半導体装置、その製造方法、及び光通信装置

Country Status (1)

Country Link
JP (1) JP4913358B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5940908B2 (ja) * 2012-06-20 2016-06-29 浜松ホトニクス株式会社 半導体発光素子の製造方法
JP7170939B1 (ja) * 2021-12-01 2022-11-14 三菱電機株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61228684A (ja) * 1985-04-02 1986-10-11 Sumitomo Electric Ind Ltd 半導体発光素子
JPH1027941A (ja) * 1996-07-10 1998-01-27 Furukawa Electric Co Ltd:The 面発光型半導体レーザ装置及びその製作方法
JP3164041B2 (ja) * 1997-11-19 2001-05-08 日本電気株式会社 半導体レーザの製造方法
JP2000244049A (ja) * 1999-02-19 2000-09-08 Toshiba Corp 半導体素子及びその製造方法
JP4057802B2 (ja) * 2001-09-05 2008-03-05 株式会社日立製作所 半導体光素子

Also Published As

Publication number Publication date
JP2006295040A (ja) 2006-10-26

Similar Documents

Publication Publication Date Title
US7522647B2 (en) Semiconductor laser and method of fabricating the same
CN106972345B (zh) 形成半导体光学器件的方法及半导体光学器件
EP0959540B1 (en) Semiconductor laser having effective output increasing function
US7405421B2 (en) Optical integrated device
US8073029B2 (en) Semiconductor optical device
US8273585B2 (en) Optical semiconductor device and method for manufacturing the same
JP2004179274A (ja) 光半導体装置
US20090203161A1 (en) Semiconductor laser diode with a ridge structure buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and method for producing the same
US9257815B1 (en) Optical semiconductor device
JP5027647B2 (ja) 単一のステップmocvdによって製造される埋め込みヘテロ構造デバイス
EP1251610A2 (en) Semiconductor optical device and the fabrication method
JP5170869B2 (ja) 光半導体素子及び光半導体素子の製造方法
JP4947778B2 (ja) 光半導体素子及びその製造方法
JP4797782B2 (ja) 半導体光素子
JP4913358B2 (ja) 光半導体装置、その製造方法、及び光通信装置
JP2677232B2 (ja) 長波長半導体レーザおよびその製造方法
JP2010021430A (ja) 半導体光素子
US6980577B1 (en) Vertical laser cavity with a non-planar top mirror
JP3658048B2 (ja) 半導体レーザ素子
JP4983791B2 (ja) 光半導体素子
KR100745918B1 (ko) 반도체 광 소자, 반도체 광 소자의 제조 방법 및 광 모듈
JP4003250B2 (ja) 半導体レーザ
JP2005260109A (ja) 光半導体素子
JPS6237914B2 (ja)
JPH0823139A (ja) 半導体レーザ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees