JP4907914B2 - 光検出回路 - Google Patents

Description

本発明は、光検出回路に関する。

特許文献１に記載の光検出回路によれば、ホトダイオードで発生した電流を積分回路を介して読み出す装置において、ホトダイオードをゼロバイアス駆動することが開示されている。ホトダイオードをゼロバイアス駆動すると暗電流を低減することができる。
特開２００３−３１５１４９号公報

しかしながら、上記従来の光検出回路では、ホトダイオードに高い変調周波数の光が入射した場合には出力が発振してしまう。また、太陽の直射日光のような強い光が入射した場合には、その光に比例して過大な電流が発生してしまい、回路動作に異常をきたすことがある。本発明は、このような課題に鑑みてなされたものであり、出力の発振を抑制し、暗電流が気になるような小さな光電流の時にはゼロバイアス回路として動作し、回路動作に異常をきたすような大きな光電流の時には電流リミッタ回路として動作することが可能な光検出回路を提供することを目的とする。

上述の課題を解決するため、本発明に係る光検出回路は、ホトダイオードの一端に接続された積分回路と、ホトダイオードと積分回路との間に介在するトランジスタと、トランジスタとホトダイオードとの間に介在する抵抗素子と、トランジスタの制御端子に接続された出力端子、抵抗素子とトランジスタとの間の節点に接続された第1入力端子、及び、ホトダイオードの他端に短絡する第2入力端子を有するオペアンプとを備えることを特徴とする。

ホトダイオードには寄生容量が存在するが、積分回路における出力電圧は、本来、この寄生容量に影響を受ける。本発明の光検出回路では、ホトダイオードと積分回路との間にトランジスタを介在させているので、積分回路の出力電圧は寄生容量の影響を殆ど受けなくなる。このトランジスタの制御端子（ゲート、ベース）には、オペアンプの出力端子が接続されており、トランジスタの抵抗素子側の電位を帰還制御する。この電位は、ホトダイオードのバイアス電圧がゼロバイアス電圧となるように制御される。

ホトダイオードの他端の電位と、オペアンプの第2入力端子とは、例えば接地電位に短絡しており、オペアンプの第１入力端子の電位は、この電位に等しくなるようにトランジスタの制御端子電位を制御するので、ホトダイオードにはゼロバイアスが与えられる。

ここで、ホトダイオードに入射する光の変調周波数が高くなった場合、積分回路に入力される電流は、抵抗素子が無い場合には発振する。本発明では、抵抗素子を設けているため、光の変調周波数、換言すればホトダイオードを流れる光電流の周波数が高くなった場合においても発振が抑制される。また、抵抗素子が挿入されていることで、これは光電流に対するリミッタとしても機能し、強い光が入射した場合にはホトダイオードに印加されるバイアス電圧が順バイアス電圧となって、過大な光電流が流れなくなる。厳密には、ホトダイオードがゼロバイアス駆動されるのは、暗状態のみである。その理由は、後述するが、ホトダイオード自体のバイアスは光電流と挿入した抵抗素子による電圧ドロップによって、僅かに順バイアスとなるからである。しかし、この電圧ドロップは暗電流が気になるような光電流においては極めて小さく、この順バイアスによる電流は無視できる。また、挿入する抵抗素子はそのような値を選ぶことになる。

このように、上述の光検出回路によれば、ホトダイオードの寄生容量の影響を低減しつつ、出力の発振の抑制を可能とし、過大電流に対するリミット回路として機能する。

また、本発明の光検出回路は、積分回路の出力が入力される比較器と、比較器の出力に応じて積分回路をリセットするリセット信号発生手段とを備え、ホトダイオードで発生した光電流の周波数変換を行うことを特徴とする。すなわち、積分回路に蓄積された電荷量に応じて発生する電圧が比較器の閾値を超えた場合には、比較器の出力は切り替わる。すなわち、光電流強度が高いほど、比較器出力は短期間に切り替わり、比較器の出力が切り替わるとリセット信号発生手段が積分回路をリセットして再度、電荷の蓄積を開始する。このようにして、ホトダイオードで発生した光電流が周波数に変換される。

また、本発明の光検出回路は、トランジスタと積分回路との間に、ホトダイオードを流れる電流を制限するリミッタ回路を設けたことを特徴とする。この場合、積分回路へ入力される電流が制限されるため、出力周波数の上限を設定することができる。ここでいうリミッタ回路は、本発明の光検出回路で抵抗素子を入れたことによる過大電流並びにそれに伴う回路の異常動作を抑制するものとは異なる。電流を制限する形の本リミッタ回路による電流抑制は、抵抗素子を入れたことによる効果がはたらくよりも小さい光電流においてはたらくものである。本リミッタ回路による電流抑制能力には制限があり、これを超えた分に対して、抵抗素子を入れたことによるリミッタ効果が効果を発することになる。

本発明の光検出回路によれば、出力電流の発振の抑制と小さな光電流の時にはゼロバイアス回路、過大な光電流に対してはリミッタとして働くことができる。過大電流に対するリミッタ効果はひいては、それに伴う回路の異常動作を抑制することができる。

以下、実施の形態に係る光検出回路について説明する。なお、同一要素には、同一符号を用いることとし、重複する説明は省略する。

図１は光検出回路の回路図である。

この光検出回路１は、ホトダイオードＰＤのカソードに接続された積分回路ＩＧ１を備えている。

積分回路ＩＧ１は、オペアンプＯＰ１の出力端子と反転入力端子との間に介在するキャパシタＣｆ１と、キャパシタＣｆ１の両端間を短絡可能なスイッチＳＷ１０と、オペアンプＯＰ１への入力信号の接続／切断を行うゲートスイッチＳＷ１１とを備えている。オペアンプＯＰ１の非反転入力端子には基準電位Ｖｒ１が与えられる。

積分回路ＩＧ１のゲートスイッチＳＷ１１には信号Ｑが与えられ、ＱがＨレベルの場合にはゲートスイッチＳＷ１１はＯｎする。短絡スイッＳＷ１０には、信号Ｑに対して相補的な信号ＱＢ（Ｑバー）が与えられ、ＱＢがＨレベルの場合には、スイッチＳＷ１０はＯｎする。

積分回路ＩＧ１をリセットする場合には、信号ＱＢをＨレベルとして短絡スイッチＳＷ１０をＯｎし、また、電荷蓄積を開始する場合には、信号ＱをＨレベルとしてゲートスイッチＳＷ１１をＯｎすると共に、短絡スイッチＳＷ１０を開放する（ＱＢ＝Ｌレベル）。

この光検出回路１は、ホトダイオードＰＤのカソードに接続された積分回路ＩＧ２を更に備えている。積分回路ＩＧ２は、積分回路ＩＧ１とは相補的に動作する。すなわち、積分回路ＩＧ１が電荷蓄積を行っている期間においては、積分回路ＩＧ２はリセット状態であり、積分回路ＩＧ１にリセットをかけた場合には、積分回路ＩＧ２は電荷蓄積を行っている。すなわち、一方の積分回路のリセット期間においても他方の積分回路は電荷を蓄積することが可能であるため、高い変調周波数まで良いリニアリティで光電流の周波数への変換を行うことができる。

積分回路ＩＧ２は、オペアンプＯＰ２の出力端子と反転入力端子との間に介在するキャパシタＣｆ２と、キャパシタＣｆ２の両端間を短絡可能なスイッチＳＷ２０と、オペアンプＯＰ２への入力信号の接続／切断を行うゲートスイッチＳＷ２１とを備えている。オペアンプＯＰ２の非反転入力端子には基準電位Ｖｒ１が与えられる。

一方の積分回路ＩＧ１のゲートスイッチＳＷ１１には信号Ｑが与えられている場合、他方の積分回路ＩＧ２のゲートスイッチＳＷ２１には信号ＱＢが与えられる。ＱＢがＨレベルの場合にはゲートスイッチＳＷ２１はＯｎする。短絡スイッＳＷ２０には、信号ＱＢに対して相補的な信号Ｑが与えられ、ＱがＨレベルの場合には、スイッチＳＷ２０はＯｎする。

積分回路ＩＧ２をリセットする場合には、信号ＱをＨレベルとして短絡スイッチＳＷ２０をＯｎし、また、電荷蓄積を開始する場合には、信号ＱＢをＨレベルとしてゲートスイッチＳＷ２１をＯｎすると共に、短絡スイッチＳＷ２０を開放する（Ｑ＝Ｌレベル）。

また、光検出回路１は、積分回路ＩＧ１の出力が入力される比較器ＣＯＭＰ１と、比較器ＣＯＭＰ１の出力に応じて積分回路ＩＧ１をリセットするＲＳフリップフロップ３０（リセット信号発生手段：入力はＳ端子）とを備えており、ホトダイオードＰＤで発生した光電流の周波数への変換を行っている。

積分回路ＩＧ１に蓄積された電荷量に応じて発生する電圧ＯＵＴ１が比較器ＣＯＭＰ１の閾値Ｖｒ２を超えた場合には、比較器ＣＯＭＰ１の出力は、ＨレベルからＬレベルに切り替わる。

また、光検出回路１は、もう一方の積分回路ＩＧ２の出力が入力される比較器ＣＯＭＰ２と、比較器ＣＯＭＰ２の出力に応じて積分回路ＩＧ２をリセットするＲＳフリップフロップ３０（リセット信号発生手段：入力はＲ端子））とを備えており、ホトダイオードＰＤで発生した光電流の周波数への変換を行っている。

積分回路ＩＧ２に蓄積された電荷量に応じて発生する電圧ＯＵＴ２が比較器ＣＯＭＰ２の閾値Ｖｒ２を超えた場合には、比較器ＣＯＭＰ２の出力は、ＨレベルからＬレベルに切り替わる。

すなわち、光電流強度が高いほど、比較器出力は短期間に切り替わり、比較器の出力が切り替わるとＲＳフリップフロップ３０からの出力（Ｑ，ＱＢ）が積分回路ＩＧ１又はＩＧ２を交互にリセットして再度、電荷の蓄積を開始する。このようにして、ホトダイオードＰＤで発生した光電流の周波数への変換が行われる。

ＲＳフリップフロップは、２つのＮＡＮＤ回路（ＮＡＮＤ４、ＮＡＮＤ５）を接続してなるものであり、負論理入力の場合（入力が０の時）、入力端子Ｓ＝１、入力端子Ｒ＝０の場合、出力Ｑ’＝０、出力ＱＢ’＝１である。また、入力端子Ｓ＝０、入力端子Ｒ＝１の場合、出力Ｑ’＝１、出力ＱＢ’＝０である。入力端子Ｓ＝１、入力端子Ｒ＝１の場合、出力Ｑ’、ＱＢ’は不変である。Ｈレベルは１とし、Ｌレベルは０とする。

ＲＳフリップフロップ３０の後段には、積分回路と計測タイミングのオールリセット用のＮＡＮＤ回路（ＮＡＮＤ２、ＮＡＮＤ３）が接続されており、これらの回路の出力を信号Ｑ、ＱＢとして積分回路ＩＧ１、ＩＧ２の各スイッチに入力する。

オールリセット信号ＡＬＬ ＲＥＳＥＴ（以下、ＲＥＳＥＴ信号とする）がリセット端子１００から入力されると、これがインバータＩ１を介することで、反転ＲＥＳＥＴ信号（ＲＥＳＥＴバー）が生成される。反転リセット信号は出力制御スイッチＳＷ１に入力される。ＲＥＳＥＴ信号がＨレベルの場合、反転リセット信号はＬレベルである。この時、出力制御スイッチＳＷ１はＯｆｆとなり、ＮＡＮＤ回路（ＮＡＮＤ１）の出力はＨレベルとなる。ＮＡＮＤ１の出力はインバータＩ２を介するので、このラインＸの電位はＬレベルとなる。ラインＸがＬレベルの場合、オールリセット用のＮＡＮＤ回路（ＮＡＮＤ２、ＮＡＮＤ３）には、Ｈレベルの信号が入力され、信号Ｑ＝ＱＢ＝Ｈレベルとなり、双方の積分回路ＩＧ１，ＩＧ２がリセットされる。なお、通常制御の状態では、もちろんＱとＱＢの値は異なるものである。

ＨレベルのＲＥＳＥＴ信号が入力されると、インバータＩ１，Ｉ３を介することで、スイッチＳＷ２には、ＨレベルのＲＥＳＥＴ信号が入力され、ＳＲフリップフロップ３０のＳ端子がグランドに接続され、Ｌレベルとなり、ＳＲフリップフロップ３０もリセットされる。入力されるＲＥＳＥＴ信号がＬレベルとなった場合、光検出回路出力ＯＵＴＰＵＴは、常に同じ出力値（Ｌレベル）からスタートする。

なお、回路１は、Ｑ＝ＱＢ＝Ｌレベルとなることによる回路の不安定化を防止するために設けられており、すなわち、Ｑ＝ＱＢ＝Ｌレベルとなった場合には、ＮＡＮＤ６がＬとなり、ＸラインをＬレベルとして、Ｑ＝ＱＢ＝Ｈレベルとなるように動作する。

なお、ＲＳフリップフロップ３０の出力は、インバータＩ４、ＮＡＮＤ回路（ＮＡＮＤ７）、インバータＩ５、出力制御スイッチＳＷ１を介して外部に出力される。ＮＡＮＤ７の一方には、通常はＨレベルの信号が入力されているので、ＲＥＳＥＴ信号がＨレベルとなるまでは実質的には機能しない。

ホトダイオードＰＤと積分回路ＩＧ１（ＩＧ２）との間にはトランジスタＴＲ１が介在している。トランジスタＴＲ１とホトダイオードＰＤとの間には抵抗素子ＴＲ２が介在している。トランジスタＴＲ１にはオペアンプＯＰ１０が接続されている。

オペアンプＯＰ１０は、ＮチャンネルのトランジスタＴＲ１の制御端子（ゲート）に接続された出力端子、抵抗素子ＴＲ２とトランジスタＴＲ１との間の節点Ｊに接続された反転入力端子（第1入力端子）、及び、ホトダイオードＰＤのアノードに短絡する非反転入力端子（第2入力端子）を有している。

ホトダイオードＰＤには寄生容量Ｃｄが存在するが、積分回路ＩＧ１（ＩＧ２）における出力電圧ＯＵＴ１（ＯＵＴ２）は、本来、この寄生容量Ｃｄに影響を受ける。本実施形態の光検出回路１では、ホトダイオードＰＤと積分回路ＩＧ１（ＩＧ２）との間にトランジスタＴＲ１を介在させているので、積分回路ＩＧ１（ＩＧ２）の出力電圧ＯＵＴ１（ＯＵＴ２）は寄生容量Ｃｄの影響を殆ど受けなくなる。

トランジスタＴＲ１の制御端子（ゲート、ベース）には、オペアンプＯＰ１０の出力端子が接続されており、トランジスタＴＲ１の抵抗素子側の節点Ｊの電位を帰還制御する。この電位は、ホトダイオードＰＤのバイアス電圧がゼロバイアス電圧となるように制御される。

ホトダイオードＰＤのアノードの電位と、オペアンプＯＰ１０の非反転入力端子とは、接地電位に短絡しており、オペアンプＯＰ１０の反転入力端子の電位は、非反転入力端子の電位に等しくなるようにトランジスタＴＲ１の制御端子電位を制御するので、ホトダイオードＰＤにはゼロバイアスが与えられる。厳密には、ホトダイオードがゼロバイアス駆動されるのは、暗状態のみである。その理由は、トランジスタとオペアンプによって、ゼロバイアスに制御されているのは、図１中のJ点であり、ホトダイオード自体のバイアスは光電流と挿入した抵抗素子（TR2）による電圧ドロップによって、僅かに順バイアスとなるからである。しかし、この電圧ドロップは暗電流が気になるような光電流においては極めて小さく、この順バイアスによる電流は無視できる。また、挿入する抵抗素子はそのような値を選ぶ。

抵抗素子ＴＲ２は、Ｎチャネルのトランジスタによって構成されている。トランジスタＴＲ１と抵抗素子ＴＲ２は、直列に接続されている。抵抗素子ＴＲ２を構成するトランジスタの制御端子は、一定電位に固定されている。この一定電位は、抵抗素子ＴＲ２の制御端子に、その制御端子が接続されたトランジスタＴＲ３と、トランジスタＴＲ３に接続された電流源ＩＳから構成される。この電流源ＩＳは、オペアンプＯＰ１０内部で構成することもできる。

トランジスタＴＲ１と積分回路ＩＧ１（ＩＧ２）との間には、ホトダイオードＰＤを流れる電流Ｉを制限するリミッタ回路ＬＭが設けられている。この場合、積分回路ＩＧ１（ＩＧ２）へ入力される電流が制限されるため、出力周波数の上限を設定することができる。リミッタ回路ＬＭは、トランジスタＴＲ１と積分回路ＩＧ１との間に介在する抵抗Ｒ１０と、抵抗Ｒ１０の両端間に接続された反転／非反転入力端子を有するオペアンプＯＰ１１と、オペアンプＯＰ１１の出力で制御される電流源ＩＳ２とを備え、電流源ＩＳ２はトランジスタＴＲ１に接続されている。

抵抗Ｒ１０を流れる電流が増加して、抵抗Ｒ１０間で発生する電位差が大きくなると、電流源ＩＳ２からは抵抗Ｒ１０を流れる電流が少なくなるように電流が供給される。

図２は上記回路の動作を説明するためのタイミングチャートである。

オールリセット信号がＬレベルの場合、ホトダイオードＰＤに光が入射すると、光電流ＩがホトダイオードＰＤに流れ、信号ＱがＨレベルの場合、一方の積分回路ＩＧ１のキャパシタＣｆ１に電荷の蓄積が開始され、出力電圧ＯＵＴ１が直線的に上昇する（ａ）。

出力電圧ＯＵＴ１が、比較器ＣＯＭＰ１の基準電圧Ｖｒ２を超えた場合、それまでＨレベルであった比較器ＣＯＭＰ１の出力が反転してＬレベルに切り替わる。すなわち、負論理入力のＳＲフリップフロップ３０のＳ端子には、Ｌレベルが入力される（ｂ）。

そうすると、ＳＲフリップフロップ３０の出力が切り替わり、ＱはＬレベル、ＱＢはＨレベルとなる。すなわち、積分回路ＩＧ１のキャパシタＣｆ１は短絡され、リセットが行われ、出力電圧ＯＵＴ１はＬレベルとなる。したがって、Ｓ端子への入力電圧はＬレベルからＨレベルに戻る。

このとき、他方の積分回路ＩＧ２では、Ｑ＝Ｌレベル、ＱＢ＝Ｈレベルなので、電荷の蓄積が開始され、出力電圧ＯＵＴ２は直線的に上昇する（ｃ）。出力電圧ＯＵＴ２が比較器ＣＯＭＰ２の基準電圧Ｖｒ２を超えた場合、比較器ＣＯＭＰ２の出力はＨレベルからＬレベルに反転し、Ｒ端子にはＬレベルの信号が入力され、ＲＳフリップフロップ３０の出力が切り替わる（ｄ）。その後、積分回路ＩＧ１側の経路の動作と同じように動作する。

オールリセット信号がＨレベルの場合、ＳＲフリップフロップ３０と積分回路ＩＧ１，ＩＧ２は同時にリセットされ、新たに、測光動作が開始する。

ここで、抵抗素子ＴＲ２の効果について説明しておく。

図３は光電流の周波数と出力電流利得との関係を示すグラフ（抵抗素子ＴＲ２有りの場合）、図４は光電流の周波数と出力電流利得との関係を示すグラフ（抵抗素子ＴＲ２無しの場合）である。

これらのグラフには、光電流Ｉに対する接点βを流れる電流の電流利得（ｄＢ）が、光電流Ｉの周波数（Ｈｚ）を横軸として示されている。光電流Ｉは、１（ｐＡ）、１（ｎＡ）〜１（μＡ）として変化させた。ホトダイオードＰＤに入射する光の変調周波数が高くなった場合、すなわち光電流Ｉの周波数が高くなった場合、積分回路ＩＧ１に入力される電流、すなわち、接点βにおける電流は、抵抗素子ＴＲ２が無い場合には発振する。図４では、周波数１ｋ〜１Ｍ（Ｈｚ）において、発振ピークが観察されている。

一方、本実施形態の光検出回路では、抵抗素子ＴＲ２を設けているため、光の変調周波数、換言すればホトダイオードＰＤを流れる光電流Ｉの周波数が高くなった場合においても発振が抑制されている（図３参照）。また、抵抗素子ＴＲ２が挿入されていることで、これは光電流に対するリミッタとしても機能し、ホトダイオードＰＤに過大な光が入射した際には印加されるバイアス電圧が順バイアス電圧となって、過大な電流が発生しない。

このように、上述の光検出回路１によれば、ホトダイオードＰＤの寄生容量の影響を低減しつつ、出力の発振、暗電流が気になるような小さな光電流の時にはゼロバイアス回路として動作し、大きな光電流の時にはリミッタ回路として機能し回路の異常動作を抑制することができる。

本発明は、光検出回路に利用することができる。

光検出回路の回路図である。 回路動作を説明するためのタイミングチャートである。 光電流の周波数と出力電流利得との関係を示すグラフである。 光電流の周波数と出力電流利得との関係を示すグラフである。

符号の説明

ＩＧ１，ＩＧ２・・・積分回路、ＰＤ・・・ホトダイオード、ＴＲ１・・・トランジスタ、ＴＲ２・・・抵抗素子。

Claims (3)

1. 光検出回路において、
   ホトダイオードの一端に接続された積分回路と、
   前記ホトダイオードと前記積分回路との間に介在するトランジスタと、
   前記トランジスタと前記ホトダイオードとの間に介在する抵抗素子と、
   前記トランジスタの制御端子に接続された出力端子、前記抵抗素子と前記トランジスタとの間の節点に接続された第1入力端子、及び、前記ホトダイオードの他端に短絡する第2入力端子を有するオペアンプと、
   を備えることを特徴とする光検出回路。
2. 前記積分回路の出力が入力される比較器と、
   前記比較器の出力に応じて前記積分回路をリセットするリセット信号発生手段と、
   を備え、
   前記ホトダイオードで発生した光電流の周波数への変換を行うことを特徴とする請求項１に記載の光検出回路。
3. 前記トランジスタと前記積分回路との間に、前記ホトダイオードを流れる電流を制限するリミッタ回路を設けたことを特徴とする請求項１又は２に記載の光検出回路。

Images