JP4906023B2

JP4906023B2 - ＧａＮ系半導体装置

Info

Publication number: JP4906023B2
Application number: JP2001246113A
Authority: JP
Inventors: 清輝吉田; 崇宏和田
Original assignee: THE FURUKAW ELECTRIC CO., LTD.
Current assignee: THE FURUKAW ELECTRIC CO., LTD.
Priority date: 2001-08-14
Filing date: 2001-08-14
Publication date: 2012-03-28
Anticipated expiration: 2021-08-14
Also published as: JP2003059946A

Description

【０００１】
【発明の属する技術分野】
本発明はＧａＮ系半導体装置に関し、更に詳しくは、ＧａＮ系半導体材料から成るＨＥＭＴ構造であって、従来に比べて動作時のオン抵抗が大幅に低下するので大電流動作が可能なＧａＮ系半導体装置に関する。
【０００２】
【従来の技術】
ＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ，ＡｌＩｎＧａＮなどのＧａＮ系半導体材料は、例えばＧａＡｓ系の材料に比べてそのバンドギャップエネルギーが大きく、しかも耐熱度が高く高温動作が優れているので、これらの材料、とくにＧａＮを用いて電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）や高移動度トランジスタ（High Electorn Mobility Transistor：ＨＥＭＴ）などの電子デバイスの開発研究が進められている。
【０００３】
ＧａＮ系ＨＥＭＴ構造の１例を図５に示す。このＨＥＭＴ構造においては、例えばサファイア基板のような半絶縁性基板１の上に、例えばＧａＮから成るバッファ層２、アンドープＧａＮ層３、および前記アンドープＧａＮ層３に比べれば超かに薄いアンドープＡｌＧａＮ層４が順次積層して成る層構造が形成されている。
【０００４】
そして、アンドープＡｌＧａＮ層４の上には、ゲート電極Ｇ、ソース電極Ｓ、およびドレイン電極Ｄが平面的に配置されている。その場合、ゲート電極Ｇは、直接、アンドープＡｌＧａＮ層４の上に形成される。
しかしながら、ソース電極Ｓとドレイン電極Ｄは、一般に、アンドープＡｌＧａＮ層４の表面のうち、これら電極の形成領域に、一旦、例えばｎ型不純物であるＳｉが高濃度でドーピングされて成るｎ−ＡｌＧａＮのコンタクト層５を形成し、このコンタクト層５の上に配置される。その理由は、これら電極とアンドープＡｌＧａＮ層４の間を低抵抗化して動作時のオン抵抗を下げて大電流動作を実現させるためである。
【０００５】
なお、ソース電極Ｓとドレイン電極Ｄを、直接、アンドープＡｌＧａＮ層４の上に形成する場合もあるが、この場合には、これら電極とアンドープＡｌＧａＮ層４の間が高抵抗となって大電流動作の実現が困難となるため、上記したように、両者間にコンタクト層５を介装した構造が通例である。
図５で示したＨＥＭＴ構造の場合、アンドープＧａＮのバンドギャップエネルギーはアンドープＡｌＧａＮのバンドギャップエネルギーよりも小さい。そして、アンドープＧａＮは単結晶であるが、アンドープＡｌＧａＮはＡｌＮとＧａＮの混晶になっている。そのため、両層のヘテロ接合界面においては、結晶歪みに基づくピエゾ圧電効果でピエゾ電界が発生し、両者の接合界面の直下に２次元電子ガス層６が形成される。
【０００６】
ＧａＮ系材料の上記ヘテロ接合界面で形成される２次元電子ガス層における電子ガス濃度は、５×１０¹⁸〜１×１０²⁰／cm³程度であり、この値は、例えばＧａＡｓ系材料で形成される２次元電子ガス層の電子ガス濃度が５×１０¹⁷〜１×１０¹⁸／cm³程度であることに比べると、１桁以上高濃度になっている。
このＨＥＭＴ構造いおいて、ソース電極Ｓとドレイン電極Ｄを作動すると、アンドープＡｌＧａＮ層４は電子の供給層として機能してアンドープＧａＮ層３に電子を供給する。供給された電子は２次元電子ガス層６の働きで高速移動してドレイン電極Ｄへと走行していく。このとき、ゲート電極Ｇを作動してその直下に所望厚みの空乏層を発生させることにより、このＨＥＭＴ構造に各種の変調動作を実現させることができる。
【０００７】
【発明が解決しようとする課題】
ところで、図５で示したＨＥＭＴ構造の場合、アンドープＡｌＧａＮ層４の上に直接ソース電極Ｓとドレイン電極Ｄを形成したＨＥＭＴ構造の場合よりも動作時のオン抵抗は小さくなるとはいえ、これら電極と２次元電子ガス層の間には高抵抗のアンドープＡｌＧａＮ層４が所定の厚みで介装された状態になっているので、動作時のオン抵抗の低下実現に関しては限界が生じてくる。
【０００８】
また、コンタクト層５は、通常、選択成長によって形成されているが、仮にこの選択成長を行うことなく、動作時のオン抵抗が低下するＨＥＭＴ構造を製造することができれば、その工業的なメリットは大きくなる。
本発明は、図５で示した従来のＨＥＭＴ構造における上記した問題を解決し、コンタクト層を形成することなく、動作時のオン抵抗の低下を実現することができる新規なＨＥＭＴ構造を有するＧａＮ系半導体装置の提供を目的とする。
【０００９】
【課題を解決するための手段】
本発明者らは、ＧａＮ系材料のヘテロ接合界面に形成される２次元電子ガス層の電子ガス濃度は高く、また、例えばアンドープＡｌＧａＮとアンドープＧａＮのヘテロ接合界面の場合、アンドープＡｌＧａＮが薄くなればなるほどアンドープＧａＮ内の２次元電子ガス層のしみ出し効果でアンドープ層のキャリアが実効的に増加するため、抵抗が小さくなるという現象に着目した。
【００１０】
そして、ソース電極とドレイン電極を形成する領域におけるアンドープＡｌＧａＮ層を選択的に薄層化すれば、その領域は従来のコンタクト層と同等の機能を発揮することができるのではないかとの着想を抱き、種々の実験を重ねてその着想の正しさを確認し、本発明のＧａＮ系半導体装置を開発するに至った。
すなわち、本発明のＧａＮ系半導体装置は、
全体がＧａＮ系半導体材料で構成され、第１のアンドープ材料から成る下層と前記第１のアンドープ材料よりもバンドギャップエネルギーが大きい第２のアンドープ材料から成る上層との層構造が基板の上に形成され、
前記上層の表面には、ゲート電極、ソース電極、およびドレイン電極が形成されているＧａＮ系半導体装置であって、
前記ソース電極と前記ドレイン電極の形成領域における前記上層の厚みが、他の領域における厚みよりも薄くなっていることを特徴とする。
【００１１】
【発明の実施の形態】
本発明のＧａＮ系半導体装置の１例Ａを図１に示す。
この装置Ａは、半絶縁性基板１の上に、例えばＧａＮから成るバッファ層２、後述する第１のアンドープ材料から成る下層３、第２のアンドープ材料から成る上層４が順次積層された層構造が形成されている。そして全体の表面は例えばＳｉＯ₂のような保護膜７で被覆されている。
【００１２】
そして、上層４の一部領域４Ａは他の領域４Ｂに比べて薄くなっていて、その薄い領域４Ａにソース電極Ｓとドレイン電極Ｄのそれぞれが形成され、上記した厚い他の領域４Ｂにはゲート電極Ｇが形成されている。
下層３の第１のアンドープ材料および上層４の第２のアンドープ材料はいずれもＧａＮ系半導体材料である。その場合、第２のアンドープ材料と第１のアンドープ材料としては、前者のバンドギャップエネルギー（Ｅｇ）の方が後者のそれよりも大きい材料を選択し、両者を組み合わせて用いられる。その結果、下層３と上層４のヘテロ接合界面の直下、すなわち下層３の最上部には２次元電子ガス層６が形成される。
【００１３】
下層３の第１のアンドープ材料としては、通常、ＧａＮ（Ｅｇ＝３.４０eV）が用いられる。そのとき、上層４の第２のアンドープ材料としては、例えばＡｌＧａＮ（Ｅｇ＝４.１６eV）、ＡｌＩｎＧａＮ（Ｅｇ＝３.８eV）、ＡｌＧａＮＡｓ（Ｅｇ＝４.５eV）、ＡｌＧａＮＰ（Ｅｇ＝４.２eV）、ＡｌＧａＩｎＮＡｓＰ（Ｅｇ＝４.０eV）、ＡｌＧａＮＡｓＰなどを用いることができる。
【００１４】
なお、第１のアンドープ材料はＧａＮに限定されるものではなく、ＧａＮ系の各種混晶であってもよいが、その場合、第２のアンドープ材料にはその混晶よりもＥｇが大きいＧａＮ系半導体材料を用いることが必要である。
ここで、下層３の厚みは格別限定されないが、通常、１０００〜４０００nm程度に設定される。
【００１５】
また、上層４における電極の形成領域４Ａの厚みは、当該上層の構成材料とそれに組み合わされている下層３の構成材料との関係や、２次元電子ガス層６における電子ガス濃度の高低や、結晶欠陥などとの関係で適宜決められる。形成領域４Ａの厚みをあまり薄くすると、膜欠陥が生じて連続した２次元電子ガス層６の形成が進まず、逆に厚くしすぎると、アンドープ層の抵抗が高くなるなどの不都合が生ずるので、形成領域４Ａの厚みは１〜１５nm程度に設定することが好ましい。
【００１６】
形成領域４Ａの厚みが上記した範囲にあると、その直下における２次元電子ガス層６の状態は良好であり、またその電子ガス濃度も高く、電極と下層３との間で充分にコンタクト層としての機能を発揮する。
この装置Ａは次のようにして製造することができる。
まず、半絶縁性基板１の上に、ガスソース分子線エピタキシャル成長法（ＧＳＭＢＥ）や有機金属気相成長法（ＭＯＣＶＤ）などの結晶成長法で、例えばＧａＮから成るバッファ層２、例えばアンドープＧａＮから成る下層３，例えばアンドープＡｌＧａＮから成る上層４を順次成膜して、図２で示した層構造Ａ₀を製造する。
【００１７】
ここで、基板１としては、通常、サファイア基板が用いられるが、ＳｉＣ，ＧａＡｓ，Ｓｉ，ＧａＮなどの基板であってもよい。
ついで、層構造Ａ₀の表面全体に例えばＳｉＯ₂を堆積したのち、そこにレジストでパターニングし、更に、反応性イオンビームエッチング法（ＲＩＢＥ）で、ゲート電極を形成すべき領域以外の領域に所望する深さだけドライエッチングを行う。
【００１８】
その結果、図３で示したように、所望する厚みの領域４Ａとエッチングされない領域４Ｂが形成されている上層４を有する層構造Ａ₁が製造される。
ついで、層構造Ａ₁のレジストとＳｉＯ₂膜を除去したのち、再び全面に例えばＳｉＯ₂を成膜し、そのＳｉＯ₂膜に対してレジストでパターニングし、ソース電極とドレイン電極を形成すべき箇所を開口し、そこに例えばスパッタ法で電極材料を被着せしめる。
【００１９】
その結果、図４で示したように、上層４の領域４Ａにソース電極Ｓとドレイン電極Ｄが形成されている層構造Ａ₂が製造される。
なお、電極材料としては、例えばＴａ−Ｓｉ，Ａｌ／Ｔｉ，Ｔｉ／Ａｕなどを用いることができる。これらはいずれも上層４との間でオーミック接触する。
また、ソース電極とドレイン電極の形成後、層構造Ａ₂を例えばＮ₂ガス雰囲気炉で加熱処理することが好ましい。これら電極の上層とのオーミック接触が一層良好になるからである。そのときの熱処理温度は４００〜８００℃、処理時間は５〜３０分間に設定することが好ましい。
【００２０】
そして最後に、再び全面に例えばＳｉＯ₂を成膜したのち、前記と同様にして上層の領域４Ｂの上にゲート電極を形成することにより、図１で示した装置Ａが製造される。
なお、上記した一連の工程において、層構造Ａ₁の領域４Ａの表面に更にＩｎＧａＮやＧａＮなどの薄層を成膜しておくと、図４で示した層構造Ａ₂におけるソース電極Ｓおよびドレイン電極Ｄと領域４Ａとの間のオーミック接触は一層良好となる。
【００２１】
【実施例】
図１で示した装置Ａを次のようにして製造した。
サファイア基板１の上に、ラジカル化窒素（３×１０^-6Torr）、金属Ｇａ（５×１０^-7Torr）、金属Ｓｉ（５×１０^-9Torr）を用い、ＧＳＭＢＥ法により成長温度６４０℃で厚み５０nmのｎ−ＧａＮから成るバッファ層２を成膜し、更にその上に、金属Ｇａ（１×１０^-6Torr）とアンモニア（５×１０^-5Torr）を用い、成長温度８５０℃で厚み１０００nmのアンドープＧａＮ層３を成膜した。そして、更にその上に、金属Ａｌ（１×１０^-7Torr）、金属Ｇａ（１×１０^-7Torr）、アンモニア（５×１０^-6Torr）を用い、成長温度８５０℃で厚み３０nmのアンドープＡｌＧａＮ層４を成膜して図２の層構造Ａ₀を形成した。
【００２２】
この層構造Ａ₀の全面を、Ｐ−ＣＶＤ法で厚み１００nmのＳｉＯ₂膜で被覆したのち、レジストでパターニングして、ゲート電極を形成すべき領域４Ｂ以外に対してはバッファドフッ酸を用いた湿式エッチングを行ってＳｉＯ₂膜を除去した。そして表出したアンドープＡｌＧａＮ層４に対してＲＩＢＥでドライエッチングを行って図３で示した層構造Ａ₁にした。
【００２３】
このとき、エッチングの深さを表１で示したように変化させて、領域４Ａの厚みが異なる層構造Ａ₁を製造した。
ついで、領域４Ｂ上のレジストとＳｉＯ₂膜を除去したのち、再び全面にＳｉＯ₂膜を成膜し、レジストでパターニングしてソース電極とドレイン電極を形成すべき箇所を開口し、そこにＴａ−Ｓｉをスパッタしたのちリフトオフを行い、ソース電極Ｓとドレイン電極Ｄを形成した（図４）。その後、全体を温度１０５０℃のＮ₂ガス雰囲気炉内で６０分間の熱処理を行った。
【００２４】
最後に、領域４Ｂ上のＳｉＯ₂膜を開口し、ここにＰｔ／Ａｕを蒸着してゲート電極Ｇを形成し、図１で示した装置Ａにした。
得られた装置につき、電気的特性、すなわちＦＥＴのオン抵抗とソース・ドレイン間の電流を測定した。その結果を表１に示した。
なお、比較のために、図２の層構造の上に、Ｓｉドープｎ−ＡｌＧａＮ（Ｓｉドーピング濃度１×１０¹⁹／cm³）から成る厚み５０nmのコンタクト層を形成したのちそこにソース電極Ｓとドレイン電極Ｄを形成したことを除いては実施例と同様の層構造を有するＨＥＭＴを製造した。その特性を従来例として表１に示した。
【００２５】
【表１】

【００２６】
表１から次のことが明らかである。
（１）実施例装置は、オン抵抗がコンタクト層を積層した従来例に比べて低下しており、またソース・ドレイン間の電流も大幅に大きくなっている。
（２）実施例装置において、領域４Ａの厚みが１５nmより厚くなると、領域４Ａの半導体層の抵抗は高くなり、また１nmより薄くなると、歪みが小さくなって２次元電子ガス層の効果が弱くなり、結果的に半導体層の抵抗が高くなっている。このようなことから領域４Ａの厚みは１〜１５nmに設定することが好ましい。
【００２７】
【発明の効果】
以上の説明で明らかなように、本発明のＧａＮ系半導体装置は、上層におけるソース電極とドレイン電極の形成領域の厚みを薄くすることにより動作時のオン抵抗は小さくなり、大電流動作が可能になっている。
また、この装置は、従来のように選択成長でコンタクト層を形成することが不要になるので、高い生産性の下で製造することができる。
【図面の簡単な説明】
【図１】本発明の装置の１例Ａを示す断面図である。
【図２】装置Ａの製造に用いる層構造Ａ₀を示す断面図である。
【図３】層構造Ａ₀の上層に領域４Ａと領域４Ｂが形成されている層構造Ａ₁を示す断面図である。
【図４】ソース電極とドレイン電極が形成された層構造Ａ₂を示す断面図である。
【図５】従来のＧａＮ系ＨＥＭＴ構造例を示す断面図である。
【符号の説明】
１半絶縁性基板
２バッファ層
３第１のアンドープ材料から成る下層
４第２のアンドープ材料から成る下層
４Ａ上層４におけるソース電極とドレイン電極の形成領域
４Ｂ上層４における領域４Ａ以外の領域
５コンタクト層
６２次元電子ガス層
７保護膜

Claims

全体がＧａＮ系半導体材料で構成され、
第１のアンドープ材料から成る下層と前記第１のアンドープ材料よりもバンドギャップエネルギーが大きい第２のアンドープ材料から成る上層との層構造が基板の上に形成され、
前記上層の表面には、ゲート電極、ソース電極、およびドレイン電極が形成されているＧａＮ系半導体装置であって、
前記ソース電極と前記ドレイン電極の形成領域における前記上層の厚みが１〜１５ｎｍであり、他の領域における前記上層の厚みよりも薄くなっていることを特徴とするＧａＮ系半導体装置。
前記ソース電極と前記ドレイン電極は４００〜８００℃で熱処理されたことを特徴とする請求項１のＧａＮ系半導体装置。
前記第１のアンドープ材料がＧａＮであり、前記第２のアンドープ材料がＡｌＧａＮである請求項１または２に記載のＧａＮ系半導体装置。
前記ソース電極と前記ゲート電極の間と、前記ドレイン電極と前記ゲート電極の間の少なくとも一方の領域において上層の厚みが、前記ゲート電極の形成領域における上層の厚みよりも薄い領域を有することを特徴とする請求項１〜３のいずれか１項に記載のＧａＮ系半導体装置。