JP4880695B2 - 積層コンデンサ - Google Patents
積層コンデンサ Download PDFInfo
- Publication number
- JP4880695B2 JP4880695B2 JP2008540956A JP2008540956A JP4880695B2 JP 4880695 B2 JP4880695 B2 JP 4880695B2 JP 2008540956 A JP2008540956 A JP 2008540956A JP 2008540956 A JP2008540956 A JP 2008540956A JP 4880695 B2 JP4880695 B2 JP 4880695B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- internal
- relay electrode
- external
- external terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims description 97
- 238000010030 laminating Methods 0.000 claims description 13
- 239000010410 layer Substances 0.000 description 44
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- 239000000463 material Substances 0.000 description 13
- 239000004020 conductor Substances 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000007747 plating Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005484 gravity Effects 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 1
- AOWKSNWVBZGMTJ-UHFFFAOYSA-N calcium titanate Chemical compound [Ca+2].[O-][Ti]([O-])=O AOWKSNWVBZGMTJ-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
本発明は、ＩＣの電源端子に供給される電源電流を安定させるデカップリング回路等に好適に用いられる積層コンデンサに関する。
従来より、ＩＣと電源との間にはＩＣに対して並列にデカップリング回路を接続し、電源電流のうち交流成分をデカップリング回路で迂回させ、直流成分のみをＩＣに供給するようにしている。このようなデカップリング回路の機能は、低周波から高周波までの広い周波数帯域でインピーダンスを所定の値よりも低くすることによって得られるものである。通常、デカップリング回路は複数のコンデンサにより構成される。コンデンサは、静電容量の他に等価直列インダクタンス（以下、ＥＳＬという。）を有していることから、このＥＳＬと静電容量とによる自己共振周波数の付近の周波数帯域のみにおいてインピーダンスが低いものとなっているので、デカップリング回路は、自己共振周波数の異なる複数のコンデンサを並列に配置することによって構成することとされている。デカップリング回路の回路規模を小さなものとするためには構成するコンデンサの数を少なくしなければならず、そのためには、単独で、インピーダンスの低い周波数帯域が広く得られるコンデンサを採用すれば良い。例えば、従来より、デカップリング回路には積層コンデンサが好適に用いられている。
図４は、従来の積層コンデンサの一例を示す外観斜視図である。デカップリング回路に従来から用いられている積層コンデンサ４０としては、例えば、特開２００４−２９６９４０号公報に開示されているように、複数の長方形状の誘電体層４２を積層方向に積層して成る直方体状の積層体４１と、この積層体４１の内部で誘電体層４２を挟んで互いに対向するように交互に配置された複数の第１内部電極および第２内部電極（図示せず）と、積層体４１の、積層方向に垂直でかつ誘電体層４２の長手方向に平行な方向に垂直な左右面のそれぞれから、積層体４１の、積層方向に垂直でかつ誘電体層４２の長手方向に垂直な幅方向に平行な方向に垂直な上下面の両方にかけて積層方向に渡って形成され、第１内部電極同士および第２内部電極同士をそれぞれ電気的に接続する第１外部電極４５および第２外部電極４６とを備え、積層体４１の上下面のいずれか一方を実装面とする積層コンデンサ４０が知られている。
このような積層コンデンサ４０は、第１内部電極と第２内部電極との間に形成される静電容量を並列に複数配列することによって高い静電容量が得られるものであり、また、積層体４１の上下面を実装面とすることによって、それぞれの第１内部電極および第２内部電極に流れる電流の経路が短くなってＥＳＬを低くすることができるものである。他方、コンデンサのインピーダンスは、自己共振周波数において最小になり、自己共振周波数よりも低周波側では静電容量にほぼ反比例し、高周波側ではＥＳＬにほぼ比例することが知られている。これらを考慮すると、積層コンデンサ４０は、高い静電容量と低いＥＳＬを有していることから、自己共振周波数の低周波側および高周波側の両方において広い範囲までインピーダンスが低いものとなるので、単独で、インピーダンスの低い周波数帯域が広く得られるものであることが分かる。従って、積層コンデンサ４０はデカップリング回路に採用するコンデンサとして好適であるといえる。
しかしながら、上述した従来の積層コンデンサ４０は、ＥＳＬを低くするために電流の経路を短くしたことから、等価直列抵抗（以下、ＥＳＲという。）も低くなるので、自己共振周波数付近におけるインピーダンスが低くなりすぎていた。図５はデカップリング回路におけるインピーダンス特性を示す線図であり、横軸は周波数（単位：ＭＨｚ）を示し、縦軸はインピーダンス｜Ｚ｜（単位：Ω）を示す。図中の破線の特性曲線ｘおよび特性曲線ｙはそれぞれデカップリング回路を構成する異なる２つのコンデンサのインピーダンス特性を示し、実線の特性曲線ｚはデカップリング回路のインピーダンス特性を示す。図５に示すように、デカップリング回路にこのような積層コンデンサ４０を複数用いた場合には、デカップリング回路のインピーダンス特性が、自己共振周波数が近い２つのコンデンサ同士が形成する***振周波数ｒの付近において高くなりすぎることになる。このようなデカップリング回路は、インピーダンスが周波数によって大きく変動するので、周波数によっては電源電流の交流成分を迂回させる機能が働かないという問題点がある。
このような問題点を解決するために、デカップリング回路に用いるコンデンサについては、ＥＳＲが低くなり過ぎないようにＥＳＲを制御する必要がある。しかしながら、ＥＳＲを高くするために単純に電流経路を長くしたのではＥＳＬも高くなってしまうという問題点がある。ＥＳＲを高くするために単純に電流経路を狭くする方法もあるが、この方法を用いたとしても、やはりＥＳＬが高くなってしまうという問題点がある。例えば、上述した従来の積層コンデンサ４０において、第１外部電極４５と第２外部電極４６との間隔を長くして第１内部電極および第２内部電極に流れる電流の経路を長くすると、ＥＳＲを高くすることができる反面、ＥＳＬも高いものとなる。
図４は、従来の積層コンデンサの一例を示す外観斜視図である。デカップリング回路に従来から用いられている積層コンデンサ４０としては、例えば、特開２００４−２９６９４０号公報に開示されているように、複数の長方形状の誘電体層４２を積層方向に積層して成る直方体状の積層体４１と、この積層体４１の内部で誘電体層４２を挟んで互いに対向するように交互に配置された複数の第１内部電極および第２内部電極（図示せず）と、積層体４１の、積層方向に垂直でかつ誘電体層４２の長手方向に平行な方向に垂直な左右面のそれぞれから、積層体４１の、積層方向に垂直でかつ誘電体層４２の長手方向に垂直な幅方向に平行な方向に垂直な上下面の両方にかけて積層方向に渡って形成され、第１内部電極同士および第２内部電極同士をそれぞれ電気的に接続する第１外部電極４５および第２外部電極４６とを備え、積層体４１の上下面のいずれか一方を実装面とする積層コンデンサ４０が知られている。
このような積層コンデンサ４０は、第１内部電極と第２内部電極との間に形成される静電容量を並列に複数配列することによって高い静電容量が得られるものであり、また、積層体４１の上下面を実装面とすることによって、それぞれの第１内部電極および第２内部電極に流れる電流の経路が短くなってＥＳＬを低くすることができるものである。他方、コンデンサのインピーダンスは、自己共振周波数において最小になり、自己共振周波数よりも低周波側では静電容量にほぼ反比例し、高周波側ではＥＳＬにほぼ比例することが知られている。これらを考慮すると、積層コンデンサ４０は、高い静電容量と低いＥＳＬを有していることから、自己共振周波数の低周波側および高周波側の両方において広い範囲までインピーダンスが低いものとなるので、単独で、インピーダンスの低い周波数帯域が広く得られるものであることが分かる。従って、積層コンデンサ４０はデカップリング回路に採用するコンデンサとして好適であるといえる。
しかしながら、上述した従来の積層コンデンサ４０は、ＥＳＬを低くするために電流の経路を短くしたことから、等価直列抵抗（以下、ＥＳＲという。）も低くなるので、自己共振周波数付近におけるインピーダンスが低くなりすぎていた。図５はデカップリング回路におけるインピーダンス特性を示す線図であり、横軸は周波数（単位：ＭＨｚ）を示し、縦軸はインピーダンス｜Ｚ｜（単位：Ω）を示す。図中の破線の特性曲線ｘおよび特性曲線ｙはそれぞれデカップリング回路を構成する異なる２つのコンデンサのインピーダンス特性を示し、実線の特性曲線ｚはデカップリング回路のインピーダンス特性を示す。図５に示すように、デカップリング回路にこのような積層コンデンサ４０を複数用いた場合には、デカップリング回路のインピーダンス特性が、自己共振周波数が近い２つのコンデンサ同士が形成する***振周波数ｒの付近において高くなりすぎることになる。このようなデカップリング回路は、インピーダンスが周波数によって大きく変動するので、周波数によっては電源電流の交流成分を迂回させる機能が働かないという問題点がある。
このような問題点を解決するために、デカップリング回路に用いるコンデンサについては、ＥＳＲが低くなり過ぎないようにＥＳＲを制御する必要がある。しかしながら、ＥＳＲを高くするために単純に電流経路を長くしたのではＥＳＬも高くなってしまうという問題点がある。ＥＳＲを高くするために単純に電流経路を狭くする方法もあるが、この方法を用いたとしても、やはりＥＳＬが高くなってしまうという問題点がある。例えば、上述した従来の積層コンデンサ４０において、第１外部電極４５と第２外部電極４６との間隔を長くして第１内部電極および第２内部電極に流れる電流の経路を長くすると、ＥＳＲを高くすることができる反面、ＥＳＬも高いものとなる。
本発明は上記のような従来の積層コンデンサにおける問題点に鑑み案出されたものであり、その目的は、ＥＳＬを低く保ちつつＥＳＲを制御することが可能な積層コンデンサを提供することである。
本発明は、複数の長方形状の誘電体層を積層方向に積層して成る直方体状の積層体と、該積層体の内部で前記誘電体層を挟んで互いに対向するように交互に配置され、前記積層体の、積層方向に垂直でかつ誘電体層の長手方向に平行な方向に垂直な左右面にそれぞれ導出された容量電極導出部を有する複数の第１内部容量電極および第２内部容量電極と、前記左右面にそれぞれ形成され、前記第１内部容量電極の前記容量電極導出部が接続された第１外部中継電極と、前記左右面にそれぞれ形成され、前記第２内部容量電極の前記容量電極導出部が接続された第２外部中継電極と、前記積層体の内部で前記第１内部容量電極および第２内部容量電極とは異なる誘電体層間に配置され、前記左右面に導出されて前記第１外部中継電極に接続された中継電極導出部を有するとともに、前記積層体の、積層方向に垂直でかつ誘電体層の長手方向に垂直な幅方向に平行な方向に垂直な上下面にそれぞれ引き出された引出部を有する第１内部中継電極と、前記積層体の内部で前記第１内部容量電極および第２内部容量電極とは異なる誘電体層間で前記誘電体層を挟んで前記第１内部中継電極と対向するように配置され、前記左右面に導出されて前記第２外部中継電極に接続された中継電極導出部を有するとともに、前記積層体の上下面にそれぞれ引き出された引出部を有する第２内部中継電極と、前記上下面のそれぞれに形成され、前記第１内部中継電極の前記引出部が接続された第１外部端子電極と、前記上下面のそれぞれに形成され、前記第２内部中継電極の前記引出部が接続された第２外部端子電極とを備え、前記上下面のいずれか一方のみを、回路基板に対向する実装面とする積層コンデンサである。
本発明によれば、第１内部容量電極と第１外部端子電極との間に配置された第１内部中継電極と、第２内部容量電極と第２外部端子電極との間に配置された第２内部中継電極とが存在することによって、積層コンデンサの内部の電流経路が長くなるので、積層コンデンサのＥＳＲが大きく増加する。ＥＳＲの増加量を少なくしたいときには第１内部中継電極および第２内部中継電極の数を多くして並列に抵抗成分を増加すればよい。そして、これら第１内部中継電極および第２内部中継電極は、それぞれがインダクタンスを有しているが、誘電体層を挟んで対向していることによってそれぞれが有するインダクタンスは相殺されるので、積層コンデンサとしてはＥＳＬを低く保つことが可能となる。このように、本発明の積層コンデンサによれば、ＥＳＬを低く保ちつつＥＳＲを制御することが可能となる。
また、積層体の上下面のいずれにも第１外部端子電極および第２外部端子電極が形成されていることから、積層体の上下面のいずれをも回路基板に対向する実装面とすることができ、回路基板に実装する方向についての制約が少ない。さらに、積層体は複数の長方形状の誘電体層を積層方向に積層したものであり、実装面である上下面と積層体の重心との距離が、左右面と積層体の重心との距離よりも短くなるので、回路基板に実装する際に積層コンデンサが倒れにくい。
また、本発明において、前記第１外部端子電極および前記第２外部端子電極は、それぞれ複数個が交互に形成されていることが好ましい。
本発明によれば、第１外部端子電極および第２外部端子電極は、それぞれ複数個が交互に形成されているときには、第１内部中継電極から第１外部端子電極へと流れる電流、および第２内部中継電極から第２外部端子電極へと流れる電流は、分散して複数の電流経路が形成されてインダクタンスが低いものとなる。さらに、隣り合う第１内部中継電極の引出部および第２内部中継電極の引出部に流れる電流によるインダクタンスが相殺される。このように、分散して低くしたインダクタンスがさらに相殺されるので、ＥＳＬが低いものとすることが可能となる。
また、本発明において、前記第１内部容量電極、前記第２内部容量電極、前記第１内部中継電極および前記第２内部中継電極は、前記積層体の積層方向に垂直な前後面の中央を通る対称軸に対して回転対称であることが好ましい。
本発明によれば、第１内部容量電極、第２内部容量電極、第１内部中継電極および第２内部中継電極は、前後面の中央を通る対称軸に対して回転対称であり、積層体の上下面のいずれを実装面としても特性が変化しないので、回路基板に実装する方向についての制約が少ない。
また、本発明において、前記第１外部中継電極および前記第２外部中継電極の幅を前記第１外部端子電極および前記第２外部端子電極の幅よりも狭くすることが好ましい。
本発明によれば、第１外部中継電極および第２外部中継電極の幅を第１外部端子電極および第２外部端子電極の幅よりも狭くしたときには、左右面の面積を小さくすることができるので、積層コンデンサの薄型化が可能になる。
また、本発明において、前記第１外部中継電極と前記第２外部中継電極との間隔を前記第１外部端子電極と前記第２外部端子電極との間隔よりも狭くすることが好ましい。
本発明によれば、第１外部中継電極と第２外部中継電極との間隔を第１外部端子電極と第２外部端子電極との間隔よりも狭くしたときには、左右面の面積を小さくすることができるので、積層コンデンサの薄型化が可能となることに加え、第１外部中継電極および第２外部中継電極にそれぞれ流れる電流のインダクタンスを相殺させる効果が高くなるので、ＥＳＬをより低くすることが可能となる。
また、本発明において、複数の前記第１内部中継電極および前記第２内部中継電極の対が前記積層体の積層方向に等間隔に配置していることが好ましい。
本発明によれば、複数の第１内部中継電極および第２内部中継電極の対が前記積層体の積層方向に等間隔に配置しているときには、積層コンデンサにおけるインピーダンスの低い周波数帯域においてインピーダンスの変化が少ないものとすることができる。
本発明は、複数の長方形状の誘電体層を積層方向に積層して成る直方体状の積層体と、該積層体の内部で前記誘電体層を挟んで互いに対向するように交互に配置され、前記積層体の、積層方向に垂直でかつ誘電体層の長手方向に平行な方向に垂直な左右面にそれぞれ導出された容量電極導出部を有する複数の第１内部容量電極および第２内部容量電極と、前記左右面にそれぞれ形成され、前記第１内部容量電極の前記容量電極導出部が接続された第１外部中継電極と、前記左右面にそれぞれ形成され、前記第２内部容量電極の前記容量電極導出部が接続された第２外部中継電極と、前記積層体の内部で前記第１内部容量電極および第２内部容量電極とは異なる誘電体層間に配置され、前記左右面に導出されて前記第１外部中継電極に接続された中継電極導出部を有するとともに、前記積層体の、積層方向に垂直でかつ誘電体層の長手方向に垂直な幅方向に平行な方向に垂直な上下面にそれぞれ引き出された引出部を有する第１内部中継電極と、前記積層体の内部で前記第１内部容量電極および第２内部容量電極とは異なる誘電体層間で前記誘電体層を挟んで前記第１内部中継電極と対向するように配置され、前記左右面に導出されて前記第２外部中継電極に接続された中継電極導出部を有するとともに、前記積層体の上下面にそれぞれ引き出された引出部を有する第２内部中継電極と、前記上下面のそれぞれに形成され、前記第１内部中継電極の前記引出部が接続された第１外部端子電極と、前記上下面のそれぞれに形成され、前記第２内部中継電極の前記引出部が接続された第２外部端子電極とを備え、前記上下面のいずれか一方のみを、回路基板に対向する実装面とする積層コンデンサである。
本発明によれば、第１内部容量電極と第１外部端子電極との間に配置された第１内部中継電極と、第２内部容量電極と第２外部端子電極との間に配置された第２内部中継電極とが存在することによって、積層コンデンサの内部の電流経路が長くなるので、積層コンデンサのＥＳＲが大きく増加する。ＥＳＲの増加量を少なくしたいときには第１内部中継電極および第２内部中継電極の数を多くして並列に抵抗成分を増加すればよい。そして、これら第１内部中継電極および第２内部中継電極は、それぞれがインダクタンスを有しているが、誘電体層を挟んで対向していることによってそれぞれが有するインダクタンスは相殺されるので、積層コンデンサとしてはＥＳＬを低く保つことが可能となる。このように、本発明の積層コンデンサによれば、ＥＳＬを低く保ちつつＥＳＲを制御することが可能となる。
また、積層体の上下面のいずれにも第１外部端子電極および第２外部端子電極が形成されていることから、積層体の上下面のいずれをも回路基板に対向する実装面とすることができ、回路基板に実装する方向についての制約が少ない。さらに、積層体は複数の長方形状の誘電体層を積層方向に積層したものであり、実装面である上下面と積層体の重心との距離が、左右面と積層体の重心との距離よりも短くなるので、回路基板に実装する際に積層コンデンサが倒れにくい。
また、本発明において、前記第１外部端子電極および前記第２外部端子電極は、それぞれ複数個が交互に形成されていることが好ましい。
本発明によれば、第１外部端子電極および第２外部端子電極は、それぞれ複数個が交互に形成されているときには、第１内部中継電極から第１外部端子電極へと流れる電流、および第２内部中継電極から第２外部端子電極へと流れる電流は、分散して複数の電流経路が形成されてインダクタンスが低いものとなる。さらに、隣り合う第１内部中継電極の引出部および第２内部中継電極の引出部に流れる電流によるインダクタンスが相殺される。このように、分散して低くしたインダクタンスがさらに相殺されるので、ＥＳＬが低いものとすることが可能となる。
また、本発明において、前記第１内部容量電極、前記第２内部容量電極、前記第１内部中継電極および前記第２内部中継電極は、前記積層体の積層方向に垂直な前後面の中央を通る対称軸に対して回転対称であることが好ましい。
本発明によれば、第１内部容量電極、第２内部容量電極、第１内部中継電極および第２内部中継電極は、前後面の中央を通る対称軸に対して回転対称であり、積層体の上下面のいずれを実装面としても特性が変化しないので、回路基板に実装する方向についての制約が少ない。
また、本発明において、前記第１外部中継電極および前記第２外部中継電極の幅を前記第１外部端子電極および前記第２外部端子電極の幅よりも狭くすることが好ましい。
本発明によれば、第１外部中継電極および第２外部中継電極の幅を第１外部端子電極および第２外部端子電極の幅よりも狭くしたときには、左右面の面積を小さくすることができるので、積層コンデンサの薄型化が可能になる。
また、本発明において、前記第１外部中継電極と前記第２外部中継電極との間隔を前記第１外部端子電極と前記第２外部端子電極との間隔よりも狭くすることが好ましい。
本発明によれば、第１外部中継電極と第２外部中継電極との間隔を第１外部端子電極と第２外部端子電極との間隔よりも狭くしたときには、左右面の面積を小さくすることができるので、積層コンデンサの薄型化が可能となることに加え、第１外部中継電極および第２外部中継電極にそれぞれ流れる電流のインダクタンスを相殺させる効果が高くなるので、ＥＳＬをより低くすることが可能となる。
また、本発明において、複数の前記第１内部中継電極および前記第２内部中継電極の対が前記積層体の積層方向に等間隔に配置していることが好ましい。
本発明によれば、複数の第１内部中継電極および第２内部中継電極の対が前記積層体の積層方向に等間隔に配置しているときには、積層コンデンサにおけるインピーダンスの低い周波数帯域においてインピーダンスの変化が少ないものとすることができる。
本発明の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
図１Ａは、本発明の一実施形態の積層コンデンサを示す外観斜視図である。
図１Ｂは、図１Ａの積層コンデンサの第１外部中継電極、第２外部中継電極、第１外部端子電極および第２外部端子電極を除いた外観斜視図である。
図２Ａは、図１の積層コンデンサの第１内部容量電極が形成された誘電体層を積層体の前方から見た平面図である。
図２Ｂは、図１の積層コンデンサの第２内部容量電極が形成された誘電体層を積層体の前方から見た平面図である。
図２Ｃは、図１の積層コンデンサの第１内部中継電極が形成された誘電体層を積層体の前方から見た平面図である。
図２Ｄは、図１の積層コンデンサの第２内部中継電極が形成された誘電体層を積層体の前方から見た平面図である。
図３は、積層コンデンサのインピーダンス特性を示す線図である。
図４は、従来の積層コンデンサの一例を示す外観斜視図である。
図５は、デカップリング回路におけるインピーダンス特性を示す線図である。
図１Ａは、本発明の一実施形態の積層コンデンサを示す外観斜視図である。
図１Ｂは、図１Ａの積層コンデンサの第１外部中継電極、第２外部中継電極、第１外部端子電極および第２外部端子電極を除いた外観斜視図である。
図２Ａは、図１の積層コンデンサの第１内部容量電極が形成された誘電体層を積層体の前方から見た平面図である。
図２Ｂは、図１の積層コンデンサの第２内部容量電極が形成された誘電体層を積層体の前方から見た平面図である。
図２Ｃは、図１の積層コンデンサの第１内部中継電極が形成された誘電体層を積層体の前方から見た平面図である。
図２Ｄは、図１の積層コンデンサの第２内部中継電極が形成された誘電体層を積層体の前方から見た平面図である。
図３は、積層コンデンサのインピーダンス特性を示す線図である。
図４は、従来の積層コンデンサの一例を示す外観斜視図である。
図５は、デカップリング回路におけるインピーダンス特性を示す線図である。
以下図面を参考にして本発明の好適な実施形態を詳細に説明する。
図１Ａは本発明の一実施形態の積層コンデンサを示す外観斜視図であり、図１Ｂは図１Ａの積層コンデンサの第１外部中継電極、第２外部中継電極、第１外部端子電極および第２外部端子電極を除いた外観斜視図である。図２Ａ〜図２Ｄは、それぞれ図１の積層コンデンサの第１内部容量電極、第２内部容量電極、第１内部中継電極および第２内部中継電極が形成された誘電体層を積層体の前方から見た平面図である。これらの図に示す本発明の積層コンデンサ１０は、概説すると、複数の誘電体層２を積層方向に積層して成る積層体１と、この積層体１の内部で誘電体層２を挟んで互いに対向するように交互に配置されて形成された複数の第１内部容量電極３、第２内部容量電極４、第１内部中継電極５および第２内部中継電極６と、積層体１の左右面のそれぞれに形成された第１外部中継電極１３および第２外部中継電極１４と、積層体１の上下面のそれぞれに形成された第１外部端子電極１５および第２外部端子電極１６とを備えたものである。なお積層体１の左右面は、積層体１の、積層方向に垂直でかつ誘電体層の長手方向に平行な方向に垂直な面である。積層体１の上下面は、積層体１の、積層方向に垂直でかつ誘電体層の長手方向に垂直な幅方向に平行な方向に垂直な面である。
積層体１は、複数の長方形状の誘電体層２を、例えば、７０層〜１０００層積層して成る直方体状の誘電体ブロックである。なお、図１においては本実施形態を簡略化して説明するために誘電体層２の積層数を省略して示している。
誘電体層２は、１層当り１μｍ〜５μｍの厚みで、長方形状に形成されている。材料としては、例えば、チタン酸バリウム，チタン酸カルシウム，チタン酸ストロンチウム等の比較的誘電率が高いセラミックスを主成分とする誘電体材料が用いられる。
第１内部容量電極３および第２内部容量電極４は、外部との絶縁性を保つために、その周縁部が誘電体層２の周縁部よりも若干内側に位置するような形状で、０．５μｍ〜２μｍの厚みに形成されている。材料としては、例えば、ニッケル，銅，ニッケル−銅，銀−パラジウム等の金属を主成分とする導体材料が用いられる。第１内部容量電極３は積層体１の左右面１ａ，１ｃにそれぞれ導出された容量電極導出部３ａを有し、第２内部容量電極４は積層体１の左右面１ａ，１ｃにそれぞれ導出された容量電極導出部４ａを有している。
第１外部中継電極１３および第２外部中継電極１４は、積層体１の左右面１ａ，１ｃに積層体１の積層方向に渡って帯状に２μｍ〜７０μｍの厚みで形成されている。材料としては、例えば、ニッケル，銅，銀，パラジウム等の金属を主成分とする導体材料が用いられる。第１外部中継電極１３には第１内部容量電極３の容量電極導出部３ａが接続され、第２外部中継電極１４には第２内部容量電極４の容量電極導出部４ａが接続される。
第１内部中継電極５および第２内部中継電極６は、第１内部容量電極３および第２内部容量電極４と同様に、その周縁部が誘電体層２の周縁部よりも若干内側に位置するような形状で、０．５μｍ〜２μｍの厚みに形成されている。材料としても、第１内部容量電極３および第２内部容量電極４と同様に、例えば、ニッケル，銅，ニッケル−銅，銀−パラジウム等の金属を主成分とする導体材料が用いられる。
また、第１内部中継電極５および第２内部中継電極６は、第１内部容量電極３および第２内部容量電極４とは異なる誘電体層２間で誘電体層２を挟んで対向するように配置されている。第１内部中継電極５は、積層体１の左右面１ａ，１ｃに導出されて第１外部中継電極１３に接続された中継電極導出部５ａを有するとともに、積層体１の上下面１ｂ，１ｄにそれぞれ引き出された引出部５ｂを有している。第２内部中継電極６は、積層体１の左右面１ａ，１ｃに導出されて第２外部中継電極１４に接続された中継電極導出部６ａを有するとともに、積層体１の上下面１ｂ，１ｄにそれぞれ引き出された引出部６ｂを有している。
なお、本発明の積層コンデンサ１０においては、第１内部容量電極３、第２内部容量電極４、第１内部中継電極５および第２内部中継電極６により挟まれる有効層として機能する誘電体層２に対し、第１内部容量電極３、第２内部容量電極４、第１内部中継電極５および第２内部中継電極６により挟まれることがなく積層体１の前後面側にそれぞれ配置される誘電体層２は、保護層として機能する。なお積層体１の前後面は、積層体１の積層方向に垂直な面である。
第１外部端子電極１５および第２外部端子電極１６は、積層体１の左右面１ａ，１ｃに積層方向に渡って帯状に２μｍ〜７０μｍの厚みで形成されている。第１外部端子電極１５には第１内部中継電極５の引出部５ｂが接続され、第２外部端子電極１６には第２内部中継電極６の引出部６ｂが接続されている。材料としては、第１外部中継電極１３および第２外部中継電極１４と同様に、例えば、ニッケル，銅，銀，パラジウム等の金属を主成分とする導体材料が用いられる。なお、第１外部端子電極１５および第２外部端子電極１６の表面には、外部の回路基板上に実装する際に用いるハンダ等との接合を良好にするために、ニッケル等の導体材料から成るハンダ喰われ防止用のメッキ膜を形成することが好ましく、さらにその上に、錫，ハンダもしくは金等の導体材料から成るハンダ濡れ向上用のメッキ膜を形成することが好ましい。
このように本発明の積層コンデンサ１０は、誘電体層２を挟んで電荷を蓄える第１内部容量電極３および第２内部容量電極４が複数形成されていることから、高い静電容量を得ることができるものとなっている。
本発明の積層コンデンサ１０は、第１内部容量電極３と第１外部端子電極１５との間に配置された第１内部中継電極５と、第２内部容量電極４と第２外部端子電極１６との間に配置された第２内部中継電極６とが存在することによって、積層コンデンサ１０の内部の電流経路が長くなるので、積層コンデンサ１０のＥＳＲが大きく増加する。例えば、第１内部中継電極５および第２内部中継電極６の数をそれぞれ５枚以下に設定すると、ＥＳＲを大きく増加することができる。ＥＳＲの増加量を少なくしたいときには、第１内部中継電極５および第２内部中継電極６の数を多くして並列に抵抗成分を増加すればよい。そして、これら第１内部中継電極５および第２内部中継電極６は、それぞれがインダクタンスを有しているが、誘電体層２を挟んで対向していることによってそれぞれが有するインダクタンスは相殺されるので、積層コンデンサ１０としてはＥＳＬを低く保つことが可能となる。このように、本発明の積層コンデンサ１０によれば、ＥＳＬを低く保ちつつＥＳＲを制御することが可能となる。
以上説明したように、本発明の積層コンデンサ１０は、高い静電容量と低いＥＳＬを有していることから、インピーダンスの低い周波数帯域が広く得られ、かつＥＳＲが低くなりすぎないように制御されているので、デカップリング回路に採用するコンデンサとして特に好適なものとなる。
また、積層体１の上下面１ｂ，１ｄのいずれにも第１外部端子電極１５および第２外部端子電極１６が形成されていることから、積層体１の上下面１ｂ，１ｄのいずれをも回路基板に対向する実装面とすることができるので、回路基板に実装する方向についての制約が少ない。さらに、積層体１は複数の長方形状の誘電体層２を積層方向に積層したものであることから、実装面である上下面１ｂ，１ｄと積層体１の重心との距離が左右面１ａ，１ｃと積層体１の重心との距離よりも短くなるので、回路基板に実装する際に積層コンデンサ１０が倒れにくいという効果も有している。
また、本発明の積層コンデンサ１０は、第１外部端子電極１５および第２外部端子電極１６は、それぞれ複数個が交互に形成されていることから、第１内部中継電極５から第１外部端子電極１５へと流れる電流、および第２内部中継電極６から第２外部端子電極１６へと流れる電流は、分散して複数の電流経路が形成されてインダクタンスが低いものとなる。さらに、隣り合う第１内部中継電極５の引出部５ｂおよび第２内部中継電極６の引出部６ｂに流れる電流によるインダクタンスが相殺される。このように、本発明の積層コンデンサ１０によれば、電流が分散されてインダクタンスが低くなった上に、さらにインダクタンスが相殺されて低くなるので、ＥＳＬが低いものとすることが可能となる。
また、本発明の積層コンデンサ１０は、第１内部容量電極３、第２内部容量電極４、第１内部中継電極５および第２内部中継電極６は、前後面１ｅ，１ｆの中央を通る対称軸に対して回転対称であるときには、積層体１の上下面１ｂ，１ｄのいずれを実装面としても特性が変化しないので、回路基板に実装する方向についての制約が少ない。
また、本発明の積層コンデンサ１０において、第１外部中継電極１３および第２外部中継電極１４の幅を第１外部端子電極１５および第２外部端子電極１６の幅よりも狭くすることが好ましい。第１外部中継電極１３および第２外部中継電極１４の幅を第１外部端子電極１５および第２外部端子電極１６の幅よりも狭くしたときには、左右面１ａ，１ｃの面積を小さくすることができるので、積層コンデンサ１０の薄型化が可能になる。
また、本発明の積層コンデンサ１０において、第１外部中継電極１３と第２外部中継電極１４との間隔を第１外部端子電極１５と第２外部端子電極１６との間隔よりも狭くすることが好ましい。第１外部中継電極１３と第２外部中継電極１４との間隔を第１外部端子電極１５と第２外部端子電極１６との間隔よりも狭くしたときには、左右面１ａ，１ｃの面積を小さくすることができるので、積層コンデンサ１０の薄型化が可能となることに加え、第１外部中継電極１３および第２外部中継電極１４にそれぞれ流れる電流のインダクタンスを相殺させる効果が高くなるので、ＥＳＬをより低くすることが可能となる。
また、本発明の積層コンデンサ１０において、複数の第１内部中継電極５および第２内部中継電極６の対が積層体１の積層方向に等間隔に配置していることが好ましい。複数の第１内部中継電極５および第２内部中継電極６の対が積層体１の積層方向に等間隔に配置しているときには、積層コンデンサ１０におけるインピーダンスの低い周波数帯域においてインピーダンスの変化が少ないものとすることができる。積層体１の内部に、第１内部容量電極３および第２内部容量電極４をそれぞれ４０枚ずつ、第１内部中継電極５および第２内部中継電極６をそれぞれ５枚ずつ形成する場合であれば、第１内部中継電極５および第２内部中継電極６の対と１０枚の第１内部容量電極３および１０枚の第２内部容量電極４が交互に配置するようなものとすればよい。
次に、本発明の積層コンデンサ１０を製造する方法について説明する。
本発明の積層コンデンサ１０の積層体１は、予め作製しておいた誘電体材料の粉末と有機バインダとからなる積層体１の前駆体を焼成してセラミックスを焼結させることによって得られる。この積層体１の前駆体は、誘電体層２に対応する長方形状の領域が縦横の並びに複数配置されている厚みが１μｍ〜１０μｍの複数のセラミックグリーンシートを積層して積層シートを作製しておいて、この積層シートを誘電体層２に対応する長方形状の領域の境界に沿って切断することによって得られる。
本発明の積層コンデンサ１０の第１内部容量電極３、第２内部容量電極４、第１内部中継電極５および第２内部中継電極６は、積層体１の前駆体を作製するときに、第１内部容量電極３、第２内部容量電極４、第１内部中継電極５および第２内部中継電極６に対応する導電体膜のパターンをセラミックグリーンシート上に予め形成しておくことによって、積層体１の前駆体を焼成したときに積層体１の作製とともに形成されるものである。
第１外部中継電極１３、第２外部中継電極１４、第１外部端子電極１５および第２外部端子電極１６は、例えば、予め作製しておいた導体材料の粉末とビヒクルとからなる導体ペーストを容量電極導出部３ａ，４ａ、中継電極導出部５ａ，６ａおよび引出部５ｂ，６ｂが積層体１から露出した部分に塗布し、焼成して焼き付けることによって、形成することができる。
なお、本発明は上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更や改良等が可能である。
例えば、上述した実施の形態の例においては、第１外部中継電極１３および第２外部中継電極１４は、積層体１の左右面１ａ，１ｃで表面が露出したものとなっているが、表面を樹脂等の保護膜で覆うようにしてもよい。この場合には、積層体１の左右面１ａ，１ｃが絶縁されるので、回路基板上における実装密度を高めることができる。あるいは、樹脂等の保護膜を被着して覆うのに代えて、第１外部中継電極１３および第２外部中継電極１４の表面を酸化させることによって絶縁させてもよい。
また、上述した実施の形態の例においては、第１外部中継電極１３、第２外部中継電極１４、第１外部端子電極１５および第２外部端子電極１６を形成する方法として、導体ペーストを塗布して焼成する方法を採用しているが、積層体１を無電解銅メッキ液に浸すことによって、容量電極導出部３ａ，４ａ、中継電極導出部５ａ，６ａおよび引出部５ｂ，６ｂが積層体１から露出した部分を基点に、銅メッキ膜を析出させることによって形成することもできる。またこの場合には、積層体１の上下面１ｂ，１ｄに導出されるダミー電極を第１外部端子電極１５または第２外部端子電極１６と接続されるように誘電体層２間に形成しておいてもよく、これにより、第１外部端子電極１５および第２外部端子電極１６が積層体１に強固に接着されるようになる。
図１Ａは本発明の一実施形態の積層コンデンサを示す外観斜視図であり、図１Ｂは図１Ａの積層コンデンサの第１外部中継電極、第２外部中継電極、第１外部端子電極および第２外部端子電極を除いた外観斜視図である。図２Ａ〜図２Ｄは、それぞれ図１の積層コンデンサの第１内部容量電極、第２内部容量電極、第１内部中継電極および第２内部中継電極が形成された誘電体層を積層体の前方から見た平面図である。これらの図に示す本発明の積層コンデンサ１０は、概説すると、複数の誘電体層２を積層方向に積層して成る積層体１と、この積層体１の内部で誘電体層２を挟んで互いに対向するように交互に配置されて形成された複数の第１内部容量電極３、第２内部容量電極４、第１内部中継電極５および第２内部中継電極６と、積層体１の左右面のそれぞれに形成された第１外部中継電極１３および第２外部中継電極１４と、積層体１の上下面のそれぞれに形成された第１外部端子電極１５および第２外部端子電極１６とを備えたものである。なお積層体１の左右面は、積層体１の、積層方向に垂直でかつ誘電体層の長手方向に平行な方向に垂直な面である。積層体１の上下面は、積層体１の、積層方向に垂直でかつ誘電体層の長手方向に垂直な幅方向に平行な方向に垂直な面である。
積層体１は、複数の長方形状の誘電体層２を、例えば、７０層〜１０００層積層して成る直方体状の誘電体ブロックである。なお、図１においては本実施形態を簡略化して説明するために誘電体層２の積層数を省略して示している。
誘電体層２は、１層当り１μｍ〜５μｍの厚みで、長方形状に形成されている。材料としては、例えば、チタン酸バリウム，チタン酸カルシウム，チタン酸ストロンチウム等の比較的誘電率が高いセラミックスを主成分とする誘電体材料が用いられる。
第１内部容量電極３および第２内部容量電極４は、外部との絶縁性を保つために、その周縁部が誘電体層２の周縁部よりも若干内側に位置するような形状で、０．５μｍ〜２μｍの厚みに形成されている。材料としては、例えば、ニッケル，銅，ニッケル−銅，銀−パラジウム等の金属を主成分とする導体材料が用いられる。第１内部容量電極３は積層体１の左右面１ａ，１ｃにそれぞれ導出された容量電極導出部３ａを有し、第２内部容量電極４は積層体１の左右面１ａ，１ｃにそれぞれ導出された容量電極導出部４ａを有している。
第１外部中継電極１３および第２外部中継電極１４は、積層体１の左右面１ａ，１ｃに積層体１の積層方向に渡って帯状に２μｍ〜７０μｍの厚みで形成されている。材料としては、例えば、ニッケル，銅，銀，パラジウム等の金属を主成分とする導体材料が用いられる。第１外部中継電極１３には第１内部容量電極３の容量電極導出部３ａが接続され、第２外部中継電極１４には第２内部容量電極４の容量電極導出部４ａが接続される。
第１内部中継電極５および第２内部中継電極６は、第１内部容量電極３および第２内部容量電極４と同様に、その周縁部が誘電体層２の周縁部よりも若干内側に位置するような形状で、０．５μｍ〜２μｍの厚みに形成されている。材料としても、第１内部容量電極３および第２内部容量電極４と同様に、例えば、ニッケル，銅，ニッケル−銅，銀−パラジウム等の金属を主成分とする導体材料が用いられる。
また、第１内部中継電極５および第２内部中継電極６は、第１内部容量電極３および第２内部容量電極４とは異なる誘電体層２間で誘電体層２を挟んで対向するように配置されている。第１内部中継電極５は、積層体１の左右面１ａ，１ｃに導出されて第１外部中継電極１３に接続された中継電極導出部５ａを有するとともに、積層体１の上下面１ｂ，１ｄにそれぞれ引き出された引出部５ｂを有している。第２内部中継電極６は、積層体１の左右面１ａ，１ｃに導出されて第２外部中継電極１４に接続された中継電極導出部６ａを有するとともに、積層体１の上下面１ｂ，１ｄにそれぞれ引き出された引出部６ｂを有している。
なお、本発明の積層コンデンサ１０においては、第１内部容量電極３、第２内部容量電極４、第１内部中継電極５および第２内部中継電極６により挟まれる有効層として機能する誘電体層２に対し、第１内部容量電極３、第２内部容量電極４、第１内部中継電極５および第２内部中継電極６により挟まれることがなく積層体１の前後面側にそれぞれ配置される誘電体層２は、保護層として機能する。なお積層体１の前後面は、積層体１の積層方向に垂直な面である。
第１外部端子電極１５および第２外部端子電極１６は、積層体１の左右面１ａ，１ｃに積層方向に渡って帯状に２μｍ〜７０μｍの厚みで形成されている。第１外部端子電極１５には第１内部中継電極５の引出部５ｂが接続され、第２外部端子電極１６には第２内部中継電極６の引出部６ｂが接続されている。材料としては、第１外部中継電極１３および第２外部中継電極１４と同様に、例えば、ニッケル，銅，銀，パラジウム等の金属を主成分とする導体材料が用いられる。なお、第１外部端子電極１５および第２外部端子電極１６の表面には、外部の回路基板上に実装する際に用いるハンダ等との接合を良好にするために、ニッケル等の導体材料から成るハンダ喰われ防止用のメッキ膜を形成することが好ましく、さらにその上に、錫，ハンダもしくは金等の導体材料から成るハンダ濡れ向上用のメッキ膜を形成することが好ましい。
このように本発明の積層コンデンサ１０は、誘電体層２を挟んで電荷を蓄える第１内部容量電極３および第２内部容量電極４が複数形成されていることから、高い静電容量を得ることができるものとなっている。
本発明の積層コンデンサ１０は、第１内部容量電極３と第１外部端子電極１５との間に配置された第１内部中継電極５と、第２内部容量電極４と第２外部端子電極１６との間に配置された第２内部中継電極６とが存在することによって、積層コンデンサ１０の内部の電流経路が長くなるので、積層コンデンサ１０のＥＳＲが大きく増加する。例えば、第１内部中継電極５および第２内部中継電極６の数をそれぞれ５枚以下に設定すると、ＥＳＲを大きく増加することができる。ＥＳＲの増加量を少なくしたいときには、第１内部中継電極５および第２内部中継電極６の数を多くして並列に抵抗成分を増加すればよい。そして、これら第１内部中継電極５および第２内部中継電極６は、それぞれがインダクタンスを有しているが、誘電体層２を挟んで対向していることによってそれぞれが有するインダクタンスは相殺されるので、積層コンデンサ１０としてはＥＳＬを低く保つことが可能となる。このように、本発明の積層コンデンサ１０によれば、ＥＳＬを低く保ちつつＥＳＲを制御することが可能となる。
以上説明したように、本発明の積層コンデンサ１０は、高い静電容量と低いＥＳＬを有していることから、インピーダンスの低い周波数帯域が広く得られ、かつＥＳＲが低くなりすぎないように制御されているので、デカップリング回路に採用するコンデンサとして特に好適なものとなる。
また、積層体１の上下面１ｂ，１ｄのいずれにも第１外部端子電極１５および第２外部端子電極１６が形成されていることから、積層体１の上下面１ｂ，１ｄのいずれをも回路基板に対向する実装面とすることができるので、回路基板に実装する方向についての制約が少ない。さらに、積層体１は複数の長方形状の誘電体層２を積層方向に積層したものであることから、実装面である上下面１ｂ，１ｄと積層体１の重心との距離が左右面１ａ，１ｃと積層体１の重心との距離よりも短くなるので、回路基板に実装する際に積層コンデンサ１０が倒れにくいという効果も有している。
また、本発明の積層コンデンサ１０は、第１外部端子電極１５および第２外部端子電極１６は、それぞれ複数個が交互に形成されていることから、第１内部中継電極５から第１外部端子電極１５へと流れる電流、および第２内部中継電極６から第２外部端子電極１６へと流れる電流は、分散して複数の電流経路が形成されてインダクタンスが低いものとなる。さらに、隣り合う第１内部中継電極５の引出部５ｂおよび第２内部中継電極６の引出部６ｂに流れる電流によるインダクタンスが相殺される。このように、本発明の積層コンデンサ１０によれば、電流が分散されてインダクタンスが低くなった上に、さらにインダクタンスが相殺されて低くなるので、ＥＳＬが低いものとすることが可能となる。
また、本発明の積層コンデンサ１０は、第１内部容量電極３、第２内部容量電極４、第１内部中継電極５および第２内部中継電極６は、前後面１ｅ，１ｆの中央を通る対称軸に対して回転対称であるときには、積層体１の上下面１ｂ，１ｄのいずれを実装面としても特性が変化しないので、回路基板に実装する方向についての制約が少ない。
また、本発明の積層コンデンサ１０において、第１外部中継電極１３および第２外部中継電極１４の幅を第１外部端子電極１５および第２外部端子電極１６の幅よりも狭くすることが好ましい。第１外部中継電極１３および第２外部中継電極１４の幅を第１外部端子電極１５および第２外部端子電極１６の幅よりも狭くしたときには、左右面１ａ，１ｃの面積を小さくすることができるので、積層コンデンサ１０の薄型化が可能になる。
また、本発明の積層コンデンサ１０において、第１外部中継電極１３と第２外部中継電極１４との間隔を第１外部端子電極１５と第２外部端子電極１６との間隔よりも狭くすることが好ましい。第１外部中継電極１３と第２外部中継電極１４との間隔を第１外部端子電極１５と第２外部端子電極１６との間隔よりも狭くしたときには、左右面１ａ，１ｃの面積を小さくすることができるので、積層コンデンサ１０の薄型化が可能となることに加え、第１外部中継電極１３および第２外部中継電極１４にそれぞれ流れる電流のインダクタンスを相殺させる効果が高くなるので、ＥＳＬをより低くすることが可能となる。
また、本発明の積層コンデンサ１０において、複数の第１内部中継電極５および第２内部中継電極６の対が積層体１の積層方向に等間隔に配置していることが好ましい。複数の第１内部中継電極５および第２内部中継電極６の対が積層体１の積層方向に等間隔に配置しているときには、積層コンデンサ１０におけるインピーダンスの低い周波数帯域においてインピーダンスの変化が少ないものとすることができる。積層体１の内部に、第１内部容量電極３および第２内部容量電極４をそれぞれ４０枚ずつ、第１内部中継電極５および第２内部中継電極６をそれぞれ５枚ずつ形成する場合であれば、第１内部中継電極５および第２内部中継電極６の対と１０枚の第１内部容量電極３および１０枚の第２内部容量電極４が交互に配置するようなものとすればよい。
次に、本発明の積層コンデンサ１０を製造する方法について説明する。
本発明の積層コンデンサ１０の積層体１は、予め作製しておいた誘電体材料の粉末と有機バインダとからなる積層体１の前駆体を焼成してセラミックスを焼結させることによって得られる。この積層体１の前駆体は、誘電体層２に対応する長方形状の領域が縦横の並びに複数配置されている厚みが１μｍ〜１０μｍの複数のセラミックグリーンシートを積層して積層シートを作製しておいて、この積層シートを誘電体層２に対応する長方形状の領域の境界に沿って切断することによって得られる。
本発明の積層コンデンサ１０の第１内部容量電極３、第２内部容量電極４、第１内部中継電極５および第２内部中継電極６は、積層体１の前駆体を作製するときに、第１内部容量電極３、第２内部容量電極４、第１内部中継電極５および第２内部中継電極６に対応する導電体膜のパターンをセラミックグリーンシート上に予め形成しておくことによって、積層体１の前駆体を焼成したときに積層体１の作製とともに形成されるものである。
第１外部中継電極１３、第２外部中継電極１４、第１外部端子電極１５および第２外部端子電極１６は、例えば、予め作製しておいた導体材料の粉末とビヒクルとからなる導体ペーストを容量電極導出部３ａ，４ａ、中継電極導出部５ａ，６ａおよび引出部５ｂ，６ｂが積層体１から露出した部分に塗布し、焼成して焼き付けることによって、形成することができる。
なお、本発明は上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更や改良等が可能である。
例えば、上述した実施の形態の例においては、第１外部中継電極１３および第２外部中継電極１４は、積層体１の左右面１ａ，１ｃで表面が露出したものとなっているが、表面を樹脂等の保護膜で覆うようにしてもよい。この場合には、積層体１の左右面１ａ，１ｃが絶縁されるので、回路基板上における実装密度を高めることができる。あるいは、樹脂等の保護膜を被着して覆うのに代えて、第１外部中継電極１３および第２外部中継電極１４の表面を酸化させることによって絶縁させてもよい。
また、上述した実施の形態の例においては、第１外部中継電極１３、第２外部中継電極１４、第１外部端子電極１５および第２外部端子電極１６を形成する方法として、導体ペーストを塗布して焼成する方法を採用しているが、積層体１を無電解銅メッキ液に浸すことによって、容量電極導出部３ａ，４ａ、中継電極導出部５ａ，６ａおよび引出部５ｂ，６ｂが積層体１から露出した部分を基点に、銅メッキ膜を析出させることによって形成することもできる。またこの場合には、積層体１の上下面１ｂ，１ｄに導出されるダミー電極を第１外部端子電極１５または第２外部端子電極１６と接続されるように誘電体層２間に形成しておいてもよく、これにより、第１外部端子電極１５および第２外部端子電極１６が積層体１に強固に接着されるようになる。
本発明の積層コンデンサ１０として、以下に示す構成の試料１を作製した。
積層体１は、縦が０．８ｍｍで横が１．６ｍｍの長方形状の誘電体層２を積層方向に積層して、積層方向が１．６ｍｍの直方体状の誘電体ブロックとして製造した。誘電体層２には、材料としてチタン酸バリウムを主成分とする強誘電体セラミックスを用いた。第１内部容量電極３および第２内部容量電極４は、材料としてニッケルを主成分とする導体材料を採用し、積層体１の内部に交互にそれぞれ１００枚ずつ配置した。第１内部中継電極５および第２内部中継電極６は、材料としてニッケルを主成分とする導体材料を用い、積層体１の内部に交互にそれぞれ２枚ずつ配置した。第１外部中継電極１３、第２外部中継電極１４、第１外部端子電極１５および第２外部端子電極１６は、材料として銅を採用し、その表面にはニッケルのメッキ膜を形成し、さらにその表面には錫のメッキ膜を形成した。
また、比較例として、従来の積層コンデンサの試料２を作製した。試料２は、試料１と比べて、第１内部中継電極５および第２内部中継電極６を有しておらず、積層体１の上面が実装面となるようにした点を除いては、試料１と同じ形状および同じ材料のものとした。
これら試料１，２について、１×１０６〜１×１０９Ｈｚの周波数帯域におけるインピーダンスを測定した。図３は積層コンデンサのインピーダンス特性を示す線図であり、横軸は周波数（単位：ＭＨｚ）を示し、縦軸はインピーダンス｜Ｚ｜（単位：Ω）を示す。図中の実線の特性曲線Ｘは試料１（本発明の積層コンデンサ１０）のインピーダンス特性を示し、破線の特性曲線Ｙは試料２（従来の積層コンデンサ）のインピーダンス特性を示す。ここでは、インピーダンスが１Ωよりも低い周波数帯域を、実用周波数帯域とした。
図３に示す結果の通り、試料１は試料２に比べてインピーダンスの最小値が３倍以上となっていることが分かる。これは、試料１が２枚の第１内部中継電極５および２枚の第２内部中継電極６により電流経路が長くなってＥＳＲが高くなったことによるものである。また試料１は、第１内部中継電極５および第２内部中継電極６によって電流経路が長くなっているものの、第１内部中継電極５と第２内部中継電極６とは誘電体層２を挟んで対向していることから、それぞれに発生するインダクタンスは相殺されることとなるので、ＥＳＬの増加量は少なくなり、その結果、自己共振周波数の付近より高周波側でインピーダンス特性がほとんど変化していない。
以上の結果によって、本発明の積層コンデンサによれば、第１内部容量電極と第１外部端子電極との間に配置された第１内部中継電極と、第２内部容量電極と第２外部端子電極との間に配置された第２内部中継電極とが存在することによって、積層コンデンサの内部の電流経路が長くなるので、積層コンデンサのＥＳＲが大きく増加し、ＥＳＲを制御することが可能となることが確認された。また、これら第１内部中継電極および第２内部中継電極は、それぞれがインダクタンスを有しているものの、誘電体層を挟んで対向していることによってそれぞれが有するインダクタンスが相殺されるので、積層コンデンサとしてはＥＳＬを低く保つことが可能となることが確認された。
本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のものである。
積層体１は、縦が０．８ｍｍで横が１．６ｍｍの長方形状の誘電体層２を積層方向に積層して、積層方向が１．６ｍｍの直方体状の誘電体ブロックとして製造した。誘電体層２には、材料としてチタン酸バリウムを主成分とする強誘電体セラミックスを用いた。第１内部容量電極３および第２内部容量電極４は、材料としてニッケルを主成分とする導体材料を採用し、積層体１の内部に交互にそれぞれ１００枚ずつ配置した。第１内部中継電極５および第２内部中継電極６は、材料としてニッケルを主成分とする導体材料を用い、積層体１の内部に交互にそれぞれ２枚ずつ配置した。第１外部中継電極１３、第２外部中継電極１４、第１外部端子電極１５および第２外部端子電極１６は、材料として銅を採用し、その表面にはニッケルのメッキ膜を形成し、さらにその表面には錫のメッキ膜を形成した。
また、比較例として、従来の積層コンデンサの試料２を作製した。試料２は、試料１と比べて、第１内部中継電極５および第２内部中継電極６を有しておらず、積層体１の上面が実装面となるようにした点を除いては、試料１と同じ形状および同じ材料のものとした。
これら試料１，２について、１×１０６〜１×１０９Ｈｚの周波数帯域におけるインピーダンスを測定した。図３は積層コンデンサのインピーダンス特性を示す線図であり、横軸は周波数（単位：ＭＨｚ）を示し、縦軸はインピーダンス｜Ｚ｜（単位：Ω）を示す。図中の実線の特性曲線Ｘは試料１（本発明の積層コンデンサ１０）のインピーダンス特性を示し、破線の特性曲線Ｙは試料２（従来の積層コンデンサ）のインピーダンス特性を示す。ここでは、インピーダンスが１Ωよりも低い周波数帯域を、実用周波数帯域とした。
図３に示す結果の通り、試料１は試料２に比べてインピーダンスの最小値が３倍以上となっていることが分かる。これは、試料１が２枚の第１内部中継電極５および２枚の第２内部中継電極６により電流経路が長くなってＥＳＲが高くなったことによるものである。また試料１は、第１内部中継電極５および第２内部中継電極６によって電流経路が長くなっているものの、第１内部中継電極５と第２内部中継電極６とは誘電体層２を挟んで対向していることから、それぞれに発生するインダクタンスは相殺されることとなるので、ＥＳＬの増加量は少なくなり、その結果、自己共振周波数の付近より高周波側でインピーダンス特性がほとんど変化していない。
以上の結果によって、本発明の積層コンデンサによれば、第１内部容量電極と第１外部端子電極との間に配置された第１内部中継電極と、第２内部容量電極と第２外部端子電極との間に配置された第２内部中継電極とが存在することによって、積層コンデンサの内部の電流経路が長くなるので、積層コンデンサのＥＳＲが大きく増加し、ＥＳＲを制御することが可能となることが確認された。また、これら第１内部中継電極および第２内部中継電極は、それぞれがインダクタンスを有しているものの、誘電体層を挟んで対向していることによってそれぞれが有するインダクタンスが相殺されるので、積層コンデンサとしてはＥＳＬを低く保つことが可能となることが確認された。
本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のものである。
Claims (6)
- 複数の長方形状の誘電体層を積層方向に積層して成る直方体状の積層体と、
該積層体の内部で前記誘電体層を挟んで互いに対向するように交互に配置され、前記積層体の、積層方向に垂直でかつ誘電体層の長手方向に平行な方向に垂直な左右面にそれぞれ導出された容量電極導出部を有する複数の第１内部容量電極および第２内部容量電極と、
前記左右面にそれぞれ形成され、前記第１内部容量電極の前記容量電極導出部が接続された第１外部中継電極と、
前記左右面にそれぞれ形成され、前記第２内部容量電極の前記容量電極導出部が接続された第２外部中継電極と、
前記積層体の内部で前記第１内部容量電極および第２内部容量電極とは異なる誘電体層間に配置され、前記左右面に導出されて前記第１外部中継電極に接続された中継電極導出部を有するとともに、前記積層体の、積層方向に垂直でかつ誘電体層の長手方向に垂直な幅方向に平行な方向に垂直な上下面にそれぞれ引き出された引出部を有する第１内部中継電極と、
前記積層体の内部で前記第１内部容量電極および第２内部容量電極とは異なる誘電体層間で前記誘電体層を挟んで前記第１内部中継電極と対向するように配置され、前記左右面に導出されて前記第２外部中継電極に接続された中継電極導出部を有するとともに、前記積層体の上下面にそれぞれ引き出された引出部を有する第２内部中継電極と、
前記上下面のそれぞれに形成され、前記第１内部中継電極の前記引出部が接続された第１外部端子電極と、
前記上下面のそれぞれに形成され、前記第２内部中継電極の前記引出部が接続された第２外部端子電極とを備え、
前記上下面のいずれか一方のみを、回路基板に対向する実装面とすることを特徴とする積層コンデンサ。 - 前記第１外部端子電極および前記第２外部端子電極は、それぞれ複数個が交互に形成されていることを特徴とする請求項１に記載の積層コンデンサ。
- 前記第１内部容量電極、前記第２内部容量電極、前記第１内部中継電極および前記第２内部中継電極は、前記積層体の積層方向に垂直な前後面の中央を通る対称軸に対して回転対称であることを特徴とする請求項１に記載の積層コンデンサ。
- 前記第１外部中継電極および前記第２外部中継電極の幅を前記第１外部端子電極および前記第２外部端子電極の幅よりも狭くすることを特徴とする請求項１に記載の積層コンデンサ。
- 前記第１外部中継電極と前記第２外部中継電極との間隔を前記第１外部端子電極と前記第２外部端子電極との間隔よりも狭くすることを特徴とする請求項１に記載の積層コンデンサ。
- 複数の前記第１内部中継電極および前記第２内部中継電極の対が前記積層体の積層方向に等間隔に配置していることを特徴とする請求項１に記載の積層コンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008540956A JP4880695B2 (ja) | 2006-10-24 | 2007-10-17 | 積層コンデンサ |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006289168 | 2006-10-24 | ||
| JP2006289168 | 2006-10-24 | ||
| JP2008540956A JP4880695B2 (ja) | 2006-10-24 | 2007-10-17 | 積層コンデンサ |
| PCT/JP2007/070285 WO2008050657A1 (fr) | 2006-10-24 | 2007-10-17 | Condensateur de stratifié |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008050657A1 JPWO2008050657A1 (ja) | 2010-02-25 |
| JP4880695B2 true JP4880695B2 (ja) | 2012-02-22 |
Family
ID=39324456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008540956A Active JP4880695B2 (ja) | 2006-10-24 | 2007-10-17 | 積層コンデンサ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8077444B2 (ja) |
| JP (1) | JP4880695B2 (ja) |
| CN (1) | CN101529538A (ja) |
| WO (1) | WO2008050657A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150073917A (ko) * | 2013-07-11 | 2015-07-01 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4475298B2 (ja) * | 2007-07-09 | 2010-06-09 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP4600561B2 (ja) * | 2008-09-30 | 2010-12-15 | Ｔｄｋ株式会社 | 積層コンデンサ |
| KR101952845B1 (ko) * | 2011-12-22 | 2019-02-28 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조 방법 |
| US9093974B2 (en) * | 2012-09-05 | 2015-07-28 | Avx Corporation | Electromagnetic interference filter for implanted electronics |
| KR101994713B1 (ko) | 2013-04-22 | 2019-07-01 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| US9609753B2 (en) * | 2013-07-11 | 2017-03-28 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board for mounting of the same |
| US10312028B2 (en) | 2014-06-30 | 2019-06-04 | Avx Corporation | Electrochemical energy storage devices and manufacturing methods |
| DE102015117203A1 (de) * | 2015-10-08 | 2017-04-13 | Epcos Ag | Drucksensor |
| KR102198540B1 (ko) * | 2015-11-25 | 2021-01-06 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| KR101771824B1 (ko) * | 2015-12-30 | 2017-08-25 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| DE202016102203U1 (de) * | 2016-04-26 | 2016-06-29 | Epcos Ag | Vielschichtbauelement |
| KR101832611B1 (ko) * | 2016-06-21 | 2018-02-26 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| KR102632352B1 (ko) * | 2016-09-08 | 2024-02-02 | 삼성전기주식회사 | 커패시터 부품 |
| CN109216025A (zh) * | 2018-08-27 | 2019-01-15 | 丰宾电子（深圳）有限公司 | 一种立式叠层电容器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2956362B2 (ja) | 1992-07-17 | 1999-10-04 | 東京瓦斯株式会社 | 吸収式冷凍機 |
| JPH0634229U (ja) * | 1992-09-30 | 1994-05-06 | 太陽誘電株式会社 | Ｌｃ複合部品 |
| JP3988651B2 (ja) * | 2003-01-31 | 2007-10-10 | 株式会社村田製作所 | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 |
| JP2004296940A (ja) | 2003-03-27 | 2004-10-21 | Tdk Corp | 積層コンデンサ |
| JP3832505B2 (ja) * | 2004-12-24 | 2006-10-11 | 株式会社村田製作所 | 積層コンデンサおよびその実装構造 |
| KR100884902B1 (ko) * | 2004-12-24 | 2009-02-19 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 커패시터 및 그 실장구조 |
-
2007
- 2007-10-17 CN CNA2007800393189A patent/CN101529538A/zh active Pending
- 2007-10-17 JP JP2008540956A patent/JP4880695B2/ja active Active
- 2007-10-17 US US12/446,563 patent/US8077444B2/en active Active
- 2007-10-17 WO PCT/JP2007/070285 patent/WO2008050657A1/ja active Application Filing
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150073917A (ko) * | 2013-07-11 | 2015-07-01 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| KR102171678B1 (ko) * | 2013-07-11 | 2020-10-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008050657A1 (fr) | 2008-05-02 |
| CN101529538A (zh) | 2009-09-09 |
| JPWO2008050657A1 (ja) | 2010-02-25 |
| US8077444B2 (en) | 2011-12-13 |
| US20100321860A1 (en) | 2010-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4880695B2 (ja) | 積層コンデンサ | |
| KR101933412B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| US9627142B2 (en) | Multilayer ceramic capacitor and board for mounting of the same | |
| KR101823174B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR101696287B1 (ko) | 적층 콘덴서, 이것을 포함하는 적층 콘덴서 시리즈 및 적층 콘덴서 실장체 | |
| JP4637674B2 (ja) | 積層コンデンサ | |
| JP4925779B2 (ja) | 積層コンデンサ | |
| US7616427B2 (en) | Monolithic ceramic capacitor | |
| JP2020013974A (ja) | 積層型キャパシタ | |
| KR101141369B1 (ko) | 적층 세라믹 콘덴서 및 그 제조방법 | |
| JP2020057738A (ja) | 電子部品、回路基板、および電子部品の回路基板への実装方法 | |
| KR101792280B1 (ko) | 스택형 적층 세라믹 전자 부품, 스택형 적층 세라믹 전자 부품 모듈 및 그 제조 방법 | |
| JP6699471B2 (ja) | 積層セラミックコンデンサ | |
| JP2010034272A (ja) | 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法 | |
| KR101815443B1 (ko) | 복합 전자 부품 및 저항 소자 | |
| JP2001155953A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| JP2000340448A (ja) | 積層セラミックコンデンサ | |
| KR102483617B1 (ko) | 적층형 전자 부품 | |
| JP6626966B2 (ja) | 積層型コンデンサ | |
| JP2001044074A (ja) | 積層セラミックコンデンサ | |
| JP2007005694A (ja) | 積層コンデンサ | |
| JPH0855758A (ja) | 積層コンデンサ | |
| JPH0690978B2 (ja) | インダクター及びインダクターを含む複合部品並びにそれらの製造方法 | |
| KR102524878B1 (ko) | 세라믹 커패시터 제조방법 | |
| JP2001126956A (ja) | 貫通型コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4880695 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |