CN101529538A - 叠层电容器 - Google Patents
叠层电容器 Download PDFInfo
- Publication number
- CN101529538A CN101529538A CNA2007800393189A CN200780039318A CN101529538A CN 101529538 A CN101529538 A CN 101529538A CN A2007800393189 A CNA2007800393189 A CN A2007800393189A CN 200780039318 A CN200780039318 A CN 200780039318A CN 101529538 A CN101529538 A CN 101529538A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- electrode
- laminated body
- external terminal
- internal capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 87
- 238000003475 lamination Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 45
- 239000000463 material Substances 0.000 description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- 239000004020 conductor Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 230000005484 gravity Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007115 recruitment Effects 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- AOWKSNWVBZGMTJ-UHFFFAOYSA-N calcium titanate Chemical compound [Ca+2].[O-][Ti]([O-])=O AOWKSNWVBZGMTJ-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明提供一种可保持ESL低同时控制ESR的叠层电容器。叠层电容器(10)具有:多个第一内部电容电极(3)以及第二内部电容电极(4),其形成于将多个长方形状的电介质层(2)在叠层方向上层叠而成的长方体形状的叠层体(1)的内部;第一外部中继电极(13)以及第二外部中继电极(14),其形成在叠层体(1)的左右面;第一内部中继电极(5)以及第二内部中继电极(6),其形成在叠层体(1)的内部,夹持电介质层(2)而对置;和第一外部端子电极(15)以及第二外部端子电极(16),其分别形成在叠层体(1)的上下面。
Description
技术领域
本发明涉及一种适合用于使向IC电源端子供给的电源电流稳定的去耦电路等的叠层电容器。
背景技术
以往,在IC与电源之间相对IC并列连接去耦电路,通过去耦电路使电源电流中的交流成分迂回,并仅将直流成分向IC供给。这样的去耦电路的功能,通过在从低频至高频为止的较宽的频带中使阻抗比规定的值低从而能得到。通常,去耦电路是由多个电容器构成的。电容器由于除静电电容之外还具有等效串连阻抗(以下称作ESL),故而仅在基于该ESL和静电电容的自谐振频率附近的频带中阻抗较低,因此去耦电路是通过将自谐振频率不同的多个电容器并联配置而构成的。为了使去耦电路的电路规模小,必须使构成的电容器的数目少,因此,单独地,只要采用能使阻抗较低的频带变宽的电容器即可。例如以往,去耦电路中适合采用叠层电容器。
图4是表示以往的叠层电容器的一例的外观立体图。作为去耦电路中以往采用的叠层电容器40,已知有叠层电容器40,例如,如JP特开2004-296940号公报中所公开的那样,该叠层电容器40具备:将多个长方形状的电介质层42在叠层方向上层叠而形成的长方体状的叠层体41;在该叠层体41的内部按照夹持电介质层42而相互对置的方式交替配置的多个第一内部电极以及第二内部电极(未图示);从叠层体41的左右面到上下面两方贯穿叠层方向而形成的、且将各个第一内部电极以及各个第二内部电极分别电连接的第一外部电极45以及第二外部电极46,其中,上述左右面与垂直于叠层方向且平行于电介质层42的长度方向的方向相垂直,上述上下面与垂直于叠层方向且平行于和电介质层42的长度方向垂直的宽度方向的方向相垂直;该叠层电容器40,将叠层体41的上下面中的任一方作为安装面。
这样的叠层电容器40,通过并联排列多个形成于第一内部电极和第二内部电极之间的静电电容,从而得到较高的静电电容。并且,通过将叠层体41的上下面作为安装面,从而能够使在各个第一内部电极以及第二内部电极中流动的电流的路径变短,使ESL变低。另一方面,已知为,电容器的阻抗在自谐振频率为最小,在比自谐振频率低的频率侧与静电电容几乎成反比例,在高频侧与ESL几乎成比例。若考虑到这些,则叠层电容器40因具有较高的静电电容和较低的ESL,故而在自谐振频率的低频侧以及高频侧双方在很宽的范围内阻抗低,因此可知,单独地,能使阻抗较低的频带变宽。因此,叠层电容器40适于作为用于去耦电路的电容器。
然而,上述以往的叠层电容器40,为了使ESL变低,而使电流的路径变短,故而等效串连电阻(以下称作ESR)也变低,因此自谐振频率附近的阻抗变得过低。图5为表示去耦电路中的阻抗特性的曲线图,横轴表示频率(单位:MHz),纵轴表示阻抗|Z|(单位:Ω)。图中的虚线的特性曲线x以及特性曲线y分别表示构成去耦电路的不同的两个电容器的阻抗特性,实线的特性曲线z表示去耦电路的阻抗特性。如图5所示,在去耦电路中采用多个这样的叠层电容器40的情况下,去耦电路的阻抗特性在自谐振频率相接近的两个电容器之间形成的反谐振频率r附近变得过高。这样的去耦电路,阻抗因频率而大大变动,因此存在因频率而导致使电源电流的交流成分迂回的功能不能工作的问题。
为了解决这样的问题,针对去耦电路所采用的电容器,需要控制ESR使ESR不会变得过低。然而,为了提高ESR,在单纯使电流路径变长的情况下,存在ESL也变高的问题。为了提高ESR,虽然还存在单纯使电流路径变窄的方法,但即使采用该方法,也仍然存在ESL变高的问题。例如,在上述的以往的叠层电容器40中,若使第一外部电极45和第二外部电极46之间的间隔变长,使第一内部电极以及第二内部电极中流动的电流的路径变长,则能够使ESR变高,相反ESL也变高。
发明内容
本发明就是鉴于上述这样的以往的叠层电容器中的问题而提出的,其目的在于提供一种可保持ESL较低同时可控制ESR的叠层电容器。
本发明是一种叠层电容器,包括:
将多个长方形状的电介质层在叠层方向上层叠而成的长方体状的叠层体;
多个第一内部电容电极以及第二内部电容电极,其在该叠层体的内部按照夹持上述电介质层而相互对置的方式交替配置,且具有在上述叠层体的左右面分别导出的电容电极导出部,其中,上述左右面与垂直于叠层方向且平行于电介质层的长度方向的方向相垂直;
第一外部中继电极,其分别形成于上述左右面,且连接上述第一内部电容电极的上述电容电极导出部;
第二外部中继电极,其分别形成于上述左右面,且连接上述第二内部电容电极的上述电容电极导出部;
第一内部中继电极,其在上述叠层体的内部配置在与上述第一内部电容电极以及第二内部电容电极不同的电介质层之间,具有在上述左右面导出且与上述第一外部中继电极连接的中继电极导出部,并且具有在上述叠层体的上下面分别引出的引出部,其中,上述上下面与垂直于叠层方向且平行于和电介质层的长度方向垂直的宽度方向的方向相垂直;
第二内部中继电极,其在上述叠层体的内部在与上述第一内部电容电极以及第二内部电容电极不同的电介质层之间按照夹持上述电介质层而与上述第一内部中继电极相对置的方式配置,具有在上述左右面导出且与上述第二外部中继电极连接的中继电极导出部,并且具有在上述叠层体的上下面分别引出的引出部;
第一外部端子电极,其形成于上述上下面的各个面,且连接上述第一内部中继电极的上述引出部;以及
第二外部端子电极,其形成于上述上下面的各个面,且连接上述第二内部中继电极的上述引出部。
根据本发明,因存在配置在第一内部电容电极与第一外部端子电极之间的第一内部中继电极、与配置在第二内部电容电极与第二外部端子电极之间的第二内部中继电极,从而叠层电容器的内部的电流路径变长,因此叠层电容器的ESR大大增加。当要使ESR的增加量变少时,只要使第一内部中继电极以及第二内部中继电极的数目变多且并联地增加电阻成分即可。并且,虽然这些第一内部中继电极以及第二内部中继电极,分别具有电感,但通过以夹持电介质层的形式对置,从而各自所具有的电感相抵消,因此作为叠层电容器可保持ESL低。这样,根据本发明的叠层电容器,可在保持ESL低的同时控制ESR。
另外,因在叠层体的上下面的任一面都形成第一外部端子电极以及第二外部端子电极,故而能够将叠层体的上下面的任一面作为与电路基板相对的安装面,对在电路基板安装的方向的限制小。进而,叠层体是将多个长方形状的电介质层在叠层方向上层叠而成的,由于作为安装面的上下面与叠层体的重心之间的距离比左右面与叠层体的重心之间的距离短,因此在安装在电路基板上时叠层电容器难以倒下。
另外,在本发明中,优选上述第一外部端子电极以及上述第二外部端子电极,分别交替形成多个。
根据本发明,当第一外部端子电极以及第二外部端子电极分别交替形成多个时,从第一内部中继电极向第一外部端子电极流动的电流、以及从第二内部中继电极向第二外部端子电极流动的电流分散形成多个电流路径,电感变低。进而,由在相邻的第一内部中继电极的引出部以及第二内部中继电极的引出部中流动的电流所产生的电感相抵消。这样,由于分散后变低的电感进一步被抵消,因此可使ESL变低。
另外,本发明中,优选上述第一内部电容电极、上述第二内部电容电极、上述第一内部中继电极、以及上述第二内部中继电极,相对于通过与上述叠层体的叠层方向垂直的前后面的中央的对称轴呈轴对称。
根据本发明,由于第一内部电容电极、第二内部电容电极、第一内部中继电极以及第二内部中继电极,相对于通过前后面的中央的对称轴呈轴对称,即使将叠层体的上下面中的任一方作为安装面,特性也没有变化,因此对在电路基板安装的方向的限制少。
另外,本发明中,优选使上述第一外部中继电极以及上述第二外部中继电极的宽度比上述第一外部端子电极以及上述第二外部端子电极的宽度窄。
根据本发明,在使第一外部中继电极以及第二外部中继电极的宽度比第一外部端子电极以及第二外部端子电极的宽度窄时,由于能够使左右面的面积小,因此可实现叠层电容器的薄型化。
另外,在本发明中,优选使上述第一外部中继电极与上述第二外部中继电极之间的间隔比上述第一外部端子电极与上述第二外部端子电极之间的间隔窄。
根据本发明,在使第一外部中继电极与第二外部中继电极之间的间隔比第一外部端子电极与第二外部端子电极之间的间隔窄时,由于能够使左右面的面积小,因此除可实现叠层电容器的薄型化以外,由于使在第一外部中继电极以及第二外部中继电极中分别流动的电流的电感相抵消的效果变高,因此可使ESL更低。
另外,在本发明中,优选多个上述第一内部中继电极以及上述第二内部中继电极的配对在上述叠层体的叠层方向上等间隔地配置。
根据本发明,当多个第一内部中继电极以及第二内部中继电极的配对在上述叠层体的叠层方向上等间隔地配置时,能够实现在叠层电容器中的阻抗较低的频带中阻抗的变化小。
本发明的目的、特色以及优点,通过下述的详细说明和附图能够更加明确。
附图说明
图1A是表示本发明的一实施方式的叠层电容器的外观立体图。
图1B是除图1A的叠层电容器的第一外部中继电极、第二外部中继电极、第一外部端子电极以及第二外部端子电极以外的外观立体图
图2A是从叠层体的前方看形成了图1的叠层电容器的第一内部电容电极的电介质层的俯视图。
图2B是从叠层体的前方看形成了图1的叠层电容器的第二内部电容电极的电介质层的俯视图。
图2C是从叠层体的前方看形成了图1的叠层电容器的第一内部中继电极的电介质层的俯视图。
图2D是从叠层体的前方看形成了图1的叠层电容器的第二内部中继电极的电介质层的俯视图。
图3是表示叠层电容器的阻抗特性的曲线图。
图4是表示以往的叠层电容器的一例的外观立体图。
图5是表示去耦电路的阻抗特性的曲线图。
具体实施方式
以下,参照附图对本发明的优选实施方式详细进行说明。
图1A为表示本发明的一实施方式的叠层电容器的外观立体图。图1B为除去图1A的叠层电容器的第一外部中继电极、第二外部中继电极、第一外部端子电极以及第二外部端子电极以外的外观立体图。图2A~图2D分别为从叠层体的前方看形成了图1的叠层电容器的第一内部电极、第二内部电容电极、第一内部中继电极以及第二内部中继电极的电介质层的俯视图。这些图所示的本发明的叠层电容器10,大概来说具备:将多个电介质层2在叠层方向上层叠而成的叠层体1;在该叠层体1的内部按照夹持电介质层2而相互对置的方式交替配置而形成的多个第一内部电容电极3、第二内部电容电极4、第一内部中继电极5以及第二内部中继电极6;在叠层体1的左右面的各个面形成的第一外部中继电极13以及第二外部中继电极14;和在叠层体1的上下面的各个面形成的第一外部端子电极15以及第二外部端子电极16。另外,叠层体1的左右面是叠层体1的与垂直于叠层方向且平行于电介质层的长度方向的方向相垂直的面。叠层体1的上下面是叠层体1的与垂直于叠层方向且平行于和电介质层的长度方向垂直的宽度方向的方向相垂直的面。
叠层体1是将多个长方形状的电介质层2例如层叠70层~1000层所形成的长方体状的电介质块。另外,在图1中为了对本实施方式进行简略化说明,省略表示电介质层2的叠层数。
电介质层2是以每一层1μm~5μm的厚度形成长方形状。作为材料,采用以例如钛酸钡、钛酸钙、钛酸锶等介电常数比较高的陶瓷为主要成分的电介质材料。
第一内部电容电极3以及第二内部电容电极4,为了保持与外部的绝缘性,以其周缘部与电介质层2的周缘部相比位于更内侧一些的形状形成0.5μm~2μm的厚度。作为材料,采用例如以镍、铜、镍-铜、银-钯等金属为主要成分的导体材料。第一内部电容电极3具有在叠层体1的左右面1a、1c分别导出的电容电极导出部3a,第二内部电容电极4具有在叠层体1的左右面1a、1c分别导出的电容电极导出部4a。
第一外部中继电极13以及第二外部中继电极14,在叠层体1的左右面1a、1c至叠层体1的叠层方向以带状2μm~70μm的厚度形成。作为材料,采用例如以镍、铜、银、钯等金属为主要成分的导体材料。在第一外部中继电极13连接第一内部电容电极3的电容电极导出部3a,在第二外部中继电极14连接第二内部电容电极4的电容电极导出部4a。
第一内部中继电极5以及第二内部中继电极6,与第一内部电容电极3以及第二内部电容电极4同样地,以其周缘部与电介质层2的周缘部相比位于更内侧一些的形状形成0.5μm~2μm的厚度。作为材料,也与第一内部电容电极3以及第二内部电容电极4同样地,采用例如以镍、铜、镍-铜、银-钯等金属为主要成分的导体材料。
并且,第一内部中继电极5以及第二内部中继电极6,在与第一内部电容电极3以及第二内部电容电极4不同的电介质层2之间按照夹持电介质层2而对置的方式配置。第一内部中继电极5具有在叠层体1的左右面1a、1c导出且与第一外部中继电极13连接的中继电极导出部5a,并且具有在叠层体1的上下面1b、1d分别引出的引出部5b。第二内部中继电极6具有在叠层体1的左右面1a、1c导出且与第二外部中继电极14连接的中继电极导出部6a,并且具有在叠层体1的上下面1b、1d分别引出的引出部6b。
另外,在本发明的叠层电容器10中,相对作为由第一内部电容电极3、第二内部电容电极4、第一内部中继电极5以及第二内部中继电极6夹持的有效层而发挥作用的电介质层2,不是由第一内部电容电极3、第二内部电容电极4、第一内部中继电极5以及第二内部中继电极6夹持而是分别配置在叠层体1的前后面侧的电介质层2,作为保护层发挥作用。另外,叠层体1的前后面是与叠层体1的叠层方向垂直的面。
第一外部端子电极15以及第二外部端子电极16,是在叠层体1的左右面1a、1c至叠层方向以带状2μm~70μm的厚度形成。第一外部端子电极15上连接有第一内部中继电极5的引出部5b,第二外部端子电极16上连接有第二内部中继电极6的引出部6b。作为材料,与第一外部中继电极13以及第二外部中继电极14同样地,采用以例如镍、铜、银、钯等金属为主要成分的导体材料。另外,在第一外部端子电极15以及第二外部端子电极16的表面,为了与在外部的电路基板上安装时采用的焊锡等之间良好接合,因此优选形成由镍等导体材料构成的防止焊锡侵蚀用的镀膜,进而优选在其上形成由锡、焊锡或者金等导体材料构成的提高焊锡润湿用的镀膜。
这样本发明的叠层电容器10,由于以夹持电介质层2的方式形成多个储存电荷的第一内部电容电极3以及第二内部电容电极4,因此能够得到较高的静电电容。
本发明的叠层电容器10,由于存在在第一内部电容电极3与第一外部端子电极15之间配置的第一内部中继电极5、和在第二内部电容电极4与第二外部端子电极16之间配置的第二内部中继电极6,从而叠层电容器10的内部的电流路径变长,因此叠层电容器10的ESR大大增加。例如,若将第一内部中继电极5以及第二内部中继电极6的数量分别设置为5以下,则能够大大增加ESR。当要使ESR的增加量变少时,只要使第一内部中继电极5以及第二内部中继电极6的数目变多且并联增加电阻成分即可。并且,这些第一内部中继电极5以及第二内部中继电极6,分别具有电感,但由于通过以夹持电介质层2的形式对置,从而各自所具有的电感相抵消,因此作为叠层电容器10可保持ESL低。这样,根据本发明的叠层电容器10,可在保持ESL低的同时控制ESR。
如以上所说明,本发明的叠层电容器10,由于具有较高的静电电容和较低的ESL,因此得到很宽的低阻抗频带,且由于按照ESR不会过低的方式进行控制,因此尤其适于作为去耦电路所采用的电容器。
并且,由于在叠层体1的上下面1b、1d的任一方都形成第一外部端子电极15以及第二外部端子电极16,故而可以将叠层体1的上下面1b、1d的任一方都设为与电路基板相对的安装面,因此对在电路基板上安装的方向的限制少。进而,叠层体1是在叠层方向上层叠多个长方形状的电介质层2,故而作为安装面的上下面1b、1d与叠层体1的重心之间的距离比左右面1a、1c与叠层体1的重心之间的距离短,因此还具有在安装在电路基板上时叠层电容器10难以倒下的效果。
另外,本发明的叠层电容器10,由于第一外部端子电极15以及第二外部端子电极16分别交替形成多个,故而从第一内部中继电极5向第一外部端子电极15流动的电流、以及从第二内部中继电极6向第二外部端子电极16流动的电流分散后形成多个电流路径,电感变低。进而,由在相邻的第一内部中继电极5的引出部5b以及第二内部中继电极6的引出部6b中流动的电流而产生的电感相抵消。这样,根据本发明的叠层电容器10,电路分散电感变低之后,进而电感相抵消而变低,因此可使ESL变低。
并且,本发明的叠层电容器10,在第一内部电容电极3、第二内部电容电极4、第一内部中继电极5以及第二内部中继电极6相对于通过前后面1e、1f中央的对称轴呈轴对称时,即使将叠层体1的上下面1b、1d中的任一方作为安装面,特性也不会改变,因此对在电路基板安装的方向的限制少。
另外,在本发明的叠层电容器10中,优选使第一外部中继电极13以及第二外部中继电极14的宽度比第一外部端子电极15以及第二外部端子电极16的宽度窄。当使第一外部中继电极13以及第二外部中继电极14的宽度比第一外部端子电极15以及第二外部端子电极16的宽度窄时,由于能够使左右面1a、1c的面积变小,因此可实现叠层电容器10的薄型化。
另外,在本发明的叠层电容器10中,优选使第一外部中继电极13和第二外部中继电极14之间的间隔比第一外部端子电极15与第二外部端子电极16之间的间隔窄。当使第一外部中继电极13和第二外部中继电极14之间的间隔比第一外部端子电极15与第二外部端子电极16之间的间隔窄时,由于能够使左右面1a、1c的面积变小,因此除了能够实现叠层电容器10的薄型化之外,而且使在第一外部中继电极13以及第二外部中继电极14中分别流动的电流的电感相抵消的效果变高,因此能够使ESL变得更低。
并且,在本发明的叠层电容器10中,优选多个第一内部中继电极5以及第二内部中继电极6的配对在叠层体1的叠层方向上等间隔地配置。当多个第一内部中继电极5以及第二内部中继电极6的配对在叠层体1的叠层方向上等间隔地配置时,在叠层电容器10中的阻抗低的频带能够使阻抗的变化变小。如果是在叠层体1的内部分别逐个形成40块第一内部电容电极3以及第二内部电容电极2,分别逐个形成5块第一内部中继电极5以及第二内部中继电极6的情况,则只要将第一内部中继电极5以及第二内部中继电极6的配对与10块第一内部电容电极3以及10块第二内部电容电极4交替配置即可。
接着,针对制造本发明的叠层电容器10的方法进行说明。
本发明的叠层电容器10的叠层体1,是通过对由预先制作的电介质材料的粉末和有机粘合剂构成的叠层体1的前驱体(precursor)进行烧制使陶瓷烧结而得到的。该叠层体1的前驱体是通过如下方式得到的,即,对将与电介质层2对应的多个长方形状的区域纵横排列地配置的、厚度1μm~10μm的多个陶瓷绿片(Green Sheet)进行层叠来制作叠层片,并沿着与电介质层2对应的长方形状的区域的边界将该叠层片切断。
本发明的叠层电容器10的第一内部电容电极3、第二内部电容电极4、第一内部中继电极5以及第二内部中继电极6,是通过如下方式形成的,即,在制作叠层体1的前驱体时,预先在陶瓷绿片上形成与第一内部电容电极3、第二内部电容电极4、第一内部中继电极5以及第二内部中继电极6对应的导电体膜的图案,从而在烧制叠层体1的前驱体时与叠层体1的制作一起形成。
第一外部中继电极13、第二外部中继电极14、第一外部端子电极15以及第二外部端子电极16,例如通过如下方式而形成,即,在电容电极导出部3a,4a、中继电极导出部5a,6a、以及引出部5b、6b从叠层体1露出的部分中涂敷由预先制作的导体材料的粉末和载色剂(vehicle)构成的导体膏,进行烧制后烧接从而便能够形成。
另外,本发明并非限定于上述实施方式的例子,在不脱离本发明的主旨的范围内还可以进行各种变更或改良等。
例如,在上述的实施方式的例子中,虽然第一外部中继电极13以及第二外部中继电极14,在叠层体1的左右面1a、1c其表面露出,但也可以由树脂等保护膜将表面覆盖。这种情况下,由于叠层体1的左右面1a、1c被绝缘,因此能够提高在电路基板上的安装密度。或者,代替将树脂等保护膜批覆以覆盖,也可以通过使第一外部中继电极13以及第二外部中继电极14的表面氧化而使之绝缘。
并且,上述的实施方式的例子中,作为形成第一外部中继电极13、第二外部中继电极14、第一外部端子电极15以及第二外部端子电极16的方法,虽然采用涂布导体膏进行烧制的方法,但也可以通过通过如下方式形成,即,将叠层体1浸在非电解铜镀液中,从而以电容电极导出部3a,4a、中继电极导出部5a,6a、以及引出部5b,6b从叠层体1露出的部分为基点使铜镀膜析出,从而形成。并且,这种情况下,可以按照将在叠层体1的上下面1b、1d导出的虚设电极(dummy electrode)与第一外部端子电极15或者第二外部端子电极16连接的方式形成于电介质层2之间,这样便将第一外部端子电极15以及第二外部端子电极16牢固地粘结于叠层体1。
实施例
作为本发明的叠层电容器10,制作以下所示构成的试样1。
叠层体1将纵0.8mm横1.6mm的长方形状的电介质层2层叠在叠层方向上,制造作为叠层方向1.6mm的长方体形状的电介质块。关于电介质层2,采用以钛酸钡为主要成分的强电介质陶瓷作为材料。第一内部电容电极3以及第二内部电容电极4,采用以镍为主要成分的导体材料作为材料,在叠层体1的内部分别各交替配置100块。第一内部中继电极5以及第二内部中继电极6,采用以镍为主要成分的导体材料作为材料,在叠层体1的内部分别各交替配置2个。第一外部中继电极13、第二外部中继电极14、第一外部端子电极15以及第二外部端子电极16,采用铜作为材料,在其表面形成镍的镀膜,进而在其表面形成锡的镀膜。
并且,作为比较例,制作以往的叠层电容器的试样2。试样2与试样1相比,不具有第一内部中继电极5以及第二内部中继电极6,除将叠层体1的上面作为安装面这点以外,是与试样1相同的形状以及相同的材料。
关于这些试样1、2,对1×106~1×109Hz的频带的阻抗进行测定。图3为表示叠层电容器的阻抗特性的曲线图,横轴表示频率(单位:MHz),纵轴表示阻抗|Z|(单位:Ω)。图中的实线的特性曲线X表示试样1(本发明的叠层电容器10)的阻抗特性,虚线的特性曲线Y表示试样2(以往的叠层电容器)的阻抗特性。在此,将阻抗比1Ω低的频带作为实用频带。
根据图3所示的结果可知,试样1与试样2相比,阻抗的最小值为3倍以上。这是基于试样1因两块第一内部中继电极5以及两块第二内部中继电极6从而电流路径变长且ESR变高。并且,试样1虽然因第一内部中继电极5以及第二内部中继电极6而电流路径变长,然而由于第一内部中继电极5和第二内部中继电极6以夹持电介质层2的方式对置,从而各自所产生的电感相抵消,因此ESL的增加量变少,其结果,从自谐振频率附近至高频侧阻抗特性几乎没有变化。
根据以上结果能确认:根据本发明的叠层电容器,因存在在第一内部电容电极与第一外部端子电极之间配置的第一内部中继电极、和在第二内部电容电极与第二外部端子电极之间配置的第二内部中继电极,从而叠层电容器的内部的电流路径变长,因此叠层电容器的ESR大大增加,可控制ESR。并且能确认:虽然这些第一内部中继电极以及第二内部中继电极分别具有电感,但是由于通过以夹持电介质层的形式对置从而各自所具有的电感相抵消,因此作为叠层电容器可保持ESL低。
本发明,在不脱离其精神或者主要特征的范围内还能够以其他各种形式实施。因此,上述的实施方式从各方面来说只是简单的例示,本发明的范围由权利要求的范围所示,不受说明书正文限制。进而,属于权利要求的范围内的变形或变更都在本发明的范围内。
Claims (6)
1.一种叠层电容器,包括:
将多个长方形状的电介质层在叠层方向上层叠而成的长方体状的叠层体;
多个第一内部电容电极以及第二内部电容电极,其在该叠层体的内部按照夹持上述电介质层而相互对置的方式交替配置,且具有在上述叠层体的左右面分别导出的电容电极导出部,其中,上述左右面与垂直于叠层方向且平行于电介质层的长度方向的方向相垂直;
第一外部中继电极,其分别形成于上述左右面,且连接上述第一内部电容电极的上述电容电极导出部;
第二外部中继电极,其分别形成于上述左右面,且连接上述第二内部电容电极的上述电容电极导出部;
第一内部中继电极,其在上述叠层体的内部配置在与上述第一内部电容电极以及第二内部电容电极不同的电介质层之间,具有在上述左右面导出且与上述第一外部中继电极连接的中继电极导出部,并且具有在上述叠层体的上下面分别引出的引出部,其中,上述上下面与垂直于叠层方向且平行于和电介质层的长度方向垂直的宽度方向的方向相垂直;
第二内部中继电极,其在上述叠层体的内部在与上述第一内部电容电极以及第二内部电容电极不同的电介质层之间按照夹持上述电介质层而与上述第一内部中继电极相对置的方式配置,具有在上述左右面导出且与上述第二外部中继电极连接的中继电极导出部,并且具有在上述叠层体的上下面分别引出的引出部;
第一外部端子电极,其形成于上述上下面的各个面,且连接上述第一内部中继电极的上述引出部;以及
第二外部端子电极,其形成于上述上下面的各个面,且连接上述第二内部中继电极的上述引出部。
2.根据权利要求1所述的叠层电容器,其特征在于,
上述第一外部端子电极以及上述第二外部端子电极分别交替形成多个。
3.根据权利要求1所述的叠层电容器,其特征在于,
上述第一内部电容电极、上述第二内部电容电极、上述第一内部中继电极、以及上述第二内部中继电极,相对于通过与上述叠层体的叠层方向垂直的前后面的中央的对称轴呈轴对称。
4.根据权利要求1所述的叠层电容器,其特征在于,
使上述第一外部中继电极以及上述第二外部中继电极的宽度比上述第一外部端子电极以及上述第二外部端子电极的宽度窄。
5.根据权利要求1所述的叠层电容器,其特征在于,
使上述第一外部中继电极与上述第二外部中继电极之间的间隔比上述第一外部端子电极与上述第二外部端子电极之间的间隔窄。
6.根据权利要求1所述的叠层电容器,其特征在于,
多个上述第一内部中继电极以及上述第二内部中继电极的配对在上述叠层体的叠层方向上等间隔地配置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006289168 | 2006-10-24 | ||
JP289168/2006 | 2006-10-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101529538A true CN101529538A (zh) | 2009-09-09 |
Family
ID=39324456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007800393189A Pending CN101529538A (zh) | 2006-10-24 | 2007-10-17 | 叠层电容器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8077444B2 (zh) |
JP (1) | JP4880695B2 (zh) |
CN (1) | CN101529538A (zh) |
WO (1) | WO2008050657A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101345133B (zh) * | 2007-07-09 | 2012-01-25 | Tdk株式会社 | 层叠电容器 |
CN109216025A (zh) * | 2018-08-27 | 2019-01-15 | 丰宾电子(深圳)有限公司 | 一种立式叠层电容器 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4600561B2 (ja) * | 2008-09-30 | 2010-12-15 | Tdk株式会社 | 積層コンデンサ |
KR101952845B1 (ko) * | 2011-12-22 | 2019-02-28 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조 방법 |
US9093974B2 (en) * | 2012-09-05 | 2015-07-28 | Avx Corporation | Electromagnetic interference filter for implanted electronics |
KR101994713B1 (ko) | 2013-04-22 | 2019-07-01 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
US9609753B2 (en) | 2013-07-11 | 2017-03-28 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and board for mounting of the same |
KR20140038871A (ko) * | 2013-07-11 | 2014-03-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
US10312028B2 (en) | 2014-06-30 | 2019-06-04 | Avx Corporation | Electrochemical energy storage devices and manufacturing methods |
DE102015117203A1 (de) * | 2015-10-08 | 2017-04-13 | Epcos Ag | Drucksensor |
KR102198540B1 (ko) * | 2015-11-25 | 2021-01-06 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
KR101771824B1 (ko) * | 2015-12-30 | 2017-08-25 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
DE202016102203U1 (de) * | 2016-04-26 | 2016-06-29 | Epcos Ag | Vielschichtbauelement |
KR101832611B1 (ko) * | 2016-06-21 | 2018-02-26 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
KR102632352B1 (ko) * | 2016-09-08 | 2024-02-02 | 삼성전기주식회사 | 커패시터 부품 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2956362B2 (ja) | 1992-07-17 | 1999-10-04 | 東京瓦斯株式会社 | 吸収式冷凍機 |
JPH0634229U (ja) * | 1992-09-30 | 1994-05-06 | 太陽誘電株式会社 | Lc複合部品 |
JP3988651B2 (ja) | 2003-01-31 | 2007-10-10 | 株式会社村田製作所 | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 |
JP2004296940A (ja) | 2003-03-27 | 2004-10-21 | Tdk Corp | 積層コンデンサ |
JP3832505B2 (ja) * | 2004-12-24 | 2006-10-11 | 株式会社村田製作所 | 積層コンデンサおよびその実装構造 |
CN1993783B (zh) | 2004-12-24 | 2010-09-01 | 株式会社村田制作所 | 多层电容器及其安装结构 |
-
2007
- 2007-10-17 CN CNA2007800393189A patent/CN101529538A/zh active Pending
- 2007-10-17 JP JP2008540956A patent/JP4880695B2/ja active Active
- 2007-10-17 WO PCT/JP2007/070285 patent/WO2008050657A1/ja active Application Filing
- 2007-10-17 US US12/446,563 patent/US8077444B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101345133B (zh) * | 2007-07-09 | 2012-01-25 | Tdk株式会社 | 层叠电容器 |
CN109216025A (zh) * | 2018-08-27 | 2019-01-15 | 丰宾电子(深圳)有限公司 | 一种立式叠层电容器 |
Also Published As
Publication number | Publication date |
---|---|
WO2008050657A1 (fr) | 2008-05-02 |
US8077444B2 (en) | 2011-12-13 |
JP4880695B2 (ja) | 2012-02-22 |
JPWO2008050657A1 (ja) | 2010-02-25 |
US20100321860A1 (en) | 2010-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101529538A (zh) | 叠层电容器 | |
JP4953988B2 (ja) | 積層コンデンサおよびコンデンサ実装基板 | |
US10515765B2 (en) | Multilayer ceramic capacitor | |
US8659872B2 (en) | Multilayer capacitor that includes a capacitor element body and at least four terminal units | |
JP4637674B2 (ja) | 積層コンデンサ | |
JP6992946B2 (ja) | キャパシタ部品 | |
CN104867673A (zh) | 多层陶瓷电子组件以及其上安装有多层陶瓷电子组件的板 | |
KR20190121190A (ko) | 적층 세라믹 전자부품 | |
KR102483618B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
CN101640129B (zh) | 层叠电容器及层叠电容器的等效串联电阻值的调节方法 | |
CN104465088A (zh) | 多层陶瓷电容器及用于安装该多层陶瓷电容器的板 | |
TWI479521B (zh) | 多層陶瓷電子組件 | |
US10136518B2 (en) | Multilayer ceramic capacitor having three external electrodes and board having the same | |
KR20190121148A (ko) | 적층형 커패시터 | |
CN103854856A (zh) | 多层陶瓷电子元件 | |
KR101813365B1 (ko) | 적층형 커패시터 및 그 실장 기판 | |
JP2008085054A (ja) | 積層コンデンサ | |
JP2018182321A (ja) | 内部エアギャップキャパシタンスを備える多層広帯域セラミックキャパシタ | |
JP4953989B2 (ja) | 積層コンデンサおよびコンデンサ実装基板 | |
JP2009033044A (ja) | 貫通型積層コンデンサ | |
KR101412842B1 (ko) | 적층 세라믹 전자부품 | |
CN104616889B (zh) | 嵌入在板中的多层陶瓷电子组件和印刷电路板 | |
CN105826072B (zh) | 层叠电容器 | |
US20190123705A1 (en) | Electronic component | |
KR102574420B1 (ko) | 적층형 커패시터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090909 |