JP4877626B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4877626B2
JP4877626B2 JP2006039134A JP2006039134A JP4877626B2 JP 4877626 B2 JP4877626 B2 JP 4877626B2 JP 2006039134 A JP2006039134 A JP 2006039134A JP 2006039134 A JP2006039134 A JP 2006039134A JP 4877626 B2 JP4877626 B2 JP 4877626B2
Authority
JP
Japan
Prior art keywords
protective film
semiconductor
film
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006039134A
Other languages
English (en)
Other versions
JP2007220869A (ja
Inventor
紀彦 金子
Original Assignee
株式会社テラミクロス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社テラミクロス filed Critical 株式会社テラミクロス
Priority to JP2006039134A priority Critical patent/JP4877626B2/ja
Priority to US11/706,772 priority patent/US7838394B2/en
Publication of JP2007220869A publication Critical patent/JP2007220869A/ja
Application granted granted Critical
Publication of JP4877626B2 publication Critical patent/JP4877626B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は半導体装置の製造方法に関する。
従来の半導体装置の製造方法には、塵埃、湿気、機械的破損等の環境に対する保護効果を増大するために、表面に集積回路および該集積回路に接続された接続パッドを有するウエハ状態の半導体基板の裏面に第１の保護膜を形成し、第１の保護膜を第１のフィルムの上面に貼り付けた状態において第１の保護膜を含むウエハ状態の半導体基板を切断して各半導体基板に分離し、分離後の複数の半導体基板の裏面に設けられた第１の保護膜を第２のフィルムの上面に貼り付けて再配置し、この状態で第１の保護膜を含む各半導体基板の表面側および周側面に第２の保護膜を形成するようにしたものがある（例えば、特許文献１参照）。
特開２００１−３３２６４３号公報（第２９段落）
しかしながら、上記従来の半導体装置の製造方法では、フィルム（ダイシングテープ）からはがす前に複数の半導体装置（チップ）を個々に分離している。従って、フィルムから剥離した後に、各半導体装置の面のうちフィルムへの貼付面に対してさらに加工を施す場合、すでに各半導体装置に切りはなされているため、取り扱いが煩雑であるという問題があった。
そこで、この発明は、フィルムから剥離した後に、各半導体装置の面のうちフィルムへの貼付面に対してさらに加工を施す場合における取り扱いを容易にすることができる半導体装置の製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、表面側に外部接続用電極が設けられたウエハ状態の半導体基板の表面側をフィルムの上面に貼り付ける第一貼付工程と、前記フィルムの上面に貼り付けられた前記ウエハ状態の半導体基板を切断して、各々、隣接のものと相互に間隔を有して分離された複数のチップサイズの半導体基板を得る第一切断工程と、前記各半導体基板間に間隔を有する状態において前記各半導体基板の裏面および周側面に保護膜を形成する保護膜形成工程と、前記保護膜によって前記各半導体基板が互いにつながった状態のまま、前記各半導体基板を前記フィルムの上面から剥離する剥離工程と、を有し、前記剥離工程の後に、前記保護膜によって前記各半導体基板が互いにつながった状態のまま、前記フィルムを剥離した前記各半導体基板の面に対してさらに加工を施し、その後、前記複数の半導体装置を個々に分離することを特徴とするものである。
この発明によれば、フィルムから剥離した後に、各半導体装置の面のうちフィルムへの貼付面に対してさらに加工を施す場合における取り扱いを容易にすることができる。
図１はこの発明の製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置は、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、シリコン基板（半導体基板）１を備えている。シリコン基板１の上面（表面）には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド２が集積回路に接続されて設けられている。
接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン等からなる絶縁膜３が設けられ、接続パッド２の中央部は絶縁膜３に設けられた開口部４を介して露出されている。絶縁膜３の上面にはポリイミド系樹脂等からなる保護膜５が設けられている。絶縁膜３の開口部４に対応する部分における保護膜５には開口部６が設けられている。
保護膜５の上面には銅等からなる下地金属層７が設けられている。下地金属層７の上面全体には銅からなる配線８が設けられている。下地金属層７を含む配線８の一端部は、絶縁膜３および保護膜５の開口部４、６を介して接続パッド２に接続されている。配線８の接続パッド部上面には銅からなる柱状電極（外部接続用電極）９が設けられている。
配線８を含む保護膜５の上面にはエポキシ系樹脂等からなる封止膜１０がその上面が柱状電極９の上面と面一となるように設けられている。柱状電極９の上面には半田ボール１１が設けられている。シリコン基板１、絶縁膜３、保護膜５および封止膜１０の周側面とシリコン基板１の下面（裏面）にはエポキシ系樹脂等からなる保護膜１２が設けられている。
（製造方法の第１の例）
次に、この半導体装置の製造方法の第１の例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板１上に、接続パッド２、絶縁膜３、保護膜５、下地金属層７、配線８、柱状電極９および封止膜１０が形成され、半田ボール１１が形成されていないものを用意する。なお、図２において、符号２１で示す領域はダイシングストリートに対応する領域である。
次に、図２に示すものの上下を反転し、図３に示すように、柱状電極９の下面を含む封止膜１０の下面を第１のダイシングフィルム２２の上面に貼り付ける。次に、図４に示すように、ダイシングストリート２１に沿って、ダイシング法やレーザーカット法等により、シリコン基板１、絶縁膜３、保護膜５および封止膜１０を切断する。これにより、ウエハ状態のシリコン基板１は、各々、隣接のものと相互に間隔を有する複数のチップサイズの半導体基板１に分離される。
この場合、第１のダイシングフィルム２２の厚さ方向中間まで切断する。すると、ウエハ状態のシリコン基板１は個々のチップに分離されるが、各チップが第１のダイシングフィルム２２に貼り付けられているので、第１のダイシングフィルム２２の上面を含む各チップ間つまりダイシングストリート２１に対応する領域には溝２３が形成される。
次に、図５に示すように、第１のダイシングフィルム２２をその周囲方向に引っ張って拡張すると、この拡張分に応じて溝２３の幅つまりチップ間の間隔が広げられる。次に、図６に示すように、スピンコーティング法等により、溝２３内を含むシリコン基板１の上面全体にエポキシ系樹脂からなる保護膜１２をその上面が平坦となるように形成する。
この状態では、シリコン基板１、絶縁膜３、保護膜５および封止膜１０の周側面は、溝２３内に形成された保護膜１２によって覆われている。なお、保護膜１２の材料としては、エポキシ系樹脂の他に、アクリル系樹脂、ウレタン系樹脂、ポリイミド系樹脂、ポリアミド系樹脂、無機系水ガラス、有機系水ガラス等であってもよい。
次に、図６に示すものの上下を反転し、次いで、第１のダイシングフィルム２２を剥離すると、図７に示すようになる。この状態では、各チップ間および各シリコン基板１の下面に保護膜１２が形成されているので、各チップは一体化されている。また、符号１２ａで示すように、図６に示す第１のダイシングフィルム２２に形成された溝２３内に形成された保護膜１２が封止膜１０の上面から突出されている。次に、この突出部１２ａを研磨して除去すると、図８に示すように、各チップ間に形成された保護膜１２の上面が封止膜１０の上面と面一となる。
次に、図９に示すように、柱状電極９の上面に半田ボール１１を形成する。次に、保護膜１２の下面を第２のダイシングフィルム２４の上面に貼り付ける。次に、図１０に示すように、ダイシング法やレーザーカット法等により、各チップ間に形成された保護膜１２の幅方向中央部を切断する。次に、保護膜１２等を含むシリコン基板１を第２のダイシングフィルム２４から剥離すると、図１に示す半導体装置が複数個得られる。
以上のように、この半導体装置の製造方法では、図４に示すように、ウエハ状態のシリコン基板１の下側（表面側）に設けられた封止膜１０等を第１のダイシングフィルム２２の上面に貼り付けた状態においてウエハ状態のシリコン基板１等を切断して各チップに分離し、図６に示すように、第１のダイシングフィルム２２をその周囲方向に引っ張って拡張して溝２３の間隔つまり各チップ間の間隔を広げた状態において各シリコン基板１の上面（裏面）および周側面等に保護膜１２を同時に形成しているので、別々に形成する場合と比較して、当該保護膜１２の形成工程数を少なくすることができる。
ところで、上記特許文献１に記載の半導体装置の製造方法では、第１の保護膜を第１のフィルムの上面に貼り付けた状態において第１の保護膜を含むウエハ状態の半導体基板を切断して各半導体基板に分離し、分離後の複数の半導体基板の裏面に設けられた第１の保護膜を第２のフィルムの上面に貼り付けて再配置しているので、分離後の第１の保護膜を含む半導体基板の再配置が極めて面倒である。
これに対し、上記半導体装置の製造方法では、図４に示すように、ウエハ状態のシリコン基板１の下面側を第１のダイシングフィルム２２の上面に貼り付けた状態においてウエハ状態のシリコン基板１等を切断して各チップに分離し、図６に示すように、第１のダイシングフィルム２２をその周囲方向に引っ張って拡張して各チップ間の間隔を広げた状態において各シリコン基板１の上面および周側面等に保護膜１２を形成しているので、分離後のシリコン基板１等を再配置する必要はない。
なお、この場合、図４示す各半導体基板１間の溝２３がダイシングにより図５に示すように大きな溝となるように幅広のブレードを用いてダイシングすれば、第１のダイシングフィルム２２をその周囲方向に拡張する工程が不要となるので、さらに、能率的になる。
（製造方法の第２の例）
次に、図１に示す半導体装置の製造方法の第２の例について説明する。この場合、図５に示す工程後に、図１１に示すように、スプレー（噴霧）式コーティング法により、溝２３内におけるシリコン基板１、絶縁膜３、保護膜５、封止膜１０の周側面および第１のダイシングフィルム２２の上面とシリコン基板１の上面にエポキシ系樹脂等からなる保護膜１２を比較的薄く形成し、溝２３内に形成された保護膜１２の幅方向中央部に溝２５を形成する。
次に、図１２に示すように、保護膜１２の上面にサポートフィルム２６を貼り付ける。次に、図１２に示すものの上下を反転し、次いで、第１のダイシングフィルム２２を剥離すると、図１３に示すようになる。この状態では、符号１２ｂで示すように、図１２に示す第１のダイシングフィルム２２に形成された溝２３内に形成された保護膜１２が封止膜１０の上面から突出されている。次に、この突出部１２ｂを研磨して除去すると、図１４に示すように、各チップ間に形成された保護膜１２の上面が封止膜１０の上面と面一となり、且つ、溝２５の上部が開放される。
次に、図１５に示すように、柱状電極９の上面に半田ボール１１を形成する。この状態では、保護膜１２等を含むシリコン基板１は、サポートフィルム２６に貼り付けられているが、溝２５により個々のチップに分離されている。そこで、次に、保護膜１２等を含むシリコン基板１をサポートフィルム２６から剥離すると、図１に示す半導体装置が複数個得られる。
以上のように、この半導体装置の製造方法でも、各シリコン基板１の裏面および周側面等に保護膜１２を同時に形成しているので、別々に形成する場合と比較して、当該保護膜１２の形成工程数を少なくすることができ、また分離後のシリコン基板１等を再配置する必要はない。なお、上記各製造方法において、保護膜１２の形成は常温常圧ＣＶＤ法であってもよい。
この発明の製造方法により製造された半導体装置の一例の断面図。 図１に示す半導体装置の製造方法の第１の例において、当初用意したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１に示す半導体装置の製造方法の第２の例において、所定の工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。 図１４に続く工程の断面図。
符号の説明
１ シリコン基板
２ 接続パッド
３ 絶縁膜
５ 保護膜
７ 下地金属層
８ 配線
９ 柱状電極
１０ 封止膜
１１ 半田ボール
１２ 保護膜
２１ ダイシングストリート
２２ 第１のダイシングフィルム
２３ 溝
２４ 第２のダイシングフィルム
２５ 溝
２６ サポートフィルム

Claims (17)

  1. 表面側に外部接続用電極が設けられたウエハ状態の半導体基板の表面側をフィルムの上面に貼り付ける第一貼付工程と、
    前記フィルムの上面に貼り付けられた前記ウエハ状態の半導体基板を切断して、各々、隣接のものと相互に間隔を有して分離された複数のチップサイズの半導体基板を得る第一切断工程と、
    前記各半導体基板間に間隔を有する状態において前記各半導体基板の裏面および周側面に保護膜を形成する保護膜形成工程と、
    前記保護膜によって前記各半導体基板が互いにつながった状態のまま、前記各半導体基板を前記フィルムの上面から剥離する剥離工程と、
    を有し、
    前記剥離工程の後に、前記保護膜によって前記各半導体基板が互いにつながった状態のまま、前記フィルムを剥離した前記各半導体基板の面に対してさらに加工を施し、その後、前記複数の半導体装置を個々に分離することを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の発明において、前記保護膜形成工程の後に、前記保護膜によって前記各半導体基板同士が互いにつながった状態のまま、前記各半導体基板の裏面側に設けられた前記保護膜の裏面が覆われるように、前記各半導体基板を第二のフィルムの上面に貼り付ける第二貼付工程を、さらに有することを特徴とする半導体装置の製造方法。
  3. 請求項２に記載の発明において、前記第二貼付工程の後に、前記各半導体基板の前記外部接続用電極に接続するように半田ボールを形成する半田ボール形成工程を、さらに有することを特徴とする半導体装置の製造方法。
  4. 請求項２又は３に記載の発明において、前記剥離工程の後に、前記第二貼付工程を行うことを特徴とする半導体装置の製造方法。
  5. 請求項４に記載の発明において、
    前記第一切断工程は、前記フィルムに第一の溝を形成することを含み、
    前記保護膜形成工程は、前記保護膜を前記フィルムの前記第一の溝内に形成することを含むことを特徴とする半導体装置の製造方法。
  6. 請求項４又は５に記載の発明において、前記剥離工程の後に、前記半導体基板間において前記保護膜が前記外部接続用電極よりも突出して形成された部分を除去する除去工程を、さらに有することを特徴とする半導体装置の製造方法。
  7. 請求項４乃至６の何れか一項に記載の発明において、前記半田ボール形成工程は、前記保護膜によって前記各半導体基板が互いにつながった状態のまま、前記各半導体基板の前記外部接続用電極に接続するように前記半田ボールを形成することを含むことを特徴とする半導体装置の製造方法。
  8. 請求項４乃至７の何れか一項に記載の発明において、前記半田ボール形成工程の後に、前記保護膜を前記半導体基板間において切断する第二切断工程を、さらに有し、
    当該第二切断工程の前には、半導体基板と該半導体基板の裏面及び周側面を覆う前記保護膜とをそれぞれが含む複数の半導体装置が前記保護膜によって互いにつながった状態であり、当該第二切断工程は、前記複数の半導体装置を個々に分離することを含むことを特徴とする半導体装置の製造方法。
  9. 請求項２又は３に記載の発明において、前記保護膜形成工程の後であって前記剥離工程の前に、前記第二貼付工程を行うことを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の発明において、
    前記第一切断工程は、前記フィルムに第一の溝を形成することを含み、
    前記保護膜形成工程は、前記保護膜を前記フィルムの前記第一の溝内に形成することを含むことを特徴とする半導体装置の製造方法。
  11. 請求項９又は１０に記載の発明において、前記半田ボール形成工程は、前記各半導体基板が前記第二のフィルムの上面に貼り付けられた状態のまま、前記各半導体基板の前記外部接続用電極に接続するように前記半田ボールを形成することを含むことを特徴とする半導体装置の製造方法。
  12. 請求項９乃至１１の何れか一項に記載の発明において、前記剥離工程の後に、前記半導体基板間において前記保護膜が前記外部接続用電極よりも突出して形成された部分を除去する除去工程を、さらに有し、
    当該除去工程の前には、半導体基板と該半導体基板の裏面及び周側面を覆う前記保護膜とをそれぞれが含む複数の半導体装置が前記保護膜によって互いにつながった状態であり、当該除去工程は、前記複数の半導体装置を個々に分離することを含むことを特徴とする半導体装置の製造方法。
  13. 請求項１乃至１２の何れか一項に記載の発明において、前記保護膜は前記各半導体基板間全体に形成することを特徴とする半導体装置の製造方法。
  14. 請求項１３に記載の発明において、前記保護膜を形成した後に、前記各半導体基板間に形成された前記保護膜をその幅方向中央部において切断する工程を有することを特徴とする半導体装置の製造方法。
  15. 請求項１乃至１２の何れか一項に記載の発明において、前記保護膜は前記各半導体基板の周側面に形成される当該保護膜間に第二の溝が形成されるように形成することを特徴とする半導体装置の製造方法。
  16. 請求項１乃至１４の何れか一項に記載の発明において、前記複数のチップサイズの半導体基板を得る工程は、前記ウエハ状態の半導体基板を切断した後、前記フィルムを拡張して前記各半導体基板間の間隔を広げる工程を有することを特徴とする半導体装置の製造方法。
  17. 請求項１乃至１５の何れか一項に記載の発明において、前記外部接続用電極は柱状電極であり、該柱状電極の周囲に封止膜が設けられ、
    前記第一切断工程は、前記封止膜を前記ウエハ状態の半導体基板と共に切断して分離することを含み、
    前記保護膜形成工程は、前記保護膜を分離後の前記各封止膜を含む前記各半導体基板の周側面に形成することを含むことを特徴とする半導体装置の製造方法。
JP2006039134A 2006-02-16 2006-02-16 半導体装置の製造方法 Expired - Fee Related JP4877626B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006039134A JP4877626B2 (ja) 2006-02-16 2006-02-16 半導体装置の製造方法
US11/706,772 US7838394B2 (en) 2006-02-16 2007-02-15 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006039134A JP4877626B2 (ja) 2006-02-16 2006-02-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007220869A JP2007220869A (ja) 2007-08-30
JP4877626B2 true JP4877626B2 (ja) 2012-02-15

Family

ID=38369126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006039134A Expired - Fee Related JP4877626B2 (ja) 2006-02-16 2006-02-16 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7838394B2 (ja)
JP (1) JP4877626B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4753960B2 (ja) * 2008-03-31 2011-08-24 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法
JP2010062170A (ja) * 2008-09-01 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
US8642381B2 (en) 2010-07-16 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming protective layer over exposed surfaces of semiconductor die
US8895440B2 (en) 2010-08-06 2014-11-25 Stats Chippac, Ltd. Semiconductor die and method of forming Fo-WLCSP vertical interconnect using TSV and TMV
KR102389946B1 (ko) * 2014-05-28 2022-05-10 주식회사 에이엔케이 입자 정렬을 이용한 코팅 방법
US10790160B2 (en) * 2015-05-12 2020-09-29 Smartrac Technology Gmbh Barrier configurations and processes in layer structures
US10121765B2 (en) * 2017-03-01 2018-11-06 Semiconductor Components Industries, Llc Semiconductor device and method of forming WLCSP
US20210407903A1 (en) * 2020-06-26 2021-12-30 Intel Corporation High-throughput additively manufactured power delivery vias and traces

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125633A (ja) * 1988-11-04 1990-05-14 Nec Corp 集積回路
JP2000243774A (ja) * 1999-02-24 2000-09-08 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3455948B2 (ja) 2000-05-19 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP2004165312A (ja) * 2002-11-12 2004-06-10 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
JP4115326B2 (ja) * 2003-04-15 2008-07-09 新光電気工業株式会社 半導体パッケージの製造方法

Also Published As

Publication number Publication date
US7838394B2 (en) 2010-11-23
JP2007220869A (ja) 2007-08-30
US20070190689A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
JP4877626B2 (ja) 半導体装置の製造方法
JP4003780B2 (ja) 半導体装置及びその製造方法
JP4751634B2 (ja) 半導体装置の製造方法
JP4742252B2 (ja) 半導体装置の製造方法
JP2006253402A (ja) 半導体装置の製造方法
JP2009032929A (ja) 半導体装置及びその製造方法
JP2005072554A (ja) 半導体装置及びその製造方法
US9972580B2 (en) Semiconductor package and method for fabricating the same
JP4725639B2 (ja) 半導体装置の製造方法
JP2007273941A (ja) 半導体装置の製造方法
US7198988B1 (en) Method for eliminating backside metal peeling during die separation
JP2009088109A (ja) 半導体装置およびその製造方法
US20140113412A1 (en) Chip package and fabrication method thereof
JP4939452B2 (ja) 半導体装置の製造方法
US9875912B2 (en) Chip package and manufacturing method thereof
TW201545220A (zh) 半導體結構的製造方法
JP2008120947A (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
JP2006049419A (ja) ダイシング方法
JP5033682B2 (ja) 半導体素子およびその製造方法並びに半導体装置およびその製造方法
JP2005302985A (ja) 半導体ウェーハおよび半導体チップ
JP2003124147A (ja) 半導体装置の製造方法
JP2010147358A (ja) 半導体装置の製造方法
TWI675413B (zh) 切割晶圓的方法
JP2005260144A (ja) 半導体装置の製造方法及び半導体装置
EP3367430B1 (en) Process of fabrication of a semiconductor device with six-sided protected walls

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110922

TRDD Decision of grant or rejection written
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees