JP2005260144A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2005260144A JP2005260144A JP2004072679A JP2004072679A JP2005260144A JP 2005260144 A JP2005260144 A JP 2005260144A JP 2004072679 A JP2004072679 A JP 2004072679A JP 2004072679 A JP2004072679 A JP 2004072679A JP 2005260144 A JP2005260144 A JP 2005260144A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- tape
- main surface
- electrode
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
【課題】 主表面から裏面に貫通する電極部材を有する薄型半導体基板のための裏面研削からダイシング、個々のチップにするまでの取り扱いに高い信頼性が得られる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】 主表面側に集積回路を構成した半導体基板10の電極パッド11の位置に主表面側から裏面側に向かうポスト孔12を形成し、内壁に絶縁膜13の形成を経て少なくとも電極ポスト14を形成する。その後、半導体基板10の主表面側に保護テープ16を貼り付け、裏面側を所定厚さだけ除去し、裏面側から電極ポスト14を露出させる。この保護テープ16を貼り付けたまま半導体基板10を裏面からダイシングする。その後、保護テープ16の粘着力を低下させ、切断された半導体基板10のチップを保護テープ16と分離する。
【選択図】 図1
【解決手段】 主表面側に集積回路を構成した半導体基板10の電極パッド11の位置に主表面側から裏面側に向かうポスト孔12を形成し、内壁に絶縁膜13の形成を経て少なくとも電極ポスト14を形成する。その後、半導体基板10の主表面側に保護テープ16を貼り付け、裏面側を所定厚さだけ除去し、裏面側から電極ポスト14を露出させる。この保護テープ16を貼り付けたまま半導体基板10を裏面からダイシングする。その後、保護テープ16の粘着力を低下させ、切断された半導体基板10のチップを保護テープ16と分離する。
【選択図】 図1
Description
本発明は、特に3次元実装構造を利用するため主表面から裏面に貫通する電極部材を有する薄型半導体チップを扱う半導体装置の製造方法及び半導体装置に関する。
半導体チップの高密度実装の対策として、複数の半導体チップを積層して実装する3次元実装構造が実用化されるようになってきた。3次元実装構造には主表面から裏面に貫通する電極部材を有する薄型半導体チップを用いることがある。この薄型半導体チップを形成するために半導体基板の裏面研削工程を要する。裏面研削工程は通常、集積回路を構成した半導体基板主表面全面に研削用の保護テープを貼り付ける。その後、裏面研削装置にて半導体基板主表面側が保持され、研削部材によって半導体基板の裏面が所定の厚さだけ研削される。裏面研削工程によって、半導体基板主表面から裏面に向かって途中まで埋め込み形成されていた電極部材を露出させる。
半導体基板は、上記のような裏面研削工程を経た後、チップ毎に分離される。その際、上記研削用の保護テープは剥離され、薄型半導体基板をハンドリングして裏面側にダイシングテープ(ダイアタッチテープともいう)が貼り付けられる工程を経る。その後、半導体基板は主表面からスクライブラインに沿ってダイシングブレードを入れられチップ形状に切断される。しかしながら、超薄型化(100μm以下、80μm以下)される半導体基板は取り扱いが困難である。研削用の保護テープを剥がし、ハンドリング、ダイシングテープを貼り終えるまでに、反りや割れの問題が伴う。
一方、半導体基板の裏面研削工程に入る前にダイシング用の溝を形成する先ダイシングの技術がある(例えば、特許文献1参照)。すなわち、裏面研削工程を経ることによって、電極部材を露出させると共にダイシング用の溝を露出させ、ダイシングの完了に至る。半導体基板は、研削用の保護テープが貼り付けられたままで個々のチップの状態にされることから、取り扱いが容易である。
特開2003−188134号公報(図13−15)
上記従来の技術(例えば特許文献1)では、先ダイシングするにしてもダイシングテープを貼る工程があり、半導体基板主表面から相当の深さのダイシング用の溝を形成することになる。そして、ダイシング用の溝を有した半導体基板からダイシングテープを剥がし、半導体基板主表面に裏面研削用の保護テープが貼り付けられる。
ダイシング用の溝を有した半導体基板からダイシングテープを剥がす際、ダイシング用の溝を有しているので、半導体基板の反りも大きくなり、最悪、半導体基板が割れる危険性がある。また、ダイシング用の溝を形成した半導体基板主表面に裏面研削用の保護テープが貼り付けられ裏面研削されることになる。これにより、溝がキズや汚染の原因になる、研削圧力により半導体基板が歪む、クラックを起こす等、溝がどのような悪影響を及ぼすか心配である。
本発明は上記のような事情を考慮してなされたもので、主表面から裏面に貫通する電極部材を有する薄型半導体基板のための裏面研削からダイシング、個々のチップにするまでの取り扱いに高い信頼性が得られる半導体装置の製造方法及び半導体装置を提供しようとするものである。
本発明に係る半導体装置の製造方法は、主表面側に集積回路を構成した半導体基板の所定箇所において、主表面側から裏面側に向かう所定深さのポスト孔を形成する工程と、前記ポスト孔の内壁に絶縁膜を形成する工程と、少なくとも前記ポスト孔に導電部材が埋め込まれた電極ポストを形成する工程と、前記半導体基板の主表面側にテープを貼り付ける工程と、前記半導体基板の裏面側を所定厚さだけ除去し、前記電極ポストを露出させる工程と、前記テープを貼り付けたまま前記半導体基板を裏面から切断する工程と、前記テープの粘着力を低下させる工程と、切断された前記半導体基板を前記テープと分離する工程と、を含む。
上記本発明に係る半導体装置の製造方法によれば、半導体基板は電極ポストを露出させる工程の後もテープを主表面に貼り付けたまま、裏面から切断される。半導体基板は薄型加工されているために、切断位置を裏面側から赤外線透視等を利用してアライメントすることが可能である。これにより、薄い1枚の半導体基板に対する取り扱いが最小限に省かれ、反りの影響によるダメージを低減する。
なお、上記本発明に係る半導体装置の製造方法において、好ましくは次のいずれかの特徴を有して微細加工、及びその信頼性を向上させる。
前記電極ポストを形成する工程は、化学気相成長法による金属の埋め込み、電解めっき法または無電解めっき法を利用した金属の埋め込みいずれかを利用する。
前記電極ポスト上にバンプ電極を形成する工程をさらに具備する。
前記電極ポストを露出させる工程は、前記半導体基板の裏面に対し、主に機械的な研削工程と、化学的なウェットエッチング工程と、ドライエッチング工程とを含む。
前記電極ポストを露出させる工程は、前記半導体基板の裏面に対し、主に機械的な研削工程と、ドライエッチング工程とを含む。
前記電極ポストを形成する工程は、化学気相成長法による金属の埋め込み、電解めっき法または無電解めっき法を利用した金属の埋め込みいずれかを利用する。
前記電極ポスト上にバンプ電極を形成する工程をさらに具備する。
前記電極ポストを露出させる工程は、前記半導体基板の裏面に対し、主に機械的な研削工程と、化学的なウェットエッチング工程と、ドライエッチング工程とを含む。
前記電極ポストを露出させる工程は、前記半導体基板の裏面に対し、主に機械的な研削工程と、ドライエッチング工程とを含む。
本発明に係る半導体装置の製造方法は、主表面側に集積回路を構成した半導体基板の所定箇所において、主表面側から裏面側に向かう所定深さのポスト孔を形成する工程と、前記ポスト孔の内壁に絶縁膜を形成する工程と、少なくとも前記ポスト孔に導電部材が埋め込まれた電極ポストを形成する工程と、前記半導体基板の主表面側に第1のテープを貼り付ける工程と、前記半導体基板の裏面側を所定厚さだけ除去し、前記電極ポストを露出させる工程と、前記半導体基板の裏面側に第2のテープを貼り付ける工程と、前記第1、第2のテープを貼り付けたまま前記半導体基板を切断する工程と、前記第1、第2のテープの少なくともいずれか一方のテープの粘着力を低下させる工程と、切断された前記半導体基板を前記第1、第2のテープの少なくともいずれか一方のテープと分離する工程と、を含む。
上記本発明に係る半導体装置の製造方法によれば、半導体基板は電極ポストを露出させる工程の後、切断に至るときも第1のテープを主表面に貼り付けたままである。かつ、半導体基板の切断前には裏面側にも第2のテープを貼り付ける。これにより、取り扱いが容易となる。半導体基板は主表面、裏面のどちら側を底部にしても切断可能となる。切断された半導体基板は、主表面、裏面の両面に第1のテープ、第2のテープがそれぞれ貼り付けられたまま、チップ状にされる。その後、適宜一方のテープから剥離されることによって個々のチップとしての取り扱いになる。その際、主表面、裏面いずれか一方面に貼り付けられているテープが薄型チップを反り等のダメージから保護する。半導体基板は、主表面、裏面の両面が保護されつつチップ状のマトリクス配列を保つこともできる。これにより、薄い1枚の半導体基板に対する取り扱いが最小限に省かれ、反りの影響によるダメージを低減する。
本発明に係る半導体装置の製造方法は、主表面側に集積回路を構成した半導体基板の所定箇所において、主表面側から裏面側に向かう所定深さのポスト孔を形成する工程と、前記ポスト孔の内壁に絶縁膜を形成する工程と、少なくとも前記ポスト孔に導電部材が埋め込まれた電極ポストを形成する工程と、前記半導体基板の主表面側に第1のテープを貼り付ける工程と、前記半導体基板の裏面側を所定厚さだけ除去し、前記電極ポストを露出させる工程と、前記第1のテープを貼り付けたまま前記半導体基板を裏面から切断する工程と、前記半導体基板の裏面側に第2のテープを貼り付ける工程と、前記第1、第2のテープの少なくともいずれか一方のテープの粘着力を低下させる工程と、切断された前記半導体基板を前記第1、第2のテープの少なくともいずれか一方のテープと分離する工程と、を含む。
上記本発明に係る半導体装置の製造方法によれば、半導体基板は電極ポストを露出させる工程の後、裏面からの切断に至るとき第1のテープを主表面に貼り付けたままである。かつ、半導体基板の切断後に裏面側にも第2のテープを貼り付ける。切断された半導体基板は、主表面、裏面の両面に第1のテープ、第2のテープが貼り付けられたままで、取り扱いが容易となる。半導体基板は、主表面側の第1のテープまたは裏面側の第2のテープいずれかを分離させて個々のチップ状に分けることができる。また、チップ状のマトリクス配列を保つこともできる。このとき、第1、第2のテープ両者は基本的にチップと共に切り分けられることはないので、チップ状のマトリクス配列を保ったままの移動等の取り扱いには汚染され難く適している。これにより、薄い1枚の半導体基板に対する取り扱いが最小限に省かれ、反りの影響によるダメージを低減する。
なお、上記それぞれ本発明に係る半導体装置の製造方法において、好ましくは次のいずれかの特徴を有して微細加工、及びその信頼性を向上させる。
前記電極ポストを形成する工程は、化学気相成長法による金属の埋め込み、電解めっき法または無電解めっき法を利用した金属の埋め込みいずれかを利用する。
前記電極ポスト上にバンプ電極を形成する工程をさらに具備する。
前記電極ポストを露出させる工程は、前記半導体基板の裏面に対し、主に機械的な研削工程と、化学的なウェットエッチング工程と、ドライエッチング工程とを含む。
前記電極ポストを露出させる工程は、前記半導体基板の裏面に対し、主に機械的な研削工程と、ドライエッチング工程とを含む。
前記電極ポストを形成する工程は、化学気相成長法による金属の埋め込み、電解めっき法または無電解めっき法を利用した金属の埋め込みいずれかを利用する。
前記電極ポスト上にバンプ電極を形成する工程をさらに具備する。
前記電極ポストを露出させる工程は、前記半導体基板の裏面に対し、主に機械的な研削工程と、化学的なウェットエッチング工程と、ドライエッチング工程とを含む。
前記電極ポストを露出させる工程は、前記半導体基板の裏面に対し、主に機械的な研削工程と、ドライエッチング工程とを含む。
本発明に係る半導体装置は、半導体基板から切り分けられたそれぞれチップの主表面側に集積回路が構成され、主表面側から裏面側に亘って貫通するものを含む前記集積回路に関係する電極を備え、前記主表面側を覆うように貼り付けられた第1のテープと、前記裏面側を覆うように貼り付けられた第2のテープとを具備している。
上記本発明に係る半導体装置によれば、薄型チップの形態で主表面、裏面の両面に第1のテープ、第2のテープがそれぞれ貼り付けられたままで、取り扱いが容易となる。これにより、反り易く、変形し易い薄型チップのダメージを低減する。
なお、上記本発明に係る半導体装置において、前記第1のテープまたは前記第2のテープが前記チップに切り分けられた直後のマトリクス状の配列を保っていることを特徴とする。
なお、上記本発明に係る半導体装置において、前記第1のテープまたは前記第2のテープが前記チップに切り分けられた直後のマトリクス状の配列を保っていることを特徴とする。
図1(a)〜(f)は、それぞれ本発明の第1実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図である。
図1(a)に示すように、主表面側に図示しない集積回路を構成したシリコンの半導体基板10に関し、最上層の電極パッド11の位置に、主表面側から裏面側に向かう所定深さのポスト孔12を形成する。このとき最上層の電極パッド11の金属は全面に形成されており、レジストマスク等を利用して選択的にポスト孔12を形成する。その後、ポスト孔12の内壁に絶縁膜13を形成する。絶縁膜13はシリコン内壁への酸化膜やノンドープの多結晶シリコン膜の形成が考えられる。
図1(a)に示すように、主表面側に図示しない集積回路を構成したシリコンの半導体基板10に関し、最上層の電極パッド11の位置に、主表面側から裏面側に向かう所定深さのポスト孔12を形成する。このとき最上層の電極パッド11の金属は全面に形成されており、レジストマスク等を利用して選択的にポスト孔12を形成する。その後、ポスト孔12の内壁に絶縁膜13を形成する。絶縁膜13はシリコン内壁への酸化膜やノンドープの多結晶シリコン膜の形成が考えられる。
次に、ポスト孔12に導電部材が埋め込まれた電極ポスト14を形成する。電極ポスト14の導電部材としてAlやWのCVD(化学気相成長)メタルまたはCu等が考えられる。電極ポスト14の導電部材として、主電極材の下地に密着層やバリア層の形成も必要ならば行う(図示せず)。
電極ポスト14として、例えばCuの埋め込み形成は以下のようである。ポスト孔12内へのシード層形成、レジストマスクの形成を経て、電解めっき法で選択的にCuの電極ポスト14を形成する。また、無電解めっき法を利用してもよい。その後、エッチングにより最上層の配線及び電極パッド11をパターニングする。さらに、パッシベーション膜15が形成され電極パッド11の部分を選択的に露出させる。図示しないが、その後さらに電極パッド11上にバンプ電極を形成してもよい。
次に、図1(b)に示すように、半導体基板10の主表面側に保護テープ16を貼り付ける。保護テープ16は、例えばUV(紫外線)照射によりテープの粘着材を硬化、すなわち粘着力を低下させることのできるUV硬化テープを用いる。UV硬化テープは絶縁樹脂系の保護テープであり、例えば厚さは150〜200μm、そのうちUV硬化に優れた20〜60μmの粘着層を有する。保護テープ16は、これに限るものではない。電極パッド11上にバンプ電極が配されている場合には、保護、対処可能な厚さを有するテープを用いることが考えられる。UV硬化テープ以外に強力な粘着力と剥離性能を併せ持ち、耐候性、信頼性を有するテープがあればそれを用いてもよい。
次に、図1(c)に示すように、半導体基板10の裏面研削工程に移行する。すなわち、図示しない裏面研削装置において、保護テープ16が貼り付けられた半導体基板10の主表面側を研削ステージに固定し、対する裏面側を研削部材(砥石)により所定厚さだけ研削する。これは主に機械的な研削工程であるが、これに限らず、CMP(化学的機械的研磨)技術を用いることも考えられる。この段階では電極ポスト14の露出には至らず、好ましくは電極ポスト14の露出直前、絶縁膜13の露出で研削を終了する。
次に、図1(d)に示すように、半導体基板10の裏面へのさらなる薄層除去によって電極ポスト14を露出させる。まず、半導体基板10の裏面に対し、薬液供給によるスピンエッチ工程を実施し、電極ポスト14の形状を突出させる。薬液は例えばフッ酸と硝酸を含む混合液(HF/HNO3/H2O;割合は約1:1:8)を利用する。その後さらに、ドライエッチング工程を経ることにより、電極ポスト14を被覆する絶縁膜13を除去する。
なお、上記薬液供給によるスピンエッチ工程を省くことも可能である。例えば前段の、半導体基板10の裏面研削工程にて電極ポスト14の露出に至らせる。その後、ドライエッチング工程を経ることにより、半導体基板10の所定厚さ及び電極ポスト14を被覆する絶縁膜13を同時に除去することも可能である。あるいは、全部または途中からCMP(化学的機械的研磨)技術を用いて電極ポスト14の露出に至らせる。その後、ドライエッチング工程を経ることにより、半導体基板10の所定厚さ及び電極ポスト14を被覆する絶縁膜13を同時に除去することも可能である。
次に、図1(e)に示すように、半導体基板10は、保護テープ16が貼り付けられたままの状態でダイシング工程に移行する。すなわち、半導体基板10は研削用の保護テープ16を貼り付けたまま裏面から切断される。このダイシング工程では、例えば切断位置を裏面側から赤外線透視によりアライメントする技術を用いる。つまり、半導体基板10はすでに100μm以下(または80μm以下)というような薄型に加工されているため、裏面側からスクライブラインを読み取る赤外線透視等を利用したアライメントが可能である。ダイシング後、保護テープ16は完全には分離されずに1枚のままである。
次に、図1(f)に示すように、半導体基板10は、保護テープ16へのUV照射を実施すれば、保護テープ16と容易に分離できるようになる。半導体基板10は、個々のチップとして組立て、取り付け等、搬送、梱包、運搬といった取り扱いに移行する。または、半導体基板10は、個々のチップに切り分けられた直後のマトリクス状の配列を保ちつつ、組立て、取り付け等、搬送、梱包、運搬といった取り扱いに移行する。
上記実施形態によれば、半導体基板10は、電極ポスト14を露出させる工程の後も同じ保護テープ16を主表面に貼り付けたまま、裏面から切断される。半導体基板10は薄型加工されているために、切断位置を裏面側から赤外線透視等を利用してアライメントすることが可能である。保護テープ16は、UV硬化テープ以外に強力な粘着力と剥離性能を併せ持ち、耐候性、信頼性を有するテープがあればそれを用いることができる。保護テープ16は、半導体基板10の主表面側に対する裏面側の研削、及び裏面側からのダイシング、両者の処理で半導体基板10の主表面側に貼り付けたままの状態を共有できることが重要である。これにより、薄い1枚の半導体基板に対する取り扱いが最小限に省かれ、反りの影響によるダメージを低減する。
図2(a)〜(g)は、それぞれ本発明の第2実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図である。第1実施形態と同様の箇所には同一の符号を付して説明する。
図2(a)に示すように、主表面側に図示しない集積回路を構成したシリコンの半導体基板10に関し、最上層の電極パッド11の位置に、主表面側から裏面側に向かう所定深さのポスト孔12を形成する。このとき最上層の電極パッド11の金属は全面に形成されており、レジストマスク等を利用して選択的にポスト孔12を形成する。その後、ポスト孔12の内壁に絶縁膜13を形成する。絶縁膜13はシリコン内壁への酸化膜やノンドープの多結晶シリコン膜の形成が考えられる。
図2(a)に示すように、主表面側に図示しない集積回路を構成したシリコンの半導体基板10に関し、最上層の電極パッド11の位置に、主表面側から裏面側に向かう所定深さのポスト孔12を形成する。このとき最上層の電極パッド11の金属は全面に形成されており、レジストマスク等を利用して選択的にポスト孔12を形成する。その後、ポスト孔12の内壁に絶縁膜13を形成する。絶縁膜13はシリコン内壁への酸化膜やノンドープの多結晶シリコン膜の形成が考えられる。
次に、ポスト孔12に導電部材が埋め込まれた電極ポスト14を形成する。電極ポスト14の導電部材としてAlやWのCVD(化学気相成長)メタルまたはCu等が考えられる。電極ポスト14の導電部材として、主電極材の下地に密着層やバリア層の形成も考えられる(図示せず)。
電極ポスト14として、例えばCuの埋め込み形成は以下のようである。ポスト孔12内へのシード層形成、レジストマスクの形成を経て、電解めっき法で選択的にCuの電極ポスト14を形成する。また、無電解めっき法を利用してもよい。その後、エッチングにより最上層の配線及び電極パッド11をパターニングする。次に、パッシベーション膜15が形成され電極パッド11の部分を選択的に露出させる。さらに、電極パッド11上にバンプ電極21を形成する。バンプ電極21は、電極パッド11上への図示しないシード層形成、レジストマスクの形成を経て、電解めっき法にて電極パッド11上にバンプ電極21を形成する。また、無電解めっき法を利用してもよい。もちろん、第1実施形態のように、バンプ電極21の形成をしない形態も考えられる。
次に、図2(b)に示すように、半導体基板10の主表面側に保護テープ22を貼り付ける。保護テープ22は、例えばUV(紫外線)照射によりテープの粘着材を硬化、すなわち粘着力を低下させることのできるUV硬化テープを用いる。保護テープ22は、バンプ電極21付きの半導体基板10の主表面側に対する保護が可能なような厚さを有するテープを用いることが重要である。UV硬化テープ以外に強力な粘着力と剥離性能を併せ持ち、耐候性、信頼性を有するテープがあればそれを用いてもよい。
次に、図2(c)に示すように、半導体基板10の裏面研削工程に移行する。すなわち、図示しない裏面研削装置において、保護テープ22が貼り付けられた半導体基板10の主表面側を研削ステージに固定し、対する裏面側を研削部材(砥石)により所定厚さだけ研削する。これは主に機械的な研削工程であるが、これに限らず、CMP(化学的機械的研磨)技術を用いることも考えられる。電極ポスト14の露出直前で砥石変更等の研削条件を変えたりしてもよい。この段階で少なくとも絶縁膜13の露出、あるいは電極ポスト14先端の露出に至らせ研削(または研磨)を終了する。
次に、図2(d)に示すように、半導体基板10の裏面へのさらなる薄層除去によって電極ポスト14を露出させる。ここでは、ドライエッチング工程を実施する。エチングガスの条件次第で、半導体基板10の所定厚さを除去すると共に、電極ポスト14を被覆する絶縁膜13を同時に除去することも可能である。
なお、このような電極ポスト14を露出させる工程は、限定されず、第1実施形態における図1(c),(d)で説明した方法を利用してもよい。
なお、このような電極ポスト14を露出させる工程は、限定されず、第1実施形態における図1(c),(d)で説明した方法を利用してもよい。
次に、図2(e)に示すように、半導体基板10の裏面側に、保護テープ23を貼り付ける。保護テープ23についても、UV硬化テープの利用が考えられる。あるいは、強力な粘着力と剥離性能、信頼性を有する他のテープ(ダイシングテープ等)があればそれを用いてもよい。
次に、図2(f)に示すように、半導体基板10は、主表面及び裏面に保護テープ22,23がそれぞれ貼り付けられたままの状態でダイシング工程に移行する。半導体基板10は、主表面に研削用の保護テープ22を貼り付けたまま切断される。このダイシング工程では、半導体基板10は保護テープ23が貼り付けられた裏面側が支持され、主表面側からダイシングラインに沿って切断される。ダイシング後、保護テープ23は完全には分離されずに1枚のままである。
上記ダイシング工程は、第1実施形態のように裏面側からスクライブラインを読み取り、ダイシングする方法をとってもよい。その際、保護テープ22は完全には分離されずに1枚のままである(図示せず)。
上記ダイシング工程は、第1実施形態のように裏面側からスクライブラインを読み取り、ダイシングする方法をとってもよい。その際、保護テープ22は完全には分離されずに1枚のままである(図示せず)。
次に、図2(g)に示すように、半導体基板10は、保護テープ23へのUV照射を実施すれば、保護テープ23と容易に分離できるようになる。半導体基板10は、個々のチップとして組立て、取り付け等、搬送、梱包、運搬といった取り扱いに移行する。または、半導体基板10は、個々のチップに切り分けられた直後のマトリクス状の配列を保ちつつ、組立て、取り付け等、搬送、梱包、運搬といった取り扱いに移行する。個々のチップとして扱われる場合、チップ裏面には保護テープ22が貼り付けられている。保護テープ22はどの段階で剥離するかは自在である。保護テープ22は剥離されるまで、個々の薄型チップの状態においても反り等のダメージ保護に寄与する。
上記実施形態によれば、半導体基板10は電極ポスト14を露出させる工程の後、切断に至るときも同じ保護テープ22を主表面に貼り付けたままである。かつ、半導体基板10の切断前には裏面側にも保護テープ23を貼り付ける。これにより、取り扱いが容易となる。半導体基板10は主表面、裏面のどちら側を底部にしても切断可能となる。切断された半導体基板10は、主表面、裏面の両面に保護テープ22、23がそれぞれ貼り付けられたまま、チップ状にされる。その後、適宜一方の保護テープから剥離されることによって個々のチップとしての取り扱いになる。その際、主表面、裏面いずれか一方面に貼り付けられているテープが薄型チップを反り等のダメージから保護する。半導体基板10は、主表面、裏面の両面が保護されつつチップ状のマトリクス配列を保つこともできる。これにより、薄い1枚の半導体基板10に対する取り扱いが最小限に省かれ、反りの影響によるダメージを低減する。
図3(a)〜(g)は、それぞれ本発明の第3実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図である。
図3(a)に示すように、主表面側に図示しない集積回路を構成したシリコンの半導体基板30に関し、最上層の電極パッド31の位置に、主表面側から裏面側に向かう所定深さのポスト孔32を形成する。この構成では最上層の配線及び電極パッド31は共に埋め込み配線である。この場合、第1のレジストマスクを用いて最上層の配線及び電極パッド31の形成溝を形成した後、第2のレジストマスクを用いてポスト孔32を形成する(後ビア形成方式と同じ要領)。その後、第2のレジストマスクのまま、ポスト孔32の内壁に絶縁膜33を形成する。絶縁膜33はシリコン内壁への酸化膜やノンドープの多結晶シリコン膜の形成が考えられる。
図3(a)に示すように、主表面側に図示しない集積回路を構成したシリコンの半導体基板30に関し、最上層の電極パッド31の位置に、主表面側から裏面側に向かう所定深さのポスト孔32を形成する。この構成では最上層の配線及び電極パッド31は共に埋め込み配線である。この場合、第1のレジストマスクを用いて最上層の配線及び電極パッド31の形成溝を形成した後、第2のレジストマスクを用いてポスト孔32を形成する(後ビア形成方式と同じ要領)。その後、第2のレジストマスクのまま、ポスト孔32の内壁に絶縁膜33を形成する。絶縁膜33はシリコン内壁への酸化膜やノンドープの多結晶シリコン膜の形成が考えられる。
次に、ポスト孔32及び最上層の配線及び電極パッド31の形成溝に導電部材を埋め込むことによって、電極ポスト34及び最上層の配線及び電極パッド31を形成する。電極ポスト34及び最上層の配線及び電極パッド31の導電部材としてAlやWのCVD(化学気相成長)メタルまたはCu等が考えられる。電極ポスト34及び最上層の配線及び電極パッド31の導電部材として、主電極材の下地に密着層やバリア層の形成も考えられる(図示せず)。
電極ポスト34及び最上層の配線及び電極パッド31として、例えばCuの埋め込み形成は以下のようである。ポスト孔32及び最上層の配線及び電極パッド31内へのシード層形成、レジストマスクの形成を経て、電解めっき法で選択的にCuを埋め込む。また、無電解めっき法を利用してもよい。その後、必要ならエッチバックやCMP(化学的機械的研磨)等を利用する平坦化工程を経る。次に、パッシベーション膜35が形成され電極パッド31の部分を選択的に露出させる。さらに、電極パッド31上にバンプ電極36を形成する。バンプ電極36は、電極パッド31上への図示しないシード層形成、レジストマスクの形成を経て、電解めっき法にて電極パッド31上にバンプ電極36を形成する。また、無電解めっき法を利用してもよい。
上記電極ポスト34及び最上層の配線及び電極パッド31の形態は、もちろん、第1実施形態の図1(a)、第2実施形態の図2(a)の形態に代えることも考えられる。
上記電極ポスト34及び最上層の配線及び電極パッド31の形態は、もちろん、第1実施形態の図1(a)、第2実施形態の図2(a)の形態に代えることも考えられる。
次に、図3(b)に示すように、半導体基板30の主表面側に保護テープ37を貼り付ける。保護テープ37は、前記第2実施形態と同様であり、例えばUV硬化テープを用いる。保護テープ37は、バンプ電極36付きの半導体基板30の主表面側に対する保護が可能なような厚さを有するテープを用いることが重要である。UV硬化テープ以外に強力な粘着力と剥離性能を併せ持ち、耐候性、信頼性を有するテープがあればそれを用いてもよい。
次に、図3(c)に示すように、半導体基板30の裏面研削工程に移行する。すなわち、図示しない裏面研削装置において、保護テープ37が貼り付けられた半導体基板30の主表面側を研削ステージに固定し、対する裏面側を研削部材(砥石)により所定厚さだけ研削する。これは主に機械的な研削工程であるが、これに限らず、CMP(化学的機械的研磨)技術を用いることも考えられる。電極ポスト34の露出直前で砥石変更等の研削条件を変えたりしてもよい。この段階で少なくとも絶縁膜33の露出、あるいは電極ポスト34先端の露出に至らせ研削(または研磨)を終了する。
次に、図3(d)に示すように、半導体基板30の裏面へのさらなる薄層除去によって電極ポスト34を露出させる。第2実施形態と同様に、ドライエッチング工程によって、半導体基板30の所定厚さを除去すると共に、電極ポスト34を被覆する絶縁膜33を同時に除去する。
なお、このような電極ポスト34を露出させる工程は、限定されず、第1実施形態における図1(c),(d)で説明した方法を利用してもよい。
なお、このような電極ポスト34を露出させる工程は、限定されず、第1実施形態における図1(c),(d)で説明した方法を利用してもよい。
次に、図3(e)に示すように、半導体基板30は、保護テープ37が貼り付けられたままの状態でダイシング工程に移行する。すなわち、半導体基板30は研削用の保護テープ37を貼り付けたまま裏面から切断される。このダイシング工程では、第1実施形態と同様に、例えば切断位置を裏面側から赤外線透視によりアライメントする技術を用いる。ダイシング後、保護テープ37は完全には分離されずに1枚のままである。
次に、図3(f)に示すように、半導体基板30の裏面側に、保護テープ38を貼り付ける。保護テープ38についても、UV硬化テープの利用が考えられる。あるいは、強力な粘着力と剥離性能、信頼性を有する他のテープがあればそれを用いてもよい。
次に、図3(g)に示すように、半導体基板30は、保護テープ37または38にUV照射を実施すれば、保護テープ37または38と容易に分離できるようになる。半導体基板30は、個々のチップとして組立て、取り付け等、搬送、梱包、運搬といった取り扱いに移行する。または、半導体基板30は、個々のチップに切り分けられた直後のマトリクス状の配列を保ちつつ、組立て、取り付け等、搬送、梱包、運搬といった取り扱いに移行する。この構成では、保護テープ37、38両者とも基本的にはチップと共に切り分けられていない。従って、チップ状のマトリクス配列を保ったままの移動等の取り扱いには汚染され難く適している。一方の保護テープから剥離されることによって個々のチップとしての取り扱いが可能になる。その際、主表面、裏面どちらの保護テープ37または38を剥がすか、取り扱いに応じて決められる。いずれか一方面に貼り付けられている保護テープが薄型チップを反り等のダメージから保護する。これにより、薄い1枚の半導体基板30に対する取り扱いが最小限に省かれ、反りの影響によるダメージを低減する。
以上説明したように本発明によれば、半導体基板の主表面から裏面に電極部材(電極ポスト)を貫通させるため、半導体基板の主表面に裏面研削用の保護テープが貼り付けられる。裏面研削等して電極ポスト導出後、この保護テープが貼り付けられたままの状態で、裏面からダイシングする。また、裏面研削等して電極ポスト導出後、裏面にも保護テープを貼り付けてからダイシングする。あるいは、裏面ダイシング後に、この裏面側に保護テープを貼り付け保護する。少なくとも半導体基板の主表面に、裏面研削段階から貼り付けている保護テープがあり、半導体基板は薄型加工されてから確実に保護される。この保護テープは、チップとして取り扱う最終段階ではじめて剥がされる。これにより、取り扱いが容易となり、反り易く、変形し易い薄型チップのダメージを低減する。この結果、主表面から裏面に貫通する電極部材を有する薄型半導体基板のための裏面研削からダイシング、個々のチップにするまでの取り扱いに高い信頼性が得られる半導体装置の製造方法及び半導体装置を提供することができる。
10,30…半導体基板、11,31…電極パッド、12,32…ポスト孔、13,33…絶縁膜、14,34…電極ポスト、15,35…パッシベーション膜、16,22,23,37,38…保護テープ、21,36…バンプ電極。
Claims (13)
- 主表面側に集積回路を構成した半導体基板の所定箇所において、主表面側から裏面側に向かう所定深さのポスト孔を形成する工程と、
前記ポスト孔の内壁に絶縁膜を形成する工程と、
少なくとも前記ポスト孔に導電部材が埋め込まれた電極ポストを形成する工程と、
前記半導体基板の主表面側にテープを貼り付ける工程と、
前記半導体基板の裏面側を所定厚さだけ除去し、前記電極ポストを露出させる工程と、
前記テープを貼り付けたまま前記半導体基板を裏面から切断する工程と、
前記テープの粘着力を低下させる工程と、
切断された前記半導体基板を前記テープと分離する工程と、
を含む半導体装置の製造方法。 - 前記電極ポストを形成する工程は、化学気相成長法による金属の埋め込み、電解めっき法または無電解めっき法を利用した金属の埋め込みいずれかを利用する請求項1記載の半導体装置の製造方法。
- 前記電極ポスト上にバンプ電極を形成する工程をさらに具備する請求項1または2記載の半導体装置の製造方法。
- 前記電極ポストを露出させる工程は、前記半導体基板の裏面に対し、主に機械的な研削工程と、化学的なウェットエッチング工程と、ドライエッチング工程とを含む請求項1〜3いずれか一つに記載の半導体装置の製造方法。
- 前記電極ポストを露出させる工程は、前記半導体基板の裏面に対し、主に機械的な研削工程と、ドライエッチング工程とを含む請求項1〜3いずれか一つに記載の半導体装置の製造方法。
- 主表面側に集積回路を構成した半導体基板の所定箇所において、主表面側から裏面側に向かう所定深さのポスト孔を形成する工程と、
前記ポスト孔の内壁に絶縁膜を形成する工程と、
少なくとも前記ポスト孔に導電部材が埋め込まれた電極ポストを形成する工程と、
前記半導体基板の主表面側に第1のテープを貼り付ける工程と、
前記半導体基板の裏面側を所定厚さだけ除去し、前記電極ポストを露出させる工程と、
前記半導体基板の裏面側に第2のテープを貼り付ける工程と、
前記第1、第2のテープを貼り付けたまま前記半導体基板を切断する工程と、
前記第1、第2のテープの少なくともいずれか一方のテープの粘着力を低下させる工程と、
切断された前記半導体基板を前記第1、第2のテープの少なくともいずれか一方のテープと分離する工程と、
を含む半導体装置の製造方法。 - 主表面側に集積回路を構成した半導体基板の所定箇所において、主表面側から裏面側に向かう所定深さのポスト孔を形成する工程と、
前記ポスト孔の内壁に絶縁膜を形成する工程と、
少なくとも前記ポスト孔に導電部材が埋め込まれた電極ポストを形成する工程と、
前記半導体基板の主表面側に第1のテープを貼り付ける工程と、
前記半導体基板の裏面側を所定厚さだけ除去し、前記電極ポストを露出させる工程と、
前記第1のテープを貼り付けたまま前記半導体基板を裏面から切断する工程と、
前記半導体基板の裏面側に第2のテープを貼り付ける工程と、
前記第1、第2のテープの少なくともいずれか一方のテープの粘着力を低下させる工程と、
切断された前記半導体基板を前記第1、第2のテープの少なくともいずれか一方のテープと分離する工程と、
を含む半導体装置の製造方法。 - 前記電極ポストを形成する工程は、化学気相成長法による金属の埋め込み、電解めっき法または無電解めっき法を利用した金属の埋め込みいずれかを利用する請求項6または7記載の半導体装置の製造方法。
- 前記電極ポスト上にバンプ電極を形成する工程をさらに具備する請求項6〜8いずれか一つに記載の半導体装置の製造方法。
- 前記電極ポストを露出させる工程は、前記半導体基板の裏面に対し、主に機械的な研削工程と、化学的なウェットエッチング工程と、ドライエッチング工程とを含む請求項6〜9いずれか一つに記載の半導体装置の製造方法。
- 前記電極ポストを露出させる工程は、前記半導体基板の裏面に対し、主に機械的な研削工程と、ドライエッチング工程とを含む請求項6〜9いずれか一つに記載の半導体装置の製造方法。
- 半導体基板から切り分けられたそれぞれチップの主表面側に集積回路が構成され、主表面側から裏面側に亘って貫通するものを含む前記集積回路に関係する電極を備え、前記主表面側を覆うように貼り付けられた第1のテープと、前記裏面側を覆うように貼り付けられた第2のテープとを具備した半導体装置。
- 前記第1のテープまたは前記第2のテープが前記半導体基板から前記チップに切り分けられた直後のマトリクス状の配列を保っている請求項12記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004072679A JP2005260144A (ja) | 2004-03-15 | 2004-03-15 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004072679A JP2005260144A (ja) | 2004-03-15 | 2004-03-15 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005260144A true JP2005260144A (ja) | 2005-09-22 |
Family
ID=35085550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004072679A Withdrawn JP2005260144A (ja) | 2004-03-15 | 2004-03-15 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005260144A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007095908A (ja) * | 2005-09-28 | 2007-04-12 | Disco Abrasive Syst Ltd | ウェハ加工方法 |
JP2007227810A (ja) * | 2006-02-24 | 2007-09-06 | Sharp Corp | 表面保護シートおよび表面保護シートを用いた半導体装置の製造方法 |
JP2013004910A (ja) * | 2011-06-21 | 2013-01-07 | Disco Abrasive Syst Ltd | 埋め込み銅電極を有するウエーハの加工方法 |
CN103779371A (zh) * | 2012-10-22 | 2014-05-07 | 日东电工株式会社 | 半导体元件的制造方法 |
-
2004
- 2004-03-15 JP JP2004072679A patent/JP2005260144A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007095908A (ja) * | 2005-09-28 | 2007-04-12 | Disco Abrasive Syst Ltd | ウェハ加工方法 |
JP2007227810A (ja) * | 2006-02-24 | 2007-09-06 | Sharp Corp | 表面保護シートおよび表面保護シートを用いた半導体装置の製造方法 |
JP2013004910A (ja) * | 2011-06-21 | 2013-01-07 | Disco Abrasive Syst Ltd | 埋め込み銅電極を有するウエーハの加工方法 |
CN103779371A (zh) * | 2012-10-22 | 2014-05-07 | 日东电工株式会社 | 半导体元件的制造方法 |
JP2014086477A (ja) * | 2012-10-22 | 2014-05-12 | Nitto Denko Corp | 半導体素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9741619B2 (en) | Methods for singulating semiconductor wafer | |
JP2006253402A (ja) | 半導体装置の製造方法 | |
JP2006344816A (ja) | 半導体チップの製造方法 | |
JP2009032929A (ja) | 半導体装置及びその製造方法 | |
JP4742252B2 (ja) | 半導体装置の製造方法 | |
JP2007180395A (ja) | 半導体装置の製造方法 | |
JP4725639B2 (ja) | 半導体装置の製造方法 | |
JP4877626B2 (ja) | 半導体装置の製造方法 | |
JP2005340655A (ja) | 半導体装置の製造方法および半導体基板の支持構造体 | |
JP2009302453A (ja) | 半導体装置および半導体装置の製造方法 | |
US20220352025A1 (en) | Die corner protection by using polymer deposition technology | |
US9064950B2 (en) | Fabrication method for a chip package | |
JP2009088109A (ja) | 半導体装置およびその製造方法 | |
JP5568824B2 (ja) | 半導体装置の製造方法 | |
JP2009188254A (ja) | 半導体装置及びその製造方法 | |
JP4528758B2 (ja) | 転写テープ及びこの転写テープを用いた半導体装置の製造方法 | |
US8912653B2 (en) | Plasma treatment on semiconductor wafers | |
JP2005260144A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5033682B2 (ja) | 半導体素子およびその製造方法並びに半導体装置およびその製造方法 | |
WO2011052104A1 (ja) | 半導体装置及びその製造方法 | |
JP2010147358A (ja) | 半導体装置の製造方法 | |
JP2004266062A (ja) | 半導体装置の製造方法及び保護テープ及び半導体装置 | |
JP2010147293A (ja) | 半導体装置の製造方法 | |
JP4874769B2 (ja) | 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法 | |
JP2010147292A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |