JP4870435B2 - Pciイクスプレスのバイトスキュー補償方法及びこのためのpciイクスプレス物理階層受信機 - Google Patents
Pciイクスプレスのバイトスキュー補償方法及びこのためのpciイクスプレス物理階層受信機 Download PDFInfo
- Publication number
- JP4870435B2 JP4870435B2 JP2006000819A JP2006000819A JP4870435B2 JP 4870435 B2 JP4870435 B2 JP 4870435B2 JP 2006000819 A JP2006000819 A JP 2006000819A JP 2006000819 A JP2006000819 A JP 2006000819A JP 4870435 B2 JP4870435 B2 JP 4870435B2
- Authority
- JP
- Japan
- Prior art keywords
- lane
- lanes
- symbol
- data
- comma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 40
- 238000012549 training Methods 0.000 claims description 27
- 230000003111 delayed effect Effects 0.000 claims description 20
- 238000012217 deletion Methods 0.000 claims description 13
- 230000037430 deletion Effects 0.000 claims description 13
- 101100508818 Mus musculus Inpp5k gene Proteins 0.000 description 56
- 101100366438 Rattus norvegicus Sphkap gene Proteins 0.000 description 56
- 238000010586 diagram Methods 0.000 description 19
- 230000005540 biological transmission Effects 0.000 description 16
- 238000001514 detection method Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Description
920 パイプ
930 スキュー補償部
Claims (19)
- 受信されるデータがトレーニングシーケンスであるかの可否を判断する段階と、
前記受信されるデータが前記トレーニングシーケンスである場合、前記トレーニングシーケンスを用いてコンマシンボルを基準としてレーンのそれぞれに対して整列ポイントを設定する段階と、
前記受信されるデータが前記トレーニングシーケンスではない場合、前記レーンのそれぞれに対してスキップシンボルの付加又は削除を行う段階と、
前記レーンのそれぞれに対してスキップシンボルの付加又は削除によって前記整列ポイントをシフトする段階と、
を含むことを特徴とするPCIイクスプレスのバイトスキュー補償方法。 - 前記レーンは、4つであることを特徴とする請求項1記載のPCIイクスプレスのバイトスキュー補償方法。
- 前記整列ポイントを設定する段階は、
前記レーンのうち、コンマシンボルを検出したレーンがあるかの可否を判断する段階と、
前記レーンのうち、コンマシンボルを検出したレーンがある場合、所定時間内に全てのレーンに対してコンマシンボルが検出されたかの可否を判断する段階と、
所定時間内に全てのレーンに対してコンマシンボルが検出された場合、コンマシンボルが検出されたタイミングによって前記レーンのそれぞれに対して整列ポイントを設定する段階と、を含むことを特徴とする請求項1記載のPCIイクスプレスのバイトスキュー補償方法。 - 前記整列ポイントをシフトする段階は、
前記レーンのそれぞれに対してスキップシンボルの付加又は削除が行われたかの可否を判断する段階と、
前記レーンのそれぞれに対してスキップシンボルが付加された場合、該当レーンの整列ポイントを受信されるデータをより少なく遅延させるように移動させる段階と、
前記レーンのそれぞれに対してスキップシンボルが削除された場合、該当レーンの整列ポイントを受信されるデータをより多く遅延させるように移動させる段階と、を含むことを特徴とする請求項1記載のPCIイクスプレスのバイトスキュー補償方法。 - 前記所定時間内に全てのレーンに対してコンマシンボルが検出されたかの可否を判断する段階は、
前記レーンのうち、コンマシンボルを検出したレーンがある場合、タイマーをスタートさせる段階と、
全てのレーンに対してコンマシンボルが検出されたかの可否を判断する段階と、
前記タイマーが終了されたかの可否を判断する段階と、を含むことを特徴とする請求項3記載のPCIイクスプレスのバイトスキュー補償方法。 - 前記スキップシンボルが付加された場合、該当レーンの整列ポイントを受信されるデータをより少なく遅延させるように移動させる段階は、
前記該当レーンの整列ポイントを受信されるデータをより少なく遅延させるように移動させることができない場合に、前記該当レーンを除いた他のレーンの整列ポイントを受信されるデータをより多く遅延させるように移動させることを特徴とする請求項4記載のPCIイクスプレスのバイトスキュー補償方法。 - 前記スキップシンボルが削除された場合、該当レーンの整列ポイントを受信されるデータをより多く遅延させるように移動させる段階は、
前記該当レーンの整列ポイントを受信されるデータをより多く遅延させるように移動させることができない場合に前記該当レーンを除いた他のレーンの整列ポイントを受信されるデータをより少なく遅延させるように移動させることを特徴とする請求項4記載のPCIイクスプレスのバイトスキュー補償方法。 - それぞれのレーンを通じて受信される直列データを10ビット並列データに変換する直/並列変換機と、
コンマシンボルを用いて前記10ビット並列データに対するビット整列を行い、整列された前記10ビット並列データを8ビットデータに変換し、受信されるデータの状態によってスキップシンボルを付加又は削除するパイプ(PIPE:PHY Interface for the PCI Express Architecture)と、
トレーニングシーケンスを用いて前記8ビットデータをコンマシンボルを基準としてレーンのそれぞれに対して整列ポイントを設定し、スキップシンボルの付加又は削除によって前記整列ポイントをシフトしてバイトスキューを補償するスキュー補償部と、を含むことを特徴とするPCIイクスプレス物理階層受信機。 - 前記レーンは、4つであることを特徴とする請求項8記載のPCIイクスプレス物理階層受信機。
- 前記スキュー補償部は、前記パイプからスキップシンボルの付加又は削除に対する情報の入力を受けることを特徴とする請求項8記載のPCIイクスプレス物理階層受信機。
- 前記スキュー補償部は、
前記レーンのうち、コンマシンボルを検出したレーンがあるかの可否を判断し、
前記レーンのうち、コンマシンボルを検出したレーンがある場合、所定時間内に全てのレーンに対してコンマシンボルが検出されたかの可否を判断し、
所定時間内に全てのレーンに対してコンマシンボルが検出された場合、コンマシンボルが検出されたタイミングによって前記レーンのそれぞれに対して整列ポイントを設定することを特徴とする請求項8記載のPCIイクスプレス物理階層受信機。 - 前記スキュー補償部は、
前記レーンのそれぞれに対してスキップシンボルが付加された場合に該当レーンの整列ポイントを受信されるデータをより少なく遅延させるように移動させ、
前記レーンのそれぞれに対してスキップシンボルが削除された場合に該当レーンの整列ポイントを受信されるデータをより多く遅延させるように移動させることを特徴とする請求項8記載のPCIイクスプレス物理階層受信機。 - 前記スキュー補償部は、
前記所定時間内に全てのレーンに対してコンマシンボルが検出されたかの可否を判断するためのタイマーを含むことを特徴とする請求項11記載のPCIイクスプレス物理階層受信機。 - 前記タイマーは、前記レーンのうち、コンマシンボルを検出したレーンがある場合にスタートされ、
前記所定時間内に全てのレーンに対してコンマシンボルが検出されない場合にリセットされることを特徴とする請求項13記載のPCIイクスプレス物理階層受信機。 - 前記スキュー補償部は、
前記該当レーンの整列ポイントを受信されるデータをより少なく遅延させるように移動させることができない場合に前記該当レーンを除いた他のレーンの整列ポイントを受信されるデータをより多く遅延させるように移動させることを特徴とする請求項12記載のPCIイクスプレス物理階層受信機。 - 前記スキュー補償部は、
前記該当レーンの整列ポイントを受信されるデータをより多く遅延させるように移動させることができない場合に、前記該当レーンを除いた他のレーンの整列ポイントを受信されるデータをより少なく遅延させるように移動させることを特徴とする請求項12記載のPCIイクスプレス物理階層受信機。 - それぞれのレーンを通じて受信されるデータがトレーニングシーケンスであるかの可否を判断する段階と、
前記受信されたデータがトレーニングシーケンスである場合、前記コンマシンボルが検出されたレーンがあるかの可否を判断して、相応するレーンを通じて受信された前記データに含まれたコンマシンボルに基づいてレーンのそれぞれに対して整列ポイントを設定する段階と、
前記コンマシンボルが検出されたそれぞれのタイミングに基づいてそれぞれの整列ポイントを設定する段階と、
前記受信されたデータがトレーニングシーケンスではない場合、前記データにスキップシンボルを付加するか除去する段階と、
前記データにスキップシンボルを付加するか除去することによって、それぞれの整列ポイントをシフトする段階と、を含み、
前記それぞれの整列ポイントをシフトする段階は、それぞれのレーンを通じて受信される前記データに前記スキップシンボルが付加されたかの可否を判断するか、前記それぞれのレーンを通じて受信される前記データから前記スキップシンボルが除去されたかの可否を判断する段階と、
前記データに前記スキップシンボルが付加された場合に、前記受信されるデータがより少なく遅延されることができない場合、前記受信されるデータを除いた他の受信されたデータをより多く遅延させるように該当する前記レーンを除いた他のレーンの各整列ポイントをシフトさせる段階と、を含むことを特徴とするPCIイクスプレスのバイトスキュー補償方法。 - 前記それぞれの整列ポイントをシフトする段階は、前記データから前記スキップシンボルが除去された場合に、前記受信されるデータがより多く遅延されることができない場合、前記受信されるデータを除いた他の受信されたデータをより少なく遅延させるように前記該当レーンを除いた他のレーンの各整列ポイントをシフトさせる段階を更に含むことを特徴とする請求項17記載のPCIイクスプレスのバイトスキュー補償方法。
- 前記コンマシンボルが検出されたレーンがある場合に、所定時間の間、全てのレーンに対するコンマシンボルが検出されたかの可否を判断する段階を更に含み、前記所定時間の間、全てのレーンに対するコンマシンボルが検出されたかの可否を判断する段階は、
前記コンマシンボルが検出されたレーンがある場合にタイマーをスタートさせる段階と、
全てのレーンに対してコンマシンボルが検出されたかの可否を判断する段階と、
前記タイマーが終了されたかの可否を判断する段階と、
前記所定時間の間、前記全てのレーンに対するコンマシンボルが検出された場合、前記コンマシンボルが検出されたそれぞれのタイミングに基づいて前記それぞれの整列ポイントを設定する段階と、を含むことを特徴とする請求項18記載のPCIイクスプレスのバイトスキュー補償方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2005-0001995 | 2005-01-10 | ||
KR1020050001995A KR20060081522A (ko) | 2005-01-10 | 2005-01-10 | 피씨아이 익스프레스의 바이트 스큐 보상방법 및 이를위한 피씨아이 익스프레스 물리 계층 수신기 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006202281A JP2006202281A (ja) | 2006-08-03 |
JP4870435B2 true JP4870435B2 (ja) | 2012-02-08 |
Family
ID=36654692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006000819A Active JP4870435B2 (ja) | 2005-01-10 | 2006-01-05 | Pciイクスプレスのバイトスキュー補償方法及びこのためのpciイクスプレス物理階層受信機 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7434114B2 (ja) |
JP (1) | JP4870435B2 (ja) |
KR (1) | KR20060081522A (ja) |
TW (1) | TWI382317B (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7397768B1 (en) | 2002-09-11 | 2008-07-08 | Qlogic, Corporation | Zone management in a multi-module fibre channel switch |
US7930377B2 (en) | 2004-04-23 | 2011-04-19 | Qlogic, Corporation | Method and system for using boot servers in networks |
US7669190B2 (en) | 2004-05-18 | 2010-02-23 | Qlogic, Corporation | Method and system for efficiently recording processor events in host bus adapters |
US7577772B2 (en) * | 2004-09-08 | 2009-08-18 | Qlogic, Corporation | Method and system for optimizing DMA channel selection |
US20060064531A1 (en) * | 2004-09-23 | 2006-03-23 | Alston Jerald K | Method and system for optimizing data transfer in networks |
US7676611B2 (en) * | 2004-10-01 | 2010-03-09 | Qlogic, Corporation | Method and system for processing out of orders frames |
US7392437B2 (en) * | 2005-01-20 | 2008-06-24 | Qlogic, Corporation | Method and system for testing host bus adapters |
US7281077B2 (en) * | 2005-04-06 | 2007-10-09 | Qlogic, Corporation | Elastic buffer module for PCI express devices |
US9014563B2 (en) | 2006-12-11 | 2015-04-21 | Cisco Technology, Inc. | System and method for providing an Ethernet interface |
JP4917901B2 (ja) * | 2007-01-15 | 2012-04-18 | 川崎マイクロエレクトロニクス株式会社 | 受信装置 |
US8284792B2 (en) * | 2007-06-01 | 2012-10-09 | Apple Inc. | Buffer minimization in interface controller |
CA2632031A1 (en) * | 2007-09-05 | 2009-03-05 | Faisal Dada | Aligning data on parallel transmission lines |
US7769048B2 (en) * | 2008-06-25 | 2010-08-03 | Intel Corporation | Link and lane level packetization scheme of encoding in serial links |
US8036248B2 (en) * | 2008-10-29 | 2011-10-11 | Silicon Image, Inc. | Method, apparatus, and system for automatic data aligner for multiple serial receivers |
JP5217946B2 (ja) * | 2008-11-19 | 2013-06-19 | 株式会社リコー | 半導体回路及び信号伝送システム |
JP5266164B2 (ja) * | 2009-08-25 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | データ受信装置 |
JP2011071852A (ja) * | 2009-09-28 | 2011-04-07 | Fujitsu Ltd | 伝送システムおよび伝送方法 |
JP5426326B2 (ja) * | 2009-11-09 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | データ受信装置、データ受信方法、及びプログラム |
TWI423007B (zh) * | 2009-12-31 | 2014-01-11 | Via Tech Inc | 串列匯流排裝置以及其時脈差補償方法 |
TW201142613A (en) * | 2010-05-31 | 2011-12-01 | Jmicron Technology Corp | Timing aligning circuit and timing aligning method for aligning data transmitting timing of a plurality of lanes |
US8488729B1 (en) * | 2010-09-10 | 2013-07-16 | Altera Corporation | Deskew across high speed data lanes |
JP5595303B2 (ja) * | 2011-02-23 | 2014-09-24 | ルネサスエレクトロニクス株式会社 | データ受信装置、データ受信方法及びプログラム |
WO2013001631A1 (ja) * | 2011-06-29 | 2013-01-03 | 富士通株式会社 | 伝送装置、伝送回路、伝送システムおよび伝送装置の制御方法 |
KR101876418B1 (ko) * | 2012-04-05 | 2018-07-10 | 한국전자통신연구원 | Pci 익스프레스 디스큐 장치 및 그 방법 |
US9600431B2 (en) | 2012-10-22 | 2017-03-21 | Intel Corporation | High performance interconnect physical layer |
JP6461959B2 (ja) | 2013-12-26 | 2019-01-30 | インテル コーポレイション | マルチチップパッケージリンク |
GB2524979A (en) * | 2014-04-08 | 2015-10-14 | Ibm | Method for verifying the functionality of a digital circuit |
US9666263B2 (en) * | 2015-10-07 | 2017-05-30 | Samsung Electronics Co., Ltd. | DIMM SSD SoC DRAM byte lane skewing |
US10789201B2 (en) * | 2017-03-03 | 2020-09-29 | Intel Corporation | High performance interconnect |
US10445265B2 (en) * | 2017-10-20 | 2019-10-15 | Cisco Technology, Inc. | Method and apparatus for deskewing decentralized data streams |
TWI782694B (zh) * | 2021-09-06 | 2022-11-01 | 智原科技股份有限公司 | 時序調整電路、時序不對稱消除方法及接收電路 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06164564A (ja) * | 1992-11-19 | 1994-06-10 | Nec Eng Ltd | データ転送システム |
JP3387379B2 (ja) * | 1997-09-01 | 2003-03-17 | 富士通株式会社 | パラレルデータスキュー検出回路 |
US6336192B1 (en) | 1998-02-16 | 2002-01-01 | Nippon Telegraph And Telephone Corporation | Parallel redundancy encoding apparatus |
US6678842B1 (en) * | 1998-12-14 | 2004-01-13 | Agere Systems Inc. | Communications system and associated deskewing methods |
US6654897B1 (en) * | 1999-03-05 | 2003-11-25 | International Business Machines Corporation | Dynamic wave-pipelined interface apparatus and methods therefor |
JP3758953B2 (ja) | 2000-07-21 | 2006-03-22 | 富士通株式会社 | スキュー補正装置 |
JP2002135234A (ja) * | 2000-10-20 | 2002-05-10 | Mitsubishi Electric Corp | スキュー調整回路 |
US7020729B2 (en) * | 2002-05-16 | 2006-03-28 | Intel Corporation | Protocol independent data transmission interface |
KR100440585B1 (ko) | 2002-05-24 | 2004-07-19 | 한국전자통신연구원 | 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림정렬 장치 및 방법, 그리고 기록매체 |
US7203853B2 (en) * | 2002-11-22 | 2007-04-10 | Intel Corporation | Apparatus and method for low latency power management on a serial data link |
TWI221975B (en) * | 2003-07-22 | 2004-10-11 | Via Tech Inc | Apparatus and method of a high-speed serial link with de-emphasis function |
US20050024926A1 (en) * | 2003-07-31 | 2005-02-03 | Mitchell James A. | Deskewing data in a buffer |
TWI221974B (en) * | 2003-08-05 | 2004-10-11 | Genesys Logic Inc | Lane sequencing method for PCI express and the associated devices |
EP1656777A1 (en) * | 2003-08-11 | 2006-05-17 | Koninklijke Philips Electronics N.V. | Auto realignment of multiple serial byte-lanes |
US20050144341A1 (en) * | 2003-12-31 | 2005-06-30 | Schmidt Daren J. | Buffer management via non-data symbol processing for a point to point link |
US7339995B2 (en) * | 2003-12-31 | 2008-03-04 | Intel Corporation | Receiver symbol alignment for a serial point to point link |
US7631118B2 (en) * | 2003-12-31 | 2009-12-08 | Intel Corporation | Lane to lane deskewing via non-data symbol processing for a serial point to point link |
US7444558B2 (en) * | 2003-12-31 | 2008-10-28 | Intel Corporation | Programmable measurement mode for a serial point to point link |
JP4456432B2 (ja) * | 2004-08-02 | 2010-04-28 | 富士通株式会社 | 基準信号を用いて同期伝送を行う装置および方法 |
US7174412B2 (en) * | 2004-08-19 | 2007-02-06 | Genesys Logic, Inc. | Method and device for adjusting lane ordering of peripheral component interconnect express |
JP4330146B2 (ja) * | 2004-08-19 | 2009-09-16 | Necエンジニアリング株式会社 | スキュー調整回路 |
-
2005
- 2005-01-10 KR KR1020050001995A patent/KR20060081522A/ko not_active Application Discontinuation
-
2006
- 2006-01-05 JP JP2006000819A patent/JP4870435B2/ja active Active
- 2006-01-07 US US11/326,622 patent/US7434114B2/en active Active
- 2006-01-09 TW TW095100726A patent/TWI382317B/zh active
Also Published As
Publication number | Publication date |
---|---|
KR20060081522A (ko) | 2006-07-13 |
TWI382317B (zh) | 2013-01-11 |
JP2006202281A (ja) | 2006-08-03 |
US7434114B2 (en) | 2008-10-07 |
US20060156083A1 (en) | 2006-07-13 |
TW200636492A (en) | 2006-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4870435B2 (ja) | Pciイクスプレスのバイトスキュー補償方法及びこのためのpciイクスプレス物理階層受信機 | |
US7747888B2 (en) | Technique to create link determinism | |
JP6461089B2 (ja) | データシンボル遷移ベースのクロック同期を行うマルチワイヤオープンドレインリンク | |
TWI417703B (zh) | 相容於通用序列匯流排協定之時脈同步方法 | |
JP4652261B2 (ja) | パラレル変換回路 | |
US8023602B2 (en) | Serial data communication apparatus and methods of using a single line | |
US7209531B1 (en) | Apparatus and method for data deskew | |
US20090323728A1 (en) | Asynchronous data fifo that provides uninterrupted data flow | |
US6738917B2 (en) | Low latency synchronization of asynchronous data | |
US10038450B1 (en) | Circuits for and methods of transmitting data in an integrated circuit | |
US20190028262A1 (en) | Data transmission system | |
US20080147916A1 (en) | Data synchronization method of data buffer device | |
JP4917901B2 (ja) | 受信装置 | |
US7796063B2 (en) | Data transmission circuits and data transceiver systems | |
CN113946526B (zh) | 一种高速串行总线的多通道数据绑定***及方法 | |
JP2013055502A (ja) | シリアル通信回路 | |
CN106933767B (zh) | 一种适用于jesd204b协议的逗号检测和字对齐方法及*** | |
JP2003304225A (ja) | データリカバリ回路 | |
WO2012038546A1 (en) | Multi-lane data transmission de-skew | |
CN111934707B (zh) | 数据发射代码和接口 | |
US20080247496A1 (en) | Early HSS Rx Data Sampling | |
US7366207B1 (en) | High speed elastic buffer with clock jitter tolerant design | |
JP2017050734A (ja) | シリアル通信装置、通信システム及び通信方法 | |
CN107810495B (zh) | 具有线活动检测器的uart | |
US12038864B2 (en) | Signal processing circuit and reception device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4870435 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |