JP5426326B2 - データ受信装置、データ受信方法、及びプログラム - Google Patents
データ受信装置、データ受信方法、及びプログラム Download PDFInfo
- Publication number
- JP5426326B2 JP5426326B2 JP2009256492A JP2009256492A JP5426326B2 JP 5426326 B2 JP5426326 B2 JP 5426326B2 JP 2009256492 A JP2009256492 A JP 2009256492A JP 2009256492 A JP2009256492 A JP 2009256492A JP 5426326 B2 JP5426326 B2 JP 5426326B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- lfsr
- timing adjustment
- timing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Quality & Reliability (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
Description
2、102 8B/10Bエンコード回路
3、103 P/S変換回路
6、106 S/P変換回路
7、107 エラスティックバッファ回路
8、108 8B/10Bデコード回路
9 LFSR停止信号生成回路
10、110 デスクランブル回路
109 SKP/COM変換回路
201 SKPオーダードセット
202、203 通常データ
Claims (18)
- スクランブルされ送信されたデータを受信データとして受け取り、送信側とのタイミングを調整するエラスティックバッファ回路と、
前記エラスティックバッファ回路でタイミング調整されたデータに応じてLFSR停止信号を出力するLFSR停止信号生成回路と、
前記LFSR停止信号生成回路から出力されたLFSR停止信号に応じて、前記エラスティックバッファでタイミング調整されたデータに対しデータをデスクランブルするデスクランブル回路と、
を有し、
前記受信データは、送信側とのタイミングを調整するためのタイミング調整用データセットを有し、
前記LFSR停止信号生成回路は、前記タイミング調整用データセットに含まれるタイミング調整用データを所望の数受信し、正常なタイミング調整用データを最初に受信した後、前記デスクランブルが正常に行われるよう、必要な数のLFSR停止信号を出力する、データ受信装置。 - 前記タイミング調整用データセットは、SKPオーダードセットであり、前記タイミング調整用データは、SKPシンボルである、請求項1記載のデータ受信装置。
- 前記LFSR停止信号生成回路が出力するLFSR停止信号の個数は、任意に設定可能である、請求項1又は2記載のデータ受信装置。
- 前記エラスティックバッファ回路は、前記タイミング調整用データセット単位でタイミングを調整する、請求項1乃至3のいずれか一に記載のデータ受信装置。
- 前記エラスティックバッファ回路は、前記タイミング調整用データセットに含まれる前記タイミング調整用データを増減することで、タイミングを調整する、請求項1乃至3のいずれか一に記載のデータ受信装置。
- 前記LFSR停止信号生成回路は、前記エラスティックバッファからの通知に基づきタイミング調整用データセットに含まれるタイミング調整用データの数を計算し、最初にタイミング調整用データを受け取った後、当該タイミング調整用データの数に応じて、LFSR停止信号を出力する、請求項1乃至5のいずれか一に記載のデータ受信装置。
- 前記デスクランブル回路は、前記エラスティックバッファ回路からのデータと、前記LFSR停止信号生成回路からのLFSR停止信号とを入力し、前記エラスティックバッファ回路からのデータに含まれるタイミング調整用データセット及びLFSR停止信号によりデスクランブル処理を行う、請求項1乃至6のいずれか一に記載のデータ受信装置。
- 前記受信データは、USB3.0バス方式のデータである、請求項1乃至7のいずれか一に記載のデータ受信装置。
- 前記受信データは、PCI Expressバス方式のデータである、請求項1乃至7のいずれか一に記載のデータ受信装置。
- スクランブルされ送信されたデータを受信データとして受け取り、送信側とのタイミングを調整した後、デスクランブルして出力するデータ受信装置のデータ転送方法であって、
前記デスクランブルを行う前のデータにおいて、送信側とのタイミングを調整するためのタイミング調整用データセットに含まれるタイミング調整用データを検出し、
前記タイミング調整用データセットに含まれるタイミング調整用データの数が所望の個数分受信したのと同様になるように、正常なタイミング調整用データを最初に受信した後、次以降受信するデータの出力タイミングで必要な数のLFSR停止信号を出力するデータ転送方法。 - 前記タイミング調整用データセットは、SKPオーダードセットであり、
前記タイミング調整用データは、SKPシンボルである、請求項10記載のデータ転送方法。 - 正常なタイミング調整用データを最初に受信した後、LFSR停止信号を出力する個数は、任意に設定可能である、請求項10又は11記載のデータ転送方法。
- 前記受信データは、前記タイミング調整用データセット単位でタイミングが調整される、請求項10乃至12のいずれか一に記載のデータ転送方法。
- 前記受信データは、前記タイミング調整用データセットに含まれる前記タイミング調整用データを増減することで、タイミングが調整される、請求項10乃至13のいずれか一に記載のデータ転送方法。
- 前記受信データの、送信側とのタイミングを調整するエラスティックバッファからの通知に基づきタイミング調整用データセットに含まれるタイミング調整用データの数を計算し、
最初にタイミング調整用データを受け取った後、当該タイミング調整用データの数に応じて、次以降受信するデータの出力タイミングで必要な数のLFSR停止信号を出力する、請求項10乃至14のいずれか一に記載のデータ転送方法。 - 前記受信データは、USB3.0バス方式のデータである、請求項10乃至15のいずれか一に記載のデータ転送方法。
- 前記受信データは、PCI Expressバス方式のデータである、請求項10乃至15のいずれか一に記載のデータ転送方法。
- スクランブルされ送信されたデータを受信データとして受け取り、送信側とのタイミングを調整した後、デスクランブルして出力する動作をコンピュータに実行させるためのプログラムであって、
前記デスクランブル前のデータにおいて、送信側とのタイミングを調整するためのタイミング調整用データセットに含まれるタイミング調整用データを検出し、
前記タイミング調整用データセットに含まれるタイミング調整用データを所望の数受信し、前記デスクランブルが正常に行われるよう、正常なタイミング調整用データを最初に受信した後、必要な数のLFSR停止信号を出力する、プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009256492A JP5426326B2 (ja) | 2009-11-09 | 2009-11-09 | データ受信装置、データ受信方法、及びプログラム |
US12/938,621 US8499205B2 (en) | 2009-11-09 | 2010-11-03 | Data reception device, data reception method, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009256492A JP5426326B2 (ja) | 2009-11-09 | 2009-11-09 | データ受信装置、データ受信方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011101321A JP2011101321A (ja) | 2011-05-19 |
JP5426326B2 true JP5426326B2 (ja) | 2014-02-26 |
Family
ID=43975053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009256492A Active JP5426326B2 (ja) | 2009-11-09 | 2009-11-09 | データ受信装置、データ受信方法、及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8499205B2 (ja) |
JP (1) | JP5426326B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5595303B2 (ja) * | 2011-02-23 | 2014-09-24 | ルネサスエレクトロニクス株式会社 | データ受信装置、データ受信方法及びプログラム |
US8879680B2 (en) * | 2012-11-06 | 2014-11-04 | Ati Technologies Ulc | Adaptive clock mismatch compensation symbol insertion in signal transmissions |
US9213355B2 (en) | 2012-11-06 | 2015-12-15 | Advanced Micro Devices, Inc. | Selective insertion of clock mismatch compensation symbols in signal transmissions based on a receiver's compensation capability |
US10073982B2 (en) * | 2013-08-15 | 2018-09-11 | Renesas Electronics Corporation | Semiconductor device |
US9515813B1 (en) | 2015-05-26 | 2016-12-06 | International Business Machines Corporation | Initializing a descrambler |
US9497020B1 (en) | 2015-05-26 | 2016-11-15 | International Business Machines Corporation | Initializing a descrambler |
US20180329855A1 (en) * | 2017-05-12 | 2018-11-15 | Intel Corporation | Alternate protocol negotiation in a high performance interconnect |
JP6991812B2 (ja) | 2017-09-26 | 2022-01-13 | キヤノン株式会社 | 接続された外部装置と通信可能であって省電力状態に移行が可能なコントローラを備える情報処理装置及びその制御方法 |
JP2020014050A (ja) | 2018-07-13 | 2020-01-23 | キオクシア株式会社 | 装置 |
LU101216B1 (de) * | 2019-05-15 | 2020-11-16 | Phoenix Contact Gmbh & Co | Technik zur Korrektur eiines Zeitparameters |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5610983A (en) * | 1994-09-30 | 1997-03-11 | Thomson Consumer Electronics, Inc. | Apparatus for detecting a synchronization component in a satellite transmission system receiver |
JP3166692B2 (ja) * | 1997-12-09 | 2001-05-14 | 日本電気株式会社 | 符号化回路 |
TWI249681B (en) * | 2003-07-02 | 2006-02-21 | Via Tech Inc | Circuit and method for aligning data transmitting timing of a plurality of lanes |
US7631118B2 (en) * | 2003-12-31 | 2009-12-08 | Intel Corporation | Lane to lane deskewing via non-data symbol processing for a serial point to point link |
US7404115B2 (en) * | 2004-02-12 | 2008-07-22 | International Business Machines Corporation | Self-synchronising bit error analyser and circuit |
JP4407910B2 (ja) | 2004-03-16 | 2010-02-03 | 川崎マイクロエレクトロニクス株式会社 | データ受信装置 |
TWI273259B (en) * | 2004-11-09 | 2007-02-11 | Via Tech Inc | Built-in test architecture |
KR20060081522A (ko) * | 2005-01-10 | 2006-07-13 | 삼성전자주식회사 | 피씨아이 익스프레스의 바이트 스큐 보상방법 및 이를위한 피씨아이 익스프레스 물리 계층 수신기 |
US8867683B2 (en) * | 2006-01-27 | 2014-10-21 | Ati Technologies Ulc | Receiver and method for synchronizing and aligning serial streams |
JP4917901B2 (ja) * | 2007-01-15 | 2012-04-18 | 川崎マイクロエレクトロニクス株式会社 | 受信装置 |
WO2009105095A1 (en) * | 2008-02-20 | 2009-08-27 | Hewlett-Packard Development Company, L.P. | Redriver with two reference clocks and method of operation thereof |
US7958404B2 (en) * | 2009-03-31 | 2011-06-07 | Intel Corporation | Enabling resynchronization of a logic analyzer |
JP5266164B2 (ja) * | 2009-08-25 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | データ受信装置 |
US8806093B2 (en) * | 2010-04-01 | 2014-08-12 | Intel Corporation | Method, apparatus, and system for enabling a deterministic interface |
TW201142613A (en) * | 2010-05-31 | 2011-12-01 | Jmicron Technology Corp | Timing aligning circuit and timing aligning method for aligning data transmitting timing of a plurality of lanes |
-
2009
- 2009-11-09 JP JP2009256492A patent/JP5426326B2/ja active Active
-
2010
- 2010-11-03 US US12/938,621 patent/US8499205B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20110113293A1 (en) | 2011-05-12 |
JP2011101321A (ja) | 2011-05-19 |
US8499205B2 (en) | 2013-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5426326B2 (ja) | データ受信装置、データ受信方法、及びプログラム | |
JP5266164B2 (ja) | データ受信装置 | |
US8737625B2 (en) | Data receiving apparatus, data receiving method, and non-transitory computer readable medium storing program | |
JP4902665B2 (ja) | データ伝送装置および伝送符号の生成方法 | |
US10089173B2 (en) | Error detection constants of symbol transition clocking transcoding | |
WO2013001631A1 (ja) | 伝送装置、伝送回路、伝送システムおよび伝送装置の制御方法 | |
EP2629472A1 (en) | Transmission circuit, reception circuit, transmission method, reception method, communication system and communication method therefor | |
US20180054216A1 (en) | Flipped bits for error detection and correction for symbol transition clocking transcoding | |
EP3117527B1 (en) | Method for using error correction codes with n factorial or cci extension | |
JP2013141184A (ja) | 送受信システム及びプログラム | |
US11295650B2 (en) | Display driving device and display device including the same | |
JP5263986B2 (ja) | シリアル受信装置並びにシリアル受信装置の制御方法及びプログラム | |
JP4407910B2 (ja) | データ受信装置 | |
JP6787318B2 (ja) | データ伝送装置およびデータ伝送方法、受信装置および受信方法、プログラム、並びにデータ伝送システム | |
US11222569B2 (en) | Display driving device and display device including the same | |
JP4267000B2 (ja) | データ/ストローブエンコーディング方式回路およびデータ/ストローブエンコーディング方法 | |
JP2012034267A (ja) | データ伝送システムにおける通信装置および通信方法 | |
CN117296267A (zh) | 容错性前向纠错有序集消息解码器 | |
US6678858B1 (en) | Code error monitor apparatus | |
US11424859B2 (en) | Physical layer low-latency forward error correction | |
JP6922259B2 (ja) | 画像転送システム、画像転送装置、及び画像転送方法 | |
JP6601282B2 (ja) | データ転送装置、データ転送システム、及びデータ転送システムの制御方法 | |
JPWO2013001631A1 (ja) | 伝送装置、伝送回路、伝送システムおよび伝送装置の制御方法 | |
WO2017016081A1 (zh) | 字符边界确定方法、装置和存储介质 | |
JP2018174500A (ja) | 受信装置およびシンボル列訂正方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131128 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5426326 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |