TWI417703B - 相容於通用序列匯流排協定之時脈同步方法 - Google Patents

相容於通用序列匯流排協定之時脈同步方法 Download PDF

Info

Publication number
TWI417703B
TWI417703B TW099124137A TW99124137A TWI417703B TW I417703 B TWI417703 B TW I417703B TW 099124137 A TW099124137 A TW 099124137A TW 99124137 A TW99124137 A TW 99124137A TW I417703 B TWI417703 B TW I417703B
Authority
TW
Taiwan
Prior art keywords
signal
clock
host device
synchronization method
transmitter
Prior art date
Application number
TW099124137A
Other languages
English (en)
Other versions
TW201205232A (en
Inventor
Jiun Cheng Hsieh
ying chen Lin
Original Assignee
Genesys Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genesys Logic Inc filed Critical Genesys Logic Inc
Priority to TW099124137A priority Critical patent/TWI417703B/zh
Priority to US12/853,636 priority patent/US8553753B2/en
Publication of TW201205232A publication Critical patent/TW201205232A/zh
Application granted granted Critical
Publication of TWI417703B publication Critical patent/TWI417703B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03777—Arrangements for removing intersymbol interference characterised by the signalling
    • H04L2025/03783—Details of reference signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

相容於通用序列匯流排協定之時脈同步方法
本發明係關於一種時脈同步方法，特別是有關於一種相容於通用序列匯流排協定之時脈同步方法。
隨著資訊技術的快速發展與進步，可攜式儲存裝置、影音媒體等電子裝置廣泛被應用於資料存取與視訊影像之領域，其中通用序列匯流排(Universal Serial Bus,USB)協定是一種常用的通訊匯流排，係作為該電子裝置與主機裝置(Host)之間的通訊介面。為了加速電子裝置的資料流(data stream)的讀取與寫入，通用序列匯流排(Universal Serial Bus,USB)協定的規格從早期的USB 1.0持續推陳出新至目前的USB 3.0規格，該USB 3.0規格逐漸使用於需要高速傳送資料的電子裝置，可以有效提高資料的存取效率。
該電子裝置的接收器以及發射器依據USB 3.0的規範用以接收來自主機裝置(Host)(例如電腦系統)的資訊或是傳送訊息至該主機裝置，然而該接收器與該發射器係使用一獨立之晶體振盪器或振盪電路(時脈電路)提供之時脈訊號，以作為資訊接收與傳送步驟的參考基準時脈，然而該參考基準時脈與主機裝置發送訊號之時脈並非同步，為使電子裝置之接收器能夠解析該主機裝置發送之訊號，該電子裝置需要設置彈性緩衝器(Elastic Buffer)緩衝不同的參考基準時脈與發送時脈領域之間的差異，以正確解析出該訊號。有鑑於此，需要發展一種新式的時脈同步方法，以解決上述之問題。
本發明提供一種時脈同步方法，相容於通用序列匯流排協定，以使主機裝置與受控裝置的時脈訊號同步化，以節省製造成本。
本發明之時脈同步方法相容於通用序列匯流排(USB)協定，以用於時脈同步系統，該時脈同步系統包括主機裝置以及受控裝置，該受控裝置包括接收器、發射器以及時脈/資料回復裝置，該時脈同步方法包括下列步驟：
(a)該發射器於第一時間區間(T1)傳送一周期訊號至該主機裝置。在一實施例中，該周期訊號例如是低頻周期訊號(low frequency periodic signal,LFPS)，以作為該發射器與該主機裝置之間的交握(handshaking)通訊信號。
(b)該主機裝置於第二時間區間(T2)依據一操作時脈傳送第一等化訓練序列(training sequence for equalization,TSEQ)訊號至該接收器，以訓練該接收器，且該發射器於該第二時間區間(T2)持續傳送該週期訊號至該主機裝置。
(c)該時脈/資料回復裝置於該第二時間區間(T2)解析該接收器的第一等化訓練序列(TSEQ)訊號，以產生時脈訊號以及資料訊號。
(d)一序列/解序列裝置依據該時脈訊號將該資料訊號進行格式轉換。
(e)該發射器依據該時脈/資料回復裝置的時脈訊號於第三時間區間(T3)傳送第二等化訓練序列(TSEQ)訊號至該主機裝置，其中該接收器與該發射器共用該時脈訊號。在一實施例中，該第一等化訓練序列(TSEQ)訊號以及該第二等化訓練序列(TSEQ)訊號係依據USB 3.0規範標準。較佳實施例中，該操作時脈的頻率與該時脈訊號的頻率同步，亦即該時脈同步系統之主機裝置與該受控裝置的接收器以及發射器的時脈訊號同步化，節省設置額外的時脈電路以及額外設置彈性緩衝器，節省製造成本。
(f)該發射器依據該時脈訊號傳送第一訓練序列(TS1)訊號至該主機裝置。
(g)該發射器依據該時脈訊號傳送第二訓練序列(TS2)訊號至該主機裝置。
應注意的是，上述之等化訓練序列(TSEQ)係為等化訓練訊號之一種，不同訊號格式亦可作為該等化訓練訊號。
為讓本發明之上述內容能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
本發明之較佳實施例藉由所附圖式與下面之說明作詳細描述，在不同的圖式中，相同的元件符號表示相同或相似的元件。
第1圖係繪示依據本發明實施例中相容於通用序列匯流排協定的時脈同步系統100之方塊圖。該時脈同步系統100包括主機裝置102以及受控裝置104，該受控裝置104包括接收器106、發射器108以及時脈/資料回復裝置110，該主機裝置102耦接於該受控裝置104，該接收器106耦接於該主機裝置102，該時脈/資料回復裝置110耦接該接收器106至該發射器108，該發射器108耦接於該主機裝置102。
該接收器106依據USB 3.0超高速(SuperSpeed)規範接收來自該主機裝置102的RXD+、RXD-差動訊號，該時脈/資料回復裝置110解析該接收器106的第一等化訓練序列(TSEQ)訊號，以產生時脈訊號112以及資料訊號114，序列/解序列裝置115依據解析出的時脈訊號112轉換資料訊號114之格式，且發射器108依據USB 3.0超高速規範，以藉由該時脈訊號傳送TXD+、TXD-差動訊號至該主機裝置102。該USB 3.0超高速規範之操作頻率係為5 Gbps(Giga bits per second)。
第2圖係繪示依據本發明實施例中受控裝置104執行輪詢步驟之狀態結構示意圖。該輪詢步驟之狀態結構具有五個階段，用以表示連結訓練與狀態機(link training status state machine,LTSSM)，包括接收器等化階段(receiver equalization)200、主動輪詢(polling active)202、輪詢設定(polling configuration)204、輪詢待命(polling idle)206以及正常操作狀態(U0)208等五個階段。
具體來說，上述之輪詢(Polling)係指主機裝置102與該受控裝置104之間執行連接訓練(link training)之程序，在超高速訓練程序開始之前，該發射器108於第一時間區間(T1)傳送一周期訊號至該主機裝置102，以作為該發射器108與該主機裝置102之間的交握(handshaking)通訊信號，並且利用等化訓練序列(TSEQ)、第一訓練序列(training sequence 1,TS1)、第二訓練序列(training sequence 2,TS2)進行位元鎖相(bit lock)、符元鎖相(symbol lock)以及接收器等化訓練(equalization training)。
在接收器等化階段200，該等化訓練序列(TSEQ)訓練序列例如是重複65536次。等化訓練序列(TSEQ)係由多個順序集合(ordered sets)所組成，用以對位元對準(bit alignment)初始化、符元對準(symbol alignment)以及等化器最佳化(equalizer optimization)。等化訓練序列(TSEQ)順序集合如表一所列，第一欄位表示符元編號(symbol number)，第二欄位表示名稱(name)，第三欄位表示值(value)，例如第一列的符元編號1所示之名稱K28.5表示用於編碼(encoding)機制之控制型態碼(control type code)，其相對應的值為COM(comma)，用以進行符元對準(symbol alignment)；第二列的符元編號2所示之名稱D31.7表示用於編碼(encoding)機制之資料型態碼(data type code)，其相對應的值為0xFF(十六進位制)，餘此類推，符元編號16-31所列的名稱D10.2，其相對應的值為0x4A(十六進位制)。
接著在主動輪詢階段202，該受控制裝置104持續以超高速訓練程序與該主機裝置102進行連結(link)，其中跳躍符元”SKP”(skip symbol)用以補償兩個埠(port)之間不同的位元速率(bit rate)，亦即可***跳躍符元”SKP”至訊號串流(data stream)中，如第2圖所示。隨後在輪詢設定階段204，該受控制裝置104與該主機裝置102完成超高速訓練程序之連結。然後在輪詢待命階段206，對該第二訓練序列(TS2)訊號進行解碼並且決定進入下一個階段，亦即正常操作狀態階段208。
參考第1圖以及第3圖，第3圖繪示依據本發明實施例中執行時脈同步方法之流程圖。該時脈同步方法相容於通用序列匯流排(USB)協定，以用於時脈同步系統100，該時脈同步系統100包括主機裝置102以及受控裝置104，該受控裝置包括接收器106、發射器108以及時脈/資料回復裝置110，該時脈同步方法包括下列步驟：
在步驟S300中，該發射器108於第一時間區間(T1)傳送一周期訊號至該主機裝置102。在一實施例中，該周期訊號例如是低頻周期訊號(low frequency periodic signal,LFPS)，以作為該發射器108與該主機裝置102之間的交握(handshaking)通訊信號。
在步驟S302中，該主機裝置102於第二時間區間(T2)依據一操作時脈傳送第一等化訓練序列(TSEQ)訊號至該接收器106，以訓練該接收器106，且該發射器108於該第二時間區間(T2)持續傳送該週期訊號至該主機裝置102。
在步驟S304中，該時脈/資料回復裝置110於該第二時間區間(T2)解析該接收器106的第一等化訓練序列(TSEQ)訊號，以產生時脈訊號112以及資料訊號114。
在步驟S305中，序列/解序列裝置115依據該時脈訊號轉換該資料訊號之格式。
在步驟S306中，該發射器108依據該時脈/資料回復裝置110解析出的時脈訊號112於第三時間區間(T3)傳送第二等化訓練序列(TSEQ)訊號至該主機裝置102，以訓練該主機裝置102，其中該接收器106與該發射器108共用該時脈訊號112。在一實施例中，該第一等化訓練序列(TSEQ)訊號以及該第二等化訓練序列(TSEQ)訊號係依據USB 3.0規範標準。較佳實施例中，該操作時脈的頻率與該時脈訊號112的頻率同步，亦即該時脈同步系統之主機裝置102與受控裝置104的接收器106以及發射器108的時脈訊號同步，節省設置額外的時脈電路以及額外設置彈性緩衝器，節省製造成本。應注意的是上述之頻率同步係指頻率相同或經由除頻/倍頻後具一定比例關係。
在步驟S308中，該發射器108依據該時脈訊號112傳送第一訓練序列(TS1)訊號至該主機裝置102。
在步驟S310中，該發射器108依據該時脈訊號112傳送第二訓練序列(TS2)訊號至該主機裝置102。
應注意的是，上述之等化訓練序列(TSEQ)係為等化訓練訊號之一種，不同訊號格式亦可作為本發明之等化訓練訊號。
第4圖係繪示依據本發明實施例中接收器/發射器執行輪詢流程之訊號波形圖。首先在第一時間區間(T1)中，該發射器108傳送一周期訊號至該主機裝置102，以使該發射器108與該主機裝置102之間進行交握(handshaking)通訊，在一較佳實施例中，該發射器108係直接發送低頻周期訊號(LFPS)至該主機裝置102，而不需要透過時脈訊號112作驅動。
接著在第二時間區間(T2)中，該接收器106接收來自該主機裝置102所傳送的第一等化訓練序列(TSEQ)訊號，此時該接收器106接收的第一等化訓練序列(TSEQ)訊號之頻率為該主機裝置102的傳送頻率，例如USB 3.0超高速(SuperSpeed)的操作頻率5.0 Gbps，且該發射器108在第二時間區間(T2)中持續傳送低頻周期訊號至該主機裝置102，其目的在於使該時脈/資料回復裝置110於該第二時間區間(T2)具有充分的時間解析該第一等化訓練序列(TSEQ)訊號，以產生時脈訊號112以及資料訊號114。換言之，在第二時間區間(T2)，該時脈/資料回復裝置110可鎖定(lock)至USB 3.0超高速(SuperSpeed)的操作頻率5.0 Gbps。在一實施例中，該第二時間區間大於低頻周期訊號的週期(20奈秒(ns))，例如是介於20奈秒(ns)至4毫秒(ms)之間。在一較佳實施例中，該第二時間區間大於低頻周期訊號的脈衝(burst)週期(1微秒(μs))，例如是介於1微秒(μs)至1毫秒之間，以使該時脈/資料回復裝置110於該第二時間區間(T2)正確解析該第一等化訓練序列(TSEQ)訊號。
最後在第三時間區間(T3)中，該發射器108依據該時脈/資料回復裝置110解析出的時脈訊號112傳送第二等化訓練序列(TSEQ)訊號至該主機裝置102，以訓練該主機裝置102。
綜上所述，本發明提供一種時脈同步方法，相容於通用序列匯流排協定，以使時脈同步系統之主機裝置與受控裝置的接收器以及發射器的時脈訊號同步，主要是利用該第一等化訓練序列(TSEQ)訊號以及該第二等化訓練序列(TSEQ)訊號依據USB 3.0規範標準，以使該時脈同步系統之主機裝置與受控裝置的接收器以及發射器的時脈訊號同步，節省設置額外的時脈電路以及額外設置彈性緩衝器，節省製造成本。
雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，例如頻率同步係指頻率相同或經由除頻/倍頻後具一定比例關係，均屬頻率同步的範籌，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．時脈同步系統
102．．．主機裝置
104．．．受控裝置
106．．．接收器
108．．．發射器
110．．．時脈/資料回復裝置
112．．．時脈訊號
114．．．資料訊號
115．．．序列/解序列裝置
200．．．接收器等化階段
202．．．主動輪詢階段
204．．．輪詢設定階段
206．．．輪詢待命階段
208．．．正常操作狀態階段
第1圖係繪示依據本發明實施例中相容於通用序列匯流排協定的時脈同步系統之方塊圖。
第2圖係繪示依據本發明實施例中受控裝置執行輪詢步驟時之狀態結構示意圖。
第3圖係繪示依據本發明實施例中執行時脈同步方法之流程圖。
第4圖係繪示依據本發明實施例中接收器/發射器執行輪詢流程之訊號波形圖。
S300~S310．．．步驟

Claims (10)

  1. 一種時脈同步方法，用於一時脈同步系統，該時脈同步系統包括一主機裝置以及一受控裝置，該受控裝置包括一接收器、一發射器以及一時脈/資料回復裝置，該時脈同步方法包括下列步驟：(a)　該發射器於一第一時間區間傳送一周期訊號至該主機裝置；(b)　該主機裝置於一第二時間區間依據一操作時脈傳送一第一等化訓練訊號至該接收器，該發射器於該第二時間區間持續傳送該週期訊號至該主機裝置；(c)　該時脈/資料回復裝置於該第二時間區間解析該第一等化訓練訊號，以產生一時脈訊號以及一資料訊號；以及(d)　該發射器依據該時脈訊號於一第三時間區間傳送一第二等化訓練訊號至該主機裝置，該接收器與該發射器共用該時脈訊號。
  2. 如申請專利範圍第1項所述之時脈同步方法，其中該第一等化訓練訊號以及該第二等化訓練訊號係依據通用序列匯流排(USB)3.0規範標準。
  3. 如申請專利範圍第1項所述之時脈同步方法，其中該操作時脈的頻率與該時脈訊號的頻率同步。
  4. 如申請專利範圍第1項所述之時脈同步方法，其中該第一等化訓練訊號以及該第二等化訓練訊號係由複數控制型態碼與複數資料型態碼所組成。
  5. 如申請專利範圍第1項所述之時脈同步方法，其中該週期訊號係為低頻周期訊號。
  6. 如申請專利範圍第1項所述之時脈同步方法，在步驟(d)之後更包括步驟(e)：該發射器依據該時脈訊號傳送第一訓練序列(TS1)訊號至該主機裝置。
  7. 如申請專利範圍第6項所述之時脈同步方法，在步驟(e)之後更包括步驟(f)：該發射器依據該時脈訊號傳送第二訓練序列(TS2)訊號至該主機裝置。
  8. 如申請專利範圍第1項所述之時脈同步方法，在步驟(d)之前更包括步驟(c1)：一序列/解序列裝置依據該時脈訊號轉換該資料訊號之格式。
  9. 如申請專利範圍第1項所述之時脈同步方法，其中該第二時間區間介於20奈秒(ns)至4毫秒(ms)之間。
  10. 如申請專利範圍第1項所述之時脈同步方法，其中該第二時間區間介於1微秒(μs)至1毫秒(ms)之間。
TW099124137A 2010-07-22 2010-07-22 相容於通用序列匯流排協定之時脈同步方法 TWI417703B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099124137A TWI417703B (zh) 2010-07-22 2010-07-22 相容於通用序列匯流排協定之時脈同步方法
US12/853,636 US8553753B2 (en) 2010-07-22 2010-08-10 Clock-synchronized method for universal serial bus (USB)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099124137A TWI417703B (zh) 2010-07-22 2010-07-22 相容於通用序列匯流排協定之時脈同步方法

Publications (2)

Publication Number Publication Date
TW201205232A TW201205232A (en) 2012-02-01
TWI417703B true TWI417703B (zh) 2013-12-01

Family

ID=45493597

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099124137A TWI417703B (zh) 2010-07-22 2010-07-22 相容於通用序列匯流排協定之時脈同步方法

Country Status (2)

Country Link
US (1) US8553753B2 (zh)
TW (1) TWI417703B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569128B (zh) * 2015-02-20 2017-02-01 新力電腦娛樂美國有限責任公司 經由使用欺騙時脈及細粒度頻率控制實現之向後相容性

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2433193B1 (en) * 2009-05-20 2013-11-27 Chronologic Pty Ltd High density, low jitter, synchronous usb expansion
US8457247B2 (en) * 2010-11-18 2013-06-04 Plx Technology, Inc. In-band generation of low-frequency periodic signaling
US8996747B2 (en) 2011-09-29 2015-03-31 Cypress Semiconductor Corporation Methods and physical computer-readable storage media for initiating re-enumeration of USB 3.0 compatible devices
US8843664B2 (en) 2011-09-29 2014-09-23 Cypress Semiconductor Corporation Re-enumeration of USB 3.0 compatible devices
GB2503474B (en) * 2012-06-27 2016-06-29 Nordic Semiconductor Asa Data transfer between clock domains
GB2503472A (en) * 2012-06-27 2014-01-01 Nordic Semiconductor Asa Data transfer between clock domains following clock transition in destination domain
US9117036B2 (en) * 2012-09-26 2015-08-25 Ati Technologies Ulc Fast exit from low-power state for bus protocol compatible device
CN104823174B (zh) * 2012-09-30 2019-09-06 赛普拉斯半导体公司 Usb3.0兼容设备的重新列举的方法和***
CN103207851A (zh) * 2013-03-15 2013-07-17 北京工业大学 串行数据实时采集标时方法
TWI603175B (zh) * 2013-08-14 2017-10-21 群聯電子股份有限公司 連接介面單元與記憶體儲存裝置
TWI530799B (zh) * 2013-11-28 2016-04-21 慧榮科技股份有限公司 應用於通用串列匯流排裝置的頻率校正方法及其相關的通用串列匯流排裝置
TWI533136B (zh) * 2013-12-05 2016-05-11 慧榮科技股份有限公司 應用於通用串列匯流排裝置的頻率校正方法及其相關的通用串列匯流排裝置
TWI560552B (en) 2015-01-30 2016-12-01 Via Tech Inc Interface chip and control method therefor
US10437763B2 (en) * 2017-04-07 2019-10-08 Nxp B.V. Method and device for universal serial bus (USB) communication
US10366039B2 (en) 2017-04-13 2019-07-30 Nxp B.V. USB link bridge
US10425124B1 (en) * 2018-03-14 2019-09-24 Pericom Semiconductor Corporation Repeaters with fast transitions from low-power standby to low-frequency signal transmission

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090213845A1 (en) * 1999-09-20 2009-08-27 Broadcom Corporation Voice and data exchange over a packet based network with timing recovery
TW201012270A (en) * 2008-09-02 2010-03-16 Ip Access Ltd Communication unit and method for selective frequency synchronisation in a cellular communication network

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE388542T1 (de) * 1999-12-13 2008-03-15 Broadcom Corp Sprach-durchgangsvorrichtung mit sprachsynchronisierung in abwärtsrichtung
CN101422005B (zh) 2003-04-30 2013-04-03 光波体系股份有限公司 用于数据传输的方法、装置和***
US7944978B2 (en) 2007-10-29 2011-05-17 Lightwaves Systems, Inc. High bandwidth data transport system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090213845A1 (en) * 1999-09-20 2009-08-27 Broadcom Corporation Voice and data exchange over a packet based network with timing recovery
TW201012270A (en) * 2008-09-02 2010-03-16 Ip Access Ltd Communication unit and method for selective frequency synchronisation in a cellular communication network

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569128B (zh) * 2015-02-20 2017-02-01 新力電腦娛樂美國有限責任公司 經由使用欺騙時脈及細粒度頻率控制實現之向後相容性
US9760113B2 (en) 2015-02-20 2017-09-12 Sony Interactive Entertainment America Llc Backward compatibility through use of spoof clock and fine grain frequency control
TWI669592B (zh) * 2015-02-20 2019-08-21 美商新力電腦娛樂美國有限責任公司 提供經由使用欺騙時脈及細粒度頻率控制實現之向後相容性的方法、系統以及非暫態電腦可讀取媒體
US10534395B2 (en) 2015-02-20 2020-01-14 Sony Interactive Entertainment LLC Backward compatibility through use of spoof clock and fine grain frequency control
TWI739112B (zh) * 2015-02-20 2021-09-11 美商新力電腦娛樂美國有限責任公司 提供經由使用欺騙時脈及細粒度頻率控制實現之向後相容性的方法、系統以及非暫態電腦可讀取媒體
US11119528B2 (en) 2015-02-20 2021-09-14 Sony Interactive Entertainment LLC Backward compatibility through use of spoof clock and fine grain frequency control
US11829197B2 (en) 2015-02-20 2023-11-28 Sony Interactive Entertainment LLC Backward compatibility through use of spoof clock and fine grain frequency control

Also Published As

Publication number Publication date
US20120020404A1 (en) 2012-01-26
TW201205232A (en) 2012-02-01
US8553753B2 (en) 2013-10-08

Similar Documents

Publication Publication Date Title
TWI417703B (zh) 相容於通用序列匯流排協定之時脈同步方法
EP3126994B1 (en) Methods to send extra information in-band on inter-integrated circuit (i2c) bus
CN102855169B (zh) 根据有限信息的顺应性模式检测
KR101419292B1 (ko) 2개의 기준 클럭을 구비한 리드라이버 및 그의 동작 방법
JP4870435B2 (ja) Ｐｃｉイクスプレスのバイトスキュー補償方法及びこのためのｐｃｉイクスプレス物理階層受信機
US8516290B1 (en) Clocking scheme for bridge system
WO2005066816A1 (en) Lane to lane deskewing via non-data symbol processing for a serial point to point link
JP2012527658A (ja) 高密度、低ジッタの同期ｕｓｂ拡張
JP2009230139A (ja) ブランク期間にクロック信号を伝送するディスプレイ装置及び方法
EP4016520A1 (en) Advanced link power management for displayport
US8401043B1 (en) Hardware interface utilizing alignment symbols for demultiplexing
US10699363B2 (en) Link aggregator for an electronic display
WO2016058344A1 (zh) 一种确定链路延时的方法、装置、通信设备和存储介质
KR102518285B1 (ko) PCIe 인터페이스 및 인터페이스 시스템
US7007115B2 (en) Removing lane-to-lane skew
CN114647391A (zh) 使用带内低频周期信令的显示链路功率管理
JP3780419B2 (ja) データ転送制御装置及び電子機器
WO2011144058A2 (zh) 实现脉冲同步的方法和装置
US20180083800A1 (en) Aggregation Device, System, And Method Thereof
EP2040410B1 (en) Data transmission method and system
CN102346500B (zh) 时钟脉冲同步方法
JP2005142643A (ja) インターフェース回路、及び電子機器
JP2011044100A (ja) 信号処理装置、及び信号伝送方法
EP1491016B1 (en) Impedance compensation control
TW201702895A (zh) 具有線活動偵測器之通用非同步接收器／傳輸器