JP4863214B2 - 薄膜化シリコンからなる電子チップの製造方法 - Google Patents

Description

本発明は主として薄膜化されたシリコンの基板上に形成されるカラー画像センサーの製作に関する。その上に画像センサーが作られるシリコンの薄膜化は、異なった色に対応する隣接した画像点の間の干渉を最小限にすることにより、比色分析の改善を可能にする技術である。干渉は、光の主要成分を分離するために用いられるカラーフィルターをシリコンウェーハの前面よりもむしろ背面に置くことができ、その結果シリコン内に形成される光電性領域にそれらがより近くなるという事実のおかげで減少する。前面とは光検出器マトリックス及びその制御回路の主要部分を形成する層のために、その上に堆積及びエッチング作業が行なわれる所である。

薄膜化シリコンのカラー画像センサーは以下の方法で製作されてもよい。半導体ウェーハ（一般にシリコン）から出発し次の作業がその前面で行なわれる。マスキング、不純物注入、様々な成分の一時的な層又は永久層の堆積、これらの層のエッチング、熱処理、など。これらの作業は光電性画素のマトリックス及びこれらの画素と関連する電気信号処理回路が定義されることを可能にする。ウェーハは次に支持基板の前面に対して、その前面で結合される。半導体ウェーハの厚みの大部分は次に、支持基板上に残っている光電性領域及び関連する回路を備えた薄い半導体層を残して取り除かれる（これが薄膜化作業である）。その結果、様々な層は従って薄膜化されて半導体層の背面に堆積及びエッチングされ、その中には例えば不透明な金属層及びカラーフィルター層がある。

このプロセスで、カラーフィルターは半導体ウェーハの製作過程において、光電性領域上へ（ＣＭＯＳ技術又は他の技術を用いて）堆積され得る絶縁層及び導電層の上端には位置しないことが理解される。一方、フィルターは光電性領域の反対側にある絶縁層及び導電層と反対の光電性領域の下方に置かれる。これはセンサーがカメラの中で使用されるとき、センサーの背面に到達した光は、絶縁層及び導電層のスタックを通過する必要なしに、カラーフィルターを通過して光電性領域に直接届くであろうことを意味する。

薄膜化が非常に顕著である限り、高められた比色分析を備えるのは光電性領域とカラーフィルターの間のこの近傍である。薄膜化後のシリコンの残りの厚さは約５〜２０μｍである。

この製作プロセスは二つの種類の問題を引き起こす。最初の問題はセンサーの外側と、一旦半導体ウェーハが支持基板の上へ結合されたならばもはや接近出来ない、半導体ウェーハの前面上へエッチングされた回路との間の電気的接触の問題である。従って結合作業及びこれらの製作ステップが工業的、経済的に実行可能で効率的でなければならないにも拘わらず、この接近を可能にするための製作ステップが含まれねばならない。二番目の問題は、この結合作業の以前に前面へエッチングされた可能性のある回路のパターンに対して、背面に行なわれるエッチング段階の位置合わせ精度の問題である。同一面の連続的な層上のパターンの位置合わせは従来の技術である。そのうちの一つがもはや接近出来ない二つの異なる面上に位置するパターンの位置合わせは、より難しい問題である。

本発明の目的はこれら二つの問題の双方に対する解決策を同時に提供する製作プロセスを提供することである。このプロセスは特にカラー画像センサーの製作に有利に適用し得るが、それはより一般的に、薄膜化シリコンウェーハから形成される全ての種類の電子チップの製作に適用可能である。

本発明によれば、その前面に半導体材料の薄い活性層を備えた半導体ウェーハから電子チップを製作するためのプロセスが提案され、このプロセスは活性層上へエッチング層を形成するステップと、ウェーハを前面で支持基板上へ結合するステップと、半導体ウェーハの背面を薄膜化するステップと、次にこのように薄膜化された背面へ材料層を堆積及びエッチングするステップとを含み、該プロセスは狭い垂直溝がウェーハ内へ、その前面において結合作業前にエッチングされ、これらの溝が薄膜化作業の後に残る半導体ウェーハの残留厚さにほぼ等しい深さにわたってウェーハ内へと延び、該溝が活性層から絶縁された導電性材料で充填され、薄膜化されたウェーハの前面と背面の間に導電性のバイアホールを形成することを特徴とする。

「狭い垂直溝」の表現により、その幅が深さ及び長さよりも数倍小さい平行な垂直の側壁を有する溝が理解される。「導電性材料で充填され」の表現により、導電性材料は溝の壁に堆積されるだけでなく、それはまた溝が形成される時に空いたスペースを充填するという事実が理解される。

将来のウェーハのほぼ背面迄それゆえ延びるこれらの垂直溝は、背面におけるフォトエッチング作業用の光学的位置合わせマーカーとしても機能することができる。これはそれらが前面のパターンに対して正確に位置しており、それらが垂直で、また半導体材料と導電性のバイアホールを形成する材料の間の光学指数の差異のおかげで、それらがこの背面へ直接通じるか、或いはそれらがこの背面の非常に近い所まで来るため、薄膜化の後にそれらが裏側において見ることが出来るためである。

位置合わせマーカー用に使用される溝は基本的に電子回路に対して機能しない。それらはこの回路の外側に位置し、時にはウェーハ上のチップのために用意された表面の外側にある。それにもかかわらず、それらは表面と背面の間の電気的接続を確立する機能的役割を有する溝として形成される。一方でマーカーのために用いられる溝と他方で導電性のバイアホールとして用いられる溝の双方は同じフォトエッチング作業においてエッチングされ、溝壁の絶縁ならびに溝の充填作業は、位置合わせマーカー及び前面と背面の間の接触を確立するために用いられる機能的バイアホールと同時である。

本発明のその他の特徴及び利点は、以下に続き又添付の図面に関連して与えられている詳細説明を読むことで明らかになろう。

図１は基本的に全体がシリコンで作られている半導体ウェーハを示すが、これは必ずしもその上に個々の画像センサー・チップのアレイが形成されるとは限らない。ウェーハは製作プロセスの最後に個々のチップへ細分される。各々のセンサーは光電性領域の長方形マトリックス、及びマトリックスの各画素において発光した電荷を集めることを可能にすると共にセンサーにより受信された画像を表わす電子信号の確立を可能にする関連回路を備える。センサー製作技術はＣＭＯＳ（相補型金属酸化膜半導体）技術が望ましいが、それは必須ではない。

図１の半導体ウェーハは、その前面にｐ型であるが更にかなり軽くドーピングされたエピタキシャル層１２が形成されている、ｐ型の不純物で高度にドーピングされたシリコン基板１０から形作られることが望ましい。エピタキシャル層は光電性領域がその中に形成されている活性層である。概して、該基板は数百μｍの厚さ及び僅か１０μｍ程度（望ましくは５〜１０μｍの間であるが、場合によっては３０μｍもあり得る）のエピタキシャル層を有する。一般的に、判読率を改善するため、図形は縮尺通りではない。

製作プロセスは、一方では特に光電性領域を形成するために、ウェーハの上面又は前面からシリコン内への様々な拡散及び埋め込み作業を含み、他方では導電層及び絶縁層のための連続的な堆積及びエッチング作業を含む。

これらの電気的に機能する層の堆積及びエッチングに先立って、本発明に特有のステップが行なわれる。それらは該堆積及びエッチング作業の後あるいは中間ステップにおいて実施することも想定されるが、これらのステップは製作プロセスの最初に実行されることが望ましい。

これら特有のステップは、実際にエピタキシャル層１２のシリコン厚さ全体を通した、狭い溝形状の深い垂直の開口を形成することにある。

図２は例示のため、このようにウェーハの前面に形成された四つの開口２０、２２、２４、２６を示す。記述された実施形態において、これらの開口の幾つか（図２において最も左の開口２０）は位置合わせマーカーを形成するように設計され、その他（開口２２及び２４）は電気接点を形成するように設計され、残りのその他（最も右の開口２６）は別の機能（様々なシリコン領域間の絶縁）を有することができる。それらは同一の製作ステップで形作られる。

開口は一般に狭い垂直溝、言い換えれば幅よりも深さが大きい形状である。これらの溝が後で充填され、狭い溝は広い開口よりも容易に充填されることから見られるように、狭さは必要である。従って以下に見られるように、大電流の流れを許容すべき電気的接点の開口に関して、一つの広い開口よりも幾つかの隣接した狭い溝の形成が望ましい。これは一つの電気接点を形成するよう意図されているにもかかわらず、互いに隣り合って示されている二つの開口２２と２４が存在する理由である。溝の幅は例えば深さ５〜３０μｍに対して１〜４μｍ程度である。溝の長さはその溝の機能による。それは光学的可視性（位置合わせマーカー用）又は接触表面積の必要性（接点開口用）の点から見て、一般的に必要に応じて数十μｍになり得る。

溝の深さはエピタキシャル層の深さに等しいか、又は僅かに深く、或いは僅かに浅い。位置合わせマーカーについては、これらのマーカーは例え溝がエピタキシャル層のベースまで下がって行かなくても後で見えるように残る。（エピタキシャル層は比較的透明のため）大きな光学的影響を有することなく、溝の底とエピタキシャル層のベース間に１〜３μｍのエピタキシャル・シリコンが残り得る。電気接点及び絶縁については、後でエピタキシャル層の或る厚さをエッチングする必要がないように、溝の深さがエピタキシャル層１０と基板の間の境界まで達するか、又は僅かにその先まで行く方が良い。位置合わせマーカーと接点又は絶縁溝が同時に設けられる場合、同じ深さが全ての溝に与えられ、この深さはエピタキシャル層の深さに等しいことが望ましい。図において、溝はエピタキシャル層と全く同じ深さを有するように表わされている。

所望の位置における溝の形成はエピタキシャル層の表面酸化、従って酸化膜２７の生成、次に樹脂マスキング、樹脂のフォトエッチング、樹脂の開口内におけるシリコン酸化物のエッチング、樹脂の除去、そしてシリコンが酸化物によって保護されていない場所における、非等方反応性イオン・エッチングによるシリコンのエッチングによって行なわれることが望ましい。現在の技術は１０μｍ以上の深さに対して幅１〜３μｍの狭い垂直溝を生み出すことが可能である。

このように形成された溝は、一方でその後のフォトエッチング・ステップの観点から表面を平坦化するため、及び他方で接触開口用の導電性バイアホールを形成するために再充填される。

好適な解決策（図３）はその結果、第一に絶縁性シリコン酸化物２８の薄膜（数十ｎｍの厚さ）を伴うウェーハの表面、及び溝壁をコーティングするためのウェーハの表面酸化と、次に高度にドーピングされた、従って導電性の多結晶シリコン３０を堆積させることにある。堆積は狭い溝を充填しウェーハの表面をコーティングする。ドーピングされた多結晶シリコンは次にウェーハ上に堆積された厚さに相当する垂直厚さにわたって除去される。シリコンは溝内に留まり（図４）、導電性のバイアホール２０'、２２'、２４'、２６'をエピタキシャル活性層１２の前面と、この層の背面との間に形成する。開口２２と２４に関連して、これらのバイアホールは電気接点を確立するために効果的に導電性のバイアホールの役目を果たすが、必ずしも開口２０と２６に関連しない。

関連する回路と共に画像センサー自体を製作するステップ、すなわちドーピング・ステップ、エピタキシャル層内への埋め込み、熱処理ステップ、導電層及び絶縁層の堆積作業、並びにその都度必要なフォトエッチング・ステップ等が行なわれる。今では従来式のこの製作プロセスの詳細には、ここでは立ち入らない。図５には単に、
−一方で、特に導電性のバイアホール２２'及び２４'の上端において、ウェーハの表面を覆い、接点の備えのために局部的に開口のある絶縁層３１と、
−他方で、回路内において相互接続を確立し、特に絶縁層３１を通じて導電性のバイアホール２２'及び２４'と接触するための、金属又は高度にドーピングされた多結晶シリコンの導電層３２とが示され、
−最後に、センサー及びその関連する回路を形成するために、適切なパターンに従ってフォトエッチングされた絶縁性及び導電性の多層のスタックが、単一の層３４の形で全般的に示されている。

フォトエッチング・ステップの間、絶縁層２８により絶縁された多結晶シリコン３０で充填され、バイアホールへ２０'と変えられた溝２０は、これらの溝の形成に続くフォトエッチング作業のための光学的位置合わせマーカーとして用いられる。半導体ウェーハの前面において行なわれる全てのエッチング・パターンは、従って溝２０を最初の基準として取りながら、徐々に互いの上に位置合わせされる。導電性のバイアホール２０'は、それらが構成されているシリコン、多結晶シリコン、及びシリコン酸化物の材料間の指数の差異のため目に見える。

前面における層の堆積及びエッチングのプロセスの終わりは、一般に平坦化ステップ、すなわち連続的な堆積及びエッチングのステップにより生じる凹凸レベルの差異を埋める層のための堆積ステップを含む。従って層３４の上部は、例えば平坦化するシリコン酸化物又はポリイミドの堆積によって達成される、平らな表面であると想定される。

半導体ウェーハの前面の処理は今や終了した。ウェーハは次に支持基板４０上へ結合される（図６）。この結合はウェーハの前面を介したものであり、すなわち支持基板の平らな面上に接着されるのは平坦化された前面である。そのエピタキシャル層１２及びフォトエッチングされた層３４を有するウェーハ１０は、従って図６及びその後の図において前面を下向きにして上下逆に表示されている。

シリコンウェーハの結合は幾つかの手段によって行なわれ得る。最も単純な手段は分子付着によるもので、接触している表面の著しい平坦度は非常に大きな接触力を発生する。接着材料を用いた接着も可能である。他の方法も更に可能である。

シリコンウェーハをその前面で支持基板上へ結合した後、エピタキシャル活性層１２のみを残すように、シリコンウェーハの厚さの大部分はその背面（図６の上部）から除去される（図７）。

薄膜化作業は化学的加工で仕上げられる機械加工、又は機械−化学的加工、又は化学的加工のみ、あるいはその他のプロセスにより行なうことができる。

ウェーハは前のステップでエッチングされ再充填された溝２０、２２、２４、２６の底と同一面まで薄膜化される。

ウェーハの表面（今や支持基板上へ接着され、前面に対してなお背面と呼ばれる）は今、層の堆積及び層のエッチング作業を受けることができる。

これらの層のエッチング・パターンの位置合わせのために、溝２０内に形成されたバイアホール２０'の同一面の底で構成される光学的マーカーが使用される。この底は例え薄い絶縁層２８が残っていても目に見える。それは実際に例え厚さ１〜２μｍのエピタキシャル・シリコンがバイアホールの底とウェーハの背面の間に残っていても目に見えるであろう。溝は垂直のため、このように形成された光学的マーカーは前面におけるパターンに対して正確に位置する。

背面上へ堆積されフォトエッチングされた層の中では、最初にバイアホール２２'及び２４'の位置で局部的に開口を有する絶縁層４２がある（図８）。この絶縁層が開いているとき、バイアホールの絶縁性の底部（層２８）もまた開いている。溝がエピタキシャル層の深さよりも僅かに浅くエッチングされている場合、導電性のバイアホールを完成するためにエピタキシャル層の補足的なエッチング・ステップが含まれるであろう。

製作プロセスが終了した時、特にチップへの外部接続を備えるよう設計された相互接続及び接触子を形成するために、望ましくは金属（特にアルミニウム）製の少なくとも一つの導電層４４がまた存在する。シリコンは生来光電性であるという事実のため、光によって影響され得る画像センサーの場合、この層はまた（画素マトリックス内又はドライバー内の）センサー領域を光から保護するマスキング層として役立つことができる。この相互接続層４４はバイアホール２２'及び２４'と直接的に接触する接触子４４'の形だけでなく、画像センサーの画素マトリックスに相当する領域内の周期的マスキング・パターン４４''（図８の左側）の形でも示されている。

接触子４４'は接続線用のはんだ付け端子として役立つことができ、あるいは層４４の相互接続を通じて、バイアホール２２'及び２４'の上端部でなく別の位置にある（端子は一般にチップの周囲にある）接続線はんだ付け端子に接続される。しかしながら、チップの周囲にあるバイアホールの上端にはんだ付け端子を直接置くことがより単純である。

カラー画像センサーに関して、金属層４４の他に、背面における堆積及びエッチング作業は特に光の原色に相当する隣接する画素を定義するために、マトリックス・パターン内に配置された三つのカラーフィルター層の連続的堆積及びエッチングを含む。

カラーフィルターを堆積するためのプロセスは次の通りである。ウェーハの背面全体への第一の平坦化層４６の堆積。第一フィルターの色、次に第二、そして第三フィルターの色の堆積及びエッチング。

これらのフィルター層は、領域の上端部がセンサーの画像捕捉領域と考えられる層４８により、図９にシンボル化されている。

図１０は完成したウェーハを示す。フィルター層４８は、絶縁層である最終の平坦化及び保護層５０によりコーティングされている。はんだ付け端子４４'の位置において、接続線がこの端子と内部にチップが取り付けられるユニットとの間ではんだ付け出来るように、開口が設けられている。

完成したウェーハは従来通り個々のチップに細分される。

図１１及び１２はウェーハの前面において、基板４０上への結合前に導電性バイアホールにより製作ステップの間に形成された導電性領域３２に接続されている、外部接続接触子４４'の製品の詳細を示す。

端子は二グループの溝をカバーする長方形の表面から成る。第一のグループは全てが底部で領域３２と接触し、上端部で端子４４'と接触する、導電性のバイアホール２２'内へ形成された一連の平行溝から成る。第二のグループは外部接続端子４４'の下にある全てのエピタキシャル層領域を囲む絶縁溝２６'である。この絶縁溝は導電性のバイアホール２２'と全く同じに形成されているが、上部導体及び下部導体には接続されない。その機能は接触子４４'の下にあるエピタキシャル層領域全体を、残りのエピタキシャル層から電気的に絶縁することである。そのような絶縁溝は様々な領域のエピタキシャル層をお互いから電気的に絶縁するために設けられ得る。例えば、一つの溝は残りの層から接触子並びに、その出力部が端子により形成される増幅器を同時に絶縁できる可能性がある。

ここで、溝の幅はおよそ１μｍ、エピタキシャル層の厚さ、従って溝の深さはおよそ６μｍであり、端子の横方向寸法は１００μｍのオーダーである。

それより前の図に対して拡大されている図１１において、前面で行なわれるステップが勿論従来の熱酸化ステップを含むことを実証するために、シリコン熱酸化物５２の層が示されている。

本発明の重要な変形が想定され得る。実際に、ここまで述べられて来た中で、最終的に形成された画像センサー・チップは、半導体ウェーハの背面と呼ばれる受光面に接触子を有すると考えられる。しかしながら、最終の平坦化層５０の堆積後、ウェーハは再度又ガラスあるいは水晶で出来た別の透明な支持基板６０上へ接着され得る。そのとき光はこのガラス又は水晶基板を通して到達する。ガラス又は水晶基板はウェーハの機械的剛性を堅固にするため、支持基板４０はそこで余分になる。

支持基板４０は次に層３４の集合の上部と同一面、又は殆ど同一面になるまで機械加工及び／又は化学的加工により、除去され又は取り除かれる。これらの層は特に相互接続層を含み、それらは殊にはんだ付け接続線のための接触子を備えた最終の金属層を含むことができる。この場合、ガラス又は水晶の支持基板のために端子４４'はもはや接近出来ないので、それらは外部との接触用には使用されず、代わりに集合体３４の端子が使用される。

この解決策はチップの上面として、その上に画像センサーの形成に用いられる堆積、埋め込み、及びエッチング・ステップが従来の通り行なわれている前面を置き直す。背面にはもはや接近出来ないが、プロセスの最初に作られた溝は端子４４'、導電性のバイアホール２２'、２４'、導電性領域３２、及び集合体３４のその他の導電層を介して、光マスキング金属被覆４４に容易に接近することを可能にし、それはさもなければ接近不可能であろう。この背面の金属被覆の電位を制御及びモニターできることが望ましいため、これは重要である。

図１３は既に図１〜９に関して述べられた要素の他に、透明基板６０、集合体３４の層を通じて導電層３２及び従って層４４に接続されている外部はんだ付け端子６２、及び端子６２の位置で開いている不動態化及び保護層６４をその上に見ることができる、このように製作されたセンサー・チップの構造を示す。端子６２は図５に示すステップの最後に形成される。

カラー画像センサー・チップのための連続的製作ステップを示す。 カラー画像センサー・チップのための連続的製作ステップを示す。 カラー画像センサー・チップのための連続的製作ステップを示す。 カラー画像センサー・チップのための連続的製作ステップを示す。 カラー画像センサー・チップのための連続的製作ステップを示す。 カラー画像センサー・チップのための連続的製作ステップを示す。 カラー画像センサー・チップのための連続的製作ステップを示す。 カラー画像センサー・チップのための連続的製作ステップを示す。 カラー画像センサー・チップのための連続的製作ステップを示す。 完成したチップを示す。 チップの接触子構造の、それぞれ断面及び平面視図を示す。 チップの接触子構造の、それぞれ断面及び平面視図を示す。 変形の実施形態を示す。

Claims (9)

1. 前面に半導体材料の薄い活性層（１２）を備えた半導体ウェーハ（１０）から電子チップを製作するための方法であって、活性層の前面上へ少なくとも一つの導電層（３２）を形成するステップと、ウェーハを前面で支持基板（４０）上へ結合するステップと、半導体ウェーハの背面を薄膜化するステップと、次にこのように薄膜化された背面へ少なくとも一つの金属層を堆積するステップと、前記チップの外部接続のための少なくとも一つの接触子を形成するために前記金属層をエッチングするステップとを含む、方法において、
   複数の狭い垂直溝（２０、２２、２４、２６）がウェーハ内へ、その前面において前記結合作業前であり前記一つの導電層の形成作業前にエッチングされ、これらの狭い垂直溝が薄膜化作業の後に残る半導体ウェーハの残留厚さにほぼ等しい深さにわたってウェーハ内へと延び、該溝が活性層から絶縁された導電性材料で充填され、薄膜化された層の前面と背面の間に導電性のバイアホール（２０′、２２′、２４′、２６′）を形成し、前記溝は前記接触子の下に位置する一連の平行溝を含んでおり、前記接触子は前記一連の平行溝を介して前記導電層と電気的に接続することを特徴とする方法。
2. カラーフィルターの層が、結合及び薄膜化の後にウェーハの背面へ堆積されることを特徴とする請求項１に記載の方法。
3. カラーフィルターの堆積後、半導体ウェーハ及びその支持基板が別の透明な基板（６０）上へ結合され、そして支持基板が除去されることを特徴とする請求項２に記載の方法。
4. 溝が薄いシリコン酸化物（２８）でコーティングされたそれらの内壁を有し、導電性となるように高度にドーピングされた多結晶シリコン（３０）で充填されることを特徴とする請求項１〜３のいずれか一項に記載の方法。
5. 少なくとも一つの接触子のために、前記狭い垂直溝を含む半導体領域を完全に囲む連続的な溝を形成し、前記半導体領域が前記活性層の残りから分離されるように、前記連続的な溝を前記活性層から分離された導電材料で充填することを特徴とする請求項１〜４のいずれか一項に記載の方法。
6. 半導体ウェーハが厚さ５〜２０μｍ程度の活性層を形成する、より軽くドーピングされたエピタキシャル層でコーティングされている高度にドーピングされたシリコン基板を含み、そして溝の深さが実質的にエピタキシャル層の厚さに等しいことを特徴とする請求項１〜５のいずれか一項に記載の方法。
7. カラー画像センサーであって、
   −支持基板（４０、６０）と、
   −光電性領域のマトリックスがその中に形成された薄いシリコン層と、
   −少なくとも一つのエッチングされた導電層を含み、前記薄いシリコン層の前面におけるエッチングされた層と、
   −少なくとも一つの接触子を含み、前記薄いシリコン層の反対の面、すなわち背面の上へ堆積された少なくとも一つの金属層と、
   −前記薄いシリコン層の反対の面、すなわち背面の上へ堆積されたカラーフィルターの層と、
   −前記背面上の前記接触子と前記前面上の前記導電層との間に導電性のバイアホールを形成し、一つの前記接触子と接触する導電性材料で充填され、絶縁層でコーティングされた平行する垂直の側壁を有し、前記接触子の下の前記薄いシリコン層全体を横切っている一連の狭い垂直溝とを備えたカラー画像センサー。
8. 少なくとも一つの狭い垂直溝が、前記導電層及び前記接触子と接続される狭い垂直溝を含む半導体領域を完全に囲む連続的な溝であり、前記半導体領域が前記活性層の残りから分離されるように、前記連続的な溝が前記活性層から分離された導電材料で充填されることを特徴とする請求項７に記載のカラー画像センサー。
9. 半導体材料の薄い活性層（１２）を前面に備えた半導体ウェーハ（１０）を用いて電子チップを製作するための方法であって、
   前記活性層をエッチングして、当該活性層の厚さと等しい深さであって互いに平行する一連の平行溝（２０、２２、２４、２６）を形成し、
   前記一連の平行溝の内壁面に絶縁層（２８）を形成し、
   前記一連の平行溝に導電性材料（３０）を充填することによって導電性のバイアホール（２０′、２２′、２４′、２６′）を形成し、
   前記活性層の前面に前記複数のバイアホール（２２′、２４′）と電気的に接続される導電層（３２）を形成し、
   前記半導体ウェーハの背面を支持基板（４０）の表面に結合し、
   前記半導体ウェーハを除去し、
   前記活性層の背面に前記複数のバイアホール（２２′、２４′）と電気的に接続される金属層（４４′）を形成する方法。

Images