CN115101546A - 一种半导体器件制造方法 - Google Patents
一种半导体器件制造方法 Download PDFInfo
- Publication number
- CN115101546A CN115101546A CN202210605535.6A CN202210605535A CN115101546A CN 115101546 A CN115101546 A CN 115101546A CN 202210605535 A CN202210605535 A CN 202210605535A CN 115101546 A CN115101546 A CN 115101546A
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- semiconductor substrate
- etching
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 229910052751 metal Inorganic materials 0.000 claims abstract description 69
- 239000002184 metal Substances 0.000 claims abstract description 69
- 238000005530 etching Methods 0.000 claims abstract description 51
- 238000002161 passivation Methods 0.000 claims abstract description 36
- 229910052782 aluminium Inorganic materials 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims 1
- 238000001259 photo etching Methods 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种半导体器件制造方法，属于半导体制造技术领域，该半导体器件制造方法，包括提供表面上覆盖有钝化层且内部预埋有布线层的半导体衬底，对所述凹槽底面上的钝化层及所述凹槽***的半导体衬底表面上的钝化层一道进行刻蚀，形成接触窗口一和接触窗口二，形成金属层于所述钝化层的表面上，至少刻蚀去除所述凹槽侧壁上的金属层，使所述凹槽中的金属层与所述凹槽***的半导体衬底表面上的金属层隔离开。通过至少合并网格层的接触窗口和焊盘的接触窗口的光刻、刻蚀、金属填充的步骤，从而相对于现有技术中分布形成网格层的接触窗口和焊盘的接触窗口的方案，节省一层光罩，且简化工艺流程，降低光罩成本并缩短芯片流片周期。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件制造方法。
背景技术
BSI(Backside Illuminated背照式)CMOS图像传感器是将硅片减薄后，在photodiode(光电二极管)背面搭建CF(滤光片)及Micro Lens(微透镜)，如图1所示的，传统FSI(Frontside Illuminated前照式)CMOS图像传感器和BSI图像传感器的照射结构，BSI工艺使光线由背面射入感光区，增大了光电元件感光面积，减少了光线经过布线时的损失，可以大幅提高CIS(CMOS image sensor CMOS图像传感器)在弱光环境下的感光能力。
BSI芯片的layout(电路版图设计)如图2，BSI工艺常规进行硅片减薄和深沟槽隔离工艺(DTI)之后，关键工艺如下：
a.GND(Grounding Contact即用于接地的接触孔、接触插塞等接触结构)：晶圆键合且背面减薄后，需GND工艺使硅衬底10接地，如图2中的接地区示出的，具体执行如图3a，借助第一层光罩，光刻和刻蚀硅衬底10背面上的膜层以及部分厚度的硅衬底10，形成接触到硅衬底10的接触窗口(可以是接触孔或者沟槽等)；
b.执行BMG(Backside Metal Grid背面金属网格)工艺，在如图2中的像素区形成金属网格，防止不同像素间的光串扰，具体执行如图3b，在硅衬底10的背面膜层上沉积金属，沉积的金属填充到接触窗口中，形成导电的接地接触结构(BSGND)，进一步借助于第二层光罩，光刻和刻蚀接触窗口***的金属，形成背面金属网格11；
c.BSL(Backside Litho，背面光刻)，如图3c示出的，借助于第三层光罩，通过在硅衬底10的背面上的光刻和刻蚀工艺，在布线15上方形成凹槽12；
d.在凹槽12中淀积隔离层13，并借助于第四层光罩，光刻和刻蚀凹槽12底部的膜层，以在凹槽12底部形成暴露出布线15的顶面的接触窗口(可以是连通槽的形式)，如图3d示出的；
e.AL PAD(铝焊盘)工艺，如图3e所示，在凹槽12中沉积金属，金属填充到凹槽12底部的接触窗口中的部分作为与布线15电接触的导电接触结构，并进一步借助于第五层光罩，光刻和刻蚀金属，形成铝焊盘14，保证芯片外接电路。
若依次执行上述步骤，需分别形成铝焊盘及其下方与布线15电接触的导通的导电接触结构，至少需要5层光罩，进行刻蚀，工艺流程繁琐，芯片流片周期长。
发明内容
本发明的目的在于提供一种半导体器件制造方法，以解决现行技术下光罩成本大，且工艺流程繁琐的问题。
为解决上述技术问题，本发明提供一种半导体器件制造方法，包括以下步骤：
提供表面上覆盖有钝化层且内部预埋有布线层的半导体衬底，所述布线层的顶部上方的所述半导体衬底中形成有凹槽，所述凹槽未暴露出所述布线层的顶面，所述钝化层覆盖所述凹槽内表面及所述凹槽***的半导体衬底表面；
对所述凹槽底面上的钝化层及所述凹槽***的半导体衬底表面上的钝化层一道进行刻蚀，形成位于所述凹槽***至少延伸至所述半导体衬底上表面的接触窗口一，以及，位于所述凹槽的底部且至少暴露出布线层上表面的接触窗口二；
形成金属层于所述钝化层的表面上，且所述金属层一部分填充于所述接触窗口一和接触窗口二中；
至少刻蚀去除所述凹槽侧壁上的金属层，使所述凹槽中的金属层与所述凹槽***的半导体衬底表面上的金属层隔离开，以形成位于所述凹槽中且通过所述接触窗口二与所述布线层互连的焊盘，以及，位于所述凹槽***且通过所述接触窗口一与所述半导体衬底互连的网格层。
优选地，在刻蚀去除所述凹槽侧壁上的金属层的同时，还一道刻蚀位于所述凹槽***的半导体衬底上的金属层至所述钝化层的表面，形成具有预定的金属网格形状的网格层。
优选地，在刻蚀所述金属层形成所述焊盘和所述网格层之后，还包括：将所述焊盘减薄至预定高度一，和/或，将所述网格层减薄至预定高度二。
优选地，将所述焊盘减薄至预定高度一的步骤包括：形成光阻层以保护所述网格层并暴露出所述焊盘的表面，以所述光阻层为掩膜，对所述焊盘进行干法刻蚀；将所述网格层进行减薄至预定高度二所采用的工艺包括化学机械研磨。
优选地，所述凹槽中被减薄至所述预定高度一的所述焊盘的顶面低于所述网格层减薄至预定高度二的顶面。
优选地，提供表面上覆盖有钝化层、内部预埋有布线层且形成有所述凹槽的半导体衬底的步骤包括：
提供内部预埋有布线层的半导体衬底，并在所述半导体衬底的表面上依次层叠氧化物层和氮化物层；
依次刻蚀所述布线层上方的氮化物层、氧化物层和部分厚度的半导体衬底，形成所述凹槽。
优选地，依次刻蚀所述布线层上方的氮化物层、氧化物层和部分厚度的半导体衬底，形成所述凹槽之后，还包括：在凹槽的内表面和所述氮化物层的表面上形成所述钝化层。
优选地，所述钝化层的材质包括氮化硅、氧化硅和氮氧化物中的至少一种。
优选地，所述金属层的材质包括铝。
优选地，所述布线层的材质包括铜。
在本发明提供的半导体器件制造方法，通过至少合并网格层的接触窗口和焊盘的接触窗口的光刻、刻蚀、金属填充的步骤，从而相对于现有技术中分布形成网格层的接触窗口和焊盘的接触窗口的方案，节省一层光罩，且简化工艺流程，降低光罩成本并缩短芯片流片周期。
进一步地，合并焊盘和金属网格的光刻、刻蚀，从而相对现有技术中分步形成焊盘和金属网格的方案，进一步节省一层光罩，简化工艺流程，降低光罩成本并缩短芯片流片周期。
例如，合并网格层的接触窗口和焊盘的接触窗口的光刻、刻蚀，并通过一层金属层沉积工艺来完成两个接触窗口的填充以及焊盘和金属网格的所需的金属层，且合并焊盘和金属网格的光刻、刻蚀，能将芯片流片周期缩短30％以上，提高了产量，缩短了工艺流程，在保证芯片结构不变的基础上，成本降低了30％左右。
附图说明
图1是现行技术下FSI和BSI的结构示意图；
图2是现行技术下芯片的电路版图设计；
图3a～3e是现行技术下BSI工艺的示意图；
图4是本发明一实施例执行的流程图；
图5是本发明一实施例提供的半导体衬底示意图；
图6是本发明一实施例在布线层上方形成凹槽的结构示意图；
图7是本发明一实施例在半导体衬底表面形成钝化层后的结构示意图；
图8是本发明一实施例在对半导体衬底和凹槽进行刻蚀后的结构示意图；
图9是本发明一实施例在半导体衬底表面形成金属层后的结构示意图；
图10是本发明一实施例在金属层刻蚀后的结构示意图。
图中，
10、硅衬底；11、背面金属网格；12、凹槽；13、隔离层；14、铝焊盘；15、布线。
20、半导体衬底；21、氧化物层；22、氮化物层；23、布线层；24、钝化层；25、金属层；26、焊盘；27、网格层。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
发明人研究发现现行技术下，BSI工艺中在依次形成背面金属网格和焊盘形成时，形成背面金属网格时需要执行光刻、刻蚀形成所需沟槽、形成背面金属网格，形成铝焊盘时需要执行光刻、刻蚀形成所需沟槽、形成铝焊盘，二者均需要分别对硅衬底依次进行光刻、刻蚀、淀积，执行上述步骤至少需要五层光罩，工艺流程繁琐。
发明人进一步研究发现，由于铝焊盘和背面金属网格的材质可以为同一种材质，如铝，因此可以经过一步刻蚀隔离开铝焊盘和背面金属网格，以保证铝焊盘和背面金属网格的独立性，使铝焊盘和背面金属网格能够正常使用。
基此，在本发明实的核心思想在于，在完成半导体衬底正面的器件结构(包括栅极等)后，需要对半导体衬底的背面进行焊盘和金属网格的制造时，通过先在半导体衬底上形成能够使网格层与半导体衬底连通的接触窗口一，以及，能够使布线层与焊盘连通的接触窗口二，再淀积金属填充接触窗口一和接触窗口二，形成预定高度的金属层，再刻蚀形成焊盘和网格层，从而能够解决分步刻蚀形成焊盘及其下方的与布线层电接触的导通的导电接触结构，导致需要多层光罩多次刻蚀、工艺流程繁琐的问题。
具体的，请参考图4，其为本发明一实施例执行的流程图。一种半导体器件制造方法，包括如下步骤：
S1，减薄半导体衬底20，对半导体衬底20进行深沟槽隔离工艺(未示出)，半导体衬底20为硅衬底。
S2，提供表面上覆盖有钝化层24且内部预埋有布线层23的半导体衬底20，布线层23的顶部上方的半导体衬底20中形成有凹槽，凹槽未暴露出布线层23的顶面，钝化层24覆盖凹槽内表面及凹槽***的半导体衬底20表面。其中，布线层23的材质包括铜，布线层23也可称之为铜线。
提供表面上覆盖有钝化层24、内部预埋有布线层23且形成有凹槽的半导体衬底20的步骤包括：
提供内部预埋有布线层23的半导体衬底20，并在半导体衬底20的表面上依次层叠氧化物层21和氮化物层22，如图5所示出的，其中，氧化物层21的材质为氧化硅，氮化物层22的材质为氮化硅；依次刻蚀布线层23上方的氮化物层22、氧化物层21和部分厚度的半导体衬底20，形成凹槽，如图6所示；在凹槽的内表面和氮化物层22的表面上形成钝化层24，如图7所示。
其中，半导体衬底20的表面还形成有依次层叠的氧化物层21、氮化物层22，如图5所示出的，另外形成的氮化物层21和氧化物层22的厚度需要根据后续的刻蚀条件进行适应性调整，以使后续刻蚀形成接触窗口的步骤中：网格层27能够通过接触窗口一中填充的导电材料与半导体衬底20连通，以及，焊盘26能够通过接触窗口二中填充的导电材料与布线层23。
对半导体衬底20上位于布线层23的顶部进行刻蚀形成预定深度的凹槽，如图6所示，刻蚀形成凹槽时，依次刻蚀氮化物层22、氧化物层21、半导体衬底20，后在凹槽中和氮化物层22的表面上形成钝化层24，钝化层24的材质包括氮化硅、氧化硅和氮氧化物中的至少一种，凹槽用于容纳安置与布线层23连接的焊盘26，为避免布线层23直接经过凹槽裸露出，凹槽的底部位于布线层23的顶面上方，凹槽的底部与布线层23之间存在一定厚度的硅如S1提到的硅衬底进行隔离。
S3，对凹槽底面上的钝化层24及凹槽***的半导体衬底20表面上的钝化层24一道进行刻蚀，形成位于凹槽***至少延伸至半导体衬底20上表面的接触窗口一，以及，位于凹槽的底部且至少暴露出布线层23上表面的接触窗口二，如图8所示，为保证后续形成的网格层27与半导体衬底20连通，接触窗口一的底部恰好为半导体衬底20的上表面，或者，接触窗口一的底部延伸进半导体衬底20中，为了使后续形成的焊盘26与布线层23连通，接触窗口二的底部需要延伸至布线层23，以保证焊盘26的导电性。
在刻蚀形成接触窗口一时，依次刻蚀钝化层24、氮化物层22、氧化物层21、半导体衬底20，在刻蚀形成接触窗口二时，依次刻蚀钝化层24、半导体衬底20。
由于在该步同时刻蚀半导体衬底20的表面和凹槽内部，在一种示例中，在采用HK高介电常数材质作为栅极介质层时，且半导体衬底20为硅材质，氧化物层21为氧化硅时，在刻蚀形成接触窗口的过程中，需要保证接触窗口一至少延伸至半导体衬底20的表面，接触窗口二至少暴露出布线层23的上表面，可以适应性的调整刻蚀条件，以在满足上述条件的同时，尽量降低HK层和Si/SiO2之间的刻蚀选择比，降低HK层在该步刻蚀时的损失。
S4，形成金属层25于钝化层24的表面上，且金属层25一部分填充于接触窗口一和接触窗口二中，如图9所示。其中，金属层25的材质包括铝。
S5，至少刻蚀去除凹槽侧壁上的金属层25，使凹槽中的金属层25与凹槽***的半导体衬底20表面上的金属层25隔离开，以形成位于凹槽中且通过接触窗口二与布线层23互连的焊盘26，以及，位于凹槽***且通过接触窗口一与半导体衬底20互连的网格层27，如图10所示，在刻蚀去除凹槽侧壁上的金属层25的同时，还一道刻蚀位于凹槽***的半导体衬底20上的金属层25至钝化层24的表面，形成具有预定的金属网格形状的网格层27。
正如上述S6提出的金属层25的材质包括铝，在一种示例中，金属层25的材质为铝，那么金属层25刻蚀形成的焊盘26和网格层27均为铝材质。
S6，在刻蚀形成焊盘26和网格层27之后，还包括：将焊盘26减薄至预定高度一(未示出)，和/或，将网格层27减薄至预定高度二(未示出)。
将焊盘26减薄至预定高度一的步骤包括：形成光阻层以保护网格层27并暴露出焊盘26的表面，以光阻层为掩膜，对焊盘26进行干法刻蚀；将网格层27进行减薄至预定高度二所采用的工艺包括化学机械研磨，凹槽中被减薄至预定高度一的焊盘26的顶面低于网格层27减薄至预定高度二的顶面。
在一种示例中，金属层25的淀积的高度恰好是网格层27所需的预定高度二，将焊盘26减薄至预定高度一，其中，减薄焊盘26采用的工艺包括：在网格层27上形成光阻层，以光阻层为掩膜对焊盘26进行干法刻蚀，减薄将焊盘26减薄至预定高度一。
在一种示例中，金属层25淀积的高度恰好是焊盘层26所需的预定高度二，凹槽中焊盘26的顶面低于网格层27减薄至预定高度二的顶面，将网格层27进行减薄至预定高度二，减薄网格层27采用的工艺包括化学机械研磨。
S7，形成焊盘26和网格层27之后，可选的在焊盘26和网格层27之间，即凹槽的侧壁形成不导电的绝缘层，避免焊盘26和网格层27连通。
综上可见，在本发明实施例提供的半导体器件制造方法中，通过合并网格层27和焊盘26的光刻、刻蚀、金属淀积步骤，从解决分步刻蚀形成焊盘26及其下方的与布线层23电接触的导通的导电接触结构，导致工艺流程繁琐的问题，缩短了工艺流程，在保证芯片结构不变的基础上，成本降低了30％左右。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种半导体器件制造方法，其特征在于，包括以下步骤：
提供表面上覆盖有钝化层(24)且内部预埋有布线层(23)的半导体衬底(20)，所述布线层(23)的顶部上方的所述半导体衬底(20)中形成有凹槽，所述凹槽未暴露出所述布线层(23)的顶面，所述钝化层(24)覆盖所述凹槽内表面及所述凹槽***的半导体衬底(20)表面；
对所述凹槽底面上的钝化层(24)及所述凹槽***的半导体衬底(20)表面上的钝化层(24)一道进行刻蚀，形成位于所述凹槽***至少延伸至所述半导体衬底(20)上表面的接触窗口一，以及，位于所述凹槽的底部且至少暴露出布线层(23)上表面的接触窗口二；
形成金属层(25)于所述钝化层(24)的表面上，且所述金属层(25)一部分填充于所述接触窗口一和接触窗口二中；
至少刻蚀去除所述凹槽侧壁上的金属层(25)，使所述凹槽中的金属层(25)与所述凹槽***的半导体衬底(20)表面上的金属层(25)隔离开，以形成位于所述凹槽中且通过所述接触窗口二与所述布线层(23)互连的焊盘(26)，以及，位于所述凹槽***且通过所述接触窗口一与所述半导体衬底(20)互连的网格层(27)。
2.如权利要求1所述的半导体器件制造方法，其特征在于，在刻蚀去除所述凹槽侧壁上的金属层(25)的同时，还一道刻蚀位于所述凹槽***的半导体衬底(20)上的金属层(25)至所述钝化层(24)的表面，形成具有预定的金属网格形状的网格层(27)。
3.如权利要求1所述的半导体器件制造方法，其特征在于，在刻蚀所述金属层(25)形成所述焊盘(26)和所述网格层(27)之后，还包括：将所述焊盘(26)减薄至预定高度一，和/或，将所述网格层(27)减薄至预定高度二。
4.如权利要求3所述的半导体器件制造方法，其特征在于，将所述焊盘(26)减薄至预定高度一的步骤包括：形成光阻层以保护所述网格层(27)并暴露出所述焊盘(26)的表面，以所述光阻层为掩膜，对所述焊盘(26)进行干法刻蚀；将所述网格层(27)进行减薄至预定高度二所采用的工艺包括化学机械研磨。
5.如权利要求3所述的半导体器件制造方法，其特征在于，所述凹槽中被减薄至所述预定高度一的所述焊盘(26)的顶面低于所述网格层(27)减薄至预定高度二的顶面。
6.如权利要求1所述的半导体器件制造方法，其特征在于，提供表面上覆盖有钝化层(24)、内部预埋有布线层(23)且形成有所述凹槽的半导体衬底(20)的步骤包括：
提供内部预埋有布线层(23)的半导体衬底(20)，并在所述半导体衬底(20)的表面上依次层叠氧化物层(21)和氮化物层(22)；
依次刻蚀所述布线层(23)上方的氮化物层(22)、氧化物层(21)和部分厚度的半导体衬底(20)，形成所述凹槽。
7.如权利要求6所述的半导体器件制造方法，其特征在于，依次刻蚀所述布线层(23)上方的氮化物层(22)、氧化物层(21)和部分厚度的半导体衬底(20)，形成所述凹槽之后，还包括：在凹槽的内表面和所述氮化物层(22)的表面上形成所述钝化层(24)。
8.如权利要求1所述的半导体器件制造方法，其特征在于，所述钝化层(24)的材质包括氮化硅、氧化硅和氮氧化物中的至少一种。
9.如权利要求1所述的半导体器件制造方法，其特征在于，所述金属层(25)的材质包括铝。
10.如权利要求1所述的半导体器件制造方法，其特征在于，所述布线层(23)的材质包括铜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210605535.6A CN115101546A (zh) | 2022-05-30 | 2022-05-30 | 一种半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210605535.6A CN115101546A (zh) | 2022-05-30 | 2022-05-30 | 一种半导体器件制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115101546A true CN115101546A (zh) | 2022-09-23 |
Family
ID=83288942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210605535.6A Pending CN115101546A (zh) | 2022-05-30 | 2022-05-30 | 一种半导体器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115101546A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115497972A (zh) * | 2022-11-18 | 2022-12-20 | 合肥新晶集成电路有限公司 | 背照式图像传感器结构及其制备方法 |
| CN116682837A (zh) * | 2023-08-02 | 2023-09-01 | 武汉楚兴技术有限公司 | 一种半导体结构及其制备方法 |
-
2022
- 2022-05-30 CN CN202210605535.6A patent/CN115101546A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115497972A (zh) * | 2022-11-18 | 2022-12-20 | 合肥新晶集成电路有限公司 | 背照式图像传感器结构及其制备方法 |
| CN116682837A (zh) * | 2023-08-02 | 2023-09-01 | 武汉楚兴技术有限公司 | 一种半导体结构及其制备方法 |
| CN116682837B (zh) * | 2023-08-02 | 2023-10-24 | 武汉楚兴技术有限公司 | 一种半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107039468B (zh) | 影像感测器及其制作方法 | |
| US7709969B2 (en) | Solid-state imaging device and method of manufacturing solid-state imaging device | |
| WO2013137049A1 (ja) | 半導体装置、半導体装置の製造方法、半導体ウエハ、及び、電子機器 | |
| CN111029353B (zh) | 半导体器件及其制造方法 | |
| CN115101546A (zh) | 一种半导体器件制造方法 | |
| TWI390721B (zh) | 具有延伸穿過基板之接觸栓的成像器以及成像器製造方法 | |
| CN115084180B (zh) | 背照式图像传感器及其制作方法 | |
| US20180122844A1 (en) | Selective deposition and planarization for a cmos image sensor | |
| KR20060107511A (ko) | 고체 촬상 소자 및 그 제조 방법 | |
| US20070166956A1 (en) | Method for producing electronic chips consisting of thinned silicon | |
| KR100804100B1 (ko) | 고체 촬상 소자의 제조방법 및 고체 촬상 소자 | |
| CN115000113B (zh) | 背照式图像传感器及其制作方法 | |
| KR100855405B1 (ko) | 이미지 센서의 제조 방법 | |
| US20220310692A1 (en) | Charge release layer to remove charge carriers from dielectric grid structures in image sensors | |
| KR101038807B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100856948B1 (ko) | 이미지 센서 제조방법 | |
| KR20100070542A (ko) | 이미지 센서 및 그의 제조 방법 | |
| CN113644084B (zh) | 半导体器件及其制造方法 | |
| US8003505B2 (en) | Image sensor and method of fabricating the same | |
| JP2006041484A (ja) | 固体撮像素子およびその製造方法 | |
| CN117832233A (zh) | 图像传感器及其形成方法 | |
| CN113540132A (zh) | 影像感测器及形成影像感测器的方法及半导体元件 | |
| KR101053729B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| JP2006013459A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
| JP2006041483A (ja) | 固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |