JP4862163B2 - 電磁気バンドギャップ構造物と、これを備えた印刷回路基板及びその製造方法 - Google Patents

電磁気バンドギャップ構造物と、これを備えた印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP4862163B2
JP4862163B2 JP2008177624A JP2008177624A JP4862163B2 JP 4862163 B2 JP4862163 B2 JP 4862163B2 JP 2008177624 A JP2008177624 A JP 2008177624A JP 2008177624 A JP2008177624 A JP 2008177624A JP 4862163 B2 JP4862163 B2 JP 4862163B2
Authority
JP
Japan
Prior art keywords
metal layer
layer
metal
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008177624A
Other languages
English (en)
Other versions
JP2009021594A (ja
Inventor
キム ハン
パク デ−ヒュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009021594A publication Critical patent/JP2009021594A/ja
Application granted granted Critical
Publication of JP4862163B2 publication Critical patent/JP4862163B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q15/00—Devices for reflection, refraction, diffraction or polarisation of waves radiated from an antenna, e.g. quasi-optical devices
    • H01Q15/0006—Devices acting selectively as reflecting surface, as diffracting or as refracting device, e.g. frequency filtering or angular spatial filtering devices
    • H01Q15/006—Selective devices having photonic band gap materials or materials of which the material properties are frequency dependent, e.g. perforated substrates, high-impedance surfaces
    • H01Q15/008—Selective devices having photonic band gap materials or materials of which the material properties are frequency dependent, e.g. perforated substrates, high-impedance surfaces said selective devices having Sievenpipers' mushroom elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/2005—Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q15/00—Devices for reflection, refraction, diffraction or polarisation of waves radiated from an antenna, e.g. quasi-optical devices
    • H01Q15/0006—Devices acting selectively as reflecting surface, as diffracting or as refracting device, e.g. frequency filtering or angular spatial filtering devices
    • H01Q15/006—Selective devices having photonic band gap materials or materials of which the material properties are frequency dependent, e.g. perforated substrates, high-impedance surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Description

本発明は、印刷回路基板に関するもので、より詳細には、アナログ回路とデジタル回路との間の混合信号（mixed signal）の問題を解決するための電磁気バンドギャップ構造物と、これを備えた印刷回路基板及びその製造方法に関する。
最近の傾向として移動性が重要視され、これにより無線通信が可能な移動通信端末、ＰＤＡ（Personal Digital Assistants）、ノートパソコン、ＤＭＢ（Digital Multimedia Broadcasting）機器など、多様な機器が市販されている。
このような機器は、無線通信のためにアナログ回路（analog circuit）、例えば、ＲＦ回路と、デジタル回路（digital circuit）とが複合的に搭載されている印刷回路基板（printed circuit board）を含んでいる。
図１は、アナログ回路とデジタル回路とを備えた印刷回路基板の断面図である。４層構造を有する印刷回路基板１００が示されているが、その他、２層、６層など、多様な構造の印刷回路基板も適用可能である。ここで、アナログ回路は、ＲＦ回路であると仮定する。
印刷回路基板１００は、金属層（metal layer）（１１０−１、１１０−２、１１０−３、１１０−４、以下１１０と称する）と、金属層１１０間に積層された誘電層（dielectric layer）１２０（１２０−１、１２０−２、１２０−３）と、最上位金属層１１０−１の上に装着したデジタル回路１３０と、ＲＦ回路１４０とを備える。
金属層１１０−２を接地層、金属層１１０−３を電源層であると仮定すると、接地層１１０−２と電源層１１０−３との間に接続しているビア１６０を通して電流が流れ、印刷回路基板１００は予め定められた動作または機能をする。
ここで、デジタル回路１３０の動作周波数とハーモニックス（harmonics）成分による電磁波（EM wave）１５０とがＲＦ回路１４０へ伝達されて混合信号の問題を起こす。混合信号の問題とは、デジタル回路１３０の電磁波が、ＲＦ回路１４０が動作する周波数帯域内の周波数を有することにより、ＲＦ回路１４０の正確な動作を妨害することを意味する。例えば、ＲＦ回路１４０が所定周波数帯域の信号を受信するに当たって、当該周波数帯域内の信号を含む電磁波１５０がデジタル回路１３０から伝達されて当該周波数帯域内での正確な信号の受信が難しくなることがある。
このような混合信号の問題は、電子機器が複雑になることにより、デジタル回路１３０の動作周波数が増加し、かつ、複雑になるので、解決し難くなっている。
電源ノイズ（power noise）の典型的な解決策であるデカップリングキャパシタ（decoupling capacitor）による方法も、高周波では適切な解決策となっておらず、ＲＦ回路とデジタル回路との間に高周波のノイズを遮断する構造物の研究が求められている。
図２は、従来技術に係るアナログ回路とデジタル回路との間の混合信号の問題を解決するための電磁気バンドギャップ構造物の断面図であり、図３は、図２に示された電磁気バンドギャップ構造物の金属板配列構造を示す平面図である。図４は、図２に示された電磁気バンドギャップ構造物の斜視図であり、図５は、図２に示された電磁気バンドギャップ構造物の等価回路図である。
電磁気バンドギャップ構造物（electromagnetic bandgap structure）２００は、第１金属層２１０−１、第２金属層２１０−２、第１誘電層２２０ａ、第２誘電層２２０ｂ、金属板２３２、ビア２３４を備える。
図４に示すように、第１金属層２１０−１と金属板２３２とはビア２３４を通して接続しており、金属板２３２及びビア２３４はきのこ型（mushroom type）構造物２３０を形成する。
第１金属層２１０−１が接地層であると、第２金属層２１０−２は電源層になり、第１金属層２１０−１が電源層であると、第２金属層２１０−２は接地層になる。
すなわち、図３に示すように、接地層と電源層との間に、金属板２３２とビア２３４から形成されたきのこ型構造物２３０を繰り返して配置することにより、特定の周波数帯域に含まれる信号を通過させないバンドギャップ（band gap）構造を有することになる。
特定の周波数帯域に含まれる信号を通過させない機能は、抵抗（resistance）（ＲＥ、ＲＰ）、インダクタンス（ＬＥ、ＬＰ）、キャパシタンス（capacitance）（ＣＥ、ＣＰ、ＣＧ）、コンダクタンス（conductance）（ＧＰ、ＧＥ）の成分によるもので、図５に示すような等価回路に近似化して表現される。
デジタル回路とＲＦ回路とが同一基板に具現され使用される代表的な電子機器として移動通信端末がある。移動通信端末の場合、混合信号の問題を解決するために前述した電磁気バンドギャップ構造物を適用する際には、多層印刷回路基板の中問層に位置している電源層と接地層との間に電磁気バンドギャップ構造物が挿入される。この場合、多層印刷回路基板の製造工程に、電磁気バンドギャップ構造物を挿入するための内層ドリル及びメッキ工程がさらに追加されるので、全体工程が長くなるという問題点がある。
本発明は、前述した従来の問題点を解決するために、電磁気バンドギャップ構造物を備え、かつ、既存印刷回路基板の製造工程に内層ドリル工程が追加されないので、全体工程が長くならない印刷回路基板及びその製造方法を提供することにその目的がある。
本発明の他の目的は、構造物全体的にビアが接続されている新たな構造の電磁気バンドギャップ構造物を提供することである。
本発明のその他の目的は下記の説明を通して容易に理解できよう。
本発明の一実施形態によれば、所定周波数帯域の信号伝達を防止できる電磁気バンドギャップ構造物が提供される。
本発明の一実施例に係る電磁気バンドギャップ構造物は、第１金属層と、前記第１金属層上に積層される第１誘電層と、前記第１誘電層上に積層される金属板と、前記金属板及び前記第１誘電層上に積層される第２誘電層と、前記第２誘電層上に積層される第２金属層と、前記金属板を中心として前記第１金属層及び前記第２金属層に向かうビアと、を備え、前記ビアは前記第１金属層に接続され、前記第２金属層には接続されない。
前記第２金属層は、前記ビアと中心が同一であり、前記ビアより直径が大きいクリアランスホールを備えることができる。ここで、前記ビアは、前記第２金属層と同一平面上でビアランドに接続され、前記クリアランスホールは、前記ビアランドを収容することができる。
また、前記第１金属層及び前記第２金属層の外部に一つ以上の金属層をさらに備え、前記ビアは前記金属層まで延長され、前記金属層に形成されているクリアランスホール内部を貫通することができる。
本発明の他の実施形態によれば、アナログ回路とデジタル回路とを備え、デジタル回路からアナログ回路への所定周波数帯域の信号伝達を防止できる印刷回路基板が提供される。
本発明の一実施例に係る印刷回路基板は、第１金属層と、前記第１金属層上に積層される第１誘電層と、前記第１誘電層上に積層される金属板と、前記金属板及び前記第１誘電層上に積層される第２誘電層と、前記第２誘電層上に積層される第２金属層と、前記金属板を中心として前記第１金属層及び前記第２金属層に向かうビアと、を備える電磁気バンドギャップ構造物が前記アナログ回路と前記デジタル回路との間に配置され、前記ビアは前記第１金属層に接続され、前記第２金属層には接続されない。
ここで、前記第１金属層は、接地層または電源層のいずれか一つであり、前記第２金属層はその他の一つになる。
前記アナログ回路は、外部からの無線信号を受信するアンテナを備えたＲＦ回路であってもよい。
また、前記第２金属層は、前記ビアと中心が同一であり、前記ビアより直径が大きいクリアランスホールを備えることができる。ここで、前記ビアは、前記第２金属層と同一平面上でビアランドに接続され、前記クリアランスホールは前記ビアランドを収容することができる。
そして、前記第１金属層及び前記第２金属層の外部に一つ以上の金属層をさらに備え、前記ビアは前記金属層まで延長され、前記金属層に形成されているクリアランスホール内部を貫通することができる。
本発明のさらに他の実施形態によれば、アナログ回路とデジタル回路とを備え、デジタル回路からアナログ回路への所定周波数帯域の信号伝達を防止できる印刷回路基板の製造方法が提供される。
本発明の一実施例に係る印刷回路基板の製造方法は、用意した銅張積層板上の所定位置に金属板をパターニングする段階と、前記銅張積層板の一面または両面に絶縁層と金属層とを積層する段階と、前記金属板に対応する前記金属層の所定位置にクリアランスホールをパターニングする段階と、前記クリアランスホールの中心にドリリングをして貫通ホールを形成する段階と、前記貫通ホールをメッキする段階と、外層回路を形成する段階と、を含む。
ここで、前記貫通ホールのメッキ段階の後に、前記貫通ホールの内部を充填する段階をさらに含む電磁気バンドギャップ構造物を備えることができる。
そして、前記クリアランスホールのパターニング段階は、前記クリアランスホール内部にビアランドをパターニングすることができる。ここで、前記貫通ホールの形成段階は、前記ビアランドの中心にドリリングをして前記貫通ホールを形成することができる。
そして、前記貫通ホールの形成段階以前に、前記積層段階及び前記クリアランスホールのパターニング段階を繰り返す段階をさらに含むことができる。
本発明に係る電磁気バンドギャップ構造物を備えた印刷回路基板は構造物全体的にビアが接続されていて、小さい大きさを有しながらも低いバンドギャップ周波数を有することができる。
また、本発明に係る印刷回路基板の製造方法は、電磁気バンドギャップ構造物を備え、かつ、既存印刷回路基板の製造工程に内層ドリル工程、メッキ工程、充填工程が追加されないので、全体工程が長くならない。
また、ＲＦ回路とデジタル回路とが同一基板内に設けられている電子器機、例えば、移動通信端末などにおける混合信号の問題を解決することができる。
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、本発明がこれらの特定の実施形態に限定されるものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
「第１」、「第２」などの用語は、多様な構成要素を説明するのに用いることに過ぎなく、前記構成要素が前記用語により限定されるものではない。前記用語は一つの構成要素を他の構成要素から区別する目的だけに用いられる。
本願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないと理解しなくてはならない。
以下、添付した図面を参照して、本発明に係る多様な実施例を詳細に説明する。
先ず、図４に示された電磁気バンドギャップ構造物２００を備える印刷回路基板の製造工程について図６ａ〜図６ｍを参照して説明し、その後、本発明の一実施例に係る電磁気バンドギャップ構造物、及びこれを備えた印刷回路基板の製造工程について説明する。
図６ａ〜図６ｍは、従来の電磁気バンドギャップ構造物を備える印刷回路基板の製造工程の断面図である。８層の印刷回路基板の製造工程を基準として説明するが、その他、４層、６層の印刷回路基板などの製造にも同様に適用できることは勿論である。
図６ａに示すように、銅張積層板（copper clad laminate、ＣＣＬ）６１０を用意する。銅張積層板６１０には、絶縁層６１２を中心として両面に銅箔６１４ａ、６１４ｂが積層されている。ここで、電磁気バンドギャップ構造物２００の第１金属層２１０−１は下面の銅箔６１４ａにより、そして、電磁気バンドギャップ構造物２００の金属板２３２は上面の銅箔６１４ｂにより形成されると仮定する。
図６ｂに示すように、銅張積層板６１０の一面または両面を、乾式または湿式エッチング法でエッチングして回路パターン６１６を形成する。銅張積層板６１０に積層されている銅箔６１４ｂの一部が除去され、残りの部分が回路パターン６１６の機能を行う。このとき、図６ｂのＡのように、電磁気バンドギャップ構造物２００の金属板２３２も一緒に形成する。
回路パターン６１６及び金属板２３２は、印刷回路基板の製造工程中パターニング（patterning）方法、すなわち、マスク、エッチング、露光、現像過程を経て形成される。これは、印刷回路基板の通常の工程であり、当業者にとって自明なことであるので詳細な説明は省略する。
その後、図６ｃに示すように、電磁気バンドギャップ構造物２００のビア２３４を形成するために、金属板２３２と銅張積層板６１０の下面に積層された銅箔６１４ａとを貫通する内層貫通ホール６２０を形成する。内層貫通ホール６２０は、機械ドリル、レーザドリルなどの内層ドリル工程により形成される。
そして、図６ｄのＡに示すように、内層貫通ホール６２０にはメッキ工程を行って、下面の銅箔６１４ａと上面の金属板２３２とが電気的に接続されるように、内壁にメッキ層６２２を形成する。メッキ工程は、無電解銅メッキ、電解銅メッキなどの方法により行われる。
図６ｅに示すように、メッキした内層貫通ホール６２０の内部をプラギングインク（plugging ink）６２４で充填する。しかし、これに限定されず、プラギングインク６２４以外に、導電性ペースト（conductive paste）で充填したり、あるいは前のメッキ工程の際に内層貫通ホール６２０の内壁だけでなく、内部全体をメッキして充填したりすることもできる。
図６ｅのＡのように、内層貫通ホール６２０の内部を充填することにより、電磁気バンドギャップ構造物２００のきのこ型構造物２３０が内層回路と共に印刷回路基板の内層に形成される。
図６ｆに示すように、前述した方法により内層回路及びきのこ型構造物２３０が形成された内層の両面に、絶縁層６３２ａ，６３２ｂ，６３６ａ，６３６ｂと、金属層６３４ａ，６３４ｂ，６３８ａ，６３８ｂとを交互に積層し、各金属層６３４ａ，６３４ｂ，６３８ａ，６３８ｂには図６ｂに示された回路パターンが形成される。
多層印刷回路基板６３０は、Ａに表示された領域内に、きのこ型構造物２３０と、きのこ型構造物２３０の金属板２３２の上に積層された絶縁層２２０ｂ及び金属層２１０−２と、きのこ型構造物２３０と接続している金属層２１０−１とを含む電磁気バンドギャップ構造物を内部に備える。
その後、図６ｇに示すように、多層印刷回路基板６３０の最上位の金属層６３８ｂと最下位の金属層６３８ａとを貫通する貫通ホール６４０を形成する。貫通ホール６４０は、内層形成の際の内層貫通ホール６２０の形成と同様に、機械ドリル、レーザドリルなどのドリル工程により形成される。
そして、図６ｈに示すように、貫通ホール６４０に、無電解銅メッキ、電解銅メッキなどの方法でメッキして内壁にメッキ層６４２を形成し、図６ｉに示すように、貫通ホール６４０の内部の空いている空間をプラギングインク６４４、導電性ペーストなどで充填する。
そして、図６ｊに示すように、外層絶縁層６５２ａ，６５２ｂと、外層金属層６５４ａ，６５４ｂとを積層して外層回路を形成し、図６ｋに示すように、ビアホール６６０を加工する。ビアホール６６０は、レーザドリリングで外層金属層６５４ａ、６５４ｂと外層絶縁層６５２ａ，６５２ｂとをホール加工することにより形成される。このようにすると、図６ｌに示すように、多層印刷回路基板の最上位金属層６３８ｂ及び／または最下位金属層６３６ａは外部に露出され、ビアホールをメッキ６６２することにより最上位金属層６３６ｂ及び／または最下位金属層６３６ａと、外層金属層６５４ｂ，６５４ａとが電気的に接続する。
そして、図６ｍに示すように、最外郭にソルダレジスト（solder resist）６７０を塗布して印刷回路基板の製造を完了する。
以上のように、内部に電磁気バンドギャップ構造物を備えた印刷回路基板は、１３段階の工程を経ることになる。電磁気バンドギャップ構造物を形成するために内層貫通ホール６４０を形成し、内層貫通ホール６４０をメッキする工程が追加されて、印刷回路基板の製造工程が長くなる。
しかし、本発明によれば、このような工程を追加せずに混合信号の問題を解決できる電磁気バンドギャップ構造物と、これを適用した印刷回路基板及びその製造方法を提供することができる。これについて、図７以下の図面を参照して詳細に説明する。
図７は、本発明の一実施例に係る電磁気バンドギャップ構造物の立体斜視図である。
電磁気バンドギャップ構造物７００は、第１金属層７１０、第２金属層７２０、金属板７４０、誘電層７３０、ビア７５０を備える。
金属板７４０は、第１金属層７１０と第２金属層７２０との間に位置する。
誘電層７３０は、金属板７４０を基準として形成時期に応じて第１誘電層７３１と第２誘電層７３２とに分けられる。
第１金属層７１０、第２金属層７２０、金属板７４０、及びビア７５０は、電源を供給すると信号が伝達できる金属物質、例えば、銅（Ｃｕ）などから構成される。
第１誘電層７３１と第２誘電層７３２とは、同一誘電物質で構成してもよく、または誘電率が同一であるか、互いに異なる誘電物質で構成してもよい。
第１金属層７１０が接地層であると、第２金属層７２０は電源層になり、第１金属層７１０が電源層であると、第２金属層７２０は接地層になる。すなわち、第１金属層７１０と第２金属層７２０とは誘電層７３０を隔てて隣接する接地層と電源層とになる。
ビア７５０は、金属板７４０を中心にして第１金属層７１０と第２金属層７２０との両方向に向かっている。ただし、ビア７５０は第１金属層７１０とは接続し、第２金属層７２０とは接続しない。
第２金属層７２０には、クリアランスホール（clearance hole）７２５が形成されている。クリアランスホール７２５は、ビア７５０と中心が同一であり、ビア７５０の直径よりさらに大きい。好ましいのは、第２金属層７２０と同一平面上に、ビア７５０が接続するビアランド７５２より直径がさらに大きく形成された第２金属層７２０の回路パターンでの隙間（void）である。ビア７５０は、第２金属層７２０に形成されたクリアランスホール７２５内を貫通するようになるため、第２金属層７２０とは接続しない。
ビア７５０は、金属板７４０が電源層である場合には、接地層に形成されているクリアランスホール内を貫通するようになるので、接地層とは接続されず、金属板７４０が接地層である場合には、電源層に形成されているクリアランスホール内を貫通するようになるので、電源層とは接続しない。
または、ビア７５０は、金属板７４０と第１金属層７１０にだけ接続し、他の金属層とは、他の金属層に形成されているクリアランスホール内を貫通するようになって、他の金属層とは接続しない。
例えば、図７に示されている第３金属層７６０は、第１金属層７１０を中心にして金属板７４０の反対側に位置する印刷回路基板の金属層である。第３金属層７６０にもクリアランスホール７６５が形成されている。クリアランスホール７６５は、ビア７５０と中心が同じであり、ビア７５０の直径よりさらに大きい。好ましいのは、第３金属層７６０と同一平面上に、ビア７５０が接続するビアランド７５４より直径が大きく形成された第３金属層７６０の回路パターンでの隙間である。ビア７５０は、第３金属層７６０に形成されているクリアランスホール７６５内を貫通するようになるため、第３金属層７６０とは接続しない。
そして、ビア７５０は、図４に示された電磁気バンドギャップ構造物のビア２３４とは異なって、一部の層間だけでなく全層を貫通し、金属板７４０と第１金属層７１０にだけ接続し、他の金属層とは接続しないようにする貫通構造を有する。従って、図６ｃ〜図６ｅに示された内層ドリル工程、メッキ工程、充填工程などを行わなく、印刷回路基板内に電磁気バンドギャップ構造を適用することができる。これについては図８ａ以下の図面を参照して詳細に説明する。
図８ａ〜図８ｊは、本発明の一実施例に係る電磁気バンドギャップ構造物を備える印刷回路基板の製造工程に対する断面図である。図６ａ〜図６ｍに示された印刷回路基板との比較のために、８層印刷回路基板の製造工程を例に挙げて説明するが、その他にも４層、６層印刷回路基板などの製造にも同様に適用できることが明らかである。
先ず、図８ａに示すように、銅張積層板８１０を用意する。銅張積層板８１０は、絶縁層８１２を中心として両面に銅箔８１４ａ、８１４ｂが積層されている。ここで、電磁気バンドギャップ構造物７００の第１金属層７１０は下面の銅箔８１４ａにより、そして、電磁気バンドギャップ構造物７００の金属板７４０は上面の銅箔８１４ｂにより形成されると仮定する。
図８ｂに示すように、銅張積層板８１０の一面または両面を、乾式または湿式エッチング法でエッチングして回路パターン８１６を形成する。銅張積層板８１０に積層された銅箔８１４ｂの一部を除去して残りの部分が回路パターン８１６の機能を行う。このとき、図８ｂのＢに示すように、電磁気バンドギャップ構造物７００の金属板７４０も一緒に形成される。
回路パターン８１６及び金属板７４０は、印刷回路基板の製造工程中のパターニング方法、すなわち、マスク、エッチング、露光、現像過程を経て形成される。これは、印刷回路基板の通常の工程であり、当業者にとって自明であるので詳細な説明は省略する。
電磁気バンドギャップ構造物７００のきのこ型構造物が内層回路と共に印刷回路基板の内層に形成される。完全なきのこ型構造物を形成するためのビアの形成は、図８ｄ〜図８ｆの工程で行われる。
図８ｃに示すように、前述した方法により内層回路及びきのこ型構造物が形成された内層基板の両面に絶縁層８２２ａ，８２２ｂ，８２６ａ，８２６ｂと、金属層８２４ａ，８２４ｂ，８２８ａ，８２８ｂとを交互に積層し、各金属層８２４ａ，８２４ｂ，８２８ａ，８２８ｂには回路パターンが形成される。また、図８ｃのＢに示すように、各金属層８２４ａ，８２４ｂ，８２８ａ，８２８ｂごとに、回路パターンと共に貫通ホールが形成され、電磁気バンドギャップ構造物７００のビア７５０となる位置に、クリアランスホール７２５，７６５，７７５，７８５と、ビアランド７５２，７５４，７５６，７５８とが形成される。
ビアランド７５２，７５４，７５６，７５８は、貫通ホールと連結される。クリアランスホール７２５，７６５，７７５，７８５は、貫通ホールと中心が同一であり、ビアランド７５２，７５４，７５６，７５８をホール内部に収容して、ビアランド７５２，７５４，７５６，７５８が各金属層８２４ｂ，８２４ａ，８２８ｂ，８２８ａの回路パターンと電気的に接続しないようにする。
このような多層印刷回路基板８２０は、Ｂで表示された領域内に、きのこ型構造物と、きのこ型構造物の金属板７４０の上に積層された絶縁層７３２及び金属層７２０とを含む電磁気バンドギャップ構造物７００を内部に備える。
以下、図８ｄ〜図８ｆに基づいて、電磁気バンドギャップ構造物７００が、前述したアナログ回路とデジタル回路との間の混合信号の問題を解決するために、金属板７４０と第１金属層７１０とを接続させるビアを形成する過程を説明する。
先ず、図８ｄに示すように、多層印刷回路基板８２０の最上位の金属層８２８ｂと最下位の金属層８２８ａとを貫通する貫通ホール８３０を形成する。貫通ホール８３０は、機械ドリル、レーザドリルなどのドリル工程により形成されることができる。
ここで、貫通ホール８３０は、電磁気バンドギャップ構造物７００のビア７５０を形成し、図８ｂ及び８ｃより形成された金属板７４０、第１金属層７１０、及び各金属層のビアランド７５２，７５４，７５６，７５８を貫通して形成される。貫通ホール８３０は、金属板７４０及び第１金属層７１０とは直接接続し、クリアランスホール７２５，７６５，７７５，７８５内を貫通するようになるため、その他の金属層８２４ｂ，８２４ａ，８２８ｂ，８２８ａとは接続しない。
図８ｅに示すように、貫通ホール８３０を無電解銅メッキ、電解銅メッキなどでメッキして、内壁にメッキ層８３２を形成する。図８ｆに示すように、貫通ホール８３０の内部の空いている空間をプラギングインク８３４、導電性ペーストなどで充填する。
そして、図８ｇに示すように、外層絶縁層８４２ａ，８４２ｂと、外層金属層８４４ａ，８４４ｂとを積層して外層回路を形成し、図８ｈに示すように、ビアホール８５０を加工する。ビアホール８５０は、レーザドリリングで外層金属層８４４ａ，８４４ｂと外層絶縁層８４２ａ，８４２ｂとをホール加工することにより形成される。このようにして、図８ｉに示すように、多層印刷回路基板８２０の最上位の金属層８２８ｂ及び／または最下位の金属層８２８ａが外部に露出され、ビアホールをメッキ８５２することにより最上位の金属層８２８ｂ及び／または最下位の金属層８２８ａと、外層金属層８４４ｂ，８４４ａとが電気的に接続することになる。そして、図８ｊに示すように、最外郭にソルダレジスト８６０を塗布して本発明による印刷回路基板を得ることができる。
ここで、図８ｇ〜図８ｊは、図６ｊ〜図６ｍと同じ工程に該当する。
以上のように、内部に電磁気バンドギャップ構造物を備えた印刷回路基板は１０段階の工程を経ることになり、これは、図６ａ〜図６ｍに示された印刷回路基板の製造工程に比べて、３段階の工程が短縮された結果となる。これは、内層貫通ホールの形成の代りに貫通ホールを用いることにより、内層ドリル工程、メッキ工程、充填工程が省略可能であるからである。
本発明の一実施例では、クリアランスホール内にビアランドが具備されることに対してを説明したが、ビアランドなしでビアだけがクリアランスホール内部を貫通する構造にすることもできる。
本発明の一実施例による電磁気バンドギャップ構造物７００が内部に配置されることにより、アナログ回路とデジタル回路とが共に設けられて使用される印刷回路基板は、デジタル回路からアナログ回路へ伝達される電磁波中、特定の周波数領域、例えば、０．８〜２．０ＧＨｚの電磁波の伝達を防止することができる。
すなわち、構造物の大きさが小さく、かつ、ＲＦ回路のノイズに該当する特定周波数領域の電磁波の伝達を防止できて、前述した混合信号の問題を解決することができる。
以上では、本発明の好ましい実施例を参照して説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載されている本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更することができることを理解できよう。
アナログ回路とデジタル回路とを備えた印刷回路基板の断面図である。 従来技術に係るアナログ回路とデジタル回路との間の混合信号の問題を解決するための電磁気バンドギャップ構造物の断面図である。 図２に示された電磁気バンドギャップ構造物の金属板の配列構造を示す平面図である。 図２に示された電磁気バンドギャップ構造物の斜視図である。 図２に示された電磁気バンドギャップ構造物の等価回路図である。 従来の電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 従来の電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 従来の電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 従来の電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 従来の電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 従来の電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 従来の電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 従来の電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 従来の電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 従来の電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 従来の電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 従来の電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 従来の電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 本発明の一実施例に係る電磁気バンドギャップ構造物の立体斜視図である。 本発明の一実施例による電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 本発明の一実施例による電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 本発明の一実施例による電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 本発明の一実施例による電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 本発明の一実施例による電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 本発明の一実施例による電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 本発明の一実施例による電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 本発明の一実施例による電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 本発明の一実施例による電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。 本発明の一実施例による電磁気バンドギャップ構造物を備えた印刷回路基板の製造工程による断面図である。
符号の説明
７００ 電磁気バンドギャップ構造物
７１０、７２０、７６０ 金属層
７３１、７３２ 誘電層
７４０ 金属板
７５０ ビア
７２５、７６５ クリアランスホール

Claims (15)

  1. 第１金属層と、
    前記第１金属層上に積層される第１誘電層と、
    前記第１誘電層上に積層される、同一平面上で繰り返し配された複数の金属板と、
    前記複数の金属板及び前記第１誘電層上に積層される第２誘電層と、
    前記第２誘電層上に積層される第２金属層と、
    前記第１金属層及び前記第２金属層を貫通する複数のビアと
    を備え、
    前記複数のビアは、前記第１金属層に接続される一方で前記第２金属層に接続されず、且つ、
    前記複数のビアと前記複数の金属板とは、一対一で接続されている
    ことを特徴とする電磁気バンドギャップ構造物。
  2. 前記第２金属層は、前記ビアと中心が同一であり、前記ビアより直径が大きいクリアランスホール（clearance hole）を備えることを特徴とする請求項１に記載の電磁気バンドギャップ構造物。
  3. 前記ビアは、前記第２金属層と同一平面上でビアランドに接続され、
    前記クリアランスホールは、前記ビアランドを収容することを特徴とする請求項２に記載の電磁気バンドギャップ構造物。
  4. 前記第１金属層及び前記第２金属層の外部に一つ以上の金属層をさらに備え、
    前記ビアは前記金属層まで延長され、前記金属層に形成されているクリアランスホール内部を貫通することを特徴とする請求項１に記載の電磁気バンドギャップ構造物。
  5. アナログ回路、デジタル回路および電磁気バンドギャップ構造物を備えた印刷回路基板において、
    前記電磁気バンドギャップ構造物は、
    第１金属層と、
    前記第１金属層上に積層される第１誘電層と、
    前記第１誘電層上に積層される、同一平面上で繰り返し配された複数の金属板と、
    前記複数の金属板及び前記第１誘電層上に積層される第２誘電層と、
    前記第２誘電層上に積層される第２金属層と、
    前記第１金属層及び前記第２金属層を貫通する複数のビアと
    を備え、
    前記複数のビアは、前記第１金属層に接続される一方で前記第２金属層に接続されず、且つ、
    前記複数のビアと前記複数の金属板とは、一対一で接続されている
    ことを特徴とする印刷回路基板。
  6. 前記第１金属層は、接地層（ground layer）または電源層（power layer）のいずれか一つであり、前記第２金属層はその他の一つであることを特徴とする請求項５に記載の印刷回路基板。
  7. 前記アナログ回路は、外部からの無線信号を受信するアンテナを備えるＲＦ回路であることを特徴とする請求項５に記載の印刷回路基板。
  8. 前記第２金属層は、前記ビアと中心が同一であり、前記ビアより直径が大きいクリアランスホールを備えることを特徴とする請求項５に記載の印刷回路基板。
  9. 前記ビアは、前記第２金属層と同一平面上でビアランドに接続され、
    前記クリアランスホールは、前記ビアランドを収容することを特徴とする請求項８に記載の印刷回路基板。
  10. 前記第１金属層及び前記第２金属層の外部に一つ以上の金属層をさらに備え、
    前記ビアが前記金属層まで延長され、前記金属層に形成されているクリアランスホール内部を貫通することを特徴とする請求項５に記載の印刷回路基板。
  11. 用意した銅張積層板上の所定位置に、同一平面上で繰り返し配された複数の金属板をパターニングする段階と、
    前記銅張積層板の一面または両面に絶縁層と金属層とを積層する段階と、
    前記金属板に対応する前記金属層の所定位置にクリアランスホールをパターニングする段階と、
    前記クリアランスホールの中心にドリリングで、前記複数の金属板、前記金属層および前記絶縁層を貫通する複数の貫通ホールを形成する段階であって、前記複数の貫通ホールのそれぞれが前記複数の金属板と一対一で対応する位置に形成される段階と、
    前記複数の貫通ホールをメッキする段階と、
    外層回路を形成する段階と、
    を含む電磁気バンドギャップ構造物を備える印刷回路基板の製造方法。
  12. 前記貫通ホールのメッキ段階以降に、
    前記貫通ホール内部を充填する段階をさらに含む請求項１１に記載の電磁気バンドギャップ構造物を備える印刷回路基板の製造方法。
  13. 前記クリアランスホールパターニング段階は、前記クリアランスホール内部にビアランドをパターニングすることを特徴とする請求項１１に記載の電磁気バンドギャップ構造物を備える印刷回路基板の製造方法。
  14. 前記貫通ホール形成段階は、前記ビアランドの中心をドリリングして前記貫通ホールを形成することを特徴とする請求項１３に記載の電磁気バンドギャップ構造物を備える印刷回路基板の製造方法。
  15. 前記貫通ホール形成段階の前に、
    前記積層段階及び前記クリアランスホールパターニング段階を繰り返す段階をさらに含む請求項１１に記載の電磁気バンドギャップ構造物を備える印刷回路基板の製造方法。
JP2008177624A 2007-07-12 2008-07-08 電磁気バンドギャップ構造物と、これを備えた印刷回路基板及びその製造方法 Expired - Fee Related JP4862163B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070070001A KR100848848B1 (ko) 2007-07-12 2007-07-12 전자기 밴드갭 구조물, 이를 포함하는 인쇄회로기판과 그제조방법
KR10-2007-0070001 2007-07-12

Publications (2)

Publication Number Publication Date
JP2009021594A JP2009021594A (ja) 2009-01-29
JP4862163B2 true JP4862163B2 (ja) 2012-01-25

Family

ID=39825349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008177624A Expired - Fee Related JP4862163B2 (ja) 2007-07-12 2008-07-08 電磁気バンドギャップ構造物と、これを備えた印刷回路基板及びその製造方法

Country Status (4)

Country Link
US (1) US8183468B2 (ja)
JP (1) JP4862163B2 (ja)
KR (1) KR100848848B1 (ja)
DE (1) DE102008032979B4 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851065B1 (ko) 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
JP5380919B2 (ja) 2008-06-24 2014-01-08 日本電気株式会社 導波路構造およびプリント配線板
WO2010013496A1 (ja) * 2008-08-01 2010-02-04 日本電気株式会社 構造体、プリント基板、アンテナ、伝送線路導波管変換器、アレイアンテナ、電子装置
JP5326649B2 (ja) * 2009-02-24 2013-10-30 日本電気株式会社 アンテナ、アレイアンテナ、プリント基板、及びそれを用いた電子装置
US9336028B2 (en) * 2009-06-25 2016-05-10 Apple Inc. Virtual graphics device driver
US9036365B2 (en) * 2009-10-20 2015-05-19 Nec Corporation Interconnection substrate design supporting device, method of designing interconnection substrate, program, and interconnection substrate
JP5660123B2 (ja) 2010-03-08 2015-01-28 日本電気株式会社 構造体、配線基板および配線基板の製造方法
US9357633B2 (en) 2010-03-08 2016-05-31 Nec Corporation Structure, wiring board, and method of manufacturing wiring board
US8803269B2 (en) 2011-05-05 2014-08-12 Cisco Technology, Inc. Wafer scale packaging platform for transceivers
WO2013146931A1 (ja) * 2012-03-30 2013-10-03 日立化成株式会社 多層配線板
KR101905507B1 (ko) 2013-09-23 2018-10-10 삼성전자주식회사 안테나 장치 및 그를 구비하는 전자 기기
JP6336307B2 (ja) * 2014-03-18 2018-06-06 キヤノン株式会社 電子回路
KR102528687B1 (ko) 2016-09-06 2023-05-08 한국전자통신연구원 전자기 밴드갭 구조물 및 그 제조 방법
JP6658439B2 (ja) 2016-10-05 2020-03-04 株式会社Ｓｏｋｅｎ アンテナ装置
US10103534B2 (en) * 2016-10-27 2018-10-16 General Electric Company Low inductance busbar systems and methods
JP6962346B2 (ja) * 2019-03-26 2021-11-05 株式会社Soken アンテナ装置
CN112777197A (zh) * 2020-12-22 2021-05-11 广东鼎泰机器人科技有限公司 一种配针机

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2840493B2 (ja) * 1991-12-27 1998-12-24 株式会社日立製作所 一体型マイクロ波回路
US5363280A (en) * 1993-04-22 1994-11-08 International Business Machines Corporation Printed circuit board or card thermal mass design
US6353540B1 (en) * 1995-01-10 2002-03-05 Hitachi, Ltd. Low-EMI electronic apparatus, low-EMI circuit board, and method of manufacturing the low-EMI circuit board.
US6154176A (en) * 1998-08-07 2000-11-28 Sarnoff Corporation Antennas formed using multilayer ceramic substrates
JP2000208939A (ja) * 1999-01-18 2000-07-28 Murata Mfg Co Ltd 多層配線基板およびそれを用いた電子装置
JP2001144091A (ja) * 1999-11-11 2001-05-25 Sanyo Electric Co Ltd 半導体集積回路
US6552696B1 (en) * 2000-03-29 2003-04-22 Hrl Laboratories, Llc Electronically tunable reflector
US6628242B1 (en) * 2000-08-23 2003-09-30 Innovative Technology Licensing, Llc High impedence structures for multifrequency antennas and waveguides
GB2374984B (en) * 2001-04-25 2004-10-06 Ibm A circuitised substrate for high-frequency applications
JP3973402B2 (ja) * 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
US7215007B2 (en) * 2003-06-09 2007-05-08 Wemtec, Inc. Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
US6992255B2 (en) * 2003-07-16 2006-01-31 International Business Machines Corporation Via and via landing structures for smoothing transitions in multi-layer substrates
US20050104678A1 (en) * 2003-09-11 2005-05-19 Shahrooz Shahparnia System and method for noise mitigation in high speed printed circuit boards using electromagnetic bandgap structures
US7123118B2 (en) * 2004-03-08 2006-10-17 Wemtec, Inc. Systems and methods for blocking microwave propagation in parallel plate structures utilizing cluster vias
US7136029B2 (en) * 2004-08-27 2006-11-14 Freescale Semiconductor, Inc. Frequency selective high impedance surface
KR101231630B1 (ko) 2005-12-28 2013-02-08 엘지디스플레이 주식회사 디스플레이장치 및 그 구동방법

Also Published As

Publication number Publication date
US20090015354A1 (en) 2009-01-15
DE102008032979B4 (de) 2013-02-14
US8183468B2 (en) 2012-05-22
KR100848848B1 (ko) 2008-07-28
DE102008032979A1 (de) 2009-02-26
JP2009021594A (ja) 2009-01-29

Similar Documents

Publication Publication Date Title
JP4862163B2 (ja) 電磁気バンドギャップ構造物と、これを備えた印刷回路基板及びその製造方法
JP4755215B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP5005649B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4755209B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4823252B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4722968B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP5079668B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR100998720B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP4808755B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4722967B2 (ja) 電磁気バンドギャップ構造物を備えた印刷回路基板
JP2009004779A (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP2009088468A (ja) チップキャパシタが内蔵された印刷回路基板及びチップキャパシタの内蔵方法
JP2009177130A (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP2007250818A (ja) 回路基板
KR100870380B1 (ko) 저 인덕턴스 내장 커패시터 층 접속부의 디자인
US11903146B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2009088471A (ja) 段差が形成された伝導層を有する印刷回路基板
KR100871346B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
US7035082B2 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
EP2364071A1 (en) Via structure for multi-gigahertz signaling
KR100850759B1 (ko) 인쇄회로기판 및 그 제조방법
JPWO2021009865A1 (ja) 高密度多層基板、及びその製造方法
JP2014072311A (ja) 多層配線基板及びその製造方法
JP2006253372A (ja) 多層プリント配線基板とその製造方法
JPH0384994A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees