JP4755209B2 - 電磁気バンドギャップ構造物及び印刷回路基板 - Google Patents

電磁気バンドギャップ構造物及び印刷回路基板 Download PDF

Info

Publication number
JP4755209B2
JP4755209B2 JP2008012868A JP2008012868A JP4755209B2 JP 4755209 B2 JP4755209 B2 JP 4755209B2 JP 2008012868 A JP2008012868 A JP 2008012868A JP 2008012868 A JP2008012868 A JP 2008012868A JP 4755209 B2 JP4755209 B2 JP 4755209B2
Authority
JP
Japan
Prior art keywords
metal
layer
metal plate
dielectric layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008012868A
Other languages
English (en)
Other versions
JP2008193074A (ja
Inventor
漢 金
在 濬 李
美 子 韓
大 賢 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070093956A external-priority patent/KR100945289B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2008193074A publication Critical patent/JP2008193074A/ja
Application granted granted Critical
Publication of JP4755209B2 publication Critical patent/JP4755209B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236Electromagnetic band-gap structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09454Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、印刷回路基板に関するもので、より詳細には、アナログ回路とデジタル回路との間の混合信号の問題を解決した電磁気バンドギャップ構造物及び印刷回路基板に関する。
移動性が重要となる最近の傾向に伴い、無線通信が可能な移動通信端末、携帯情報端末(Personal Digital Assistants:PDA)、ノートパソコン、デジタルマルチメディア放送(Digital Multimedia Broadcasting:DMB)機器など、多様な機器が市販されている。
これらの機器は、無線通信のためにアナログ回路、例えば、RF回路と、デジタル回路とが複合的に搭載されている印刷回路基板(printed circuit board:PCB)を含んでいる。
図1は、アナログ回路とデジタル回路とを含む印刷回路基板の断面図である。4層構造を有する印刷回路基板100が示されているが、その他の2層、6層など、多様な構造の印刷回路基板も適用可能である。ここで、アナログ回路は、RF回路であると仮定する。
印刷回路基板100は、金属層(110-1、110-2、110-3、110-4、以下、110と略称する)と、金属層110の間に積層される誘電層120(120-1、120-2、120-3に区分される)と、最上位の金属層110-1上に装着されるデジタル回路130と、RF回路140とを含む。
金属層110-2を接地層、金属層110-3を電源層であると仮定すれば、接地層110-2と電源層110-3との間に接続しているビア160を通して電流が流れ、印刷回路基板100は予め定められた動作または機能を行う。
ここで、デジタル回路130の動作周波数とハーモニックス(harmonics)成分による電磁波(EM wave)150とがRF回路140に伝達されて混合信号の問題を発生させる。混合信号の問題とは、デジタル回路130での電磁波が、RF回路140が動作する周波数帯域内の周波数を有することにより、RF回路140の正確な動作を妨害することを意味する。例えば、RF回路140が所定の周波数帯域の信号を受信するに当たって、該当周波数帯域内の信号を含む電磁波150がデジタル回路130から伝達されて、該当周波数帯域内で正確な信号の受信が難しくなることがある。
このような混合信号の問題は、電子機器が複雑になることにつれ、デジタル回路130の動作周波数が高くなり、かつ、ますます複雑になって、解決し難くなっている。
電源ノイズの典型的な解決策であるデカップリングキャパシタによる方法も、高周波数においては適切な解決策となっておらず、RF回路とデジタル回路との間に高周波数のノイズを遮断する構造物に対する研究が必要な実状である。
図2は、従来技術に係るアナログ回路とデジタル回路との間の混合信号の問題を解決する電磁気バンドギャップ構造物の断面図であり、図3は、図2に示されている電磁気バンドギャップ構造物の金属板の配列構造を示す平面図である。図4は、図2に示されている電磁気バンドギャップ構造物の斜視図であり、図5は、図2に示されている電磁気バンドギャップ構造物の等価回路図である。
電磁気バンドギャップ構造物(electromagnetic bandgap structure)200は、第1金属層210−1、第2金属層210−2、第1誘電層220a、第2誘電層220b、金属板232、及びビア234を含む。
第1金属層210−1と金属板232とはビア234を通して接続しており、金属板232及びビア234はきのこ型構造物230を形成する(図4参照)。
第1金属層210−1が接地層である場合、第2金属層210−2は電源層になり、第1金属層210−1が電源層である場合、第2金属層210−2は接地層になる。
すなわち、接地層と電源層との間に金属板232及びビア234から形成されるきのこ型構造物230を繰り返して形成することにより(図3参照)、特定の周波数帯域に含まれる信号を通過させないバンドギャップ構造を有するようになる。
特定の周波数帯域に含まれる信号を通過させない機能は、抵抗(R、R)、インダクタンス(L、L)、キャパシタンス(C、C、C)、コンダクタンス(G、G)の成分によるものであって、図5に示すような等価回路で近似化して表現される。
デジタル回路とRF回路とが同一基板に具現された、現在用いられている代表的な電子機器としては移動通信端末がある。移動通信端末の場合、混合信号の問題を解決するためには、RF回路の動作周波数帯域である0.8〜2.0GHz領域でのノイズ遮蔽が必要であり、移動通信端末にて使用できるように、きのこ型構造物のサイズが小さくなければならない。しかし、上述した電磁気バンドギャップ構造物ではこの二つの条件をともに満足させないという問題点がある。
きのこ型構造物のサイズが小さくなると、ノイズが遮蔽されるバンドギャップの周波数が高くなるので、サイズの小さなきのこ型構造物は上述した移動通信端末でのRF回路の動作周波数である0.8〜2.0GHz領域では効果的ではない。
前記のような従来技術の問題点を解決するために、本発明は、小さいサイズを有しながらも、低いバンドギャップ周波数を有する電磁気バンドギャップ構造物及び印刷回路基板を提供することを目的とする。
本発明の他の目的は、RF回路とデジタル回路とが同一基板内に具現されている、移動通信端末などのような電子機器における混合信号の問題を解決した電磁気バンドギャップ構造物及び印刷回路基板を提供することである。
本発明のまた他の目的は、特定周波数のノイズを通過させない電磁気バンドギャップ構造物及び印刷回路基板を提供することである。本発明のその他の目的は下記の説明を通して容易に理解できるはずである。
本発明の一実施形態によれば、所定周波数帯域の信号伝達を防止する電磁気バンドギャップ構造物が提供される。
一実施例によれば、第1金属層、第1誘電層、第2誘電層、及び第2金属層が積層される電磁気バンドギャップ構造物において、前記第1誘電層と前記第2誘電層との間に形成される第1金属板と、前記第1金属板と同一平面上に形成され、前記第1金属板に形成されているホール内に受容されて、金属線を通して前記第1金属板と電気的に接続する第2金属板と、前記第2金属板と前記第1金属層あるいは前記第2金属層とを接続させるビアと、を含む電磁気バンドギャップ構造物が提供される。
ここで、前記金属線は、前記第1金属板及び前記第2金属板と同一平面上に形成されてもよい。
また、前記第1金属板、具体的に前記ホールの内壁と前記第2金属板とは所定間隔離隔されていてもよい。
前記金属線は、直線状または曲線状であるか、または前記第2金属板を囲む螺旋状であることが可能である。
他の実施例によれば、第1金属層と、前記第1金属層上に積層される第1誘電層と、前記第1誘電層上に積層される金属板と、一端が前記第1金属層に接続するビアと、前記金属板及び前記第1誘電層上に積層される第2誘電層と、前記第2誘電層上に積層される第2金属層と、を含み、前記ビアの他端は前記金属板に形成されたホール内に位置するビアランドに接続し、前記ビアランドは金属線を通して前記金属板に接続することを特徴とする電磁気バンドギャップ構造物が提供される。前記金属線は、直線状、曲線状、または螺旋状であることがよい。
本発明の他の実施形態によれば、アナログ回路とデジタル回路とを含んでおり、デジタル回路からアナログ回路への所定周波数帯域の信号伝達を防止する印刷回路基板が提供される。
一実施例に係る印刷回路基板は、第1金属層、第1誘電層、第2誘電層、及び第2金属層が積層され、前記第1誘電層と前記第2誘電層との間に形成される第1金属板と、前記第1金属板と同一平面上に形成され、前記第1金属板に形成されているホール内に受容されて、金属線を通して前記第1金属板と電気的に接続する第2金属板と、前記第2金属板と前記第1金属層あるいは前記第2金属層とを接続させるビアと、を含む電磁気バンドギャップ構造物が前記アナログ回路と前記デジタル回路との間に配置される。
ここで、前記第1金属層は、接地層または電源層のうちいずれか一つになり、前記第2金属層は他の一つになることができる。
前記アナログ回路は、外部からの無線信号を受信するアンテナを含むRF回路である。ここで、前記金属線は、前記第1金属板及び前記第2金属板と同一平面上に形成されてもよい。
また、前記第1金属板、具体的に前記ホールの内壁と前記第2金属板とは所定間隔離隔されていてもよい。
前記金属線は、直線状または曲線状であるか、前記第2金属板を囲む螺旋状であることがよい。
また、前記電磁気バンドギャップ構造物は、前記アナログ回路と前記デジタル回路との間に複数配置されることが可能である。
他の実施例に係る印刷回路基板は、第1金属層と、前記第1金属層上に積層される第1誘電層と、前記第1誘電層上に積層される金属板と、一端が前記第1金属層に接続するビアと、前記金属板及び前記第1誘電層上に積層される第2誘電層と、前記第2誘電層上に積層される第2金属層と、を含む電磁気バンドギャップ構造物が前記アナログ回路と前記デジタル回路との間に配置され、前記ビアの他端は前記金属板に形成されるホール内に位置するビアランドに接続し、前記ビアランドは金属線を通して前記金属板に接続する。
前記第1金属層は、接地層または電源層のうちある一つになり、前記第2金属層は他の一つになることができる。また、前記アナログ回路は、外部からの無線信号を受信するアンテナを含むRF回路である。前記金属線は、直線状、曲線状、または螺旋状であることがよい。
本発明に係る電磁気バンドギャップ構造物及び印刷回路基板は、小さいサイズを有しながらも、低いバンドギャップ周波数を有することができる。
また、RF回路とデジタル回路とが同一基板内に具現されている、移動通信端末などのような電子機器での混合信号の問題を解決することができる。
さらに、特定周波数の信号伝達の抑制や、特定周波数のノイズを低減させることができる。
本発明は多様な変換を加えることができ、様々な実施例を有することができるが、ここでは特定実施例を図面に例示し、詳細に説明する。しかし、本発明がこれらの特定の実施形態に限定されるものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
「第1」、「第2」などの用語は、多様な構成要素を説明するのに用いることに過ぎなく、前記構成要素が前記用語により限定されるものではない。前記用語は一つの構成要素を他の構成要素から区別する目的だけに用いられる。例えば、本発明の権利範囲内における第1構成要素は第2構成要素であると命名されることができ、同様に第2構成要素も第1構成要素であると命名されることができる。「及び」/「または」という用語は、複数の関連のある記載項目の組合または複数の関連のある記載項目のうち何れかの項目を含む。
ある構成要素が他の構成要素に「連結」あるいは「接続」されていると記載された場合には、その他の構成要素に直接的に連結されているか、または接続されていることもでき、中間に他の構成要素が存在することもできると理解しなければならない。反面、ある構成要素が他の構成要素に「直接連結」あるいは「直接接続」されていると記載された場合には、中間に他の構成要素が存在しないと理解しなければならない。
本願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないと理解しなければならない。
その他、定義しない限り、技術的または科学的な用語を含んで、ここで用いられる全ての用語は、本発明が属する技術分野で通常の知識を有する者であれば一般的に理解される用語と同一の意味を有する。一般的に用いられる予め定義しているような用語は、関連技術の文脈上の意味と一致する意味を有すると解釈すべきで、本出願で明らかに定義しない限り、理想的または過度に形式的な意味であると解釈しない。
以下、本発明の実施例を添付した図面を参照して詳細に説明する。
図6は、本発明の一実施形態に係るアナログ回路とデジタル回路との間の混合信号の問題を解決する電磁気バンドギャップ構造物の断面図であり、図7は、図6に示されているA−A’による電磁気バンドギャップ構造物の金属板の配列構造を示す平面図である。図8は、図6に示されている電磁気バンドギャップ構造物の斜視図である。
図6を参照すると、第1金属層210−1、第2金属層210−2、第1誘電層220a、第2誘電層220b、金属板332、ビア334を含む電磁気バンドギャップ構造物300の断面図が示されている。
第1金属層210−1と金属板332とは、ビア334を通して連結されている。第1金属層210−1と第2金属層210−2との間には誘電層220が積層されている。誘電層220は、金属板332を基準として形成時期に応じて第1誘電層220aと第2誘電層220bに区分される。
第1金属層210−1、第2金属層210−2、金属板332、及びビア334は、電源が供給され信号が伝達できる金属物質、例えば、銅(Cu)などで構成される。
第1誘電層220aと第2誘電層220bとは、同じ誘電物質または誘電率が互いに異なる誘電物質で構成されることができる。
第1金属層210−1が接地層である場合、第2金属層210−2は電源層になり、第1金属層210−1が電源層である場合、第2金属層210−2は接地層になる。すなわち、第1金属層210−1と第2金属層210−2とは、誘電層220を挟んで隣接している接地層と電源層として構成される。
金属板332は、図7で略四角形の形状を有するものに示されているが、その他の多角形、円形、楕円形などの多様な形状を有することも可能である。
金属板332にはホール320が形成されており、ホール320内にビア334が位置する。そして、ビア334と金属板332とは、金属線310を通して接続している(図7及び図8参照)。
ビア334を形成する方法は次の通りである。第1金属層210−1、第1誘電層220、及び金属板332を順次積層する。そして、金属板332に、第1金属層210−1との電気的接続のためにビア334を形成しようとする位置にビアランド340を形成する。ビアランド340は、ビア334形成のためのドリリング工程の際に、位置誤差を克服するためのものであって、ビア334の断面積より大きく形成される。
ビアランド340は、金属板332を貫通するホール320内に形成され、ビアランド340、ホール320などは、金属板332の形成の後に、または金属板332の形成と同時にマスキング、露光、エッチング、現像などの一般的な印刷回路基板の製造工程から形成される。
また、ドリリング工程を行いビアランド340、第1誘電層220を貫通するビアを形成する。またはドリリング工程を通してビアランド340、第1誘電層220、及び第1金属層210−1を貫通するビアを形成することもできる。
ビア形成後に第1金属層210−1とビアランド340との間の電気的な接続のためにビアの内壁にメッキ層を形成するためのメッキ工程を行う。メッキ工程に応じて、ビア内部の中心部分は空いていて、ビア内壁にだけメッキ層を形成することができ、あるいはビア内部の全てを満たすこともできる。ビア内部の中心部分が空いている場合、中心部分には誘電物質または空気が満たされることができる。このようなビアの形成は、該当技術分野で通常の知識を有する者にとって自明なことであるので、詳細な説明は省略する。
ビア334の一端334bは第1金属層210−1に接続しており、ビア334の他端334aは、金属板332に形成されているホール320の内部に位置するビアランド340に接続する。金属線310の一端310aはビアランド340に接続しており、金属線310の他端310bは金属板332に接続している。
金属線310は金属板332と同一平面上に位置し、電磁気バンドギャップ構造物300の製造工程中、同一工程で同時に形成できる。
図7と図8に示されている金属線310は直線状であるが、その他に曲線、螺旋の形状など多様な形状を有することができる。
ホール320の内壁はビア334の他端334aに接続しているビアランド340から所定間隔離隔されており、金属線310の金属板332に接続している部分を除いたその他の部分から所定間隔離隔されている。
金属板332とビア334とを含むきのこ型構造物330は、第1金属層210−1と第2金属層210−2との間に一つ以上形成されることができる。
きのこ型構造物330での金属板332は、第1金属層210−1と第2金属層210−2との間の同一平面上または互いに異なる平面上に配置されることができる。また、図6では、きのこ型構造物330のビア334が第1金属層210−1に連結されているが、第2金属層210−2に連結されることもできる。
また、複数のきのこ型構造物330の全てがビア334を通して第1金属層210−1または第2金属層210−2に連結されていてもよく、一部のきのこ型構造物330は第1金属層210−1に連結されており、その他のきのこ型構造物330は第2金属層210−2に連結されていてもよい。
図7には、きのこ型構造物330が所定間隔離隔されて、繰り返して配列されている構造が示されている。きのこ型構造物330が繰り返して形成されているので、デジタル回路からアナログ回路に進む電磁波のうちアナログ回路(例えば、RF回路)での動作周波数領域に該当する周波数領域の信号を遮蔽することが可能である。
きのこ型構造物330において、ビア334に接続する金属板332の構造を図6〜図8のように形成することで、金属板332と第2金属層210−2との間のキャパシタンス値(C)は無視できる程わずかに減る。そして、ビア334に対応して、金属板332と第1金属層210−1との間に直列接続されるインダクタンス値(L)は十分に確保できる。
したがって、きのこ型構造物330のサイズを小さくしてもバンドギャップ周波数を高めることなく、低くすることができる。バンドギャップ周波数とは、電磁気バンドギャップ構造物300の一方側から他方側に進む電磁波中、伝達が抑制される周波数を意味する。本発明の実施例では、移動通信端末のRF回路での動作周波数領域である0.8〜2.0GHz領域がバンドギャップ周波数領域に該当する。
本発明の一実施形態に係る電磁気バンドギャップ構造物300と従来技術に係る電磁気バンドギャップ構造物200とを用いてコンピューターシミュレーションを行った結果を図9に示した。
図9を参照すると、従来の電磁気バンドギャップ構造物200のサイズ(すなわち、金属板232のサイズ)が49mm(7×7)である場合(符号910で示す特性参照)と、324mm(18×18)である場合(符号920で示す特性参照)が示されている。
構造物のサイズが49mm(7×7)である場合(符号910で示す特性参照)、ノイズレベルが−50dB以下になる周波数は2〜3.6GHzであり、その中心周波数であるバンドギャップ周波数は2.8GHzである。
また、構造物のサイズが324mm(18×18)である場合(符号920で示す特性参照)、ノイズレベルが−50dB以下になる周波数は0.7〜1.3GHzであり、その中心周波数のバンドギャップ周波数は1.0GHzである。
すなわち、従来の電磁気バンドギャップ構造物200によれば、移動通信端末にて用いられるRF回路の動作周波数が0.8〜1.0GHzである場合、構造物のサイズが324mm(18×18)(符号920で示す特性参照)とならなくてはならない。
しかし、本願発明の一実施例に係る電磁気バンドギャップ構造物300によれば、その構造物のサイズ、すなわち、金属板332のサイズが49mm(7×7)であれば(符号930で示す特性参照)、ノイズレベル−50dB以下になる周波数が0.8〜1.2GHzであり、その中心周波数のバンドギャップ周波数は1.0GHzである。
これらの結果をまとめて下記の表1に示す。
Figure 0004755209
すなわち、本発明の一実施例に係る電磁気バンドギャップ構造物300による場合、従来技術に係る電磁気バンドギャップ構造物200と同じバンドギャップ周波数を有しながらもそのサイズを1/6以上減らせる(324mm→49mm)ことが確認できた。
また、構造物のサイズを同じにしてもバンドギャップ周波数が1/3以上低い(2.8GHz→1GHz)ことが確認できた。
図10は、本発明の他の実施例に係る電磁気バンドギャップ構造物の立体斜視図であり、図11は、図10の電磁気バンドギャップ構造物の金属板が複数配列されている構造を示す平面図である。図12は、本発明のまた他の実施例に係る電磁気バンドギャップ構造物の立体斜視図であり、図13は、図12の電磁気バンドギャップ構造物の金属板が複数配列されている構造を示す平面図である。
電磁気バンドギャップ構造物400は、第1金属層410、第2金属層420、第1誘電層430a、第2誘電層430b、第1金属板440a、第2金属板440b、ビア450を含む。
きのこ型構造物460は、一定サイズの第1金属板440aと、前記第1金属板440aに形成されているホール445内に受容される第2金属板440bと、一端が第1金属層410に接続し、他端が第2金属板440bに接続するビア450を含む。また、第1金属板440aと第2金属板440bとは同一平面上に位置する。そして、第1金属板440a、具体的に第1金属板440aの内壁と第2金属板440bの外周壁とは所定間隔離隔されており、金属線442を通してのみ電気的に接続する。
第1金属層410上には第1誘電層430aが積層されており、第1誘電層430a上には第1金属板440aと第2金属板440bとが積層されている。また、第1金属板440a、第2金属板440b、及び第1誘電層430a上に第2誘電層430bが積層されている。誘電層430は、第1金属板440a及び第2金属板440bを基準にして形成時期に応じて第1誘電層430aと第2誘電層430bとに区分される。
第1金属層410、第2金属層420、第1金属板440a、第2金属板440b、及びビア450は、電源が供給され信号が伝達できる金属物質、例えば、銅(Cu)などで構成される。
第1誘電層430aと第2誘電層430bとは、同じ誘電物質、または誘電率が同一であるか、互いに異なる誘電物質で構成されることができる。
第1金属層410が接地層であれば、第2金属層420は電源層になり、第1金属層410が電源層であれば、第2金属層420は接地層になる。すなわち、第1金属層410と第2金属層420とは、誘電層430を挟んで隣接している接地層と電源層として構成される。
第1金属板440aは四角形の形状を有するものに示されているが、その他の多角形、円形、楕円形などの多様な形状を有することも可能である。第2金属板440bも四角形の形状を有するものに示されているが、その他の多角形、円形、楕円形などの多様な形状を有することも可能である。
電磁気バンドギャップ構造物400を形成する方法は次の通りである。まず、第1金属層410上に第1誘電層430aを積層する。
その後、第1誘電層430a上に積層される第2金属板440bと第1金属層410が電気的に接続できるようにドリリング工程を行い第1誘電層430aを貫通するビア450を形成する。
ビア450形成の後に、第1金属層410と第2金属板440bとの間の電気的な接続のためにビア450の内壁にメッキ層を形成するメッキ工程を行う。メッキ工程に応じて、ビア内部の中心部分が空いていて、ビア内壁にだけメッキ層を形成することもでき、あるいはビア内部の全てを満たすこともできる。ビア内部の中心部分が空いている場合、中心部分に誘電物質または空気が満たされることができる。このようなビアの形成は、該当技術分野で通常の知識を有する者にとって自明なことであるので、詳細な説明は省略する。
本発明の一実施例において、第1金属板440a、第2金属板440b、及び金属線442は第1誘電層430a上に金属板を積層した後、パターニング工程を通じて容易に形成できる。ここで、パターニング工程は、印刷回路基板において回路パターンを形成する際に、一般的に用いられるマスキング、露光、エッチング、現像などの方法を用い、その詳細な説明は省略する。
また、第2誘電層430b及び第2金属層420を順次積層することで電磁気バンドギャップ構造物400を形成する。
第1金属板440a、第2金属板440b、金属線442、及びビア450を含むきのこ型構造物460は、第1金属層410と第2金属層420との間に一つ以上形成することができる。複数のきのこ型構造物460の金属板は、互いに同一平面上または互いに異なる平面上に配置されることができる。また、きのこ型構造物460のビア450が第1金属層410に向かっているが、反対に第2金属層420に向かっていることも可能である。
また、複数のきのこ型構造物460のビア450の全てが第1金属層410に向かっているか、第2金属層420に向かっていてもよいし、あるいは一部のきのこ型構造物460のビア450は第1金属層410に向かっていて、その他のきのこ型構造物460のビア450は第2金属層420に向かっていてもよい。
金属線442は、図10に示すように直線状であるか、図12に示すように螺旋状であってもよい。また曲線状など多様な形状を有することもでき、一端が第1金属板440aに接続し、他端は第2金属板440bに接続する形態であれば、本発明に適用可能である。
図11または13を参照すると、きのこ型構造物460が所定間隔離隔され、第1金属層410上に繰り返して配列されている構造が示されている。きのこ型構造物460が繰り返して形成されているので、より効果的にデジタル回路からアナログ回路に進む電磁波中、アナログ回路(例えば、RF回路)での動作周波数領域に該当する周波数領域の信号を遮蔽することが可能である。
きのこ型構造物460において、ビア450に接続する第2金属板440bと第1金属板440aとを金属線442で接続させることにより、きのこ型構造物360のサイズを小さくしてもバンドギャップ周波数を高めることなく、低い値を有する。
本発明の他の実施例に係る電磁気バンドギャップ構造物400と従来技術に係る電磁気バンドギャップ構造物200とを用いてコンピューターシミュレーションを行った結果が図14に示されている。
図14を参照すると、従来の電磁気バンドギャップ構造物200の構造物のサイズ(すなわち、金属板232のサイズ)が4mm(2×2)である場合(符号1410で示す特性参照)と、64mm(8×8)である場合(符号1420で示す特性参照)が示されている。
構造物のサイズが4mm(2×2)である場合(符号1410で示す特性参照)、ノイズレベルが−50dB以下になる周波数は5.5GHz以上である。
そして、構造物のサイズが64mm(8×8)である場合(符号1420で示す参照)、ノイズレベルが−50dB以下になる周波数は1.5〜1.8GHzであり、ノイズレベルが一番小さい周波数は1.7GHzである。
すなわち、従来の電磁気バンドギャップ構造物200によれば、移動通信端末で用いられるRF回路の動作周波数が0.8〜2.0GHzである場合、構造物のサイズが64mm(8×8)(符号1420で示す特性参照)とならなくてはならない。
しかし、本発明の他の実施例に係る電磁気バンドギャップ構造物400によれば、その構造物のサイズ、すなわち、第1金属板440aのサイズが4mm(2×2)であれば(符号1430で示す特性参照)、ノイズレベル−50dB以下になる周波数が1.2〜3.2GHzであり、ノイズレベルが一番小さい周波数は1.7GHzである。
これらの結果をまとめて下記の表2に示す。
Figure 0004755209
すなわち、本願発明の他の実施例に係る電磁気バンドギャップ構造物400によれば、従来技術に係る電磁気バンドギャップ構造物200と同じバンドギャップ周波数を有しながらも、そのサイズを1/16以上減らせる(64mm→4mm)ことが確認できた。
また、同一サイズの構造物である場合にもバンドギャップ周波数が1/4以上低い(7.5GHz→1.7GHz)ことが確認できた。
本発明に係る印刷回路基板は、アナログ回路とデジタル回路とを含む。アナログ回路は、外部から無線信号(RF信号)を受信するアンテナのようなRF回路であり得る。
印刷回路基板内には、図6〜図8に示されているような一実施例に係る電磁気バンドギャップ構造物300、または、図10〜図13に示されているような他の実施例に係る電磁気バンドギャップ構造物400がアナログ回路とデジタル回路との間に配置される。すなわち、図1に示した印刷回路基板において、RF回路140とデジタル回路130との間に電磁気バンドギャップ構造物300、400が配置される。
デジタル回路130からRF回路140に伝達される電磁波が、必ず電磁気バンドギャップ構造物300、400を通過するように電磁気バンドギャップ構造物300、400を配置する。すなわち、RF回路140の周りに閉曲線状で電磁気バンドギャップ構造物300、400が配列されるか、デジタル回路130の周りに閉曲線状の電磁気バンドギャップ構造物300、400が配列されることができる。
または、デジタル回路とアナログ回路との間の信号伝達経路に電磁気バンドギャップ構造物を配置することもできる。
上述した電磁気バンドギャップ構造物300、400を、アナログ回路とデジタル回路とをともに具現した印刷回路基板に配置することにより、デジタル回路からアナログ回路に伝達される電磁波中、例えば、0.8〜2.0GHzの特定周波数領域の電磁波の伝達を防止することができる。
すなわち、構造物の小さなサイズにも拘わらず、RF回路でノイズに該当する特定周波数領域の電磁波の伝達を防止することにより、上述した混合信号の問題を解決することができる。
以上、本発明の好ましい実施例を参照して説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを容易に理解できよう。
アナログ回路とデジタル回路とを含む印刷回路基板の断面図である。 従来技術に係るアナログ回路とデジタル回路との間の混合信号の問題を解決する電磁気バンドギャップ構造物の断面図である。 図2に示されている電磁気バンドギャップ構造物での金属板の配列構造を示す平面図である。 図2に示されている電磁気バンドギャップ構造物の斜視図である。 図2に示されている電磁気バンドギャップ構造物の等価回路図である。 本発明の一実施例に係るアナログ回路とデジタル回路との間の混合信号の問題を解決する電磁気バンドギャップ構造物の断面図である。 図6に示されているA−A’による電磁気バンドギャップ構造物での金属板の配列構造を示す平面図である。 図6に示されている電磁気バンドギャップ構造物の斜視図である。 本発明の一実施例に係る電磁気バンドギャップ構造物と従来技術に係る電磁気バンドギャップ構造物とを用いてコンピューターシミュレーションを行った結果を示す特性図である。 本発明の他の実施例に係る電磁気バンドギャップ構造物の立体斜視図である。 図10に示されている電磁気バンドギャップ構造物での金属板が複数配列された構造を示す平面図である。 本発明のまた他の実施例に係る電磁気バンドギャップ構造物の立体斜視図である。 図12に示されている電磁気バンドギャップ構造物での金属板が複数配列された構造を示す平面図である。 本発明の他の実施例に係る電磁気バンドギャップ構造物と従来技術に係る電磁気バンドギャップ構造物とを用いてコンピューターシミュレーションを行った結果を示す特性図である。
符号の説明
100:印刷回路基板
130:デジタル回路
140:アナログ回路
200、300、400:電磁気バンドギャップ構造物
210−1、210−2、410、420:金属層
220a、220b、430a、430b:誘電層
232、332:金属板
234、334、450:ビア
310、442:金属線
320、445:ホール
440a:第1金属板
440b:第2金属板

Claims (18)

  1. 第1金属層、前記第1金属層の上部に位置する第1誘電層、前記第1誘電層の上部に位置する第2誘電層、前記第2誘電層の上部に位置する第2金属層を含み、
    前記第1誘電層と前記第2誘電層との間に形成される第1金属板と、
    前記第1金属板と同一平面上に形成され、前記第1金属板に形成されているホール内に受容されて、金属線を通して前記第1金属板と電気的に接続する第2金属板と、
    前記第2金属板と、前記第1金属層あるいは前記第2金属層とを接続させるビアと、
    を含むきのこ型構造物が前記第1金属層と前記第2金属層との間に複数配置されることを特徴とする電磁気バンドギャップ構造物。
  2. 前記金属線は、前記第1金属板及び前記第2金属板と同一平面上に形成されることを特徴とする請求項1に記載の電磁気バンドギャップ構造物。
  3. 前記第1金属板と前記第2金属板とは所定間隔離隔されていることを特徴とする請求項1または請求項2に記載の電磁気バンドギャップ構造物。
  4. 前記金属線は、直線状または曲線状であることを特徴とする請求項1から請求項3のいずれか1項に記載の電磁気バンドギャップ構造物。
  5. 前記金属線は、前記第2金属板を囲む螺旋状であることを特徴とする請求項1から請求項3のいずれか1項に記載の電磁気バンドギャップ構造物。
  6. アナログ回路及びデジタル回路を含む印刷回路基板において、
    第1金属層、前記第1金属層の上部に位置する第1誘電層、前記第1誘電層の上部に位置する第2誘電層、前記第2誘電層の上部に位置する第2金属層を含み、
    前記第1誘電層と前記第2誘電層との間に形成される第1金属板と、
    前記第1金属板と同一平面上に形成され、前記第1金属板に形成されているホール内に受容されて、金属線を通して前記第1金属板と電気的に接続する第2金属板と、
    前記第2金属板と前記第1金属層あるいは前記第2金属層とを接続させるビアと、
    を含むきのこ型構造物が前記第1金属層と前記第2金属層との間に複数配置された電磁気バンドギャップ構造物を含み、
    前記電磁気バンドギャップ構造物は、前記アナログ回路と前記デジタル回路との間の電磁波の伝達経路上に配置されることを特徴とする印刷回路基板。
  7. 前記第1金属層は、接地層または電源層のうちいずれか一つになり、前記第2金属層は他の一つになることを特徴とする請求項6に記載の印刷回路基板。
  8. 前記アナログ回路は、外部からの無線信号を受信するアンテナを含むRF回路であることを特徴とする請求項6または請求項7に記載の印刷回路基板。
  9. 前記金属線は、前記第1金属板及び前記第2金属板と同一平面上に形成されることを特徴とする請求項6から請求項8のいずれか1項に記載の印刷回路基板。
  10. 前記第1金属板と前記第2金属板とは所定間隔離隔されていることを特徴とする請求項6から請求項9のいずれか1項に記載の印刷回路基板。
  11. 前記金属線は、直線状または曲線状であることを特徴とする請求項6から請求項10のいずれか1項に記載の印刷回路基板。
  12. 前記金属線は、前記第2金属板を囲む螺旋状であることを特徴とする請求項6から請求項10のいずれか1項に記載の印刷回路基板。
  13. 第1金属層、前記第1金属層の上部に位置する第1誘電層、前記第1誘電層の上部に位置する第2誘電層、前記第2誘電層の上部に位置する第2金属層を含み、
    前記第1誘電層上に積層される金属板と、
    一端が前記第1金属層に接続され、他端が、前記金属板に形成されたホール内に位置し、金属線を通して前記金属板と接続する、ビアランドに接続するビアと、
    を含むきのこ型構造物が前記第1金属層と前記第2金属層との間に複数配置されることを特徴とする電磁気バンドギャップ構造物。
  14. 前記金属線は、直線状、曲線状、または螺旋状であることを特徴とする請求項13に記載の電磁気バンドギャップ構造物。
  15. アナログ回路及びデジタル回路を含む印刷回路基板において、
    第1金属層、前記第1金属層の上部に位置する第1誘電層、前記第1誘電層の上部に位置する第2誘電層、前記第2誘電層の上部に位置する第2金属層を含み、
    前記第1誘電層上に積層される金属板と、
    一端が前記第1金属層に接続され、他端が、前記金属板に形成されたホール内に位置し、金属線を通して前記金属板と接続する、ビアランドに接続するビアと、を含むきのこ型構造物が前記第1金属層と前記第2金属層との間に複数配置される電磁気バンドギャップ構造物を含み、
    前記電磁気バンドギャップ構造物は、前記アナログ回路と前記デジタル回路との間の電磁波の伝達経路上に配置されることを特徴とする印刷回路基板。
  16. 前記第1金属層は、接地層または電源層のうちいずれか一つになり、前記第2金属層は他の一つになることを特徴とする請求項15に記載の印刷回路基板。
  17. 前記アナログ回路は、外部からの無線信号を受信するアンテナを含むRF回路であることを特徴とする請求項15または請求項16に記載の印刷回路基板。
  18. 前記金属線は、直線状、曲線状、または螺旋状であることを特徴とする請求項15から請求項17のいずれか1項に記載の印刷回路基板。
JP2008012868A 2007-02-01 2008-01-23 電磁気バンドギャップ構造物及び印刷回路基板 Active JP4755209B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20070010364 2007-02-01
KR10-2007-0010364 2007-02-01
KR1020070093956A KR100945289B1 (ko) 2007-02-01 2007-09-17 전자기 밴드갭 구조물 및 인쇄회로기판
KR10-2007-0093956 2007-09-17

Publications (2)

Publication Number Publication Date
JP2008193074A JP2008193074A (ja) 2008-08-21
JP4755209B2 true JP4755209B2 (ja) 2011-08-24

Family

ID=39587526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008012868A Active JP4755209B2 (ja) 2007-02-01 2008-01-23 電磁気バンドギャップ構造物及び印刷回路基板

Country Status (3)

Country Link
US (2) US8035991B2 (ja)
JP (1) JP4755209B2 (ja)
DE (1) DE102008006129A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851065B1 (ko) 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
US8158889B2 (en) * 2007-06-22 2012-04-17 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
JP5135178B2 (ja) * 2008-11-25 2013-01-30 株式会社東芝 アンテナ装置および無線通信装置
KR101038234B1 (ko) * 2009-02-24 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 이용한 emi 노이즈 저감 기판
JP5397482B2 (ja) * 2009-12-24 2014-01-22 株式会社村田製作所 回路モジュール
JP5660124B2 (ja) 2010-03-08 2015-01-28 日本電気株式会社 構造体および配線基板
JP5660123B2 (ja) 2010-03-08 2015-01-28 日本電気株式会社 構造体、配線基板および配線基板の製造方法
JP5660137B2 (ja) * 2010-08-30 2015-01-28 日本電気株式会社 配線基板及び電子装置
KR102002060B1 (ko) 2013-04-22 2019-07-19 삼성전자주식회사 안테나 및 방사 필터
CN107318215A (zh) * 2016-04-26 2017-11-03 鸿富锦精密电子(天津)有限公司 印刷电路板及应用该印刷电路板的电子装置
KR102528687B1 (ko) * 2016-09-06 2023-05-08 한국전자통신연구원 전자기 밴드갭 구조물 및 그 제조 방법
TWI645774B (zh) * 2018-05-18 2018-12-21 瑞昱半導體股份有限公司 立體電磁能隙電路
US20200043660A1 (en) * 2018-08-06 2020-02-06 Qualcomm Incorporated Capacitor trimming in a passives on insulator process
CN113727512A (zh) * 2021-07-23 2021-11-30 苏州浪潮智能科技有限公司 一种印刷电路板及服务器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE426894B (sv) * 1981-06-30 1983-02-14 Ericsson Telefon Ab L M Impedansriktig koaxialovergang for mikrovagssignaler
JPH0616586A (ja) * 1992-06-30 1994-01-25 Asahi Glass Co Ltd 含フッ素アルケンおよびその製造方法
JPH07263908A (ja) * 1994-03-18 1995-10-13 Matsushita Electric Ind Co Ltd チップ型高周波ローパスフィルタ
JP3159237B2 (ja) * 1996-06-03 2001-04-23 日本電気株式会社 半導体装置およびその製造方法
US7215007B2 (en) * 2003-06-09 2007-05-08 Wemtec, Inc. Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
US20050104678A1 (en) * 2003-09-11 2005-05-19 Shahrooz Shahparnia System and method for noise mitigation in high speed printed circuit boards using electromagnetic bandgap structures
US7190315B2 (en) * 2003-12-18 2007-03-13 Intel Corporation Frequency selective surface to suppress surface currents
US7030712B2 (en) * 2004-03-01 2006-04-18 Belair Networks Inc. Radio frequency (RF) circuit board topology
US20050205292A1 (en) * 2004-03-18 2005-09-22 Etenna Corporation. Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
JP4430976B2 (ja) * 2004-05-10 2010-03-10 富士通株式会社 配線基板及びその製造方法
JP2005340577A (ja) * 2004-05-28 2005-12-08 Matsushita Electric Ind Co Ltd 多層プリント基板
KR20070042560A (ko) 2004-08-10 2007-04-23 미쓰이 긴조꾸 고교 가부시키가이샤 다층 프린트 배선판의 제조 방법 및 그 제조 방법으로얻어진 다층 프린트 배선판
JP4559893B2 (ja) * 2005-03-28 2010-10-13 富士通株式会社 電子回路部品、半導体パッケージ、および電子回路部品の作製方法
JP2006286842A (ja) * 2005-03-31 2006-10-19 Taiyo Yuden Co Ltd コンデンサ構造及び実装基板
JP2006351885A (ja) * 2005-06-17 2006-12-28 Matsushita Electric Ind Co Ltd 配線基板
US7209082B2 (en) * 2005-06-30 2007-04-24 Intel Corporation Method and apparatus for a dual band gap wideband interference suppression
JP4557169B2 (ja) * 2005-10-03 2010-10-06 株式会社デンソー アンテナ
US7679577B2 (en) * 2006-06-09 2010-03-16 Sony Ericsson Mobile Communications Ab Use of AMC materials in relation to antennas of a portable communication device
US20100039343A1 (en) * 2006-10-26 2010-02-18 Panasonic Corporation Antenna device

Also Published As

Publication number Publication date
US8422248B2 (en) 2013-04-16
US20080185179A1 (en) 2008-08-07
US8035991B2 (en) 2011-10-11
US20110303452A1 (en) 2011-12-15
JP2008193074A (ja) 2008-08-21
DE102008006129A1 (de) 2008-08-07

Similar Documents

Publication Publication Date Title
JP4755209B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4823252B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4755215B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4722968B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR100851065B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
KR100838246B1 (ko) 전자기 밴드갭 구조물이 구비된 인쇄회로기판
JP4659053B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4862163B2 (ja) 電磁気バンドギャップ構造物と、これを備えた印刷回路基板及びその製造方法
JP4786686B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4659051B2 (ja) チップキャパシタが内蔵された印刷回路基板
JP4808755B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
US7944320B2 (en) Electromagnetic bandgap structure and printed circuit board including multi-via
US8330048B2 (en) Electromagnetic bandgap structure and printed circuit board having the same
KR100879375B1 (ko) 캐비티 캐패시터가 내장된 인쇄회로기판
KR100871346B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
KR100914440B1 (ko) 단차가 형성된 전도층을 갖는 인쇄회로기판
KR100945289B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
US8399777B2 (en) Electromagnetic bandgap structure and printed circuit board having the same
US8487195B2 (en) Via structure for multi-gigahertz signaling
KR100871347B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110526

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4755209

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250