JP3843570B2

JP3843570B2 - 横型ダイオード

Info

Publication number: JP3843570B2
Application number: JP35744597A
Authority: JP
Inventors: 浩島袋
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1997-12-25
Filing date: 1997-12-25
Publication date: 2006-11-08
Anticipated expiration: 2017-12-25
Also published as: JPH11186569A

Description

【０００１】
【発明の属する技術分野】
この発明は、主にパワーＩＣに用いられる半導体素子のうち、横型ダイオードに関する。
【０００２】
【従来の技術】
同一シリコンチップに高圧出力回路（例えば５０Ｖ以上）と、これを駆動する制御回路を集積したパワーＩＣにおいて、近年は電圧駆動型デバイスであるＭＯＳデバイスが多く適用されている。これは、特に絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと称す）の出現により、従来のバイポーラトランジスタと比べて駆動電流が極めて小さくできて、且つ、小型で大電流をスイッチングできるようになったためである。
【０００３】
ＭＯＳデバイスの適用に当たっては、ゲート電圧が、ゲート酸化膜の破壊電圧を超えないように配慮しなけれればならない。そこで、ゲート・ソース間にゲート保護用ダイオードを接続し、過度の電圧をこの保護用ダイオードの逆耐圧（アバランシェ電圧）を利用してカットし、ゲート酸化膜が破壊しないようにすることが一般的に行われている。
【０００４】
図７は、従来の保護用ダイオードの要部断面図である。この横型ダイオードはｎ^-基板１の表面層にｐ拡散領域２ａを形成し、このｐ拡散領域２ａの表面層にｐ⁺領域４とｎ⁺領域３ａを形成した横型ダイオードである。
図７において、低濃度のｎ形半導体基板であるｎ^-基板１の表面層に中濃度の濃度を持つｐ形拡散領域２ａを選択的に形成する。さらにこのｐ形拡散領域２ａの表面層に、高濃度のｎ⁺領域３ａとｐ⁺領域４が接しないように形成され、これらの領域３ａ、４上には金属電極５，６が形成される。また金属電極５はカソード端子Ｋ、金属電極６はアノード端子Ａに接続している。この横型ダイオードはｐ形拡散領域２ａの不純物濃度を変えることで、アバランシェ電圧を任意に変えることができる利点をもっている。
【０００５】
図８は、他の従来保護用ダイオードの要部断面図である。この横型ダイオードはｎ^-基板１の表面層にｐ拡散領域２ａとｎ拡散領域７を形成してた横型ダイオードである。
図８において、低濃度のｎ形半導体基板であるｎ^-基板１の表面層に中濃度の濃度を持つｐ形拡散領域２ｂとｎ形拡散領域７を離して選択的に形成する。さらにこのｎ形拡散領域７の表面層にｎ⁺領域３ａが形成され、ｐ形拡散領域２ｂの表面層に、高濃度のｐ⁺領域４形成される。これらの領域３、４上には金属電極５，６が形成され、金属電極５はカソード端子Ｋ、金属電極６はアノード端子Ａに接続している。この横型ダイオードは電流がｎ^-基板１を通って流れ、表面層に集中しないので、過電流耐量が大きいという利点がある。
【０００６】
図９は保護用ダイオードの適用例として、トーテムポール回路の駆動回路と出力段回路を示した図である。
図９において、３１が駆動回路で３２が出力段回路である。図中のＤ１とＤ２の記号で示すダイオードがゲート保護用ダイオードである。それぞれダイオードは、ｎチャネルＭＯＳＦＥＴであるＮ１と、ｐチャネルＭＯＳＦＥＴであるＰ１のゲート・ソース間に接続されている。入力１（ＩＮ１）からの信号で、ｎチャネルＭＯＳＦＥＴであるＮ３がオン状態となる。Ｎ３がオン状態となるとＲ３−Ｎ３−Ｒ４の経路で電流Ｉ１が流れる。Ｉ１が流れると、ゲート抵抗Ｒ３とＩ１により生ずる電圧でＰ１のゲート電圧がソースに対して低下し、Ｐ１がオンし、電流Ｉ２が流れる。電流Ｉ２が流れると、ゲート抵抗Ｒ１とＩ２により、Ｎ１のゲート電圧がソースに対して上昇し、Ｎ１がオンし、高圧電源ＶDDから出力端子ＯＵＴに接続された負荷へ電流が供給される。この一連の動作中は、ローサイドのデバイスであり、ｎチャネルＩＧＢＴであるＮ２はオフ状態である。Ｎ１、Ｐ１のゲート・ソース間に印加される電圧は保護用ダイオードＤ１、Ｄ２にとっては逆バイアスとなる。回路中の抵抗Ｒ２とＲ４は電流Ｉ２およびＩ１の制限抵抗として導入されている。定常状態ではゲート・ソース間に印加される電圧、所謂、ゲート電圧は一定であるが、スイッチング時などの過渡状態では、瞬間的に過大な電圧が印加される場合がある。この電圧が保護用ダイオードＤ１の降伏電圧を超えると保護用ダイオードにアバランシェ電流が流れ、過大な電圧が抑制され、ゲート・ソース間には降伏電圧（ＢＶ：ＢｒｅａｋｄｏｗｎＶｏｌｔａｇｅ）以上の電圧が印加されない。
【０００７】
この保護用ダイオードの降伏電圧は、ゲート酸化膜の厚さが２５ｎｍの場合は、電界強度が３ＭＶ／ｃｍを超えないように、７Ｖ程度に調整する。一般的には、ツエナーダイオードが用いられるが、パワーＩＣの場合には、例えば図７のように、中程度の不純物濃度を持つｐ形拡散領域２ａと高濃度のｎ⁺領域３ａとで形成されるｐｎ接合の両側に形成される空乏層内で起こるアバランシェ現象を利用して、この降伏電圧を制御している。また、この降伏電圧はｐ形拡散領域２ａの不純物濃度を変えることで、空乏層の電界強度を制御できるので、所望の降伏電圧を得ることができる。
【０００８】
一方向に充電された（直流充電された）コンデンサのような負荷を短絡する場合には、ローサイドのデバイスであるＮ２をオン状態にし、負荷からＤ１とＮ２を経てＧＮＤへ短絡電流を流す。このときハイサイドのデバイスであるＮ１はオフ状態である。Ｄ１はＮ２の通電能力に見合う十分な順方向の電流を流す能力が必要となる。従って、これを考慮した場合、Ｄ１の素子の占有面積は、単なる保護用ダイオードとして働くＤ２より広くなる。しかし、従来はＮ２にはｎチャネルＭＯＳＦＥＴが使用されていたために、Ｄ１の占有面積は、従来Ｎ２として使用されていたｎチャネルＭＯＳＦＥＴの占有面積の２０％程度でよかった。
【０００９】
【発明が解決しようとする課題】
近年、図９のようにローサイドのデバイスＮ２にＩＧＢＴが適用されるようになるとＤ１の順方向電流も、より大電流が必要になってきた。
同一の占有面積を有するｎチャネルＭＯＳＦＥＴに対して、ＩＧＢＴの通電能力は５倍強である。従って、この５倍強の電流を流すために必要なＤ１の占有面積はほぼＩＧＢＴと同じ占有面積となるので、パワーＩＣのチップ面積が増大して、コストアップになる。
【００１０】
また、図７の横形ダイオードでは、アノード・カソード間の距離が短く、比較的電気抵抗が低く、また拡散深さが浅いｐ形拡散領域２ａを高密度の電流が横方向に流れるので、破壊し易い。一方、破壊を防止するためには電流密度を低減させる必要があり、そのためには、ＩＧＢＴより大きな占有面積が必要となり、コストアップとなる。
【００１１】
また図８に示す横形ダイオードでは、ｎ拡散領域７の導入により電流経路は、表面近傍だけでなく比較的ｎ^-基板１の内部にも広がるので破壊しにくいが、逆バイアス時の降伏電圧がｎ^-基板１の濃度で決まり制御性に制約が出てくる。
この発明の目的は、前記の課題を解決し、降伏電圧を容易に設定できて、破壊しにくく、且つ、低コストのパワーＩＣに集積される横型ダイオードを提供することにある。
【００１２】
【課題を解決するための手段】
この課題を解決するために、低濃度の第１導電形からなる半導体基板の表面層に中濃度の第２導電形からなる第１拡散領域および第２拡散領域が離れて選択的に形成され、且つ、低濃度の第１導電形からなる半導体基板の表面層に中濃度の第１導電形からなる第３拡散領域が前記の第１拡散領域および第２拡散領域から離れて選択的に形成され、前記第１拡散領域の表面層に高濃度の第２導電形からなる第１領域が形成され、前記第２拡散領域の表面層に高濃度の第１導電形からなる第２領域が形成され、前記第３拡散領域の表面層に高濃度の第１導電形からなる第３領域が形成され、第１、第２および第３領域のそれぞれの表面に、第１、第２および第３電極がそれぞれ形成され、第２電極と第３電極が接続される構成とする。
【００１３】
前記のように、第２拡散領域と第２領域を設けることで、降伏電圧を第２拡散領域の濃度を変えることで任意に設定できる。またこの領域に電流を流すことで、通電能力を向上できる。さらに、電流が半導体基板を通して流れるために、表面層での電流集中が起こらず素子が破壊しにくくなる。
第１拡散領域と第２拡散領域に挟まれた半導体基板の表面層に高濃度の第１導電形からなる第４領域（バッファ領域）が形成されるとよい。
【００１４】
こうすることで、第１拡散領域−半導体基板−第２拡散領域−第２領域で形成される寄生サイリスタの第１拡散領域からのキャリアの注入を抑制し、ラッチアップを防止する。
また第２電極と第３電極の間に抵抗が接続されると効果的である。またこれらの電極が抵抗性を有する材料で接続されるとよい。第２電極が抵抗性を有する材料で形成されるとよい。また第２電極と第２領域との間に抵抗性を有する材料を介在させると好ましい。前記の抵抗性を有する材料がポリシリコンであることよい。
【００１５】
こうすることで、前記の寄生サイリスタに流れる電流を抑制して、ラッチアップを防止する。
【００１６】
【発明の実施の形態】
図１は、この発明の第１実施例の横型ダイオードの要部断面図である。
図１において、低濃度のｎ形半導体基板であるｎ^-基板１の表面層に中程度の濃度を有する第１ｐ拡散領域２と第２ｐ拡散領域１１を接することなく形成する。第２ｐ拡散領域１１の表面層に第２ｎ⁺領域１２が形成される。ｎ^-基板１の表面層に第１ｐ拡散領域２および第２ｐ拡散領域１１に接することなしに選択的にｎ拡散領域７が形成され、ｎ拡散領域７の表面層に第１ｎ⁺領域３が形成される。また第１ｐ拡散領域２の表面層にはｐ⁺領域４が形成される。第１ｎ⁺領域３、第２ｎ⁺領域１２およびｐ⁺領域４はそれぞれ金属電極５、１３、６と接続する。金属電極５、１３はカソード端子Ｋと、また金属電極６はアノード端子Ａと接続する。ここで、第２ｐ拡散領域１１は、直接、金属電極と接することはない。実際の素子では、表面保護膜や素子分離領域などがあるが、この発明と直接関係ないので、ここでは説明を省略する。
【００１７】
この構造の横型ダイオードは基本的なＬＳＩ製造技術を用いて製造することができる。今回の試作では、貼り合わせＳＯＩウエハに誘電体分離技術でそれぞれの素子形成領域を確保し、この素子形成領域内にマスクパターンなどの製造仕様の異なる複数個の横型ダイオードを形成した。ＳＯＩウエハに素子を形成する半導体領域は、厚さが１０μｍ、不純物濃度は３×１０¹⁴ａｔｏｍ／ｃｍ³であり、この領域がｎ^-基板１となる。まず、ｎ^-基板１の表面に選択的にｎ形不純物をイオン注入により導入し、熱処理により最終的に約５μｍ拡散し、ｎ拡散領域７を形成する。このｎ拡散領域７の表面の不純物濃度は６×１０¹⁷ａｔｏｍ／ｃｍ³である。また、同様に、ｎ^-基板１の表面に選択的にｐ形不純物をイオン注入し、熱処理して、深さ方向に２μｍ拡散することで、第１ｐ拡散領域２および第２ｐ拡散領域１１を形成する。横方向にも拡散することを考慮して、２つのｐ拡散領域２、１１が接触しないように約１．２μｍの間隔を設けた。これらの不純物濃度は５×１０¹⁸ａｔｏｍ／ｃｍ³とした。ｎ拡散領域および第２ｐ拡散領域の表面には深さが約０．４μｍの深さの第１ｎ⁺領域３および第２ｎ⁺領域１２を形成し、また第１ｐ拡散領域２の表面には、同じく約０．４μｍの深さのｐ⁺領域４を形成する。これら３つの領域３、１２、４は、アルミニウムなどで形成された電極と電気的な接触が良好になるように、その不純物濃度は１×１０²⁰ａｔｏｍ／ｃｍ³程度である。電極５、１３は横型ダイオードのカソード端子Ｋと接続し、電極６はアノード端子Ａと接続する。尚、ここで示した製造条件は一例であり、またこの横型ダイオードの平面的なパターンは図示しないが、円形や四角形や波形など適用に応じて各種ある。
【００１８】
つぎに、この横型ダイオードの動作を説明する。逆バイアス（アノード端子Ａがマイナス、カソード端子Ｋがプラス）が印加された場合は、ｎ^-基板１と第１ｐ拡散領域２と接するｐｎ接合面から、主に濃度の低いｎ^-基板１側へ空乏層が伸び、１．２μｍ隔てて配置された第２ｐ拡散領域１１に極めて低い電圧で到達する。到達した後は、第２ｐ拡散領域１１と第１ｐ拡散領域２は、電気的にあたかも一体であるように振る舞う。したがって、この段階から図７のｐ拡散領域２ａと同じ働きをする。逆バイアス電圧を増加させると、逆バイアスされている第２ｐ拡散領域１１と第２ｎ⁺領域１２のｐｎ接合がアバランシェ現象を引き起こす。このアバランシェ現象により、アバランシェキャリアが発生し、電子はカソード電極Ｋ側へ、正孔は空乏層内を加速しながらアノード電極Ａ側へと流れて行く。このアバランシェを起こす降伏電圧は第２ｐ拡散領域１１の不純物濃度で決まるので、この濃度を変えることで、降伏電圧を任意に設定できる。
【００１９】
一方、順方向バイアス（アノード端子Ａがプラス、カソード端子Ｋがマイナス）した場合、低い電流密度では、ｎ^-基板１と第１ｐ拡散領域２のｐｎ接合部は、順バイアスされ、第１ｐ拡散領域２−ｎ^-基板１−ｎ拡散領域７の経路で順方向電流が流れる。
順バイアス電圧を上昇させて、電流密度を上げて行くと、ｎ^-基板１内での伝導度変調が進み少数キャリアである正孔がｎ^-基板１内に充満してくる。この正孔の多くは、ｎ拡散領域７への電流成分となるが、一部は第２ｐ拡散領域１１に飛び込み電極１３側への電流として流れ出す。このとき、電流経路は、表面近傍ではなく、比較的深い部分にあるｎ^-基板１を流れるので、図７のような横型ダイオードと違い、表面層での電流集中による破壊はない。また、電流の一部が電極１３にも流れ込むので、従来の図８の構造の横型ダイオードと比べて、オン電圧は低くなる。またこの横型ダイオードには第１ｐ拡散領域２−ｎ^-基板１−第２ｐ拡散領域１１−第２ｎ⁺領域１２で構成されるｐｎｐｎ構造の寄生サイリスタが存在するが、この寄生サイリスタが動作しない電流範囲で動作させる。
【００２０】
図２は順方向バイアスした場合の電流−電圧特性図で、同図（ａ）は本発明品、同図（ｂ）は図８の従来品である。同図において、横軸は順バイアス電圧ＶAK（オン電圧と同じ）、縦軸は順方向電流ＩAKである。
図２において、この特性図において、順バイアス電圧が約２Ｖの場合、従来品は１０Ａ／ｃｍ²程度の順方向電流であるが、この発明品の場合はおよそ１．６倍の３２Ａ／ｃｍ²程度の電流密度であり、第２ｐ拡散領域１１と第２ｎ⁺領域１２を設けた設けることで、通電能力の向上が確認された。従って、この発明品を用いることで、図９のＮ２がＩＧＢＴの場合でも、Ｎ２のゲート保護用ダイオードとして用いた場合でも、横型ダイオードの占有面積をＩＧＢＴの占有面積の約３の１にすることができる。
【００２１】
図３は図１の構造の横型ダイオードの順バイアスした場合の正孔と電子の流れを示す模式図である。まずアノード端子Ａをプラス、カソード端子Ｋをマイナスにバイアスする。第１ｐ拡散領域２からｎ^-基板１へ正孔が注入され、この正孔を中和するようにｎ拡散領域７から電子がｎ^-基板１に注入され、ｎ^-基板１内は伝導度変調を起こし、低いオン電圧で横型ダイオードに電流が流れる。この電流が増加するとｎ^-基板１に注入された正孔の一部が、第２ｐ拡散領域１１に入り込み、この第２ｐ拡散領域１１の電位を上昇させ、ｎ⁺領域１２から電子の注入を招き、その電子が第２ｐ拡散領域１１を通過してｎ^-基板１に入り込む。詰まり、電流が第２ｎ⁺領域３から抜ける経路と、ｎ⁺領域１２から抜ける経路の２経路となり、大きな電流を流せるようになる。図７のような従来構造では電流経路は表面のみに流れるが、図１の横方向ダイオードでは、ｎ^-基板１を通って流れるために、表面での電流集中は起こらない。また、図８の従来構造と比べても第２ｐ拡散領域１１−ｎ⁺領域１２を通って電極１３にも電流が流れるのでオン電圧は低くなる。さらに、アバランシェ電圧は図７の従来構造と同様に第１ｐ拡散領域１１の濃度で任意に決定できる。
【００２２】
図４は図１の横型ダイオードを順バイアスした場合で、シミュレーションで正孔の流れを示した拡大図である。拡大図は図３に示した拡大箇所であり、矢印の向きは正孔が流れる方向を示し、長さは正孔流の大きさを示す。同図から、正孔が第２ｐ拡散領域１１に流れ込む様子や表面層で集中していない様子などがわかる。
【００２３】
図５はこの発明の第２実施例の横型ダイオードの要部断面構造図である。この横型ダイオードは第１ｐ拡散領域２−ｎ形半導体基板１−第２ｐ拡散領域１１−ｎ⁺領域１２で構成されるｐｎｐｎ構造の寄生サイリスタが動作することを防止するために、第１ｐ拡散領域２と第２ｐ拡散領域１１との間のｎ^-基板１の表面層にｎ⁺バッファ領域１５を形成する。これによって、寄生サイリスタの第１ｐ拡散領域２からの正孔の注入効率を小さくして、ラッチアップを防止し、パルス電流耐量を向上させる。尚、このｎ⁺バッファ領域１５は第１および第２ｐ拡散領域２、１１に入り込んでも構わない。その場合も効果は同じである。
【００２４】
図６はこの発明の第３実施例の横型ダイオードの図である。図１の金属電極１３と金属電極５の間に３Ω程度の抵抗１４を挿入して、金属電極１３から抜ける電流を抑制して、前記の寄生サイリスタのラッチアップを防止して、パルス電流耐量を向上させる。前記の抵抗１４については、金属電極１３自身をポリシリコンなどで形成してもよく、また金属電極１３と金属電極５とをポリシリコンで配線し、この配線を抵抗としてもよい。
【００２５】
また、第２実施例および第３実施例を組み合わせることで、さらに効果を高めることができる。
この発明の横型ダイオードは、図９のトーテムポール回路に用いられるＭＯＳデバイス（Ｎ１、Ｐ１）のゲートに過大な電圧が印加されないように、ＭＯＳデバイスのゲート・ソース間に接続されるゲート保護用ダイオード（Ｄ１およびＤ２）として用いられる。ＭＯＳデバイスのゲート・ソース間に過大な電圧が印加された場合に、この横型ダイオードがアバランシェ（降伏）を起こすようにゲート、ソースに挿入される。その接続のやり方は、例えばｎチャネルデバイスの場合、ゲートと横型ダイオードのカソードと接続し、ソースと横型ダイオードのアノードと接続する。一方ｐチャネルデバイスの場合、ゲートと横型ダイオードのアノード、ソースと横型ダイオードのカソードと接続する。
【００２６】
【発明の効果】
この発明によれば、第２ｐ拡散領域と第２ｎ⁺領域を設けることで、表面での電流集中が抑制され、且つ、この領域からカソード端子に電流が流れることで、通電能力が向上し、その結果、横型ダイオードの占有面積を小さくでき、且つ、破壊しにくい素子となる。また、ｎ⁺バッファ領域を設けたり、金属電極１２、５の間に抵抗を挿入することで、寄生サイリスタのラッチアップが防止され、パルス電流耐量を向上させることができる。さらに、保護用ダイオードとして重要な特性である降伏電圧が容易に設定できる。この横型ダイオードを、例えばトーテムポール回路を構成するＭＯＳデバイスのゲート保護用に利用することで、信頼性の高い、且つ、安価なパワーＩＣが提供できる。
【図面の簡単な説明】
【図１】この発明の第１実施例の横型ダイオードの要部断面図
【図２】順方向バイアスした場合の電流−電圧特性図で、（ａ）は本発明品の特性図で、（ｂ）は図８の従来品の特性図
【図３】図１の構造の横型ダイオードの順バイアスした場合の正孔と電子の流れを示す模式図
【図４】図１の横型ダイオードを順バイアスした場合で、シミュレーションで正孔の流れを示した拡大図
【図５】この発明の第２実施例の横型ダイオードの要部断面構造図
【図６】この発明の第３実施例の横型ダイオードの図
【図７】従来の保護用ダイオードの要部断面図
【図８】他の従来保護用ダイオードの要部断面図
【図９】保護用ダイオードの適用例として、トーテムポール回路の駆動回路と出力段回路を示した図
【符号の説明】
１ｎ^-基板
２第１ｐ拡散領域
２ａｐ拡散領域
２ｂｐ拡散領域
３第１ｎ⁺領域
３ａｎ⁺領域
４ｐ⁺領域
５金属電極
６金属電極
７ｎ拡散領域
１１第２ｐ拡散領域
１２第２ｎ⁺領域
１３金属電極
１４抵抗
２１負荷
３１駆動回路
３２出力段回路
Ｎ１ｎチャネルＭＯＳＦＥＴ
Ｎ２ｎチャネルＩＧＢＴ
Ｎ３ｎチャネルＭＯＳＦＥＴ
Ｐ１ｐチャネルＭＯＳＦＥＴ
Ｄ１保護用ダイオード
Ｄ２保護用ダイオード
Ｒ１ゲート抵抗
Ｒ２制限抵抗
Ｒ３ゲート抵抗
Ｒ４制限抵抗
ＩＮ１入力１
ＩＮ２入力２
ＶDD 高圧電源
ＯＵＴ出力端子
ＧＮＤグランド
Ａアノード端子
Ｋカソード端子
Ｉ１電流
Ｉ２電流

Claims

低濃度の第１導電形からなる半導体基板の表面層に中濃度の第２導電形からなる第１拡散領域および第２拡散領域が離れて選択的に形成され、且つ、低濃度の第１導電形からなる半導体基板の表面層に中濃度の第１導電形からなる第３拡散領域が前記の第１拡散領域および第２拡散領域から離れて選択的に形成され、前記第１拡散領域の表面層に高濃度の第２導電形からなる第１領域が形成され、前記第２拡散領域の表面層に高濃度の第１導電形からなる第２領域が形成され、前記第３拡散領域の表面層に高濃度の第１導電形からなる第３領域が形成され、第１、第２および第３領域のそれぞれの表面に、第１、第２および第３電極がそれぞれ形成され、第２電極と第３電極が接続されることを特徴とする横型ダイオード。
第１拡散領域と第２拡散領域に挟まれた半導体基板の表面層に高濃度の第１導電形からなる第４領域（バッファ領域）が形成されることを特徴とする請求項１記載の横型ダイオード。
第２電極と第３電極の間に抵抗が接続されることを特徴とする請求項１記載の横型ダイオード。
第２電極と第３電極が抵抗性を有する材料で接続されることを特徴とする請求項３記載の横型ダイオード。
第２電極が抵抗性を有する材料で形成されることを特徴とする請求項１記載の横型ダイオード。
第２電極と第２領域との間に抵抗性を有する材料が介在することを特徴とする請求項１記載の横型ダイオード。
抵抗性を有する材料がポリシリコンであることを特徴とする請求項４、５または６記載の横型ダイオード。