JP3843570B2 - 横型ダイオード - Google Patents
横型ダイオード Download PDFInfo
- Publication number
- JP3843570B2 JP3843570B2 JP35744597A JP35744597A JP3843570B2 JP 3843570 B2 JP3843570 B2 JP 3843570B2 JP 35744597 A JP35744597 A JP 35744597A JP 35744597 A JP35744597 A JP 35744597A JP 3843570 B2 JP3843570 B2 JP 3843570B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- region
- current
- electrode
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
この発明は、主にパワーICに用いられる半導体素子のうち、横型ダイオードに関する。
【0002】
【従来の技術】
同一シリコンチップに高圧出力回路(例えば50V以上)と、これを駆動する制御回路を集積したパワーICにおいて、近年は電圧駆動型デバイスであるMOSデバイスが多く適用されている。これは、特に絶縁ゲート型バイポーラトランジスタ(以下、IGBTと称す)の出現により、従来のバイポーラトランジスタと比べて駆動電流が極めて小さくできて、且つ、小型で大電流をスイッチングできるようになったためである。
【0003】
MOSデバイスの適用に当たっては、ゲート電圧が、ゲート酸化膜の破壊電圧を超えないように配慮しなけれればならない。そこで、ゲート・ソース間にゲート保護用ダイオードを接続し、過度の電圧をこの保護用ダイオードの逆耐圧(アバランシェ電圧)を利用してカットし、ゲート酸化膜が破壊しないようにすることが一般的に行われている。
【0004】
図7は、従来の保護用ダイオードの要部断面図である。この横型ダイオードはn- 基板1の表面層にp拡散領域2aを形成し、このp拡散領域2aの表面層にp+ 領域4とn+ 領域3aを形成した横型ダイオードである。
図7において、低濃度のn形半導体基板であるn- 基板1の表面層に中濃度の濃度を持つp形拡散領域2aを選択的に形成する。さらにこのp形拡散領域2aの表面層に、高濃度のn+ 領域3aとp+ 領域4が接しないように形成され、これらの領域3a、4上には金属電極5,6が形成される。また金属電極5はカソード端子K、金属電極6はアノード端子Aに接続している。この横型ダイオードはp形拡散領域2aの不純物濃度を変えることで、アバランシェ電圧を任意に変えることができる利点をもっている。
【0005】
図8は、他の従来保護用ダイオードの要部断面図である。この横型ダイオードはn- 基板1の表面層にp拡散領域2aとn拡散領域7を形成してた横型ダイオードである。
図8において、低濃度のn形半導体基板であるn- 基板1の表面層に中濃度の濃度を持つp形拡散領域2bとn形拡散領域7を離して選択的に形成する。さらにこのn形拡散領域7の表面層にn+ 領域3aが形成され、p形拡散領域2bの表面層に、高濃度のp+ 領域4形成される。これらの領域3、4上には金属電極5,6が形成され、金属電極5はカソード端子K、金属電極6はアノード端子Aに接続している。この横型ダイオードは電流がn- 基板1を通って流れ、表面層に集中しないので、過電流耐量が大きいという利点がある。
【0006】
図9は保護用ダイオードの適用例として、トーテムポール回路の駆動回路と出力段回路を示した図である。
図9において、31が駆動回路で32が出力段回路である。図中のD1とD2の記号で示すダイオードがゲート保護用ダイオードである。それぞれダイオードは、nチャネルMOSFETであるN1と、pチャネルMOSFETであるP1のゲート・ソース間に接続されている。入力1(IN1)からの信号で、nチャネルMOSFETであるN3がオン状態となる。N3がオン状態となるとR3−N3−R4の経路で電流I1が流れる。I1が流れると、ゲート抵抗R3とI1により生ずる電圧でP1のゲート電圧がソースに対して低下し、P1がオンし、電流I2が流れる。電流I2が流れると、ゲート抵抗R1とI2により、N1のゲート電圧がソースに対して上昇し、N1がオンし、高圧電源VDDから出力端子OUTに接続された負荷へ電流が供給される。この一連の動作中は、ローサイドのデバイスであり、nチャネルIGBTであるN2はオフ状態である。N1、P1のゲート・ソース間に印加される電圧は保護用ダイオードD1、D2にとっては逆バイアスとなる。回路中の抵抗R2とR4は電流I2およびI1の制限抵抗として導入されている。定常状態ではゲート・ソース間に印加される電圧、所謂、ゲート電圧は一定であるが、スイッチング時などの過渡状態では、瞬間的に過大な電圧が印加される場合がある。この電圧が保護用ダイオードD1の降伏電圧を超えると保護用ダイオードにアバランシェ電流が流れ、過大な電圧が抑制され、ゲート・ソース間には降伏電圧(BV:Breakdown Voltage)以上の電圧が印加されない。
【0007】
この保護用ダイオードの降伏電圧は、ゲート酸化膜の厚さが25nmの場合は、電界強度が3MV/cmを超えないように、7V程度に調整する。一般的には、ツエナーダイオードが用いられるが、パワーICの場合には、例えば図7のように、中程度の不純物濃度を持つp形拡散領域2aと高濃度のn+ 領域3aとで形成されるpn接合の両側に形成される空乏層内で起こるアバランシェ現象を利用して、この降伏電圧を制御している。また、この降伏電圧はp形拡散領域2aの不純物濃度を変えることで、空乏層の電界強度を制御できるので、所望の降伏電圧を得ることができる。
【0008】
一方向に充電された(直流充電された)コンデンサのような負荷を短絡する場合には、ローサイドのデバイスであるN2をオン状態にし、負荷からD1とN2を経てGNDへ短絡電流を流す。このときハイサイドのデバイスであるN1はオフ状態である。D1はN2の通電能力に見合う十分な順方向の電流を流す能力が必要となる。従って、これを考慮した場合、D1の素子の占有面積は、単なる保護用ダイオードとして働くD2より広くなる。しかし、従来はN2にはnチャネルMOSFETが使用されていたために、D1の占有面積は、従来N2として使用されていたnチャネルMOSFETの占有面積の20%程度でよかった。
【0009】
【発明が解決しようとする課題】
近年、図9のようにローサイドのデバイスN2にIGBTが適用されるようになるとD1の順方向電流も、より大電流が必要になってきた。
同一の占有面積を有するnチャネルMOSFETに対して、IGBTの通電能力は5倍強である。従って、この5倍強の電流を流すために必要なD1の占有面積はほぼIGBTと同じ占有面積となるので、パワーICのチップ面積が増大して、コストアップになる。
【0010】
また、図7の横形ダイオードでは、アノード・カソード間の距離が短く、比較的電気抵抗が低く、また拡散深さが浅いp形拡散領域2aを高密度の電流が横方向に流れるので、破壊し易い。一方、破壊を防止するためには電流密度を低減させる必要があり、そのためには、IGBTより大きな占有面積が必要となり、コストアップとなる。
【0011】
また図8に示す横形ダイオードでは、n拡散領域7の導入により電流経路は、表面近傍だけでなく比較的n- 基板1の内部にも広がるので破壊しにくいが、逆バイアス時の降伏電圧がn- 基板1の濃度で決まり制御性に制約が出てくる。
この発明の目的は、前記の課題を解決し、降伏電圧を容易に設定できて、破壊しにくく、且つ、低コストのパワーICに集積される横型ダイオードを提供することにある。
【0012】
【課題を解決するための手段】
この課題を解決するために、低濃度の第1導電形からなる半導体基板の表面層に中濃度の第2導電形からなる第1拡散領域および第2拡散領域が離れて選択的に形成され、且つ、低濃度の第1導電形からなる半導体基板の表面層に中濃度の第1導電形からなる第3拡散領域が前記の第1拡散領域および第2拡散領域から離れて選択的に形成され、前記第1拡散領域の表面層に高濃度の第2導電形からなる第1領域が形成され、前記第2拡散領域の表面層に高濃度の第1導電形からなる第2領域が形成され、前記第3拡散領域の表面層に高濃度の第1導電形からなる第3領域が形成され、第1、第2および第3領域のそれぞれの表面に、第1、第2および第3電極がそれぞれ形成され、第2電極と第3電極が接続される構成とする。
【0013】
前記のように、第2拡散領域と第2領域を設けることで、降伏電圧を第2拡散領域の濃度を変えることで任意に設定できる。またこの領域に電流を流すことで、通電能力を向上できる。さらに、電流が半導体基板を通して流れるために、表面層での電流集中が起こらず素子が破壊しにくくなる。
第1拡散領域と第2拡散領域に挟まれた半導体基板の表面層に高濃度の第1導電形からなる第4領域(バッファ領域)が形成されるとよい。
【0014】
こうすることで、第1拡散領域−半導体基板−第2拡散領域−第2領域で形成される寄生サイリスタの第1拡散領域からのキャリアの注入を抑制し、ラッチアップを防止する。
また第2電極と第3電極の間に抵抗が接続されると効果的である。またこれらの電極が抵抗性を有する材料で接続されるとよい。第2電極が抵抗性を有する材料で形成されるとよい。また第2電極と第2領域との間に抵抗性を有する材料を介在させると好ましい。前記の抵抗性を有する材料がポリシリコンであることよい。
【0015】
こうすることで、前記の寄生サイリスタに流れる電流を抑制して、ラッチアップを防止する。
【0016】
【発明の実施の形態】
図1は、この発明の第1実施例の横型ダイオードの要部断面図である。
図1において、低濃度のn形半導体基板であるn- 基板1の表面層に中程度の濃度を有する第1p拡散領域2と第2p拡散領域11を接することなく形成する。第2p拡散領域11の表面層に第2n+ 領域12が形成される。n- 基板1の表面層に第1p拡散領域2および第2p拡散領域11に接することなしに選択的にn拡散領域7が形成され、n拡散領域7の表面層に第1n+ 領域3が形成される。また第1p拡散領域2の表面層にはp+ 領域4が形成される。第1n+ 領域3、第2n+ 領域12およびp+ 領域4はそれぞれ金属電極5、13、6と接続する。金属電極5、13はカソード端子Kと、また金属電極6はアノード端子Aと接続する。ここで、第2p拡散領域11は、直接、金属電極と接することはない。実際の素子では、表面保護膜や素子分離領域などがあるが、この発明と直接関係ないので、ここでは説明を省略する。
【0017】
この構造の横型ダイオードは基本的なLSI製造技術を用いて製造することができる。今回の試作では、貼り合わせSOIウエハに誘電体分離技術でそれぞれの素子形成領域を確保し、この素子形成領域内にマスクパターンなどの製造仕様の異なる複数個の横型ダイオードを形成した。SOIウエハに素子を形成する半導体領域は、厚さが10μm、不純物濃度は3×1014atom/cm3 であり、この領域がn- 基板1となる。まず、n- 基板1の表面に選択的にn形不純物をイオン注入により導入し、熱処理により最終的に約5μm拡散し、n拡散領域7を形成する。このn拡散領域7の表面の不純物濃度は6×1017atom/cm3 である。また、同様に、n- 基板1の表面に選択的にp形不純物をイオン注入し、熱処理して、深さ方向に2μm拡散することで、第1p拡散領域2および第2p拡散領域11を形成する。横方向にも拡散することを考慮して、2つのp拡散領域2、11が接触しないように約1.2μmの間隔を設けた。これらの不純物濃度は5×1018atom/cm3 とした。n拡散領域および第2p拡散領域の表面には深さが約0.4μmの深さの第1n+ 領域3および第2n+ 領域12を形成し、また第1p拡散領域2の表面には、同じく約0.4μmの深さの p+ 領域4を形成する。これら3つの領域3、12、4は、アルミニウムなどで形成された電極と電気的な接触が良好になるように、その不純物濃度は1×1020atom/cm3 程度である。電極5、13は横型ダイオードのカソード端子Kと接続し、電極6はアノード端子Aと接続する。尚、ここで示した製造条件は一例であり、またこの横型ダイオードの平面的なパターンは図示しないが、円形や四角形や波形など適用に応じて各種ある。
【0018】
つぎに、この横型ダイオードの動作を説明する。逆バイアス(アノード端子Aがマイナス、カソード端子Kがプラス)が印加された場合は、n- 基板1と第1p拡散領域2と接するpn接合面から、主に濃度の低いn- 基板1側へ空乏層が伸び、1.2μm隔てて配置された第2p拡散領域11に極めて低い電圧で到達する。到達した後は、第2p拡散領域11と第1p拡散領域2は、電気的にあたかも一体であるように振る舞う。したがって、この段階から図7のp拡散領域2aと同じ働きをする。逆バイアス電圧を増加させると、逆バイアスされている第2p拡散領域11と第2n+ 領域12のpn接合がアバランシェ現象を引き起こす。このアバランシェ現象により、アバランシェキャリアが発生し、電子はカソード電極K側へ、正孔は空乏層内を加速しながらアノード電極A側へと流れて行く。このアバランシェを起こす降伏電圧は第2p拡散領域11の不純物濃度で決まるので、この濃度を変えることで、降伏電圧を任意に設定できる。
【0019】
一方、順方向バイアス(アノード端子Aがプラス、カソード端子Kがマイナス)した場合、低い電流密度では、n- 基板1と第1p拡散領域2のpn接合部は、順バイアスされ、第1p拡散領域2−n- 基板1−n拡散領域7の経路で順方向電流が流れる。
順バイアス電圧を上昇させて、電流密度を上げて行くと、n- 基板1内での伝導度変調が進み少数キャリアである正孔がn- 基板1内に充満してくる。この正孔の多くは、n拡散領域7への電流成分となるが、一部は第2p拡散領域11に飛び込み電極13側への電流として流れ出す。このとき、電流経路は、表面近傍ではなく、比較的深い部分にあるn- 基板1を流れるので、図7のような横型ダイオードと違い、表面層での電流集中による破壊はない。また、電流の一部が電極13にも流れ込むので、従来の図8の構造の横型ダイオードと比べて、オン電圧は低くなる。またこの横型ダイオードには第1p拡散領域2−n- 基板1−第2p拡散領域11−第2n+ 領域12で構成されるpnpn構造の寄生サイリスタが存在するが、この寄生サイリスタが動作しない電流範囲で動作させる。
【0020】
図2は順方向バイアスした場合の電流−電圧特性図で、同図(a)は本発明品、同図(b)は図8の従来品である。同図において、横軸は順バイアス電圧VAK(オン電圧と同じ)、縦軸は順方向電流IAKである。
図2において、 この特性図において、順バイアス電圧が約2Vの場合、従来品は10A/cm2 程度の順方向電流であるが、この発明品の場合はおよそ1.6倍の32A/cm2 程度の電流密度であり、第2p拡散領域11と第2n+ 領域12を設けた設けることで、通電能力の向上が確認された。従って、この発明品を用いることで、図9のN2がIGBTの場合でも、N2のゲート保護用ダイオードとして用いた場合でも、横型ダイオードの占有面積をIGBTの占有面積の約3の1にすることができる。
【0021】
図3は図1の構造の横型ダイオードの順バイアスした場合の正孔と電子の流れを示す模式図である。まずアノード端子Aをプラス、カソード端子Kをマイナスにバイアスする。第1p拡散領域2からn- 基板1へ正孔が注入され、この正孔を中和するようにn拡散領域7から電子がn- 基板1に注入され、n- 基板1内は伝導度変調を起こし、低いオン電圧で横型ダイオードに電流が流れる。この電流が増加するとn- 基板1に注入された正孔の一部が、第2p拡散領域11に入り込み、この第2p拡散領域11の電位を上昇させ、n+ 領域12から電子の注入を招き、その電子が第2p拡散領域11を通過してn- 基板1に入り込む。詰まり、電流が第2n+ 領域3から抜ける経路と、n+ 領域12から抜ける経路の2経路となり、大きな電流を流せるようになる。図7のような従来構造では電流経路は表面のみに流れるが、図1の横方向ダイオードでは、n- 基板1を通って流れるために、表面での電流集中は起こらない。また、図8の従来構造と比べても第2p拡散領域11−n+ 領域12を通って電極13にも電流が流れるのでオン電圧は低くなる。さらに、アバランシェ電圧は図7の従来構造と同様に第1p拡散領域11の濃度で任意に決定できる。
【0022】
図4は図1の横型ダイオードを順バイアスした場合で、シミュレーションで正孔の流れを示した拡大図である。拡大図は図3に示した拡大箇所であり、矢印の向きは正孔が流れる方向を示し、長さは正孔流の大きさを示す。同図から、正孔が第2p拡散領域11に流れ込む様子や表面層で集中していない様子などがわかる。
【0023】
図5はこの発明の第2実施例の横型ダイオードの要部断面構造図である。この横型ダイオードは第1p拡散領域2−n形半導体基板1−第2p拡散領域11−n+ 領域12で構成されるpnpn構造の寄生サイリスタが動作することを防止するために、第1p拡散領域2と第2p拡散領域11との間のn- 基板1の表面層にn+ バッファ領域15を形成する。これによって、寄生サイリスタの第1p拡散領域2からの正孔の注入効率を小さくして、ラッチアップを防止し、パルス電流耐量を向上させる。尚、このn+ バッファ領域15は第1および第2p拡散領域2、11に入り込んでも構わない。その場合も効果は同じである。
【0024】
図6はこの発明の第3実施例の横型ダイオードの図である。図1の金属電極13と金属電極5の間に3Ω程度の抵抗14を挿入して、金属電極13から抜ける電流を抑制して、前記の寄生サイリスタのラッチアップを防止して、パルス電流耐量を向上させる。前記の抵抗14については、金属電極13自身をポリシリコンなどで形成してもよく、また金属電極13と金属電極5とをポリシリコンで配線し、この配線を抵抗としてもよい。
【0025】
また、第2実施例および第3実施例を組み合わせることで、さらに効果を高めることができる。
この発明の横型ダイオードは、図9のトーテムポール回路に用いられるMOSデバイス(N1、P1)のゲートに過大な電圧が印加されないように、MOSデバイスのゲート・ソース間に接続されるゲート保護用ダイオード(D1およびD2)として用いられる。MOSデバイスのゲート・ソース間に過大な電圧が印加された場合に、この横型ダイオードがアバランシェ(降伏)を起こすようにゲート、ソースに挿入される。その接続のやり方は、例えばnチャネルデバイスの場合、ゲートと横型ダイオードのカソードと接続し、ソースと横型ダイオードのアノードと接続する。一方pチャネルデバイスの場合、ゲートと横型ダイオードのアノード、ソースと横型ダイオードのカソードと接続する。
【0026】
【発明の効果】
この発明によれば、第2p拡散領域と第2n+ 領域を設けることで、表面での電流集中が抑制され、且つ、この領域からカソード端子に電流が流れることで、通電能力が向上し、その結果、横型ダイオードの占有面積を小さくでき、且つ、破壊しにくい素子となる。また、n+ バッファ領域を設けたり、金属電極12、5の間に抵抗を挿入することで、寄生サイリスタのラッチアップが防止され、パルス電流耐量を向上させることができる。さらに、保護用ダイオードとして重要な特性である降伏電圧が容易に設定できる。この横型ダイオードを、例えばトーテムポール回路を構成するMOSデバイスのゲート保護用に利用することで、信頼性の高い、且つ、安価なパワーICが提供できる。
【図面の簡単な説明】
【図1】この発明の第1実施例の横型ダイオードの要部断面図
【図2】順方向バイアスした場合の電流−電圧特性図で、(a)は本発明品の特性図で、(b)は図8の従来品の特性図
【図3】図1の構造の横型ダイオードの順バイアスした場合の正孔と電子の流れを示す模式図
【図4】図1の横型ダイオードを順バイアスした場合で、シミュレーションで正孔の流れを示した拡大図
【図5】この発明の第2実施例の横型ダイオードの要部断面構造図
【図6】この発明の第3実施例の横型ダイオードの図
【図7】従来の保護用ダイオードの要部断面図
【図8】他の従来保護用ダイオードの要部断面図
【図9】保護用ダイオードの適用例として、トーテムポール回路の駆動回路と出力段回路を示した図
【符号の説明】
1 n- 基板
2 第1p拡散領域
2a p拡散領域
2b p拡散領域
3 第1n+ 領域
3a n+ 領域
4 p+ 領域
5 金属電極
6 金属電極
7 n拡散領域
11 第2p拡散領域
12 第2n+ 領域
13 金属電極
14 抵抗
21 負荷
31 駆動回路
32 出力段回路
N1 nチャネルMOSFET
N2 nチャネルIGBT
N3 nチャネルMOSFET
P1 pチャネルMOSFET
D1 保護用ダイオード
D2 保護用ダイオード
R1 ゲート抵抗
R2 制限抵抗
R3 ゲート抵抗
R4 制限抵抗
IN1 入力1
IN2 入力2
VDD 高圧電源
OUT 出力端子
GND グランド
A アノード端子
K カソード端子
I1 電流
I2 電流
Claims (7)
- 低濃度の第1導電形からなる半導体基板の表面層に中濃度の第2導電形からなる第1拡散領域および第2拡散領域が離れて選択的に形成され、且つ、低濃度の第1導電形からなる半導体基板の表面層に中濃度の第1導電形からなる第3拡散領域が前記の第1拡散領域および第2拡散領域から離れて選択的に形成され、前記第1拡散領域の表面層に高濃度の第2導電形からなる第1領域が形成され、前記第2拡散領域の表面層に高濃度の第1導電形からなる第2領域が形成され、前記第3拡散領域の表面層に高濃度の第1導電形からなる第3領域が形成され、第1、第2および第3領域のそれぞれの表面に、第1、第2および第3電極がそれぞれ形成され、第2電極と第3電極が接続されることを特徴とする横型ダイオード。
- 第1拡散領域と第2拡散領域に挟まれた半導体基板の表面層に高濃度の第1導電形からなる第4領域(バッファ領域)が形成されることを特徴とする請求項1記載の横型ダイオード。
- 第2電極と第3電極の間に抵抗が接続されることを特徴とする請求項1記載の横型ダイオード。
- 第2電極と第3電極が抵抗性を有する材料で接続されることを特徴とする請求項3記載の横型ダイオード。
- 第2電極が抵抗性を有する材料で形成されることを特徴とする請求項1記載の横型ダイオード。
- 第2電極と第2領域との間に抵抗性を有する材料が介在することを特徴とする請求項1記載の横型ダイオード。
- 抵抗性を有する材料がポリシリコンであることを特徴とする請求項4、5または6記載の横型ダイオード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35744597A JP3843570B2 (ja) | 1997-12-25 | 1997-12-25 | 横型ダイオード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35744597A JP3843570B2 (ja) | 1997-12-25 | 1997-12-25 | 横型ダイオード |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11186569A JPH11186569A (ja) | 1999-07-09 |
JP3843570B2 true JP3843570B2 (ja) | 2006-11-08 |
Family
ID=18454165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35744597A Expired - Fee Related JP3843570B2 (ja) | 1997-12-25 | 1997-12-25 | 横型ダイオード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3843570B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006108272A (ja) * | 2004-10-04 | 2006-04-20 | Denso Corp | ツェナーダイオード |
JP5924328B2 (ja) * | 2013-10-31 | 2016-05-25 | トヨタ自動車株式会社 | ツェナーダイオード |
JP6242268B2 (ja) * | 2014-04-02 | 2017-12-06 | 株式会社豊田中央研究所 | ツェナーダイオードとサイリスタを利用する保護用半導体装置 |
-
1997
- 1997-12-25 JP JP35744597A patent/JP3843570B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11186569A (ja) | 1999-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6605844B2 (en) | Semiconductor device | |
KR100789308B1 (ko) | 반도체장치 | |
JP3237555B2 (ja) | 半導体装置 | |
US10135445B2 (en) | Semiconductor integrated circuit device | |
KR0159451B1 (ko) | 반도체장치의 보호회로 | |
US9893065B2 (en) | Semiconductor integrated circuit | |
US7071516B2 (en) | Semiconductor device and driving circuit for semiconductor device | |
US5148250A (en) | Bipolar transistor as protective element for integrated circuits | |
JP2010147188A (ja) | 半導体装置 | |
JPH09181315A (ja) | 半導体デバイス | |
JP3893185B2 (ja) | 半導体装置 | |
JP3843570B2 (ja) | 横型ダイオード | |
EP0253353A2 (en) | Composite semiconductor device | |
US6320229B1 (en) | Semiconductor device | |
JP3317285B2 (ja) | 半導体保護装置とこれを含む半導体装置及びそれらの製造方法 | |
JPH09321150A (ja) | 半導体装置 | |
KR20030035209A (ko) | 정전방전 보호 회로용 반도체 제어 정류기 | |
JP3932665B2 (ja) | 半導体装置 | |
JP3249175B2 (ja) | 絶縁ゲート付きサイリスタ及び高耐圧半導体装置 | |
JPH0715010A (ja) | 半導体装置の保護回路 | |
JP2871939B2 (ja) | 半導体装置 | |
JPH08293593A (ja) | Mosゲート型サイリスタおよびその駆動方法 | |
JPH09283755A (ja) | 半導体装置 | |
KR20130075820A (ko) | 정전 방전 보호 소자 | |
KR20130120243A (ko) | 정전 방전 보호 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060807 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |