JP4857579B2 - 発光素子駆動装置及び画像形成装置 - Google Patents

Description

本発明は、発光素子駆動回路及び画像形成装置に関し、特にレーザゼログラフィにその光源として用いられるレーザ素子の駆動に用いて好適な発光素子駆動装置に関する。

複数のレーザダイオードを用いた画像形成装置において、一部のレーザダイオードに故障が発生した場合、残りのレーザダイオードを用いて感光体上に描画する方法が種々提案されている。

例えば、特許文献１では、故障せずに残ったレーザダイオードの個数に応じて走査速度を上げてスループットを落とさずに描画する方法が提案されている。

特開２０００−１８０７５１号公報

しかしながら、特許文献１には、レーザダイオードが故障した場合の光量制御についての開示がない。故障ＬＤについてＡＰＣ（Auto Power Control）を実行すると、ＡＰＣ用のアンプが振り切れ、次のＬＤのＡＰＣの収束性が悪化してしまう。従って、故障ＬＤを特定し発光させないだけでなく、ＡＰＣ実行時に故障したレーザダイオードのＡＰＣ自体も行なわないような手段が必要となる。

本発明は上記事情に鑑みてなされたものであり、故障した発光素子が存在しても発光素子の光量制御精度を維持することができる発光素子駆動装置及び画像形成装置を提供することを目的とする。

かかる目的を達成するために本発明の発光素子駆動装置は、複数の発光素子と、点灯された発光素子の光量を検出する光検出手段と、前記光検出手段の検出する光量に基づいて、前記複数の発光素子の光量を各々目標光量に一致させるための制御電圧を前記複数の発光素子のそれぞれについて順次生成する制御部と、前記制御電圧に従って前記複数の発光素子の少なくとも１つを駆動する駆動手段とを備え、前記制御部は、前記複数の発光素子に共通の演算増幅器を有し、該演算増幅器は、前記光検出手段により検出された光量を対応する電圧値に変換した値と、発光素子を目標光量で発光させるための基準電圧との差分に基づいて制御電圧を生成するものであり、前記制御部は、前記制御電圧の生成の際に、点灯制御したが前記光検出手段で検出される光量が所定値以下の発光素子を故障と判定し、次回の制御電圧の生成の際には、故障と判定した発光素子の前記光検出手段による光量検出が、故障と判定していない発光素子の前記光検出手段による光量検出よりも先に実行されないように前記駆動手段による発光素子の駆動順序を制御すると共に、前記故障と判定した発光素子の制御電圧が、前記故障と判定していない発光素子の制御電圧よりも先に生成されないように前記制御電圧の生成順序を制御することを特徴とする。
本発明によれば、故障していない発光素子の光量制御が、故障している発光素子の光量制御を行った後に行われることで、光量制御の精度が低下してしまうのを防止することができる。

上記発光素子駆動装置において、前記制御部は、前記故障と判定していない発光素子の制御電圧を生成した後に、前記故障と判定した発光素子の制御電圧の生成を行うことなく、制御電圧の生成処理を終了するとよい。

本発明の発光素子駆動装置は、画像形成に使用する発光素子と、画像形成に使用しない発光素子とを含む複数の発光素子と、点灯された発光素子の光量を検出する光検出手段と、前記光検出手段の検出する光量に基づいて、前記複数の発光素子の光量を各々目標光量に一致させるための制御電圧を前記複数の発光素子のそれぞれについて順次生成する制御部と、前記制御電圧に従って前記複数の発光素子の少なくとも１つを駆動する駆動手段とを備え、前記制御部は、前記複数の発光素子に共通の演算増幅器を有し、該演算増幅器は、前記光検出手段により検出された光量を対応する電圧値に変換した値と、発光素子を目標光量で発光させるための基準電圧との差分に基づいて制御電圧を生成するものであり、前記制御部は、前記画像形成に使用しない発光素子の前記光検出手段による光量検出が、前記画像形成に使用する発光素子の前記光検出手段による光量検出よりも先に実行されないように前記駆動手段による発光素子の駆動順序を制御すると共に、前記画像形成に使用しない発光素子の制御電圧が、前記画像形成に使用する発光素子の制御電圧よりも先に生成されないように前記制御電圧の生成順序を制御することを特徴とする。
本発明によれば、画像形成に使用する発光素子の光量制御が、画像形成に使用しない発光素子の光量制御を行った後に行われることで、光量制御の精度が低下してしまうのを防止することができる。

上記発光素子駆動装置において、前記制御部は、前記画像形成に使用する発光素子の制御電圧を生成した後に、前記画像形成に使用しない発光素子の制御電圧の生成を行うことなく、制御電圧の生成処理を終了するとよい。

本発明の画像形成装置は、請求項１又は３記載の発光素子駆動装置と、前記発光素子駆動装置の制御により点灯制御されるレーザ素子とを備えることを特徴としている。

本発明の画像形成装置は、請求項１記載の発光素子駆動装置を用いてレーザ素子を駆動する構成を備えている。最適な光量制御によって最適な画像を形成することができる。

本発明は、故障した発光素子が存在しても発光素子の光量制御精度を維持することができる。

添付図面を参照しながら本発明の好適な実施例を説明する。

先ず、本発明の第１の実施形態について図面を用いて詳細に説明する。図１は、本実施形態に係る発光素子駆動装置の全体構成を示す図である。図１において、発光素子駆動装置１０は複数個の発光素子を駆動する。図１の構成では、発光素子駆動装置１０は３２個の発光素子ＬＤ１〜ＬＤ３２を駆動する。換言すれば、発光素子駆動装置１０は３２チャネル構成である。各発光素子ＬＤ１〜ＬＤ３２は面発光ダイオード（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）で形成され、マトリクス状に配置されている。発光素子駆動装置１０は例えばＩＣチップで形成され、内部に以下に説明する回路を備える。

発光素子駆動装置１０は各チャネル毎に、つまり発光素子ＬＤ１〜ＬＤ３２毎にドライバ１００₁〜１００₃₂を有する。また、発光素子駆動装置１０は各チャネルに共通の制御部として、共通制御電位設定回路２００、電流アンプ３００、光量モニタ４００、強制点灯回路５００、ＡＰＣ（Automatic Power Control）回路６００（本発明の制御部に該当する）を有する。

ドライバ１００₁〜１００₃₂は、上記各チャネルに共通の制御部からの信号を、バス１５０を介して受け取り、それぞれ発光素子ＬＤ１〜ＬＤ３２を駆動制御するための制御を行う。具体的には、ドライバ１００₁〜１００₃₂は各発光素子ＬＤ１〜ＬＤ３２を光量制御を行うＡＰＣ制御と、ＡＰＣ制御後の変調制御とを行う。後述するように、ＡＰＣ制御では、ドライバ１００₁〜１００₃₂は発光素子ＬＤ１〜ＬＤ３２に印加する電圧と電流との両方を制御する。電圧駆動時、ドライバ１００₁〜１００₃₂は各端子ＣＯＵＴを介して、発光素子ＬＤ１〜ＬＤ３２のカソードにそれぞれ接続されているコンデンサＣｄ₁〜Ｃｄ₃₂を制御する。電流駆動時、ドライバ１００₁〜１００₃₂は各端子ＬＤＯＵＴを介して、各発光素子ＬＤ１〜ＬＤ３２に流れる電流量を制御する。

ドライバ１００₁〜１００₃₂は複数個ずつが、端子ＬＤＣＯＭを介して共通に接続されるとともに、負荷１０５に接続されている。図１の構成では、ドライバ１００₁〜１００₄のＬＤＣＯＭ端子は共通に接続され、一端がグランドに接続された負荷１０５の他端に接続されている。各ドライバ１００₁〜１００₃₂は対応する発光素子を駆動していないときには、駆動電流に対応する電流（相補出力）を出力する。この電流を負荷１０５に流すことにより、発光素子の点灯の数等に依存することなく常に一定の電流が発光素子駆動装置１０に流されるようにして、動作の安定化を図っている。

光量制御装置１０は、各発光素子ＬＤ１〜ＬＤ３２のレーザ光量をＡＰＣ制御で適切な値に設定した後、変調制御を行う。ＡＰＣ制御の概略は次の通りである。まず、発光素子ＬＤ１のレーザ光量を調整する。ドライバ１００₁は発光素子ＬＤ１を駆動する。各発光素子ＬＤ１〜ＬＤ３２に共通に設けられた受光器ＰＤ（例えばフォトダイオードであって、前述の受光器１１に相当する）には、発光素子ＬＤ１のレーザ光量に応じた電流が流れる。電流アンプ３００は受光器ＰＤに流れる電流に対し、スイッチＳＷＳａをオンし、電流源４５０からの加算電流を加算した電流を低インピーダンスで受けて増幅する。この場合、スイッチＳＷＳｂがオンすることで電流源４６０から供給される基準電流で加算電流を相殺し、残った電流を基準電圧Ｖｒｅｆ２に接続された抵抗に供給して電流アンプ３００が出力する電流を電圧に変換し、この電圧（検出電圧という）を、スイッチＳＷ１９を介してＡＰＣ回路６００に出力する。ＡＰＣ回路６００はオペアンプ６１と、１つのスイッチ（ＳＷfb1〜ＳＷfb32の何れか１つ）とコンデンサ（Ｃfb1〜Ｃfb32の何れか１つ）との直列回路とを複数個備える。各直列回路はオペアンプ６１の出力端子と反転入力端子との間に接続されている。各直列回路はサンプルホールド回路を構成する。１つのサンプルホールド回路が１つの発光素子に対応する。例えば、スイッチＳＷfb1とコンデンサＣfb1とのサンプルホールド回路は、発光素子ＬＤ１に対応する。同様に、スイッチＳＷfb32とコンデンサＣfb32とのサンプルホールド回路は、発光素子ＬＤ３２に対応する。

オペアンプ６１は、発光素子ＬＤ１を駆動したときの差電圧を増幅しバス１５０の対応する信号線に出力する。ドライバ１００₁はこの差電圧がゼロになるように発光素子ＬＤ１に与える駆動電流を変化させる。これにより、発光素子ＬＤ１のレーザ光量が変化し、受光器ＰＤに流れる電流量が変化する。受光器ＰＤに流れる電流に応じた検出電圧が電流アンプ３００からＡＰＣ回路６００に出力される。このようなフィードバック制御により、電流アンプ３００の入力出力に加えられた加算電流は相殺される結果消え、ＡＰＣ基準電圧Ｖｒｅｆで発生した基準電流に対応するレーザ光量となるように発光素子ＬＤ１の駆動状態を設定する。なお、この駆動状態の設定とは、発光素子ＬＤ１に与える駆動電流と駆動電流の両方をＡＰＣ基準電圧Ｖｒｅｆに対応する値に調整することを意味している。

このようにして発光素子ＬＤ１を制御している間、ＡＰＣ回路６００の３２個のサンプルホールド回路のうち、スイッチＳＷfb1のみがオンとなっており、発光素子ＬＤ１のレーザ光量がＡＰＣ基準電圧Ｖｒｅｆに相当する値に収束する際の電圧がコンデンサＣfb1に蓄積される。以下同様に、発光素子ＬＤ２〜ＬＤ３２を順番に１つずつＡＰＣ制御する。

なお、後述するように、ＡＰＣ制御は２回行うことが好ましい。２回目のＡＰＣ制御では、１回目のＡＰＣでオンしていたスイッチＳＷＳａをオフする。電流アンプ３００の出力側に供給されている相殺電流は基準電流＋加算電流がそのままであるため、受光電流は基準電流＋加算電流に対応する電流で制御が行われる。ＡＰＣ回路６００中の３２個のサンプルホールド回路を１回目及び２回目のＡＰＣ制御で共通に用いることができるが、２回目のＡＰＣ制御用に新たに３２個のサンプルホールド回路を設けてもよい。

光量モニタ４００は、電流アンプ３００に流れる電流から各発光素子ＬＤ１〜ＬＤ３２のレーザ光量を示す光量モニタ信号を出力する。

強制点灯回路５００は、ＡＰＣ制御を行う前に必要となる同期信号を生成する回路である。発光素子駆動装置１０が組み込まれるコピー機、プリンタ、ファクシミリなどの画像処理装置では、画像を描画する位置を正確に決定するために、描画開始位置の少し手前に光センサを設け、発光素子が出力する光が光センサを横切るタイミング基づき描画開始位置を決定している。

図３に、本発明の発光素子駆動装置を備える画像形成装置の一態様であるレーザゼログラフィにおけるレーザ走査系の構成例と、各センサ出力とを示す。レーザゼログラフィ装置におけるレーザ光走査系の基本的な構成は、次の通りである。レーザ光源１０ｄから出射されたレーザ光は、レンズ１５、ポリゴンミラー１２及びレンズ１３、１４を介して感光体表面１６に照射される。そして、ポリゴンミラー１２の回転により、上記レーザ光が感光体表面１６を繰り返し走査する。また、レーザ光源１０ｄから出射されたレーザ光の一部は、半透過型ミラー１９を介して受光器１１に入力する。図３において、このときの受光器１１の出力を光量制御センサ出力として示し、描画開始位置の少し手前に設けられた光センサ１７の出力をＳＯＳ（Start of Scan）センサ出力として示す。ＡＰＣのための領域は、走査領域の前後に設けられている。なお、参照番号１８は前述した発光素子駆動装置１０に相当する。

前述したように、発光素子ＬＤ１〜ＬＤ３２の個々のレーザ光量は端面レーザに比べ小さいので、複数個を同時にオンさせて、ＳＯＳセンサ上を走査する。この場合、特に二次元に配列された発光素子のうち、中央部分に位置する複数の発光素子のみをオンすることが好ましい。しかしながら、ＡＰＣ制御では発光素子を１つずつオンさせて条件設定（フィードバックループのゲイン）を行っているため、所定数の発光素子を同時にオンさせてしまっては、ＡＰＣ制御のフィードバックループが発振してしまう可能性がある。従って、この問題点を解決するために、強制点灯回路５００は、変調信号（変調データ）に応じて電流アンプ３００の負荷の大きさを変化させる。つまり、オンすべき発光素子の数に応じた負荷を電流アンプ３００の出力に接続する。図示する構成では、複数の抵抗がスイッチを介して電流アンプの出力に接続されている。オペアンプ６１に着目すれば、強制点灯回路５００は、オンすべき発光素子の数に応じて電流電源変換ゲインを小さくし全体として負帰還のゲインが変わらないようにする。このような構成により、常に１つの発光素子のみをオンさせた状態と等価な状態が得られるため、換言すれば、フィードバックループのゲインは１つの発光素子のみをオンさせた状態の値となる。この結果、フィードバックループが発振してしまうのを防止することができる。

共通制御電位設定回路２００は、各ドライバ１００₁〜１００₃₂内で必要とされる各種の電流を生成するために必要な制御電位を生成する回路である。図１の構成では、共通制御電位設定回路２００は、各ドライバ１００₁〜１００₃₂内で流れるバイアス電流を設定するための共通電位を生成する回路と、オフセット電流を生成するための共通電位を生成する回路とを備えている。バイアス電流とオフセット電流とは典型的な例であって、各ドライバ１００₁〜１００₃₂は駆動と制御に必要なその他の電流を生成するために必要な制御電位を設定することができる。オフセット電流設定用の共通制御電位は、演算増幅器（オペアンプ）２１１、電流源２１２，２１３及び負荷２１４，２１５を含む回路で生成される。バイアス電流設定や他の電流設定用の共通制御電位もそれぞれ同様の回路で生成される。外部からのオフセット電流設定信号に応じて、電流源２１２は支持された電流を負荷２１４に供給する。負荷２１４の端子電圧がオペアンプ２１１のプラス側端子に与えられる。定電圧源２１６に接続された定電流源２１３は、オペアンプ２１１の出力に応じた電流を負荷２１５に流す。負荷２１５の端子電圧がオペアンプ２１１のマイナス側端子に与えられる。オペアンプ２１１は、電流源２１３がオフセット電流設定信号で設定されたオフセット電流と同一の電流を流すように電流源２１３を制御する。このときのオペアンプ２１１の出力信号は、バス１５０の対応するバス線に出力される。他方、定電圧源２１６のプラス側電圧がバス１５０の対応するバス線に出力される。このバス線は、夫々の共通制御電位に共通であって、かつ各ドライバ１００₁〜１００₃₂に共通である。このように、外部から設定されたオフセット電流値が差分電圧の形でバス１５０を介して各ドライバ１００₁〜１００₃₂に供給される。各ドライバ１００₁〜１００₃₂は後述するようにして、受け取った差分電圧からオフセット電流を生成する。この結果、たとえ定電圧源２１６の電源電圧が変動しても、上記電位差は一定となり、電源電圧の変動による影響を回避することができる。なお、オペアンプ２１１の出力電圧と定電圧源２１６の電圧とは、平行二線で伝送することが好ましい。

次に、図２を参照してドライバ１００₁〜１００₃₂の内部構成について説明する。各ドライバ１００₁〜１００₃₂は同一構成なので、以下では１〜３２の添え字を省略し、単にドライバ１００として説明する。

ドライバ１００は２つの乗算器２１、２２を有する。乗算器２１は電流源３０を制御するために設けられ、乗算器２２は図１に示すコンデンサＣｄ1〜Ｃｄ32のうちの対応する１つを制御するために設けられている。以下、便宜上、対応する１つのコンデンサをＣｄとし、図２に破線で示す。コンデンサＣｄはレーザへの駆動電圧が立ち上がる短い時間電圧源として機能する。電流源３０は対応する発光素子ＬＤに流す電流を生成し、電圧源として機能するコンデンサＣｄは対応する発光素子ＬＤに駆動電圧を与える。

ここで、面発光レーザの駆動電流と駆動電圧（端子電圧）との関係（電圧−電流特性）は、面発光レーザの内部抵抗が高いことから実用的な範囲では比例関係（直線関係）となり、また、駆動電流とレーザ光量との関係も実用的な範囲で比例関係（直線関係）となる。このような特性を踏まえて、１回目のＡＰＣ制御において電流源３０の電流量は発光素子ＬＤのレーザ光量が基準光量（第１の光量）となるように決められ、２回目のＡＰＣ制御においてレーザ光量が第２の光量となるように決められる。同様に、１回目のＡＰＣ制御においてコンデンサＣｄが蓄積する駆動電圧は発光素子ＬＤのレーザ光量が基準光量（第１の光量）となるように決められ、２回目のＡＰＣ制御においてレーザ光量が第２の光量となるように決められる。これらの２つの値を用いた内挿又は外挿処理により、レーザ光量を任意の光量に補正することができるようになる。

乗算器２１と２２は４象限アナログ乗算器を用いることができ、その乗算器に接続されるべき電圧源としてコンデンサを用いることができる。各乗算器２１、２２の入力は差動構成となっている。各乗算器２１、２２の＋と−で表記された２つの差動入力をそれぞれV1a、V1b及びV2a、V2bとすると、差動構成の各乗算器２１、２２はIout=α(V1a-V1b)(V2a-V2b)で記述される電流を出力する。但し、αは定数である。

このようなレーザ駆動装置では、各乗算器２１及び２２の一方の入力端子（乗数端子）には補正信号が入力し、他方の入力端子（被乗数端子）には制御電圧が入力する。通常差動で構成する乗算器の相補出力の＋側出力を利用した場合オフセット電流が存在するが上記各乗算器２１及び２２にオフセットが存在してもその出力に接続されたコンデンサＣ１、Ｃ２によりＡＰＣ時当該オフセットがキャンセルされる。補正信号は、レーザ光の走査位置によりレーザ光量が異なる状況を考量したもので、レーザ光の走査位置に応じた制御電圧を有する。

まず、第１のＡＰＣ制御により、第１の光量（基準値とする）を次のように設定する。スイッチＳＷＳａはオン、ＳＷＳｂはオフ、ＳＷ１はオフ、ＳＷ２はオフ、ＳＷ３はオフ、ＳＷ５−１はオン、ＳＷ５−２はオフ、ＳＷ５−３はオフ、ＳＷ５−４はオン、ＳＷ６−１はオン、ＳＷ６−２はオフ、ＳＷ６−３はオフ、ＳＷ６−４はオン、ＳＷ７はオフ、ＳＷ８はオン、ＳＷ１１はオン、ＳＷ１１−１はオン、ＳＷ１１−２はオフ、ＳＷ１２はオフ、ＳＷ１３はオン、ＳＷ１５−１はオフ、ＳＷ１５−２はオン、ＳＷ１６はオフ、スイッチＳＷＳａをオンに設定する。また、第１の光量を設定する際には、各乗算器２１及び２２の乗数端子に０Ｖの補正信号を与える。この状態では、乗数が０であるため、被乗数端子にどのような制御電圧が入力されても各乗算器２１及び２２はオフセット電圧を出力する。また、図１に示すＡＰＣ回路６００のオペアンプ６１には、第１のＡＰＣ基準電圧Ｖｒｅｆ１が与えられる。オペアンプ６１は、発光素子ＬＤのレーザ光量が第１のＡＰＣ基準電圧Ｖｒｅｆ１となるような制御電圧を出力する。この制御電圧は図２のスイッチＳＷ８、オペアンプ２６、インバータ２８及びスイッチＳＷ１１を通り、電流源３０に与えられる。電流源３０は受け取った制御電圧に応じた電流を発光素子ＬＤに与える。また、オペアンプ２６が出力する制御電圧はサンプルホールド回路のコンデンサＣ３−１に格納される。補正信号は０Ｖに設定されているため、乗算器２１はオフセット電圧を出力する。よって、コンデンサＣ１は、上記制御電圧と乗算器２１から出力されるそのオフセット電圧との差電圧で充電される。他方、図１のオペアンプ６１が出力する制御電圧は、コンデンサＣ２に与えられるとともに、サンプルホールド回路のコンデンサＣ４−１に格納される。補正信号は０Ｖに設定されているため、乗算器２２はオフセット電圧を出力する。よって、コンデンサＣ２には制御電圧と乗算器２２のオフセット電圧との差電圧で充電される。

そして、第２のＡＰＣ制御により第２の光量（これを補正光量という）を次のように設定する。スイッチＳＷＳａはオフ、ＳＷＳｂはオフ、ＳＷ１はオフ、ＳＷ２はオフ、ＳＷ３はオフ、ＳＷ５−１はオフ、ＳＷ５−２はオン、ＳＷ５−３はオン、ＳＷ５−４はオフ、ＳＷ６−１はオフ、ＳＷ６−２はオン、ＳＷ６−３はオン、ＳＷ６−４はオフ、ＳＷ７はオフ、ＳＷ８はオフ、ＳＷ１１はオフ、ＳＷ１１−１はオン、ＳＷ１１−２はオフ、ＳＷ１２はオフ、ＳＷ１３はオン、ＳＷ１５−１はオフ、ＳＷ１５−２はオフ、ＳＷ１６はオフ、ＳＷＳａをオフに設定する。また、第２の光量を設定する際には、各乗算器２１及び２２の乗数端子に所定電圧の補正信号を与える。更に、スイッチＳＷＳａがオフになっていることからオペアンプ６１は、第１のＡＰＣ制御に対し、電流源４５０の加算電流分、受光器ＰＤからの光量が増大するように制御電圧を出力する。この制御電圧は図１のスイッチＳＷ８、オペアンプ２６、インバータ２８及びスイッチＳＷ５−２、ＳＷ５−３、乗算器２１、抵抗Ｒ１１、キャパシタＣ１を通り、電流源３０に与えられる。電流源３０は、受け取った制御電圧に応じ、受光器ＰＤからの電流を、基準電流から、この基準電流に加算電流を加えた電流へと変化させる。また、オペアンプ２６が出力する制御電圧はサンプルホールド回路のコンデンサＣ３−２に格納される。コンデンサＣ１は、上記制御電圧と乗算器２１の出力との差電圧で充電される。第１のＡＰＣ制御において発光素子ＬＤに与えられる電流はＩ＋ΔＩと記述することができる。他方、図１のオペアンプ６１が出力する制御電圧は、コンデンサＣ２に与えられるとともに、サンプルホールド回路のコンデンサＣ４−２に格納される。コンデンサＣ２には制御電圧と乗算器２２の出力との差電圧で充電される。第１のＡＰＣ制御においてコンデンサＣ２に格納される電圧をＶとすれば、第２のＡＰＣ制御のいてコンデンサＣ２に格納される電圧はＶ＋ΔＶと記述することができる。

ここではスイッチＳＷ６−１、ＳＷ６−４をオン、ＳＷ６−２，ＳＷ６−３をオフしたが、２回目以降のＡＰＣではＳＷ６−３、ＳＷ６−１をオン、ＳＷ６−２、ＳＷ６−４をオフとしてもよく、この方が変調時と同じ条件のため精度向上が期待できる。

発光素子ＬＤの変調時には、レーザ光の走査位置に応じた光量補正量に対応した補正電圧が各乗算器２１、２２の乗数端子に入力される。それにより、乗算器２２、コンデンサＣ２及びオペアンプ２６で構成される電圧源から面発光レーザに印加される駆動電圧、及び電流源３０から発光素子ＬＤに供給される駆動電流の双方が同時に制御され、上記レーザ光の走査位置に応じて補正された光量にて発光素子ＬＤの発光がなされる。

コンデンサＣ１には直列に抵抗Ｒ１１を接続する。すなわち、本実施例では、コンデンサＣ１を含むサンプルホールド回路１１０をローパスフィルタで構成する。これにより、スイッチＳＷ１１のオン／オフを切り替えた際に発生する高周波ノイズを抑制できる。また、このローパスフィルタにはコンデンサＣ１１を並列に接続する。これにより、ローパスフィルタの時定数によって負帰還ループの位相が遅れることを防止できる。同様に、コンデンサＣ２に直列に抵抗Ｒ２１を接続することで、これを含むサンプルホールド回路２２０をローパスフィルタで構成する。これにより、スイッチＳＷ８のオン／オフを切り替えた際に発生する高周波ノイズを抑制できる。更に、コンデンサＣ２及び抵抗Ｒ２１で構成されたローパスフィルタに、負帰還ループの位相遅れを防止するためのコンデンサＣ２２を並列に接続し、負帰還ループでの発振を防止する。

電圧印加時間調整回路８００は、スイッチＳＷ２を制御して発光素子ＬＤに電圧を印加する時間を調整する。この電圧はコンデンサＣｄに蓄積された電圧である。前述したように、本実施形態では、発光素子ＬＤに与える電圧と電流との両方を制御して発光素子ＬＤを駆動する。発光素子ＬＤを駆動する際、まず電圧で駆動し次に電流で駆動する。電圧駆動の電圧印加時間を調整可能にすることで、図２のＬＤＯＵＴ端からレーザまでの配線が長く立ち上がりに時間がかかる場合のように発光素子ＬＤの実装状態に応じた電圧印加時間を適切に設定することができる。

電圧印加時間調整回路８００は、遅延回路８１と排他的論理和回路８２とを２組有２つの遅延回路８１は、インバータ８３で図示するように接続されている。遅延回路８１は、電圧印加時間信号と変調信号とを受け取り、電圧印加時間信号に従って変調信号を遅延させる。一方の遅延回路８１の出力信号と変調信号との排他的論理和をとり、その出力信号でスイッチＳＷ２をオンさせる。この結果、出力信号は変調信号の立ち上がりで立ち上がり、遅延した変調信号の立ち上がりで立ち下がる第１のパルスと変調信号の立ち下がりで立ち上がり、遅延した変調信号の立ち下がりで立ち下がる第２のパルスを発生する。つまり、遅延回路８１の遅延時間と同じパルス幅で電圧を変調信号の立ち上がり時と立ち下り時に印加するようになる。このようにして、適切な電圧印加時間を設定することが可能になる。同様に、他方の遅延回路８１と排他的論理和回路８２の作用によりスイッチＳＷ１を制御しＯＦＦバイアスを供給することで、発光素子ＬＤがオンからオフへの動作を制御する（高速化する）。

電流生成回路７００は、図１に示す共通制御電位設定回路２００が出力する電流毎の差分電圧を受け取り、差分電圧に応じた電流を出力する。電流生成回路７００のオペアンプ３４と定電流源３２とは基準共通電位と基準オフセット電位で形成される差分電圧を受け取り、差分電圧に応じたオフセット電流を生成する。オフセット電流はスイッチＳＷ１６を介して負荷２４に流れる。オフセット電流に応じてコンデンサＣ２の端子電位が決まり、これにより電圧源として機能するコンデンサＣ２が発光素子ＬＤに与える駆動電圧を調整することができる。駆動電圧を調整することで、駆動パルスをオーバシュートさせ、短いパルス幅までレーザを追従させることでハイライトの再現性を高めることができ、駆動電圧を少し大きめに設定することで画像の輪郭を強調できるなど、画像に合わせてこれらを適宜設定することで画質の調整にも使用することができる。オペアンプ３５と電流源３１とは、基準共通電位と基準バイアス電位で形成される差分電圧をスイッチ７５０を介して受け取り、差分電圧に応じたバイアス電流を生成する。また、スイッチ７５０に接続される図中の電圧源が設定するＯＦＦバイアス電圧を受けた電流源３１は、ＯＦＦバイアス電圧応じたレーザ駆動電流を生成する。

上記構成を備える本実施例は、発光素子ＬＤの一部が故障した場合や、一部の発光素子ＬＤのみを使用する場合に、故障または未使用の発光素子ＬＤに対してＡＰＣを行うことで悪化してしまうＡＰＣ精度を全発光素子を使用する場合と同等程度に確保することを目的としている。

ＡＰＣ精度の悪化は、故障、未使用の発光素子に対して、光量制御を行うと、発光しないにも係わらず基準光量に合せるために制御電圧が上昇し、光量モニタ用の演算増幅器が振り切れることにより、次の発光素子の光量制御時の開始電圧が高く、収束性が悪化することに起因する。

そのため本実施例では、ＡＰＣ回路（制御部）６００に各発光素子のＡＰＣ順序を設定するＡＰＣ順序制御回路１００５を備えており、未使用(故障含む)の発光素子のＡＰＣ順序を後回しにする。

また、ＡＰＣ順序制御回路１００５でＡＰＣ制御の実行、非実行を制御する制御信号を各発光素子ごとに設定可能としており、この信号をもとに、未使用(故障含む)発光素子のＡＰＣの順番となった際に、ＡＰＣの精度悪化の要因となる演算増幅器の入力電圧のレベルを一個前のレベルに保持しておく。

図1に示すオペアンプ６１に接続されているスイッチSWfb1〜SWfb32を制御することで、ＡＰＣ制御の順番を設定するＡＰＣ順序制御回路１００５の構成を図４に示す。複数の発光素子に対応して設けられたシフトレジスタ１０００、ラッチ回路１００１（１）〜１００１（３２）、カウンタ１００２、同じく複数の発光素子に対応して設けられた比較器１００３（１）〜１００３（３２）、スイッチSWfb1〜SWfb32のＯＮとＯＦＦとを制御する出力コントロール部１００４とから構成されている。

例えばＣＰＵ（不図示）などから各発光素子のＡＰＣ実行順序情報を入力する。ＡＰＣ実行順序情報は、全発光素子分のデータとしてシリアルデータとして転送されシフトレジスタ１０００に入力される。入力されたデータは順に転送されるとともに、各発光素子ごとの情報を蓄積するラッチ回路１００１（１）〜１００１（３２）に出力する。ＡＰＣの実行時にＡＰＣ用のクロックが入力されると、カウンタ１００２でカウントを開始するが、各比較器１００３（１）〜１００３（３２）は、カウンタ１００２の出力とラッチ回路１００１（１）〜１００１（３２）の値とを比較し、一致した比較器１００３の出力が遷移（例えば、ハイレベル）し、該当の発光素子のＡＰＣを実行する。

図５は、３番目のレーザに故障が発生した場合に、出力コントロール部１００４から出力される制御信号を表している。故障判断は前回APC実行時に図示しない判定回路によって判断し、ＣＰＵに故障レーザーとして情報を転送する。例えば、印加電流値を最大に設定しても基準光量に満たない場合や予め設定された最大印加電流値を超えた場合に故障と判定する。ＣＰＵはこの情報をもとにＡＰＣ実行順序情報を設定し、駆動回路に転送する。所定のタイミングで、出力コントロール部１００４が制御信号ＬＤ１〜ＬＤ３２をオンすることで、該当するスイッチSWfb1〜SWfb32がオンする。スイッチSWfb1〜SWfb32がオンすることで、該当する発光素子ＬＤ１〜３２のレーザ光量がＡＰＣ基準電圧Vrefに相当する値に収束する際の電圧がコンデンサCfb1〜Cfb32に蓄積される。図５（Ａ）には、発光素子ＬＤ１〜ＬＤ３２がすべて正常である場合の制御信号が示されている。

図５（Ｂ）は、発光素子ＬＤ３に故障が発生した場合の制御信号を示している。不図示のＣＰＵからの設定信号によりＡＰＣ制御の順番を最後に設定されると、スイッチSWfb3はオンしないまま順番を最後に回される。図５（Ｂ）に示すように制御信号ＬＤ２の次に制御信号ＬＤ４がオンし、スイッチSWfb4がオンする。これにより、各レーザのＡＰＣ制御時の開始電圧は、発光素子のばらつきはあるもののそれほど大きな差はなく、収束性が悪化することはない。尚、次のＡＰＣ期間用にＬＤ３２のスイッチSWfb32は、ホールド状態を保つように制御される。

また図５（Ｃ）は、順番は変更せずスイッチSWfb1〜SWfb32のみを制御した例である。発光素子ＬＤ３が故障しているのでＬＤ２のスイッチSWfb2をＬＤ４の順番まで保持し続ける。すなわち、図２の回路では、スイッチWfb2に対応するシフトレジスタ８００（２）に、２番目と３番目とでオンするように設定情報を入力する。比較器１００３（２）では、２番目と３番目でカウンタ１００２のカウント値が一致するので、このタイミングでスイッチSWfb2をオンする信号が出力される。

以上は、故障時の対応だが使用する個数を変えて使用する場合にも応用できる。システム(解像度、スピード)に応じて発光個数を変える場合、都度光源や回路を製作するのではコストアップになる。本発明を用いることで個数可変にも対応できるようになる。

例えば発光素子３２個のうち偶数番目の１６個のみ使用する場合、偶数番めの発光素子を最初の１６個までに、奇数番目を後ろの１６個に割り付けるようにレジスタを書き換える。これにより１６個のみ使用しても使用しない素子のＡＰＣの影響を受けることがなくなる。さらにこの場合は、例えば図示しないAPC期間設定制御信号により、ＡＰＣ期間自体を１６個終了時に止めるよう制御するればＡＰＣ期間を半分にすることができる。

また、奇数番目のＡＰＣを非実行にするだけでも同様のＡＰＣ精度は確保できる。このときはＡＰＣ期間の短縮はできないが、レジスタの値を書き換えるだけで、他の制御信号を変更する必要がない。

上述した実施例は本発明の好適な実施例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。例えば、本実施例では故障素子にのみ応じてＡＰＣ順序を可変として説明しているが、他の目的例えば発光素子の光量ばらつきに相関させ順序を可変とした上でさらに故障素子に対する順序変更を加えても良い。

発光素子駆動装置の全体構成を示す回路図である。 発光素子駆動装置のドライバ１００の構成を示す回路図である。 発光素子駆動装置を備える画像形成装置の一態様であるレーザゼログラフィにおけるレーザ走査系の構成例を示す図である。 ＡＰＣを行う順番を設定する回路部の構成を示す図である。 出力コントロール部８０４から出力される制御信号を表す図である。

符号の説明

１０、１８ 発光素子駆動装置 １０５ 負荷
１０ｄ レーザ光源 １１ 受光器
１２ ポリゴンミラー １３、１４、１５ レンズ
１６ 感光体表面 １７ ＳＯＳセンサ
２１、２２ 乗算器 ２８ インバータ
２３、２４、２１４、２１５ 負荷 ８１ 遅延回路
８２ 排他的論理和回路 １５０ バス
１００₁〜１００₃₂、１００ ドライバ ＰＤ 受光器
２００ 共通制御電位設定回路 ２１６ 定電圧源
２３０ 電圧源 ２５０ 補正回路
２５２、２５３ カレントミラー回路 ２１２、２１３ 定電流源
３００ 電流アンプ ４００ 光量モニタ
５００ 強制点灯回路 ６００ ＡＰＣ回路
７００ 電流生成回路 ８００ 電圧印加時間調整回路
２６、３４、３５、６１、２１１、２５１ 演算増幅器（オペアンプ）
３０、３１、３２、３２’、４５０、４６０ 電流源
１１０、２２０ サンプルホールド回路
１０００ シフトレジスタ １００１ ラッチ回路
１００２ カウンタ １００３ 比較器
１００４ 出力コントロール部 １００５ ＡＰＣ順序制御回路
ＬＤ１〜ＬＤ３２ 発光素子
Ｖref、Ｖref1、Ｖref2 ＡＰＣ基準電圧
ＣＯＵＴ、ＬＤＯＵＴ、ＬＤＣＯＭ 端子
Ｒ２、Ｒ３、Ｒ１１、Ｒ２１、Ｒ３１、Ｒ３２、Ｒ３３、Ｒ３４ 抵抗
Ｃ１、Ｃ２、Ｃ３−１、Ｃ４−１、Ｃ３−２、Ｃ４−２、Ｃ１１、Ｃ２２、Ｃｄ、Ｃｄ₁〜Ｃｄ₃₂、Ｃfb32〜Ｃfb32 コンデンサ
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ５−１、ＳＷ５−２、ＳＷ５−３、ＳＷ５−４、ＳＷ６−１、ＳＷ６−２、ＳＷ６−３、ＳＷ６−４、ＳＷ７、ＳＷ８、ＳＷ１１、ＳＷ１１−１、ＳＷ１１−２、ＳＷ１２、ＳＷ１３、ＳＷ１５−１、ＳＷ１５−２、ＳＷ１６、ＳＷ１９、ＳＷfb1〜ＳＷfb32 スイッチ
Ｔｒ１、Ｔｒ３、Ｔｒ３１、Ｔｒ３３、Ｔｒ３６ Ｐ−ＭＯＳトランジスタ
Ｔｒ３２、Ｔｒ３４、Ｔｒ３５ Ｎ−ＭＯＳトランジスタ

Claims (5)

1. 複数の発光素子と、
   点灯された発光素子の光量を検出する光検出手段と、
   前記光検出手段の検出する光量に基づいて、前記複数の発光素子の光量を各々目標光量に一致させるための制御電圧を前記複数の発光素子のそれぞれについて順次生成する制御部と、
   前記制御電圧に従って前記複数の発光素子の少なくとも１つを駆動する駆動手段とを備え、
   前記制御部は、前記複数の発光素子に共通の演算増幅器を有し、該演算増幅器は、前記光検出手段により検出された光量を対応する電圧値に変換した値と、発光素子を目標光量で発光させるための基準電圧との差分に基づいて制御電圧を生成するものであり、
   前記制御部は、前記制御電圧の生成の際に、点灯制御したが前記光検出手段で検出される光量が所定値以下の発光素子を故障と判定し、次回の制御電圧の生成の際には、故障と判定した発光素子の前記光検出手段による光量検出が、故障と判定していない発光素子の前記光検出手段による光量検出よりも先に実行されないように前記駆動手段による発光素子の駆動順序を制御すると共に、前記故障と判定した発光素子の制御電圧が、前記故障と判定していない発光素子の制御電圧よりも先に生成されないように前記制御電圧の生成順序を制御することを特徴とする発光素子駆動装置。
2. 前記制御部は、前記故障と判定していない発光素子の制御電圧を生成した後に、前記故障と判定した発光素子の制御電圧の生成を行うことなく、制御電圧の生成処理を終了することを特徴とする請求項１記載の発光素子駆動装置。
3. 画像形成に使用する発光素子と、画像形成に使用しない発光素子とを含む複数の発光素子と、
   点灯された発光素子の光量を検出する光検出手段と、
   前記光検出手段の検出する光量に基づいて、前記複数の発光素子の光量を各々目標光量に一致させるための制御電圧を前記複数の発光素子のそれぞれについて順次生成する制御部と、
   前記制御電圧に従って前記複数の発光素子の少なくとも１つを駆動する駆動手段とを備え、
   前記制御部は、前記複数の発光素子に共通の演算増幅器を有し、該演算増幅器は、前記光検出手段により検出された光量を対応する電圧値に変換した値と、発光素子を目標光量で発光させるための基準電圧との差分に基づいて制御電圧を生成するものであり、
   前記制御部は、前記画像形成に使用しない発光素子の前記光検出手段による光量検出が、前記画像形成に使用する発光素子の前記光検出手段による光量検出よりも先に実行されないように前記駆動手段による発光素子の駆動順序を制御すると共に、前記画像形成に使用しない発光素子の制御電圧が、前記画像形成に使用する発光素子の制御電圧よりも先に生成されないように前記制御電圧の生成順序を制御することを特徴とする発光素子駆動装置。
4. 前記制御部は、前記画像形成に使用する発光素子の制御電圧を生成した後に、前記画像形成に使用しない発光素子の制御電圧の生成を行うことなく、制御電圧の生成処理を終了することを特徴とする請求項３記載の発光素子駆動装置。
5. 請求項１又は３記載の発光素子駆動装置と、
   前記発光素子駆動装置の制御により点灯制御されるレーザ素子とを備えることを特徴とする画像形成装置。

Images