JP4581345B2 - 発光素子駆動装置及び画像形成装置 - Google Patents
発光素子駆動装置及び画像形成装置 Download PDFInfo
- Publication number
- JP4581345B2 JP4581345B2 JP2003206934A JP2003206934A JP4581345B2 JP 4581345 B2 JP4581345 B2 JP 4581345B2 JP 2003206934 A JP2003206934 A JP 2003206934A JP 2003206934 A JP2003206934 A JP 2003206934A JP 4581345 B2 JP4581345 B2 JP 4581345B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- light emitting
- emitting element
- current
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003111 delayed effect Effects 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 description 37
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 8
- 230000004044 response Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 108091008695 photoreceptors Proteins 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
- G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
- G02B26/10—Scanning systems
- G02B26/12—Scanning systems using multifaceted mirrors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Laser Beam Printer (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、発光素子駆動装置及び画像形成装置に関し、特にレーザゼログラフィにその光源として用いられるレーザ素子の駆動に用いて好適な発光素子駆動装置及びそれを備える画像形成装置に関する。
【０００２】
【従来の技術】
レーザ素子を光源とするレーザゼログラフィーの分野では、より高解像度化、より高速化の要求が強くなってきている。入力画像データに応じてレーザ素子の駆動をオン／オフ制御する速度（以下、変調速度という）には限度がある。レーザ項のビーム数を１本とした場合には、主走査方向の解像度のみならず、副走査方向の解像度をも上げようとすると、変調速度が犠牲にならざるを得ない。したがって、変調速度を上げずに副走査方向の解像度を上げるためには、レーザ光のビーム数を増やすしかない。レーザ光のビーム数を例えば４本にした場合は、変調速度が１本の場合と同じと仮定すると、主走査・副走査方向の解像度を２倍に向上できる。
【０００３】
レーザゼログラフィーにその光源として用いられる半導体レーザは、レーザ光が活性層と平行な方向に取り出される構造の端面発光型レーザ素子（以下、端面発光レーザと記す）と、レーザ光が活性層に垂直な方向に取り出される構造の面発光型レーザ素子（以下、面発光レーザと記す）とに大別される。従来、レーザゼログラフィーでは、レーザ光源として一般的に端面発光レーザが用いられていた。
【０００４】
しかしながら、レーザ光のビーム数を増やすという観点からすると、端面発光レーザは技術的に難しいとされており、構造上、端面発光レーザよりも面発光レーザの方がレーザ光のビーム数を増やすのに有利である。このような理由から、近年、レーザゼログラフィーの分野において、より高解像度化、より高速化の要求に答えるために、レーザ光源として、多数のレーザ光ビームを出射可能な面発光レーザを用いた装置の開発が進められている。
【０００５】
ところで、レーザゼログラフィーにおける発光素子の駆動回路では、その実装形態によって配線負荷が変わったり、また発光素子自体の抵抗や寄生容量が違う場合が多い。そのため、従来では発光素子の応答性を向上させるための補償回路が用いられている。
【０００６】
例えば以下に示す特許文献１，２及び３には、コンデンサＣと抵抗Ｒとを含んで構成された微分電流回路を用いて過渡的に電流を流入又は流出することで、発光素子の駆動電流を補償する方法が開示されている。
【０００７】
また、従来から電圧駆動と電流駆動を併用する駆動方式の発明がなされている。例えば以下に示す特許文献４には、発光素子の非発光時に逆バイアス電圧を印加することで、微小発光を防止するための技術が開示されている。更に、特許文献５には、半導体レーザに順方向に流れる電流が設定値に達する前を定電圧駆動し、それ以降は電流駆動することで、過剰電流が流れることを防止するための技術が開示されている。
【０００８】
【特許文献１】
特開昭６２−６２５７２号公報
【特許文献２】
特開平９−８３４４２号公報
【特許文献３】
特開平１０−２８４７８３号公報
【特許文献４】
特開平５−１９８８４４号公報
【特許文献５】
特許第３０６８７２３号明細書
【０００９】
【発明が解決しようとする課題】
しかしながら、上記特許文献１から３で開示された技術では、ＣＲの時定数によって過渡的に電流を流し込む(または引き込む)ため、１つの補償回路の構成が大きい。また、これを面発光レーザ等を光源としたマルチレーザに適用した場合、個々のレーザ光源に対して、それぞれに適合した時定数を持つ補償回路を設ける必要がある。このため、駆動回路の１チップ化、特にマルチレーザへの適用を考えるとチップサイズが増大し、実現が困難となる。
【００１０】
また、特許文献４に開示された技術は、画像データと同期して電流印加，電圧印加を繰り返すように構成されており、微小発光を防止するためには発光素子が消灯状態の間、常に電圧を印加する必要があるため、上述のような補償回路の代替手段として機能するものではなく、更に、電圧印加時間を調整することもできない。更にまた、特許文献５に開示された技術では、電圧駆動時間は電流値によって規定されるため、電圧駆動時間を発光素子の性能に応じて調整することができず、同様に補償回路の代替手段としての役割を果たすことは不可能であった。
【００１１】
そこで本発明は、上記のような問題を鑑みてなされたもので、簡素な構成でレーザ光源の応答特性を改善できる発光素子駆動装置及びそれを備える画像形成装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、請求項１記載のように、発光素子を電流駆動する電流駆動手段と、前記発光素子を電圧駆動する電圧駆動手段と、前記電圧駆動手段のオン／オフを切替えるスイッチ手段と、前記スイッチ手段がオン状態にある期間を制御する制御手段と、を有し、前記電流駆動手段及び前記電圧駆動手段は、前記発光素子を変調動作させるための変調信号に基づいて該発光素子を電圧駆動又は電流駆動し、前記制御手段は、前記変調信号を遅延させる複数の遅延回路と、該複数の遅延回路の何れかで遅延された前記変調信号を外部から入力されたデータに基づいて選択的に出力するための選択回路とを含み、前記遅延回路による遅延量に基づいて、前記スイッチ手段がオン状態にある期間を制御するよう構成される。補償手段のオン期間をスイッチで制御するだけで、個々のレーザ光源の応答特性を改善することが可能となる。
【００１５】
また、請求項１記載の前記発光素子駆動装置は、請求項２記載のように、前記制御手段を複数有し、前記データが複数の前記制御手段に対して共通に入力されることが好ましい。複数の制御手段に対して共通の外部データを用いることで、発光素子駆動装置の回路規模（チップ規模）を小型化できるだけでなく、電圧駆動時間を調整するための構成を簡略化することができる。
【００１６】
また、請求項２記載の前記制御手段は、請求項３記載のように、前記発光素子を電流駆動する際の最小のパルス幅以内で、かつ、前記電圧駆動時間が、電圧が印加された場合に駆動電圧が予め定めた値に達するまでの時間が複数の前記発光素子のうち最大である発光素子において前記駆動電圧が前記予め定めた値に達するまでの時間となるように、前記スイッチ手段を制御することが好ましい。発光素子は基本的にそれぞれに対応する変調信号に基づいて点灯／消灯するため、全ての発光素子ＬＤに関して矛盾無く電圧駆動時間を調整可能とするために、調整範囲を最小パルス幅以内とすることが好ましい。
【００１７】
また、請求項２に記載の前記発光素子駆動装置は、例えば請求項４記載のように、前記電圧駆動手段が発光素子を電圧駆動する時間が前記発光素子を電流駆動する際の最小のパルス幅となるように前記スイッチ手段がオン状態になる期間を制御するように構成してもよい。
【００１８】
また、本発明は、請求項５記載のように、発光素子を電流駆動する電流駆動手段と、前記発光素子を電圧駆動する電圧駆動手段と、前記電圧駆動手段のオン／オフを切替えるスイッチ手段と、前記スイッチ手段がオン状態にある期間を制御する制御手段と、を有し、前記電流駆動手段及び前記電圧駆動手段は、前記発光素子を変調動作させるための変調信号に基づいて該発光素子を電圧駆動又は電流駆動し、前記制御手段は、前記変調信号を遅延させる複数の遅延回路と、該複数の遅延回路の何れかで遅延された前記変調信号を外部から入力されたデータに基づいて選択的に出力するための選択回路とを含み、前記遅延回路による遅延量に基づいて、前記スイッチ手段がオン状態にある期間を制御するように構成される。補償手段のオン期間をスイッチで制御するだけで、個々のレーザ光源の応答特性を改善することが可能となり、簡素な構成でレーザ光源の応答特性が改善された画像形成装置を実現できる。
【００１９】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施の形態を説明する。
【００２０】
〔第１の実施形態〕
先ず、本発明の第１の実施形態について図面を用いて詳細に説明する。図１は、本実施形態に係る発光素子駆動装置の全体構成を示す図である。図１において、発光素子駆動装置１０は複数個の発光素子を駆動する。図１の構成では、発光素子駆動装置１０は３２個の発光素子ＬＤ１〜ＬＤ３２を駆動する。換言すれば、発光素子駆動装置１０は３２チャネル構成である。各発光素子ＬＤ１〜ＬＤ３２は面発光ダイオード（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）で形成され、マトリクス状に配置されている。発光素子駆動装置１０は例えばＩＣチップで形成され、内部に以下に説明する回路を備える。
【００２１】
発光素子駆動装置１０は各チャネル毎に、つまり発光素子ＬＤ１〜ＬＤ３２毎にドライバ１００1〜１００32を有する。また、発光素子駆動装置１０は各チャネルに共通の制御部として、共通制御電位設定回路２００、電流アンプ３００、光量モニタ４００、強制点灯回路５００、ＡＰＣ（Automatic Power Control）回路６００を有する。
【００２２】
ドライバ１００1〜１００32は、上記各チャネルに共通の制御部からの信号を、バス１５０を介して受け取り、それぞれ発光素子ＬＤ１〜ＬＤ３２を駆動制御するための制御を行う。具体的には、ドライバ１００1〜１００32は各発光素子ＬＤ１〜ＬＤ３２を光量制御を行うＡＰＣ制御と、ＡＰＣ制御後の変調制御とを行う。後述するように、ＡＰＣ制御では、ドライバ１００1〜１００32は発光素子ＬＤ１〜ＬＤ３２に印加する電圧と電流との両方を制御する。電圧駆動時、ドライバ１００1〜１００32は各端子ＣＯＵＴを介して、発光素子ＬＤ１〜ＬＤ３２のカソードにそれぞれ接続されているコンデンサＣｄ1〜Ｃｄ32を制御する。電流駆動時、ドライバ１００1〜１００32は各端子ＬＤＯＵＴを介して、各発光素子ＬＤ１〜ＬＤ３２に流れる電流量を制御する。
【００２３】
ドライバ１００1〜１００32は複数個ずつが、端子ＬＤＣＯＭを介して共通に接続されるとともに、負荷１０５に接続されている。図１の構成では、ドライバ１００1〜１００4のＬＤＣＯＭ端子は共通に接続され、一端がグランドに接続された負荷１０５の他端に接続されている。各ドライバ１００1〜１００32は対応する発光素子を駆動していないときには、駆動電流に対応する電流（相補出力）を出力する。この電流を負荷１０５に流すことにより、発光素子の点灯の数等に依存することなく常に一定の電流が発光素子駆動装置１０に流されるようにして、動作の安定化を図っている。
【００２４】
光量制御装置１０は、各発光素子ＬＤ１〜ＬＤ３２のレーザ光量をＡＰＣ制御で適切な値に設定した後、変調制御を行う。ＡＰＣ制御の概略は次の通りである。まず、発光素子ＬＤ１のレーザ光量を調整する。ドライバ１００1は発光素子ＬＤ１を駆動する。各発光素子ＬＤ１〜ＬＤ３２に共通に設けられた受光器ＰＤ（例えばフォトダイオードであって、前述の受光器１１に相当する）には、発光素子ＬＤ１のレーザ光量に応じた電流が流れる。電流アンプ３００は受光器ＰＤに流れる電流に対し、スイッチＳＷＳａをオンし、電流源４５０からの加算電流を加算した電流を低インピーダンスで受けて増幅する。この場合、スイッチＳＷＳｂがオンすることで電流源４６０から供給される基準電流で加算電流を相殺し、残った電流を基準電圧Ｖｒｅｆ２に接続された抵抗に供給して電流アンプ３００が出力する電流を電圧に変換し、この電圧（検出電圧という）を、スイッチＳＷ１９を介してＡＰＣ回路６００に出力する。ＡＰＣ回路６００はオペアンプ６１と、１つのスイッチ（ＳＷfb1〜ＳＷfb32の何れか１つ）とコンデンサ（Ｃfb1〜Ｃfb32の何れか１つ）との直列回路とを複数個備える。各直列回路はオペアンプ６１の出力端子と反転入力端子との間に接続されている。各直列回路はサンプルホールド回路を構成する。１つのサンプルホールド回路が１つの発光素子に対応する。例えば、スイッチＳＷfb1とコンデンサＣfb1とのサンプルホールド回路は、発光素子ＬＤ１に対応する。同様に、スイッチＳＷfb32とコンデンサＣfb32とのサンプルホールド回路は、発光素子ＬＤ３２に対応する。
【００２５】
オペアンプ６１は、発光素子ＬＤ１を駆動したときの差電圧を増幅しバス１５０の対応する信号線に出力する。ドライバ１００1はこの差電圧がゼロになるように発光素子ＬＤ１に与える駆動電流を変化させる。これにより、発光素子ＬＤ１のレーザ光量が変化し、受光器ＰＤに流れる電流量が変化する。受光器ＰＤに流れる電流に応じた検出電圧が電流アンプ３００からＡＰＣ回路６００に出力される。このようなフィードバック制御により、電流アンプ３００の入力出力に加えられた加算電流は相殺される結果消え、ＡＰＣ基準電圧Ｖｒｅｆで発生した基準電流に対応するレーザ光量となるように発光素子ＬＤ１の駆動状態を設定する。なお、この駆動状態の設定とは、発光素子ＬＤ１に与える駆動電流と駆動電流の両方をＡＰＣ基準電圧Ｖｒｅｆに対応する値に調整することを意味している。
【００２６】
このようにして発光素子ＬＤ１を制御している間、ＡＰＣ回路６００の３２個のサンプルホールド回路のうち、スイッチＳＷfb1のみがオンとなっており、発光素子ＬＤ１のレーザ光量がＡＰＣ基準電圧Ｖｒｅｆに相当する値に収束する際の電圧がコンデンサＣfb1に蓄積される。以下同様に、発光素子ＬＤ２〜ＬＤ３２を順番に１つずつＡＰＣ制御する。
【００２７】
なお、後述するように、ＡＰＣ制御は２回行うことが好ましい。２回目のＡＰＣ制御では、１回目のＡＰＣでオンしていたスイッチＳＷＳａをオフする。電流アンプ３００の出力側に供給されている相殺電流は基準電流＋加算電流がそのままであるため、受光電流は基準電流＋加算電流に対応する電流で制御が行われる。ＡＰＣ回路６００中の３２個のサンプルホールド回路を１回目及び２回目のＡＰＣ制御で共通に用いることができるが、２回目のＡＰＣ制御用に新たに３２個のサンプルホールド回路を設けてもよい。
【００２８】
光量モニタ４００は、電流アンプ３００に流れる電流から各発光素子ＬＤ１〜ＬＤ３２のレーザ光量を示す光量モニタ信号を出力する。
【００２９】
強制点灯回路５００は、ＡＰＣ制御を行う前に必要となる同期信号を生成する回路である。発光素子駆動装置１０が組み込まれるコピー機、プリンタ、ファクシミリなどの画像処理装置では、画像を描画する位置を正確に決定するために、描画開始位置の少し手前に光センサを設け、発光素子が出力する光が光センサを横切るタイミング基づき描画開始位置を決定している。
【００３０】
図３に、本発明の発光素子駆動装置を備える画像形成装置の一態様であるレーザゼログラフィにおけるレーザ走査系の構成例と、各センサ出力とを示す。レーザゼログラフィ装置におけるレーザ光走査系の基本的な構成は、次の通りである。レーザ光源１０ｄから出射されたレーザ光は、レンズ１５、ポリゴンミラー１２及びレンズ１３、１４を介して感光体表面１６に照射される。そして、ポリゴンミラー１２の回転により、上記レーザ光が感光体表面１６を繰り返し走査する。また、レーザ光源１０ｄから出射されたレーザ光の一部は、半透過型ミラー１９を介して受光器１１に入力する。図３において、このときの受光器１１の出力を光量制御センサ出力として示し、描画開始位置の少し手前に設けられた光センサ１７の出力をＳＯＳ（Start of Scan）センサ出力として示す。ＡＰＣのための領域は、走査領域の前後に設けられている。なお、参照番号１８は前述した発光素子駆動装置１０に相当する。
【００３１】
前述したように、発光素子ＬＤ１〜ＬＤ３２の個々のレーザ光量は端面レーザに比べ小さいので、複数個を同時にオンさせて、ＳＯＳセンサ上を走査する。この場合、特に二次元に配列された発光素子のうち、中央部分に位置する複数の発光素子のみをオンすることが好ましい。しかしながら、ＡＰＣ制御では発光素子を１つずつオンさせて条件設定（フィードバックループのゲイン）を行っているため、所定数の発光素子を同時にオンさせてしまっては、ＡＰＣ制御のフィードバックループが発振してしまう可能性がある。従って、この問題点を解決するために、強制点灯回路５００は、変調信号（変調データ）に応じて電流アンプ３００の負荷の大きさを変化させる。つまり、オンすべき発光素子の数に応じた負荷を電流アンプ３００の出力に接続する。図示する構成では、複数の抵抗がスイッチを介して電流アンプの出力に接続されている。オペアンプ６１に着目すれば、強制点灯回路５００は、オンすべき発光素子の数に応じて電流電源変換ゲインを小さくし全体として負帰還のゲインが変わらないようにする。このような構成により、常に１つの発光素子のみをオンさせた状態と等価な状態が得られるため、換言すれば、フィードバックループのゲインは１つの発光素子のみをオンさせた状態の値となる。この結果、フィードバックループが発振してしまうのを防止することができる。
【００３２】
共通制御電位設定回路２００は、各ドライバ１００1〜１００32内で必要とされる各種の電流を生成するために必要な制御電位を生成する回路である。図１の構成では、共通制御電位設定回路２００は、各ドライバ１００1〜１００32内で流れるバイアス電流を設定するための共通電位を生成する回路と、オフセット電流を生成するための共通電位を生成する回路とを備えている。バイアス電流とオフセット電流とは典型的な例であって、各ドライバ１００1〜１００32は駆動と制御に必要なその他の電流を生成するために必要な制御電位を設定することができる。オフセット電流設定用の共通制御電位は、演算増幅器（オペアンプ）２１１、電流源２１２，２１３及び負荷２１４，２１５を含む回路で生成される。バイアス電流設定や他の電流設定用の共通制御電位もそれぞれ同様の回路で生成される。外部からのオフセット電流設定信号に応じて、電流源２１２は支持された電流を負荷２１４に供給する。負荷２１４の端子電圧がオペアンプ２１１のプラス側端子に与えられる。定電圧源２１６に接続された定電流源２１３は、オペアンプ２１１の出力に応じた電流を負荷２１５に流す。負荷２１５の端子電圧がオペアンプ２１１のマイナス側端子に与えられる。オペアンプ２１１は、電流源２１３がオフセット電流設定信号で設定されたオフセット電流と同一の電流を流すように電流源２１３を制御する。このときのオペアンプ２１１の出力信号は、バス１５０の対応するバス線に出力される。他方、定電圧源２１６のプラス側電圧がバス１５０の対応するバス線に出力される。このバス線は、夫々の共通制御電位に共通であって、かつ各ドライバ１００1〜１００32に共通である。このように、外部から設定されたオフセット電流値が差分電圧の形でバス１５０を介して各ドライバ１００1〜１００32に供給される。各ドライバ１００1〜１００32は後述するようにして、受け取った差分電圧からオフセット電流を生成する。この結果、たとえ定電圧源２１６の電源電圧が変動しても、上記電位差は一定となり、電源電圧の変動による影響を回避することができる。なお、オペアンプ２１１の出力電圧と定電圧源２１６の電圧とは、平行二線で伝送することが好ましい。
【００３３】
次に、図２を参照してドライバ１００1〜１００32の内部構成について説明する。各ドライバ１００1〜１００32は同一構成なので、以下では１〜３２の添え字を省略し、単にドライバ１００として説明する。
【００３４】
ドライバ１００は２つの乗算器２１、２２を有する。乗算器２１は電流源３０を制御するために設けられ、乗算器２２は図１に示すコンデンサＣｄ1〜Ｃｄ32のうちの対応する１つを制御するために設けられている。以下、便宜上、対応する１つのコンデンサをＣｄとし、図２に破線で示す。コンデンサＣｄはレーザへの駆動電圧が立ち上がる短い時間電圧源として機能する。電流源３０は対応する発光素子ＬＤに流す電流を生成し、電圧源として機能するコンデンサＣｄは対応する発光素子ＬＤに駆動電圧を与える。
【００３５】
ここで、面発光レーザの駆動電流と駆動電圧（端子電圧）との関係（電圧−電流特性）は、面発光レーザの内部抵抗が高いことから実用的な範囲では比例関係（直線関係）となり、また、駆動電流とレーザ光量との関係も実用的な範囲で比例関係（直線関係）となる。このような特性を踏まえて、１回目のＡＰＣ制御において電流源３０の電流量は発光素子ＬＤのレーザ光量が基準光量（第１の光量）となるように決められ、２回目のＡＰＣ制御においてレーザ光量が第２の光量となるように決められる。同様に、１回目のＡＰＣ制御においてコンデンサＣｄが蓄積する駆動電圧は発光素子ＬＤのレーザ光量が基準光量（第１の光量）となるように決められ、２回目のＡＰＣ制御においてレーザ光量が第２の光量となるように決められる。これらの２つの値を用いた内挿又は外挿処理により、レーザ光量を任意の光量に補正することができるようになる。
【００３６】
乗算器２１と２２は４象限アナログ乗算器を用いることができ、その乗算器に接続されるべき電圧源としてコンデンサを用いることができる。各乗算器２１、２２の入力は差動構成となっている。各乗算器２１、２２の＋と−で表記された２つの差動入力をそれぞれV1a、V1b及びV2a、V2bとすると、差動構成の各乗算器２１、２２はIout=α(V1a-V1b)(V2a-V2b)で記述される電流を出力する。但し、αは定数である。
【００３７】
このようなレーザ駆動装置では、各乗算器２１及び２２の一方の入力端子（乗数端子）には補正信号が入力し、他方の入力端子（被乗数端子）には制御電圧が入力する。通常差動で構成する乗算器の相補出力の＋側出力を利用した場合オフセット電流が存在するが上記各乗算器２１及び２２にオフセットが存在してもその出力に接続されたコンデンサＣ１、Ｃ２によりＡＰＣ時当該オフセットがキャンセルされる。補正信号は、レーザ光の走査位置によりレーザ光量が異なる状況を考量したもので、レーザ光の走査位置に応じた制御電圧を有する。
【００３８】
まず、第１のＡＰＣ制御により、第１の光量（基準値とする）を次のように設定する。スイッチＳＷＳａはオン、ＳＷＳｂはオフ、ＳＷ１はオフ、ＳＷ２はオフ、ＳＷ３はオフ、ＳＷ５−１はオン、ＳＷ５−２はオフ、ＳＷ５−３はオフ、ＳＷ５−４はオン、ＳＷ６−１はオン、ＳＷ６−２はオフ、ＳＷ６−３はオフ、ＳＷ６−４はオン、ＳＷ７はオフ、ＳＷ８はオン、ＳＷ１１はオン、ＳＷ１１−１はオン、ＳＷ１１−２はオフ、ＳＷ１２はオフ、ＳＷ１３はオン、ＳＷ１５−１はオフ、ＳＷ１５−２はオン、ＳＷ１６はオフ、スイッチＳＷＳａをオンに設定する。また、第１の光量を設定する際には、各乗算器２１及び２２の乗数端子に０Ｖの補正信号を与える。この状態では、乗数が０であるため、被乗数端子にどのような制御電圧が入力されても各乗算器２１及び２２はオフセット電圧を出力する。また、図１に示すＡＰＣ回路６００のオペアンプ６１には、第１のＡＰＣ基準電圧Ｖｒｅｆ１が与えられる。オペアンプ６１は、発光素子ＬＤのレーザ光量が第１のＡＰＣ基準電圧Ｖｒｅｆ１となるような制御電圧を出力する。この制御電圧は図２のスイッチＳＷ８、オペアンプ２６、インバータ２８及びスイッチＳＷ１１を通り、電流源３０に与えられる。電流源３０は受け取った制御電圧に応じた電流を発光素子ＬＤに与える。また、オペアンプ２６が出力する制御電圧はサンプルホールド回路のコンデンサＣ３−１に格納される。補正信号は０Ｖに設定されているため、乗算器２１はオフセット電圧を出力する。よって、コンデンサＣ１は、上記制御電圧と乗算器２１から出力されるそのオフセット電圧との差電圧で充電される。他方、図１のオペアンプ６１が出力する制御電圧は、コンデンサＣ２に与えられるとともに、サンプルホールド回路のコンデンサＣ４−１に格納される。補正信号は０Ｖに設定されているため、乗算器２２はオフセット電圧を出力する。よって、コンデンサＣ２には制御電圧と乗算器２２のオフセット電圧との差電圧で充電される。
【００３９】
そして、第２のＡＰＣ制御により第２の光量（これを補正光量という）を次のように設定する。スイッチＳＷＳａはオフ、ＳＷＳｂはオフ、ＳＷ１はオフ、ＳＷ２はオフ、ＳＷ３はオフ、ＳＷ５−１はオフ、ＳＷ５−２はオン、ＳＷ５−３はオン、ＳＷ５−４はオフ、ＳＷ６−１はオフ、ＳＷ６−２はオン、ＳＷ６−３はオン、ＳＷ６−４はオフ、ＳＷ７はオフ、ＳＷ８はオフ、ＳＷ１１はオフ、ＳＷ１１−１はオン、ＳＷ１１−２はオフ、ＳＷ１２はオフ、ＳＷ１３はオン、ＳＷ１５−１はオフ、ＳＷ１５−２はオフ、ＳＷ１６はオフ、ＳＷＳａをオフに設定する。また、第２の光量を設定する際には、各乗算器２１及び２２の乗数端子に所定電圧の補正信号を与える。更に、スイッチＳＷＳａがオフになっていることからオペアンプ６１は、第１のＡＰＣ制御に対し、電流源４５０の加算電流分、受光器ＰＤからの光量が増大するように制御電圧を出力する。この制御電圧は図１のスイッチＳＷ８、オペアンプ２６、インバータ２８及びスイッチＳＷ５−２、ＳＷ５−３、乗算器２１、抵抗Ｒ１１、キャパシタＣ１を通り、電流源３０に与えられる。電流源３０は、受け取った制御電圧に応じ、受光器ＰＤからの電流を、基準電流から、この基準電流に加算電流を加えた電流へと変化させる。また、オペアンプ２６が出力する制御電圧はサンプルホールド回路のコンデンサＣ３−２に格納される。コンデンサＣ１は、上記制御電圧と乗算器２１の出力との差電圧で充電される。第１のＡＰＣ制御において発光素子ＬＤに与えられる電流はＩ＋ΔＩと記述することができる。他方、図１のオペアンプ６１が出力する制御電圧は、コンデンサＣ２に与えられるとともに、サンプルホールド回路のコンデンサＣ４−２に格納される。コンデンサＣ２には制御電圧と乗算器２２の出力との差電圧で充電される。第１のＡＰＣ制御においてコンデンサＣ２に格納される電圧をＶとすれば、第２のＡＰＣ制御のいてコンデンサＣ２に格納される電圧はＶ＋ΔＶと記述することができる。
【００４０】
ここではスイッチＳＷ６−１、ＳＷ６−４をオン、ＳＷ６−２，ＳＷ６−３をオフしたが、２回目以降のＡＰＣではＳＷ６−３、ＳＷ６−１をオン、ＳＷ６−２、ＳＷ６−４をオフとしてもよく、この方が変調時と同じ条件のため精度向上が期待できる。
【００４１】
発光素子ＬＤの変調時には、レーザ光の走査位置に応じた光量補正量に対応した補正電圧が各乗算器２１、２２の乗数端子に入力される。それにより、乗算器２２、コンデンサＣ２及びオペアンプ２６で構成される電圧源から面発光レーザに印加される駆動電圧、及び電流源３０から発光素子ＬＤに供給される駆動電流の双方が同時に制御され、上記レーザ光の走査位置に応じて補正された光量にて発光素子ＬＤの発光がなされる。
【００４２】
コンデンサＣ１には直列に抵抗Ｒ１１を接続する。すなわち、本実施形態では、コンデンサＣ１を含むサンプルホールド回路１１０をローパスフィルタで構成する。これにより、スイッチＳＷ１１のオン／オフを切り替えた際に発生する高周波ノイズを抑制できる。また、このローパスフィルタにはコンデンサＣ１１を並列に接続する。これにより、ローパスフィルタの時定数によって負帰還ループの位相が遅れることを防止できる。同様に、コンデンサＣ２に直列に抵抗Ｒ２１を接続することで、これを含むサンプルホールド回路２２０をローパスフィルタで構成する。これにより、スイッチＳＷ８のオン／オフを切り替えた際に発生する高周波ノイズを抑制できる。更に、コンデンサＣ２及び抵抗Ｒ２１で構成されたローパスフィルタに、負帰還ループの位相遅れを防止するためのコンデンサＣ２２を並列に接続し、負帰還ループでの発振を防止する。
【００４３】
電圧印加時間調整回路８００は、スイッチＳＷ２を制御して発光素子ＬＤに電圧を印加する時間を調整する。この電圧はコンデンサＣｄに蓄積された電圧である。前述したように、本実施形態では、発光素子ＬＤに与える電圧と電流との両方を制御して発光素子ＬＤを駆動する。発光素子ＬＤを駆動する際、まず電圧で駆動し次に電流で駆動する。電圧駆動の電圧印加時間を調整可能にすることで、図２のＬＤＯＵＴ端からレーザまでの配線が長く立ち上がりに時間がかかる場合のように発光素子ＬＤの実装状態に応じた電圧印加時間を適切に設定することができる。
【００４４】
電圧印加時間調整回路８００は、遅延回路８１と排他的論理和回路８２とを２組有２つの遅延回路８１は、インバータ８３で図示するように接続されている。遅延回路８１は、電圧印加時間信号と変調信号とを受け取り、電圧印加時間信号に従って変調信号を遅延させる。一方の遅延回路８１の出力信号と変調信号との排他的論理和をとり、その出力信号でスイッチＳＷ２をオンさせる。この結果、出力信号は変調信号の立ち上がりで立ち上がり、遅延した変調信号の立ち上がりで立ち下がる第１のパルスと変調信号の立ち下がりで立ち上がり、遅延した変調信号の立ち下がりで立ち下がる第２のパルスを発生する。つまり、遅延回路８１の遅延時間と同じパルス幅で電圧を変調信号の立ち上がり時と立ち下り時に印加するようになる。このようにして、適切な電圧印加時間を設定することが可能になる。同様に、他方の遅延回路８１と排他的論理和回路８２の作用によりスイッチＳＷ１を制御しえＯＦＦバイアスを供給することで、発光素子ＬＤがオンからオフへの動作を制御する（高速化する）。尚、電圧印加時間調整回路８００の構成及び動作については、後述において詳細に説明する。
【００４５】
電流生成回路７００は、図１に示す共通制御電位設定回路２００が出力する電流毎の差分電圧を受け取り、差分電圧に応じた電流を出力する。電流生成回路７００のオペアンプ３４と定電流源３２とは基準共通電位と基準オフセット電位で形成される差分電圧を受け取り、差分電圧に応じたオフセット電流を生成する。オフセット電流はスイッチＳＷ１６を介して負荷２４に流れる。オフセット電流に応じてコンデンサＣ２の端子電位が決まり、これにより電圧源として機能するコンデンサＣ２が発光素子ＬＤに与える駆動電圧を調整することができる。駆動電圧を調整することで、駆動パルスをオーバシュートさせ、短いパルス幅までレーザを追従させることでハイライトの再現性を高めることができ、駆動電圧を少し大きめに設定することで画像の輪郭を強調できるなど、画像に合わせてこれらを適宜設定することで画質の調整にも使用することができる。オペアンプ３５と電流源３１とは、基準共通電位と基準バイアス電位で形成される差分電圧をスイッチ７５０を介して受け取り、差分電圧に応じたバイアス電流を生成する。また、スイッチ７５０に接続される図中の電圧源が設定するＯＦＦバイアス電圧を受けた電流源３１は、ＯＦＦバイアス電圧応じたレーザ駆動電流を生成する。
【００４６】
上述の構成において、電圧印加時間調整回路８００は、個々の発光素子ＬＤの応答特性を改善するための手段として機能するものである。以下に、原理及び具体的な構成，動作を図面を用いて詳細に説明する。
【００４７】
図４は、電圧印加時間調整回路８００の原理を説明するための図である。上述したドライバ１００は、大別して電流駆動手段である電流駆動回路１００ａと電圧駆動手段である電圧駆動回路１００ｂとを有して構成される。電圧駆動回路１００ｂは発光素子ＬＤを電圧駆動するための発光素子駆動手段であり、発光素子ＬＤを電圧駆動することで発光素子駆動装置１０における立上がり、立下りの少なくとも一方の応答性を補償する補償手段として機能する。電流駆動回路１００ａは発光素子ＬＤを電流駆動するための発光素子駆動手段の一つである。尚、電圧駆動回路１００ｂ及び電流駆動回路１００ａを含めて１つの発光素子駆動手段と見なしてもよい。このような構成において本実施形態による電圧印加時間調整回路８００は、微分電流回路等で構成された補償回路を用いるものではなく、電圧駆動回路１００ｂによる電圧駆動の時間を調整することを目的として、スイッチ手段であるスイッチＳＷ２をオン／オフ制御するように構成されている。すなわち、電圧印加時間調整回路８００は、外部から入力された電圧印加時間データに基づいてスイッチＳＷ２のオン／オフを制御する制御手段として機能する。これにより、発光素子ＬＤの電圧駆動時間が調整される。
【００４８】
ここで、発光素子ＬＤを高速に駆動する際の電圧駆動時間と駆動電圧波形との関係を図５に示す。尚、発光素子ＬＤは面発光レーザで構成されているものとする。ドライバ１００の実装形態等に起因して電圧駆動時に駆動電圧波形を十分に立ち上げることができない場合（破線波形）電圧駆動パルス幅をＰ１に設定していると、電圧駆動波形が十分立ち上がる前に、電圧印加が終了し、電流印加に移行する。そのため電圧駆動による効果(光量出力の立上がりを速くする)を十分に発揮できないことになる。そこで、本実施形態のように、電圧駆動パルス幅をＰ１からＰ２へ調整できるように構成する。これは、電圧印加時間調整回路８００が電圧印加時間データに基づいてスイッチＳＷ２をオン状態とする時間を調整する（Ｐ１からＰ２へ切り替える）ことで実現できる。このように、電圧駆動時間を調整できるように構成することで、本実施形態では、駆動回路（ドライバ１００）の実装形態等に依存せずに、確実に所望するレーザ光量を得ることが可能となる。
【００４９】
更に本実施形態では、点灯開始時（これを立ち上がり時という）及び消灯開始時（これを立ち下がり時という）に電圧印加時間調整回路８００を用いて発光素子ＬＤを電圧駆動し、それ以外では電流駆動するように構成することで、レーザ光量の温度変化による変動を抑制することが可能となる。
【００５０】
次に、本実施形態による電圧印加時間調整回路８００の回路構成例を図６を用いて詳細に説明する。電圧印加時間調整回路８００は、図２でも示したように、遅延回路８１と排他的論理和回路８２とを有する。
【００５１】
遅延回路８１は、図６に示すように、遅延回路８１−１及び８１−２と、これらの出力の何れかを電圧印加時間データに基づいて選択する選択回路８１−３と、選択回路８１−３から出力された信号（これを選択信号という）からなる。
【００５２】
図６における点ａ，ｂ，ｃ１，ｃ２，ｃ，及びｄの波形図を図７のタイミングチャートに示す。尚、それぞれの点における信号を信号点ａ，ｂ，ｃ１，ｃ２，ｃ，及びｄとする。
【００５３】
図６において、信号ａは画像データに対応した電流印加パルスである変調信号である。信号ａは、遅延回路８１−１を介して遅延された信号ｃ１と、遅延回路８１−１及び８１−２を介して遅延された信号ｃ２とに変換される。信号ｃ１及びｃ２は選択回路８１−３に入力される。選択回路８１−３は、電圧印加時間データである信号ｂ（これを制御信号ともいう）に基づいて何れかの信号ｃ１又はｃ２を選択的に出力する。例えば信号ｂがＬｏｗレベルである場合（図７における実線）、選択回路８１−３は信号ｃ１を信号ｃとして出力する。また、信号ｂがＨｉｇｈレベルである場合（図７における破線）、選択回路８１−３は信号ｃ２を信号ｃとして出力する。尚、図７では、信号ｂがＬｏｗレベルである場合の各信号の様子を実線で示し、信号ｂがＨｉｇｈレベルである場合の各信号の様子を破線で示す。信号Cは排他的論理和回路８２に入力される。排他的論理和回路８２には信号ａ（変調信号）も入力される。従って、排他的論理和回路８２から出力される信号ｄ、すなわち実際の切替え信号は図７に示すようになる。
【００５４】
以上のように構成することで、電圧駆動回路１００ｂ（図４参照）は立ち上がり時及び立ち下がり時に電圧印加時間データに基づいて調整された駆動電圧を出力することが可能になる。
【００５５】
尚、本実施形態、電圧印加時間調整回路８００を遅延回路８１を用いてスイッチＳＷ２を切り替える回路として構成したが、本発明ではこれに限定されず、電圧駆動時間を調整することを可能とする構成であれば、如何様にも変形して実施することが可能である。
【００５６】
〔第２の実施形態〕
また、上記した第１の実施形態では、電圧印加時間調整回路８００を制御するために外部から入力するデータ（電圧印加時間データ）を各ドライバ１００1〜１００32に対して個別（バスを用いてパラレル）に設定していたが、本発明ではこれを共通化することも可能である。すなわち、各ドライバ１００における電圧印加時間調整回路８００が同じ電圧印加時間データに基づいてスイッチＳＷ２をオン／オフ制御するように構成することも可能である。このように構成した場合の本実施形態による発光素子駆動装置１０Ａの構成を図８に示す。
【００５７】
図８に示すように、本実施形態による発光素子駆動装置１０Ａは、電圧印加時間調整回路８００へ電圧印加時間データを入力するための配線が、多ビット（第１の実施形態では３２ビット）のバスでなくではなく、単一ビットのバスで構成されている。他の構成は第１の実施形態と同様であるためここでは説明を省略する。
【００５８】
但し、本実施形態のように全てのドライバ１００Ａに関して共通の電圧印加時間データを用いる場合、少なくとも発光素子駆動装置１０Ａに対して要求する最小パルス幅と同等又は若干短めに電圧駆動時間を調整できるように構成する必要がある。
【００５９】
最小パルス幅とは、発光素子ＬＤを用いて最小の画素を描画する際に発光素子駆動装置１０Ａが出力する駆動電流波形のパルス幅である。これは、例えば図９に示すように、駆動電流が収束するまでの期間Ｔ２とすることができる。但し、駆動電流が収束するまでの期間Ｔ２以上であれば如何様にも変形することが可能である。
【００６０】
発光素子ＬＤは基本的にそれぞれに対応する変調信号に基づいて点灯／消灯する。このため、全ての発光素子ＬＤに関して矛盾無く電圧駆動時間を調整可能とするために、調整範囲を最小パルス幅以内とする必要がある。すなわち、電圧印加時間調整回路８００は、発光素子ＬＤを電流駆動する際の最小のパルス幅以内で電圧駆動時間が最大となるようにスイッチＳＷ２を制御する。
【００６１】
以上のように構成することで、本実施形態では回路規模（チップ規模）を小型化できるだけでなく、電圧駆動時間を調整するための構成を簡略化することができる。
【００６２】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。また、本発明による発光素子駆動装置の最小パルス幅自体を調整できるように構成することで、これを如何なる画像形成装置に対しても適用できるように構成することが可能となる。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、簡素な構成でレーザ光源の応答特性を改善することが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る発光素子駆動装置１０の全体構成を示す回路図である。
【図２】 本発明の第１の実施形態に係る発光素子駆動装置１０のドライバ１００の構成を示す回路図である。
【図３】 本発明の発光素子駆動装置を備える画像形成装置の一態様であるレーザゼログラフィにおけるレーザ走査系の構成例を示す図である。
【図４】 本発明の第１の実施形態による電圧印加時間調整回路８００の原理を説明するための図であり、図２に示すドライバ１００の概略構成を示すブロック図である。
【図５】 発光素子ＬＤを高速に駆動する際の電圧駆動時間と駆動電流波形との関係を示すグラフである。
【図６】 本発明の第１の実施形態による電圧印加時間調整回路８００の回路構成例を示す図である。
【図７】 図６に示す点ａ，ｂ，ｃ１，ｃ２，ｃ，及びｄの波形図を示すタイミングチャートである。
【図８】 本発明の第２の実施形態に係る発光素子駆動装置１０Ａの全体構成を示す回路図である。
【図９】 本発明における最小パルス幅を説明するための駆動電流波形図である。
【符号の説明】
１０、１０Ａ、１８ 発光素子駆動装置
２１、２２ 乗算器 ２４、２１４、２１５ 負荷
２６、２１１ 演算増幅器（オペアンプ） ２８ インバータ
３４、３５、６１ オペアンプ ８１ 遅延回路
８１−１、８１−２ 遅延回路 ８１−３ 選択回路
８２ 排他的論理和回路 ＬＤ１〜ＬＤ３２ 発光素子
１０５ 負荷 １５０ バス
２００ 共通制御電位設定回路 ２１６ 定電圧源
３００ 電流アンプ ４００ 光量モニタ
５００ 強制点灯回路 ６００ ＡＰＣ回路
７００ 電流生成回路 ８００ 電圧印加時間調整回路
Ｖref、Ｖref1、Ｖref2 ＡＰＣ基準電圧 ＰＤ 受光器
ＣＯＵＴ、ＬＤＯＵＴ、ＬＤＣＯＭ 端子 Ｒ１１、Ｒ２１ 抵抗
１０ｄ レーザ光源 １１ 受光器
１２ ポリゴンミラー １３、１４、１５ レンズ
１６ 感光体表面 １７ ＳＯＳセンサ
１００、１００1〜１００32 ドライバ
３０、３１、３２、３３、２１２、２１３、４５０、４６０ 電流源
Ｃ１、Ｃ２、Ｃ３−１、Ｃ４−１、Ｃ３−２、Ｃ４−２、Ｃ１１、Ｃ２２、Ｃｄ、Ｃｄ1〜Ｃｄ32、Ｃfb32〜Ｃfb32 コンデンサ
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ５−１、ＳＷ５−２、ＳＷ５−３、ＳＷ５−４、ＳＷ６−１、ＳＷ６−２、ＳＷ６−３、ＳＷ６−４、ＳＷ７、ＳＷ８、ＳＷ１１、ＳＷ１１−１、ＳＷ１１−２、ＳＷ１２、ＳＷ１３、ＳＷ１５−１、ＳＷ１５−２、ＳＷ１６、ＳＷ１９、ＳＷfb1〜ＳＷfb32 スイッチ
【発明の属する技術分野】
本発明は、発光素子駆動装置及び画像形成装置に関し、特にレーザゼログラフィにその光源として用いられるレーザ素子の駆動に用いて好適な発光素子駆動装置及びそれを備える画像形成装置に関する。
【０００２】
【従来の技術】
レーザ素子を光源とするレーザゼログラフィーの分野では、より高解像度化、より高速化の要求が強くなってきている。入力画像データに応じてレーザ素子の駆動をオン／オフ制御する速度（以下、変調速度という）には限度がある。レーザ項のビーム数を１本とした場合には、主走査方向の解像度のみならず、副走査方向の解像度をも上げようとすると、変調速度が犠牲にならざるを得ない。したがって、変調速度を上げずに副走査方向の解像度を上げるためには、レーザ光のビーム数を増やすしかない。レーザ光のビーム数を例えば４本にした場合は、変調速度が１本の場合と同じと仮定すると、主走査・副走査方向の解像度を２倍に向上できる。
【０００３】
レーザゼログラフィーにその光源として用いられる半導体レーザは、レーザ光が活性層と平行な方向に取り出される構造の端面発光型レーザ素子（以下、端面発光レーザと記す）と、レーザ光が活性層に垂直な方向に取り出される構造の面発光型レーザ素子（以下、面発光レーザと記す）とに大別される。従来、レーザゼログラフィーでは、レーザ光源として一般的に端面発光レーザが用いられていた。
【０００４】
しかしながら、レーザ光のビーム数を増やすという観点からすると、端面発光レーザは技術的に難しいとされており、構造上、端面発光レーザよりも面発光レーザの方がレーザ光のビーム数を増やすのに有利である。このような理由から、近年、レーザゼログラフィーの分野において、より高解像度化、より高速化の要求に答えるために、レーザ光源として、多数のレーザ光ビームを出射可能な面発光レーザを用いた装置の開発が進められている。
【０００５】
ところで、レーザゼログラフィーにおける発光素子の駆動回路では、その実装形態によって配線負荷が変わったり、また発光素子自体の抵抗や寄生容量が違う場合が多い。そのため、従来では発光素子の応答性を向上させるための補償回路が用いられている。
【０００６】
例えば以下に示す特許文献１，２及び３には、コンデンサＣと抵抗Ｒとを含んで構成された微分電流回路を用いて過渡的に電流を流入又は流出することで、発光素子の駆動電流を補償する方法が開示されている。
【０００７】
また、従来から電圧駆動と電流駆動を併用する駆動方式の発明がなされている。例えば以下に示す特許文献４には、発光素子の非発光時に逆バイアス電圧を印加することで、微小発光を防止するための技術が開示されている。更に、特許文献５には、半導体レーザに順方向に流れる電流が設定値に達する前を定電圧駆動し、それ以降は電流駆動することで、過剰電流が流れることを防止するための技術が開示されている。
【０００８】
【特許文献１】
特開昭６２−６２５７２号公報
【特許文献２】
特開平９−８３４４２号公報
【特許文献３】
特開平１０−２８４７８３号公報
【特許文献４】
特開平５−１９８８４４号公報
【特許文献５】
特許第３０６８７２３号明細書
【０００９】
【発明が解決しようとする課題】
しかしながら、上記特許文献１から３で開示された技術では、ＣＲの時定数によって過渡的に電流を流し込む(または引き込む)ため、１つの補償回路の構成が大きい。また、これを面発光レーザ等を光源としたマルチレーザに適用した場合、個々のレーザ光源に対して、それぞれに適合した時定数を持つ補償回路を設ける必要がある。このため、駆動回路の１チップ化、特にマルチレーザへの適用を考えるとチップサイズが増大し、実現が困難となる。
【００１０】
また、特許文献４に開示された技術は、画像データと同期して電流印加，電圧印加を繰り返すように構成されており、微小発光を防止するためには発光素子が消灯状態の間、常に電圧を印加する必要があるため、上述のような補償回路の代替手段として機能するものではなく、更に、電圧印加時間を調整することもできない。更にまた、特許文献５に開示された技術では、電圧駆動時間は電流値によって規定されるため、電圧駆動時間を発光素子の性能に応じて調整することができず、同様に補償回路の代替手段としての役割を果たすことは不可能であった。
【００１１】
そこで本発明は、上記のような問題を鑑みてなされたもので、簡素な構成でレーザ光源の応答特性を改善できる発光素子駆動装置及びそれを備える画像形成装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、請求項１記載のように、発光素子を電流駆動する電流駆動手段と、前記発光素子を電圧駆動する電圧駆動手段と、前記電圧駆動手段のオン／オフを切替えるスイッチ手段と、前記スイッチ手段がオン状態にある期間を制御する制御手段と、を有し、前記電流駆動手段及び前記電圧駆動手段は、前記発光素子を変調動作させるための変調信号に基づいて該発光素子を電圧駆動又は電流駆動し、前記制御手段は、前記変調信号を遅延させる複数の遅延回路と、該複数の遅延回路の何れかで遅延された前記変調信号を外部から入力されたデータに基づいて選択的に出力するための選択回路とを含み、前記遅延回路による遅延量に基づいて、前記スイッチ手段がオン状態にある期間を制御するよう構成される。補償手段のオン期間をスイッチで制御するだけで、個々のレーザ光源の応答特性を改善することが可能となる。
【００１５】
また、請求項１記載の前記発光素子駆動装置は、請求項２記載のように、前記制御手段を複数有し、前記データが複数の前記制御手段に対して共通に入力されることが好ましい。複数の制御手段に対して共通の外部データを用いることで、発光素子駆動装置の回路規模（チップ規模）を小型化できるだけでなく、電圧駆動時間を調整するための構成を簡略化することができる。
【００１６】
また、請求項２記載の前記制御手段は、請求項３記載のように、前記発光素子を電流駆動する際の最小のパルス幅以内で、かつ、前記電圧駆動時間が、電圧が印加された場合に駆動電圧が予め定めた値に達するまでの時間が複数の前記発光素子のうち最大である発光素子において前記駆動電圧が前記予め定めた値に達するまでの時間となるように、前記スイッチ手段を制御することが好ましい。発光素子は基本的にそれぞれに対応する変調信号に基づいて点灯／消灯するため、全ての発光素子ＬＤに関して矛盾無く電圧駆動時間を調整可能とするために、調整範囲を最小パルス幅以内とすることが好ましい。
【００１７】
また、請求項２に記載の前記発光素子駆動装置は、例えば請求項４記載のように、前記電圧駆動手段が発光素子を電圧駆動する時間が前記発光素子を電流駆動する際の最小のパルス幅となるように前記スイッチ手段がオン状態になる期間を制御するように構成してもよい。
【００１８】
また、本発明は、請求項５記載のように、発光素子を電流駆動する電流駆動手段と、前記発光素子を電圧駆動する電圧駆動手段と、前記電圧駆動手段のオン／オフを切替えるスイッチ手段と、前記スイッチ手段がオン状態にある期間を制御する制御手段と、を有し、前記電流駆動手段及び前記電圧駆動手段は、前記発光素子を変調動作させるための変調信号に基づいて該発光素子を電圧駆動又は電流駆動し、前記制御手段は、前記変調信号を遅延させる複数の遅延回路と、該複数の遅延回路の何れかで遅延された前記変調信号を外部から入力されたデータに基づいて選択的に出力するための選択回路とを含み、前記遅延回路による遅延量に基づいて、前記スイッチ手段がオン状態にある期間を制御するように構成される。補償手段のオン期間をスイッチで制御するだけで、個々のレーザ光源の応答特性を改善することが可能となり、簡素な構成でレーザ光源の応答特性が改善された画像形成装置を実現できる。
【００１９】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施の形態を説明する。
【００２０】
〔第１の実施形態〕
先ず、本発明の第１の実施形態について図面を用いて詳細に説明する。図１は、本実施形態に係る発光素子駆動装置の全体構成を示す図である。図１において、発光素子駆動装置１０は複数個の発光素子を駆動する。図１の構成では、発光素子駆動装置１０は３２個の発光素子ＬＤ１〜ＬＤ３２を駆動する。換言すれば、発光素子駆動装置１０は３２チャネル構成である。各発光素子ＬＤ１〜ＬＤ３２は面発光ダイオード（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）で形成され、マトリクス状に配置されている。発光素子駆動装置１０は例えばＩＣチップで形成され、内部に以下に説明する回路を備える。
【００２１】
発光素子駆動装置１０は各チャネル毎に、つまり発光素子ＬＤ１〜ＬＤ３２毎にドライバ１００1〜１００32を有する。また、発光素子駆動装置１０は各チャネルに共通の制御部として、共通制御電位設定回路２００、電流アンプ３００、光量モニタ４００、強制点灯回路５００、ＡＰＣ（Automatic Power Control）回路６００を有する。
【００２２】
ドライバ１００1〜１００32は、上記各チャネルに共通の制御部からの信号を、バス１５０を介して受け取り、それぞれ発光素子ＬＤ１〜ＬＤ３２を駆動制御するための制御を行う。具体的には、ドライバ１００1〜１００32は各発光素子ＬＤ１〜ＬＤ３２を光量制御を行うＡＰＣ制御と、ＡＰＣ制御後の変調制御とを行う。後述するように、ＡＰＣ制御では、ドライバ１００1〜１００32は発光素子ＬＤ１〜ＬＤ３２に印加する電圧と電流との両方を制御する。電圧駆動時、ドライバ１００1〜１００32は各端子ＣＯＵＴを介して、発光素子ＬＤ１〜ＬＤ３２のカソードにそれぞれ接続されているコンデンサＣｄ1〜Ｃｄ32を制御する。電流駆動時、ドライバ１００1〜１００32は各端子ＬＤＯＵＴを介して、各発光素子ＬＤ１〜ＬＤ３２に流れる電流量を制御する。
【００２３】
ドライバ１００1〜１００32は複数個ずつが、端子ＬＤＣＯＭを介して共通に接続されるとともに、負荷１０５に接続されている。図１の構成では、ドライバ１００1〜１００4のＬＤＣＯＭ端子は共通に接続され、一端がグランドに接続された負荷１０５の他端に接続されている。各ドライバ１００1〜１００32は対応する発光素子を駆動していないときには、駆動電流に対応する電流（相補出力）を出力する。この電流を負荷１０５に流すことにより、発光素子の点灯の数等に依存することなく常に一定の電流が発光素子駆動装置１０に流されるようにして、動作の安定化を図っている。
【００２４】
光量制御装置１０は、各発光素子ＬＤ１〜ＬＤ３２のレーザ光量をＡＰＣ制御で適切な値に設定した後、変調制御を行う。ＡＰＣ制御の概略は次の通りである。まず、発光素子ＬＤ１のレーザ光量を調整する。ドライバ１００1は発光素子ＬＤ１を駆動する。各発光素子ＬＤ１〜ＬＤ３２に共通に設けられた受光器ＰＤ（例えばフォトダイオードであって、前述の受光器１１に相当する）には、発光素子ＬＤ１のレーザ光量に応じた電流が流れる。電流アンプ３００は受光器ＰＤに流れる電流に対し、スイッチＳＷＳａをオンし、電流源４５０からの加算電流を加算した電流を低インピーダンスで受けて増幅する。この場合、スイッチＳＷＳｂがオンすることで電流源４６０から供給される基準電流で加算電流を相殺し、残った電流を基準電圧Ｖｒｅｆ２に接続された抵抗に供給して電流アンプ３００が出力する電流を電圧に変換し、この電圧（検出電圧という）を、スイッチＳＷ１９を介してＡＰＣ回路６００に出力する。ＡＰＣ回路６００はオペアンプ６１と、１つのスイッチ（ＳＷfb1〜ＳＷfb32の何れか１つ）とコンデンサ（Ｃfb1〜Ｃfb32の何れか１つ）との直列回路とを複数個備える。各直列回路はオペアンプ６１の出力端子と反転入力端子との間に接続されている。各直列回路はサンプルホールド回路を構成する。１つのサンプルホールド回路が１つの発光素子に対応する。例えば、スイッチＳＷfb1とコンデンサＣfb1とのサンプルホールド回路は、発光素子ＬＤ１に対応する。同様に、スイッチＳＷfb32とコンデンサＣfb32とのサンプルホールド回路は、発光素子ＬＤ３２に対応する。
【００２５】
オペアンプ６１は、発光素子ＬＤ１を駆動したときの差電圧を増幅しバス１５０の対応する信号線に出力する。ドライバ１００1はこの差電圧がゼロになるように発光素子ＬＤ１に与える駆動電流を変化させる。これにより、発光素子ＬＤ１のレーザ光量が変化し、受光器ＰＤに流れる電流量が変化する。受光器ＰＤに流れる電流に応じた検出電圧が電流アンプ３００からＡＰＣ回路６００に出力される。このようなフィードバック制御により、電流アンプ３００の入力出力に加えられた加算電流は相殺される結果消え、ＡＰＣ基準電圧Ｖｒｅｆで発生した基準電流に対応するレーザ光量となるように発光素子ＬＤ１の駆動状態を設定する。なお、この駆動状態の設定とは、発光素子ＬＤ１に与える駆動電流と駆動電流の両方をＡＰＣ基準電圧Ｖｒｅｆに対応する値に調整することを意味している。
【００２６】
このようにして発光素子ＬＤ１を制御している間、ＡＰＣ回路６００の３２個のサンプルホールド回路のうち、スイッチＳＷfb1のみがオンとなっており、発光素子ＬＤ１のレーザ光量がＡＰＣ基準電圧Ｖｒｅｆに相当する値に収束する際の電圧がコンデンサＣfb1に蓄積される。以下同様に、発光素子ＬＤ２〜ＬＤ３２を順番に１つずつＡＰＣ制御する。
【００２７】
なお、後述するように、ＡＰＣ制御は２回行うことが好ましい。２回目のＡＰＣ制御では、１回目のＡＰＣでオンしていたスイッチＳＷＳａをオフする。電流アンプ３００の出力側に供給されている相殺電流は基準電流＋加算電流がそのままであるため、受光電流は基準電流＋加算電流に対応する電流で制御が行われる。ＡＰＣ回路６００中の３２個のサンプルホールド回路を１回目及び２回目のＡＰＣ制御で共通に用いることができるが、２回目のＡＰＣ制御用に新たに３２個のサンプルホールド回路を設けてもよい。
【００２８】
光量モニタ４００は、電流アンプ３００に流れる電流から各発光素子ＬＤ１〜ＬＤ３２のレーザ光量を示す光量モニタ信号を出力する。
【００２９】
強制点灯回路５００は、ＡＰＣ制御を行う前に必要となる同期信号を生成する回路である。発光素子駆動装置１０が組み込まれるコピー機、プリンタ、ファクシミリなどの画像処理装置では、画像を描画する位置を正確に決定するために、描画開始位置の少し手前に光センサを設け、発光素子が出力する光が光センサを横切るタイミング基づき描画開始位置を決定している。
【００３０】
図３に、本発明の発光素子駆動装置を備える画像形成装置の一態様であるレーザゼログラフィにおけるレーザ走査系の構成例と、各センサ出力とを示す。レーザゼログラフィ装置におけるレーザ光走査系の基本的な構成は、次の通りである。レーザ光源１０ｄから出射されたレーザ光は、レンズ１５、ポリゴンミラー１２及びレンズ１３、１４を介して感光体表面１６に照射される。そして、ポリゴンミラー１２の回転により、上記レーザ光が感光体表面１６を繰り返し走査する。また、レーザ光源１０ｄから出射されたレーザ光の一部は、半透過型ミラー１９を介して受光器１１に入力する。図３において、このときの受光器１１の出力を光量制御センサ出力として示し、描画開始位置の少し手前に設けられた光センサ１７の出力をＳＯＳ（Start of Scan）センサ出力として示す。ＡＰＣのための領域は、走査領域の前後に設けられている。なお、参照番号１８は前述した発光素子駆動装置１０に相当する。
【００３１】
前述したように、発光素子ＬＤ１〜ＬＤ３２の個々のレーザ光量は端面レーザに比べ小さいので、複数個を同時にオンさせて、ＳＯＳセンサ上を走査する。この場合、特に二次元に配列された発光素子のうち、中央部分に位置する複数の発光素子のみをオンすることが好ましい。しかしながら、ＡＰＣ制御では発光素子を１つずつオンさせて条件設定（フィードバックループのゲイン）を行っているため、所定数の発光素子を同時にオンさせてしまっては、ＡＰＣ制御のフィードバックループが発振してしまう可能性がある。従って、この問題点を解決するために、強制点灯回路５００は、変調信号（変調データ）に応じて電流アンプ３００の負荷の大きさを変化させる。つまり、オンすべき発光素子の数に応じた負荷を電流アンプ３００の出力に接続する。図示する構成では、複数の抵抗がスイッチを介して電流アンプの出力に接続されている。オペアンプ６１に着目すれば、強制点灯回路５００は、オンすべき発光素子の数に応じて電流電源変換ゲインを小さくし全体として負帰還のゲインが変わらないようにする。このような構成により、常に１つの発光素子のみをオンさせた状態と等価な状態が得られるため、換言すれば、フィードバックループのゲインは１つの発光素子のみをオンさせた状態の値となる。この結果、フィードバックループが発振してしまうのを防止することができる。
【００３２】
共通制御電位設定回路２００は、各ドライバ１００1〜１００32内で必要とされる各種の電流を生成するために必要な制御電位を生成する回路である。図１の構成では、共通制御電位設定回路２００は、各ドライバ１００1〜１００32内で流れるバイアス電流を設定するための共通電位を生成する回路と、オフセット電流を生成するための共通電位を生成する回路とを備えている。バイアス電流とオフセット電流とは典型的な例であって、各ドライバ１００1〜１００32は駆動と制御に必要なその他の電流を生成するために必要な制御電位を設定することができる。オフセット電流設定用の共通制御電位は、演算増幅器（オペアンプ）２１１、電流源２１２，２１３及び負荷２１４，２１５を含む回路で生成される。バイアス電流設定や他の電流設定用の共通制御電位もそれぞれ同様の回路で生成される。外部からのオフセット電流設定信号に応じて、電流源２１２は支持された電流を負荷２１４に供給する。負荷２１４の端子電圧がオペアンプ２１１のプラス側端子に与えられる。定電圧源２１６に接続された定電流源２１３は、オペアンプ２１１の出力に応じた電流を負荷２１５に流す。負荷２１５の端子電圧がオペアンプ２１１のマイナス側端子に与えられる。オペアンプ２１１は、電流源２１３がオフセット電流設定信号で設定されたオフセット電流と同一の電流を流すように電流源２１３を制御する。このときのオペアンプ２１１の出力信号は、バス１５０の対応するバス線に出力される。他方、定電圧源２１６のプラス側電圧がバス１５０の対応するバス線に出力される。このバス線は、夫々の共通制御電位に共通であって、かつ各ドライバ１００1〜１００32に共通である。このように、外部から設定されたオフセット電流値が差分電圧の形でバス１５０を介して各ドライバ１００1〜１００32に供給される。各ドライバ１００1〜１００32は後述するようにして、受け取った差分電圧からオフセット電流を生成する。この結果、たとえ定電圧源２１６の電源電圧が変動しても、上記電位差は一定となり、電源電圧の変動による影響を回避することができる。なお、オペアンプ２１１の出力電圧と定電圧源２１６の電圧とは、平行二線で伝送することが好ましい。
【００３３】
次に、図２を参照してドライバ１００1〜１００32の内部構成について説明する。各ドライバ１００1〜１００32は同一構成なので、以下では１〜３２の添え字を省略し、単にドライバ１００として説明する。
【００３４】
ドライバ１００は２つの乗算器２１、２２を有する。乗算器２１は電流源３０を制御するために設けられ、乗算器２２は図１に示すコンデンサＣｄ1〜Ｃｄ32のうちの対応する１つを制御するために設けられている。以下、便宜上、対応する１つのコンデンサをＣｄとし、図２に破線で示す。コンデンサＣｄはレーザへの駆動電圧が立ち上がる短い時間電圧源として機能する。電流源３０は対応する発光素子ＬＤに流す電流を生成し、電圧源として機能するコンデンサＣｄは対応する発光素子ＬＤに駆動電圧を与える。
【００３５】
ここで、面発光レーザの駆動電流と駆動電圧（端子電圧）との関係（電圧−電流特性）は、面発光レーザの内部抵抗が高いことから実用的な範囲では比例関係（直線関係）となり、また、駆動電流とレーザ光量との関係も実用的な範囲で比例関係（直線関係）となる。このような特性を踏まえて、１回目のＡＰＣ制御において電流源３０の電流量は発光素子ＬＤのレーザ光量が基準光量（第１の光量）となるように決められ、２回目のＡＰＣ制御においてレーザ光量が第２の光量となるように決められる。同様に、１回目のＡＰＣ制御においてコンデンサＣｄが蓄積する駆動電圧は発光素子ＬＤのレーザ光量が基準光量（第１の光量）となるように決められ、２回目のＡＰＣ制御においてレーザ光量が第２の光量となるように決められる。これらの２つの値を用いた内挿又は外挿処理により、レーザ光量を任意の光量に補正することができるようになる。
【００３６】
乗算器２１と２２は４象限アナログ乗算器を用いることができ、その乗算器に接続されるべき電圧源としてコンデンサを用いることができる。各乗算器２１、２２の入力は差動構成となっている。各乗算器２１、２２の＋と−で表記された２つの差動入力をそれぞれV1a、V1b及びV2a、V2bとすると、差動構成の各乗算器２１、２２はIout=α(V1a-V1b)(V2a-V2b)で記述される電流を出力する。但し、αは定数である。
【００３７】
このようなレーザ駆動装置では、各乗算器２１及び２２の一方の入力端子（乗数端子）には補正信号が入力し、他方の入力端子（被乗数端子）には制御電圧が入力する。通常差動で構成する乗算器の相補出力の＋側出力を利用した場合オフセット電流が存在するが上記各乗算器２１及び２２にオフセットが存在してもその出力に接続されたコンデンサＣ１、Ｃ２によりＡＰＣ時当該オフセットがキャンセルされる。補正信号は、レーザ光の走査位置によりレーザ光量が異なる状況を考量したもので、レーザ光の走査位置に応じた制御電圧を有する。
【００３８】
まず、第１のＡＰＣ制御により、第１の光量（基準値とする）を次のように設定する。スイッチＳＷＳａはオン、ＳＷＳｂはオフ、ＳＷ１はオフ、ＳＷ２はオフ、ＳＷ３はオフ、ＳＷ５−１はオン、ＳＷ５−２はオフ、ＳＷ５−３はオフ、ＳＷ５−４はオン、ＳＷ６−１はオン、ＳＷ６−２はオフ、ＳＷ６−３はオフ、ＳＷ６−４はオン、ＳＷ７はオフ、ＳＷ８はオン、ＳＷ１１はオン、ＳＷ１１−１はオン、ＳＷ１１−２はオフ、ＳＷ１２はオフ、ＳＷ１３はオン、ＳＷ１５−１はオフ、ＳＷ１５−２はオン、ＳＷ１６はオフ、スイッチＳＷＳａをオンに設定する。また、第１の光量を設定する際には、各乗算器２１及び２２の乗数端子に０Ｖの補正信号を与える。この状態では、乗数が０であるため、被乗数端子にどのような制御電圧が入力されても各乗算器２１及び２２はオフセット電圧を出力する。また、図１に示すＡＰＣ回路６００のオペアンプ６１には、第１のＡＰＣ基準電圧Ｖｒｅｆ１が与えられる。オペアンプ６１は、発光素子ＬＤのレーザ光量が第１のＡＰＣ基準電圧Ｖｒｅｆ１となるような制御電圧を出力する。この制御電圧は図２のスイッチＳＷ８、オペアンプ２６、インバータ２８及びスイッチＳＷ１１を通り、電流源３０に与えられる。電流源３０は受け取った制御電圧に応じた電流を発光素子ＬＤに与える。また、オペアンプ２６が出力する制御電圧はサンプルホールド回路のコンデンサＣ３−１に格納される。補正信号は０Ｖに設定されているため、乗算器２１はオフセット電圧を出力する。よって、コンデンサＣ１は、上記制御電圧と乗算器２１から出力されるそのオフセット電圧との差電圧で充電される。他方、図１のオペアンプ６１が出力する制御電圧は、コンデンサＣ２に与えられるとともに、サンプルホールド回路のコンデンサＣ４−１に格納される。補正信号は０Ｖに設定されているため、乗算器２２はオフセット電圧を出力する。よって、コンデンサＣ２には制御電圧と乗算器２２のオフセット電圧との差電圧で充電される。
【００３９】
そして、第２のＡＰＣ制御により第２の光量（これを補正光量という）を次のように設定する。スイッチＳＷＳａはオフ、ＳＷＳｂはオフ、ＳＷ１はオフ、ＳＷ２はオフ、ＳＷ３はオフ、ＳＷ５−１はオフ、ＳＷ５−２はオン、ＳＷ５−３はオン、ＳＷ５−４はオフ、ＳＷ６−１はオフ、ＳＷ６−２はオン、ＳＷ６−３はオン、ＳＷ６−４はオフ、ＳＷ７はオフ、ＳＷ８はオフ、ＳＷ１１はオフ、ＳＷ１１−１はオン、ＳＷ１１−２はオフ、ＳＷ１２はオフ、ＳＷ１３はオン、ＳＷ１５−１はオフ、ＳＷ１５−２はオフ、ＳＷ１６はオフ、ＳＷＳａをオフに設定する。また、第２の光量を設定する際には、各乗算器２１及び２２の乗数端子に所定電圧の補正信号を与える。更に、スイッチＳＷＳａがオフになっていることからオペアンプ６１は、第１のＡＰＣ制御に対し、電流源４５０の加算電流分、受光器ＰＤからの光量が増大するように制御電圧を出力する。この制御電圧は図１のスイッチＳＷ８、オペアンプ２６、インバータ２８及びスイッチＳＷ５−２、ＳＷ５−３、乗算器２１、抵抗Ｒ１１、キャパシタＣ１を通り、電流源３０に与えられる。電流源３０は、受け取った制御電圧に応じ、受光器ＰＤからの電流を、基準電流から、この基準電流に加算電流を加えた電流へと変化させる。また、オペアンプ２６が出力する制御電圧はサンプルホールド回路のコンデンサＣ３−２に格納される。コンデンサＣ１は、上記制御電圧と乗算器２１の出力との差電圧で充電される。第１のＡＰＣ制御において発光素子ＬＤに与えられる電流はＩ＋ΔＩと記述することができる。他方、図１のオペアンプ６１が出力する制御電圧は、コンデンサＣ２に与えられるとともに、サンプルホールド回路のコンデンサＣ４−２に格納される。コンデンサＣ２には制御電圧と乗算器２２の出力との差電圧で充電される。第１のＡＰＣ制御においてコンデンサＣ２に格納される電圧をＶとすれば、第２のＡＰＣ制御のいてコンデンサＣ２に格納される電圧はＶ＋ΔＶと記述することができる。
【００４０】
ここではスイッチＳＷ６−１、ＳＷ６−４をオン、ＳＷ６−２，ＳＷ６−３をオフしたが、２回目以降のＡＰＣではＳＷ６−３、ＳＷ６−１をオン、ＳＷ６−２、ＳＷ６−４をオフとしてもよく、この方が変調時と同じ条件のため精度向上が期待できる。
【００４１】
発光素子ＬＤの変調時には、レーザ光の走査位置に応じた光量補正量に対応した補正電圧が各乗算器２１、２２の乗数端子に入力される。それにより、乗算器２２、コンデンサＣ２及びオペアンプ２６で構成される電圧源から面発光レーザに印加される駆動電圧、及び電流源３０から発光素子ＬＤに供給される駆動電流の双方が同時に制御され、上記レーザ光の走査位置に応じて補正された光量にて発光素子ＬＤの発光がなされる。
【００４２】
コンデンサＣ１には直列に抵抗Ｒ１１を接続する。すなわち、本実施形態では、コンデンサＣ１を含むサンプルホールド回路１１０をローパスフィルタで構成する。これにより、スイッチＳＷ１１のオン／オフを切り替えた際に発生する高周波ノイズを抑制できる。また、このローパスフィルタにはコンデンサＣ１１を並列に接続する。これにより、ローパスフィルタの時定数によって負帰還ループの位相が遅れることを防止できる。同様に、コンデンサＣ２に直列に抵抗Ｒ２１を接続することで、これを含むサンプルホールド回路２２０をローパスフィルタで構成する。これにより、スイッチＳＷ８のオン／オフを切り替えた際に発生する高周波ノイズを抑制できる。更に、コンデンサＣ２及び抵抗Ｒ２１で構成されたローパスフィルタに、負帰還ループの位相遅れを防止するためのコンデンサＣ２２を並列に接続し、負帰還ループでの発振を防止する。
【００４３】
電圧印加時間調整回路８００は、スイッチＳＷ２を制御して発光素子ＬＤに電圧を印加する時間を調整する。この電圧はコンデンサＣｄに蓄積された電圧である。前述したように、本実施形態では、発光素子ＬＤに与える電圧と電流との両方を制御して発光素子ＬＤを駆動する。発光素子ＬＤを駆動する際、まず電圧で駆動し次に電流で駆動する。電圧駆動の電圧印加時間を調整可能にすることで、図２のＬＤＯＵＴ端からレーザまでの配線が長く立ち上がりに時間がかかる場合のように発光素子ＬＤの実装状態に応じた電圧印加時間を適切に設定することができる。
【００４４】
電圧印加時間調整回路８００は、遅延回路８１と排他的論理和回路８２とを２組有２つの遅延回路８１は、インバータ８３で図示するように接続されている。遅延回路８１は、電圧印加時間信号と変調信号とを受け取り、電圧印加時間信号に従って変調信号を遅延させる。一方の遅延回路８１の出力信号と変調信号との排他的論理和をとり、その出力信号でスイッチＳＷ２をオンさせる。この結果、出力信号は変調信号の立ち上がりで立ち上がり、遅延した変調信号の立ち上がりで立ち下がる第１のパルスと変調信号の立ち下がりで立ち上がり、遅延した変調信号の立ち下がりで立ち下がる第２のパルスを発生する。つまり、遅延回路８１の遅延時間と同じパルス幅で電圧を変調信号の立ち上がり時と立ち下り時に印加するようになる。このようにして、適切な電圧印加時間を設定することが可能になる。同様に、他方の遅延回路８１と排他的論理和回路８２の作用によりスイッチＳＷ１を制御しえＯＦＦバイアスを供給することで、発光素子ＬＤがオンからオフへの動作を制御する（高速化する）。尚、電圧印加時間調整回路８００の構成及び動作については、後述において詳細に説明する。
【００４５】
電流生成回路７００は、図１に示す共通制御電位設定回路２００が出力する電流毎の差分電圧を受け取り、差分電圧に応じた電流を出力する。電流生成回路７００のオペアンプ３４と定電流源３２とは基準共通電位と基準オフセット電位で形成される差分電圧を受け取り、差分電圧に応じたオフセット電流を生成する。オフセット電流はスイッチＳＷ１６を介して負荷２４に流れる。オフセット電流に応じてコンデンサＣ２の端子電位が決まり、これにより電圧源として機能するコンデンサＣ２が発光素子ＬＤに与える駆動電圧を調整することができる。駆動電圧を調整することで、駆動パルスをオーバシュートさせ、短いパルス幅までレーザを追従させることでハイライトの再現性を高めることができ、駆動電圧を少し大きめに設定することで画像の輪郭を強調できるなど、画像に合わせてこれらを適宜設定することで画質の調整にも使用することができる。オペアンプ３５と電流源３１とは、基準共通電位と基準バイアス電位で形成される差分電圧をスイッチ７５０を介して受け取り、差分電圧に応じたバイアス電流を生成する。また、スイッチ７５０に接続される図中の電圧源が設定するＯＦＦバイアス電圧を受けた電流源３１は、ＯＦＦバイアス電圧応じたレーザ駆動電流を生成する。
【００４６】
上述の構成において、電圧印加時間調整回路８００は、個々の発光素子ＬＤの応答特性を改善するための手段として機能するものである。以下に、原理及び具体的な構成，動作を図面を用いて詳細に説明する。
【００４７】
図４は、電圧印加時間調整回路８００の原理を説明するための図である。上述したドライバ１００は、大別して電流駆動手段である電流駆動回路１００ａと電圧駆動手段である電圧駆動回路１００ｂとを有して構成される。電圧駆動回路１００ｂは発光素子ＬＤを電圧駆動するための発光素子駆動手段であり、発光素子ＬＤを電圧駆動することで発光素子駆動装置１０における立上がり、立下りの少なくとも一方の応答性を補償する補償手段として機能する。電流駆動回路１００ａは発光素子ＬＤを電流駆動するための発光素子駆動手段の一つである。尚、電圧駆動回路１００ｂ及び電流駆動回路１００ａを含めて１つの発光素子駆動手段と見なしてもよい。このような構成において本実施形態による電圧印加時間調整回路８００は、微分電流回路等で構成された補償回路を用いるものではなく、電圧駆動回路１００ｂによる電圧駆動の時間を調整することを目的として、スイッチ手段であるスイッチＳＷ２をオン／オフ制御するように構成されている。すなわち、電圧印加時間調整回路８００は、外部から入力された電圧印加時間データに基づいてスイッチＳＷ２のオン／オフを制御する制御手段として機能する。これにより、発光素子ＬＤの電圧駆動時間が調整される。
【００４８】
ここで、発光素子ＬＤを高速に駆動する際の電圧駆動時間と駆動電圧波形との関係を図５に示す。尚、発光素子ＬＤは面発光レーザで構成されているものとする。ドライバ１００の実装形態等に起因して電圧駆動時に駆動電圧波形を十分に立ち上げることができない場合（破線波形）電圧駆動パルス幅をＰ１に設定していると、電圧駆動波形が十分立ち上がる前に、電圧印加が終了し、電流印加に移行する。そのため電圧駆動による効果(光量出力の立上がりを速くする)を十分に発揮できないことになる。そこで、本実施形態のように、電圧駆動パルス幅をＰ１からＰ２へ調整できるように構成する。これは、電圧印加時間調整回路８００が電圧印加時間データに基づいてスイッチＳＷ２をオン状態とする時間を調整する（Ｐ１からＰ２へ切り替える）ことで実現できる。このように、電圧駆動時間を調整できるように構成することで、本実施形態では、駆動回路（ドライバ１００）の実装形態等に依存せずに、確実に所望するレーザ光量を得ることが可能となる。
【００４９】
更に本実施形態では、点灯開始時（これを立ち上がり時という）及び消灯開始時（これを立ち下がり時という）に電圧印加時間調整回路８００を用いて発光素子ＬＤを電圧駆動し、それ以外では電流駆動するように構成することで、レーザ光量の温度変化による変動を抑制することが可能となる。
【００５０】
次に、本実施形態による電圧印加時間調整回路８００の回路構成例を図６を用いて詳細に説明する。電圧印加時間調整回路８００は、図２でも示したように、遅延回路８１と排他的論理和回路８２とを有する。
【００５１】
遅延回路８１は、図６に示すように、遅延回路８１−１及び８１−２と、これらの出力の何れかを電圧印加時間データに基づいて選択する選択回路８１−３と、選択回路８１−３から出力された信号（これを選択信号という）からなる。
【００５２】
図６における点ａ，ｂ，ｃ１，ｃ２，ｃ，及びｄの波形図を図７のタイミングチャートに示す。尚、それぞれの点における信号を信号点ａ，ｂ，ｃ１，ｃ２，ｃ，及びｄとする。
【００５３】
図６において、信号ａは画像データに対応した電流印加パルスである変調信号である。信号ａは、遅延回路８１−１を介して遅延された信号ｃ１と、遅延回路８１−１及び８１−２を介して遅延された信号ｃ２とに変換される。信号ｃ１及びｃ２は選択回路８１−３に入力される。選択回路８１−３は、電圧印加時間データである信号ｂ（これを制御信号ともいう）に基づいて何れかの信号ｃ１又はｃ２を選択的に出力する。例えば信号ｂがＬｏｗレベルである場合（図７における実線）、選択回路８１−３は信号ｃ１を信号ｃとして出力する。また、信号ｂがＨｉｇｈレベルである場合（図７における破線）、選択回路８１−３は信号ｃ２を信号ｃとして出力する。尚、図７では、信号ｂがＬｏｗレベルである場合の各信号の様子を実線で示し、信号ｂがＨｉｇｈレベルである場合の各信号の様子を破線で示す。信号Cは排他的論理和回路８２に入力される。排他的論理和回路８２には信号ａ（変調信号）も入力される。従って、排他的論理和回路８２から出力される信号ｄ、すなわち実際の切替え信号は図７に示すようになる。
【００５４】
以上のように構成することで、電圧駆動回路１００ｂ（図４参照）は立ち上がり時及び立ち下がり時に電圧印加時間データに基づいて調整された駆動電圧を出力することが可能になる。
【００５５】
尚、本実施形態、電圧印加時間調整回路８００を遅延回路８１を用いてスイッチＳＷ２を切り替える回路として構成したが、本発明ではこれに限定されず、電圧駆動時間を調整することを可能とする構成であれば、如何様にも変形して実施することが可能である。
【００５６】
〔第２の実施形態〕
また、上記した第１の実施形態では、電圧印加時間調整回路８００を制御するために外部から入力するデータ（電圧印加時間データ）を各ドライバ１００1〜１００32に対して個別（バスを用いてパラレル）に設定していたが、本発明ではこれを共通化することも可能である。すなわち、各ドライバ１００における電圧印加時間調整回路８００が同じ電圧印加時間データに基づいてスイッチＳＷ２をオン／オフ制御するように構成することも可能である。このように構成した場合の本実施形態による発光素子駆動装置１０Ａの構成を図８に示す。
【００５７】
図８に示すように、本実施形態による発光素子駆動装置１０Ａは、電圧印加時間調整回路８００へ電圧印加時間データを入力するための配線が、多ビット（第１の実施形態では３２ビット）のバスでなくではなく、単一ビットのバスで構成されている。他の構成は第１の実施形態と同様であるためここでは説明を省略する。
【００５８】
但し、本実施形態のように全てのドライバ１００Ａに関して共通の電圧印加時間データを用いる場合、少なくとも発光素子駆動装置１０Ａに対して要求する最小パルス幅と同等又は若干短めに電圧駆動時間を調整できるように構成する必要がある。
【００５９】
最小パルス幅とは、発光素子ＬＤを用いて最小の画素を描画する際に発光素子駆動装置１０Ａが出力する駆動電流波形のパルス幅である。これは、例えば図９に示すように、駆動電流が収束するまでの期間Ｔ２とすることができる。但し、駆動電流が収束するまでの期間Ｔ２以上であれば如何様にも変形することが可能である。
【００６０】
発光素子ＬＤは基本的にそれぞれに対応する変調信号に基づいて点灯／消灯する。このため、全ての発光素子ＬＤに関して矛盾無く電圧駆動時間を調整可能とするために、調整範囲を最小パルス幅以内とする必要がある。すなわち、電圧印加時間調整回路８００は、発光素子ＬＤを電流駆動する際の最小のパルス幅以内で電圧駆動時間が最大となるようにスイッチＳＷ２を制御する。
【００６１】
以上のように構成することで、本実施形態では回路規模（チップ規模）を小型化できるだけでなく、電圧駆動時間を調整するための構成を簡略化することができる。
【００６２】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。また、本発明による発光素子駆動装置の最小パルス幅自体を調整できるように構成することで、これを如何なる画像形成装置に対しても適用できるように構成することが可能となる。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、簡素な構成でレーザ光源の応答特性を改善することが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る発光素子駆動装置１０の全体構成を示す回路図である。
【図２】 本発明の第１の実施形態に係る発光素子駆動装置１０のドライバ１００の構成を示す回路図である。
【図３】 本発明の発光素子駆動装置を備える画像形成装置の一態様であるレーザゼログラフィにおけるレーザ走査系の構成例を示す図である。
【図４】 本発明の第１の実施形態による電圧印加時間調整回路８００の原理を説明するための図であり、図２に示すドライバ１００の概略構成を示すブロック図である。
【図５】 発光素子ＬＤを高速に駆動する際の電圧駆動時間と駆動電流波形との関係を示すグラフである。
【図６】 本発明の第１の実施形態による電圧印加時間調整回路８００の回路構成例を示す図である。
【図７】 図６に示す点ａ，ｂ，ｃ１，ｃ２，ｃ，及びｄの波形図を示すタイミングチャートである。
【図８】 本発明の第２の実施形態に係る発光素子駆動装置１０Ａの全体構成を示す回路図である。
【図９】 本発明における最小パルス幅を説明するための駆動電流波形図である。
【符号の説明】
１０、１０Ａ、１８ 発光素子駆動装置
２１、２２ 乗算器 ２４、２１４、２１５ 負荷
２６、２１１ 演算増幅器（オペアンプ） ２８ インバータ
３４、３５、６１ オペアンプ ８１ 遅延回路
８１−１、８１−２ 遅延回路 ８１−３ 選択回路
８２ 排他的論理和回路 ＬＤ１〜ＬＤ３２ 発光素子
１０５ 負荷 １５０ バス
２００ 共通制御電位設定回路 ２１６ 定電圧源
３００ 電流アンプ ４００ 光量モニタ
５００ 強制点灯回路 ６００ ＡＰＣ回路
７００ 電流生成回路 ８００ 電圧印加時間調整回路
Ｖref、Ｖref1、Ｖref2 ＡＰＣ基準電圧 ＰＤ 受光器
ＣＯＵＴ、ＬＤＯＵＴ、ＬＤＣＯＭ 端子 Ｒ１１、Ｒ２１ 抵抗
１０ｄ レーザ光源 １１ 受光器
１２ ポリゴンミラー １３、１４、１５ レンズ
１６ 感光体表面 １７ ＳＯＳセンサ
１００、１００1〜１００32 ドライバ
３０、３１、３２、３３、２１２、２１３、４５０、４６０ 電流源
Ｃ１、Ｃ２、Ｃ３−１、Ｃ４−１、Ｃ３−２、Ｃ４−２、Ｃ１１、Ｃ２２、Ｃｄ、Ｃｄ1〜Ｃｄ32、Ｃfb32〜Ｃfb32 コンデンサ
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ５−１、ＳＷ５−２、ＳＷ５−３、ＳＷ５−４、ＳＷ６−１、ＳＷ６−２、ＳＷ６−３、ＳＷ６−４、ＳＷ７、ＳＷ８、ＳＷ１１、ＳＷ１１−１、ＳＷ１１−２、ＳＷ１２、ＳＷ１３、ＳＷ１５−１、ＳＷ１５−２、ＳＷ１６、ＳＷ１９、ＳＷfb1〜ＳＷfb32 スイッチ
Claims (5)
- 発光素子を電流駆動する電流駆動手段と、
前記発光素子を電圧駆動する電圧駆動手段と、
前記電圧駆動手段のオン／オフを切替えるスイッチ手段と、
前記スイッチ手段がオン状態にある期間を制御する制御手段と、
を有し、
前記電流駆動手段及び前記電圧駆動手段は、前記発光素子を変調動作させるための変調信号に基づいて該発光素子を電圧駆動又は電流駆動し、
前記制御手段は、前記変調信号を遅延させる複数の遅延回路と、該複数の遅延回路の何れかで遅延された前記変調信号を外部から入力されたデータに基づいて選択的に出力するための選択回路とを含み、前記遅延回路による遅延量に基づいて、前記スイッチ手段がオン状態にある期間を制御することを特徴とする発光素子駆動装置。 - 前記制御手段を複数有し、
前記データは複数の前記制御手段に対して共通に入力されることを特徴とする請求項１に記載の発光素子駆動装置。 - 前記制御手段は、前記発光素子を電流駆動する際の最小のパルス幅以内で、かつ、前記電圧駆動時間が、電圧が印加された場合に駆動電圧が予め定めた値に達するまでの時間が複数の前記発光素子のうち最大である発光素子において前記駆動電圧が前記予め定めた値に達するまでの時間となるように、前記スイッチ手段を制御することを特徴とする請求項２に記載の発光素子駆動装置。
- 前記制御手段は、前記電圧駆動手段が発光素子を電圧駆動する時間が前記発光素子を電流駆動する際の最小のパルス幅となるように前記スイッチ手段がオン状態になる期間を制御することを特徴とする請求項２に記載の発光素子駆動装置。
- 発光素子を電流駆動する電流駆動手段と、
前記発光素子を電圧駆動する電圧駆動手段と、
前記電圧駆動手段のオン／オフを切替えるスイッチ手段と、
前記スイッチ手段がオン状態にある期間を制御する制御手段と、
を有し、
前記電流駆動手段及び前記電圧駆動手段は、前記発光素子を変調動作させるための変調信号に基づいて該発光素子を電圧駆動又は電流駆動し、
前記制御手段は、前記変調信号を遅延させる複数の遅延回路と、該複数の遅延回路の何れかで遅延された前記変調信号を外部から入力されたデータに基づいて選択的に出力するための選択回路とを含み、前記遅延回路による遅延量に基づいて、前記スイッチ手段がオン状態にある期間を制御することを特徴とする画像形成装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003206934A JP4581345B2 (ja) | 2003-08-08 | 2003-08-08 | 発光素子駆動装置及び画像形成装置 |
| US10/902,887 US7224380B2 (en) | 2003-08-08 | 2004-08-02 | Light-emitting device driver and image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003206934A JP4581345B2 (ja) | 2003-08-08 | 2003-08-08 | 発光素子駆動装置及び画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005063996A JP2005063996A (ja) | 2005-03-10 |
| JP4581345B2 true JP4581345B2 (ja) | 2010-11-17 |
Family
ID=34113740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003206934A Expired - Lifetime JP4581345B2 (ja) | 2003-08-08 | 2003-08-08 | 発光素子駆動装置及び画像形成装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7224380B2 (ja) |
| JP (1) | JP4581345B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4798344B2 (ja) * | 2005-05-13 | 2011-10-19 | 日立工機株式会社 | レーザー墨出し器 |
| CN101505558B (zh) * | 2008-02-04 | 2012-06-13 | 通嘉科技股份有限公司 | 具有补偿机制的发光元件驱动电路 |
| JP5338091B2 (ja) * | 2008-03-07 | 2013-11-13 | 株式会社リコー | 光走査装置および画像形成装置 |
| US7642733B2 (en) * | 2008-05-19 | 2010-01-05 | Leadtrend Technology Corp. | Driving circuit for light emitting device with compensation mechanism and driving method thereof |
| JP4844644B2 (ja) * | 2009-03-25 | 2011-12-28 | 富士ゼロックス株式会社 | 露光装置、画像形成装置、及び露光制御プログラム |
| JP4807426B2 (ja) * | 2009-03-25 | 2011-11-02 | 富士ゼロックス株式会社 | 露光装置、画像形成装置、及び露光制御プログラム |
| JP5509662B2 (ja) * | 2009-04-13 | 2014-06-04 | ソニー株式会社 | レーザ駆動装置 |
| US9253839B2 (en) * | 2010-09-10 | 2016-02-02 | Eldolab Holding B.V. | LED driver circuit and method |
| US10613513B2 (en) * | 2013-02-11 | 2020-04-07 | The Aerospace Corporation | Systems and methods for modifying material substrates |
| US10838406B2 (en) | 2013-02-11 | 2020-11-17 | The Aerospace Corporation | Systems and methods for the patterning of material substrates |
| US9967035B2 (en) * | 2015-04-24 | 2018-05-08 | Alcatel-Lucent USA Zinc. | Method and circuit to reduce power consumption of optical transmitter |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222794A (ja) * | 1995-02-17 | 1996-08-30 | Ricoh Co Ltd | 半導体レーザ制御装置 |
| JPH09121068A (ja) * | 1995-08-18 | 1997-05-06 | Toshiba Corp | 半導体レーザ駆動回路、半導体レーザ装置、画像記録装置並びに光ディスク装置 |
| JP2002335038A (ja) * | 2001-03-05 | 2002-11-22 | Fuji Xerox Co Ltd | 発光素子駆動装置および発光素子駆動システム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4819241A (en) * | 1985-08-16 | 1989-04-04 | Kabushiki Kaisha Toshiba | Laser diode driving circuit |
| JPS6262572A (ja) | 1985-09-12 | 1987-03-19 | Fujitsu Ltd | 半導体レ−ザ駆動回路 |
| JPH05198844A (ja) | 1992-01-23 | 1993-08-06 | Eastman Kodak Japan Kk | 発光装置 |
| JP3068723B2 (ja) | 1993-01-29 | 2000-07-24 | キヤノン株式会社 | 半導体レーザーの駆動回路 |
| JPH0983442A (ja) | 1995-09-12 | 1997-03-28 | Oki Electric Ind Co Ltd | 発光素子駆動回路 |
| US5936986A (en) * | 1996-07-30 | 1999-08-10 | Bayer Corporation | Methods and apparatus for driving a laser diode |
| JPH10284783A (ja) | 1997-04-11 | 1998-10-23 | Fujitsu Ltd | パルス波形整形回路及び該回路による発光素子駆動回路 |
| US6198497B1 (en) * | 1998-06-03 | 2001-03-06 | Hewlett-Packard | Adjustment of a laser diode output power compensator |
| US6711189B1 (en) * | 2000-02-04 | 2004-03-23 | Stratos Lightwave, Inc. | Automatic power control and laser slope efficiency normalizing circuit |
-
2003
- 2003-08-08 JP JP2003206934A patent/JP4581345B2/ja not_active Expired - Lifetime
-
2004
- 2004-08-02 US US10/902,887 patent/US7224380B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222794A (ja) * | 1995-02-17 | 1996-08-30 | Ricoh Co Ltd | 半導体レーザ制御装置 |
| JPH09121068A (ja) * | 1995-08-18 | 1997-05-06 | Toshiba Corp | 半導体レーザ駆動回路、半導体レーザ装置、画像記録装置並びに光ディスク装置 |
| JP2002335038A (ja) * | 2001-03-05 | 2002-11-22 | Fuji Xerox Co Ltd | 発光素子駆動装置および発光素子駆動システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005063996A (ja) | 2005-03-10 |
| US7224380B2 (en) | 2007-05-29 |
| US20050029965A1 (en) | 2005-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7352786B2 (en) | Apparatus for driving light emitting element and system for driving light emitting element | |
| US7529282B2 (en) | Apparatus for driving light emitting element and system for driving light emitting element | |
| JP4857579B2 (ja) | 発光素子駆動装置及び画像形成装置 | |
| JPH10163556A (ja) | 半導体レーザ駆動装置および画像記録装置 | |
| JP4581345B2 (ja) | 発光素子駆動装置及び画像形成装置 | |
| JP4229210B2 (ja) | 発光素子駆動装置および発光素子駆動システム | |
| JP2004193376A (ja) | 発光素子駆動装置 | |
| JP4581346B2 (ja) | 発光素子駆動装置及び画像形成装置 | |
| JP4572503B2 (ja) | 発光素子駆動装置および発光システム | |
| JP4655457B2 (ja) | 光量制御装置及びこれを用いた画像形成装置 | |
| JP4649824B2 (ja) | 光量制御装置及び画像形成装置 | |
| JP4552395B2 (ja) | 発光素子駆動装置及び画像形成装置 | |
| JP4374936B2 (ja) | 光量制御装置及び画像形成装置 | |
| JP4810787B2 (ja) | 発光素子駆動装置及び画像形成装置 | |
| JP5024341B2 (ja) | 発光素子駆動装置及び発光素子駆動システム | |
| JP4797418B2 (ja) | 発光素子駆動装置 | |
| JP4517598B2 (ja) | 発光素子駆動装置及び画像形成装置 | |
| JP4581347B2 (ja) | 発光素子駆動装置及び画像形成装置 | |
| JP2007192967A (ja) | 光走査装置 | |
| JP4704661B2 (ja) | 発光素子駆動装置及び発光素子駆動システム | |
| JPH11298077A (ja) | 半導体レーザ制御装置 | |
| JP2008227129A (ja) | 半導体レーザ制御装置および光走査装置および画像形成装置 | |
| JP2002324937A (ja) | 半導体レーザ制御装置 | |
| JP2644721B2 (ja) | レーザユニット | |
| JPH1093181A (ja) | 半導体レーザ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060724 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100816 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4581345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |