JP4851103B2 - 酸化亜鉛系トランジスタ - Google Patents

酸化亜鉛系トランジスタ Download PDF

Info

Publication number
JP4851103B2
JP4851103B2 JP2005055823A JP2005055823A JP4851103B2 JP 4851103 B2 JP4851103 B2 JP 4851103B2 JP 2005055823 A JP2005055823 A JP 2005055823A JP 2005055823 A JP2005055823 A JP 2005055823A JP 4851103 B2 JP4851103 B2 JP 4851103B2
Authority
JP
Japan
Prior art keywords
zinc oxide
layer
magnesium
transistor
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005055823A
Other languages
English (en)
Other versions
JP2006245105A (ja
Inventor
誠彦 佐々
正崇 井上
利彦 前元
満明 矢野
一歩 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Josho Gakuen Educational Foundation
Original Assignee
Josho Gakuen Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Josho Gakuen Educational Foundation filed Critical Josho Gakuen Educational Foundation
Priority to JP2005055823A priority Critical patent/JP4851103B2/ja
Publication of JP2006245105A publication Critical patent/JP2006245105A/ja
Application granted granted Critical
Publication of JP4851103B2 publication Critical patent/JP4851103B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、酸化亜鉛系トランジスタ、特に酸化亜鉛あるいはその混晶によるヘテロ接合を利用した電界効果トランジスタに関するものである。
酸化亜鉛系トランジスタは、可視光に対して透明であるという性質を有するので、サファイア基板だけでなく、シリコン基板、ガラス基板あるいはプラスティック基板などの様々な基板上に形成でき、また、ポリシリコンに対して高い移動度を示すことから、ディスプレイ用の薄膜トランジスタ(以下、TFTともいう。)として注目され、開発が進められている。
特開2002−289859号公報 特開2003−298062号公報
図5は従来開発されている逆スタガ型の酸化亜鉛のディスプレイ用TFTの層構造を示したもので、11は基板、12はゲート電極となるたとえばインジウム錫酸化膜(ITO膜)、13および14はそれぞれゲート絶縁膜層、15はバッファ層、16は酸化亜鉛系チャネル層、17はソース電極、18はドレイン電極を示す。
しかしながら、前記従来の酸化亜鉛系トランジスタは、基板11としてサファイア基板等を採用しており、トランジスタの活性層を形成する半導体層である酸化亜鉛系チャネル層16と基板11とは格子整合することがないので、バッファ層15中に電子の縮退層が形成され、良好な特性を有する電子デバイスの形成を困難にしていた。
また、ゲート絶縁膜層13,14には、SiNxやAl23など非晶質の誘電体膜が使用されるために、高濃度の界面準位が形成され、大きなヒステリシス特性を生じていた。
さらに、チャネル層16の酸化亜鉛自身の高抵抗化が困難で、トランジスタの閾値電圧の制御を困難にしていた。
すなわち、これらの問題点が、可視光に対して透明な酸化亜鉛の薄膜トランジスタ等への工業的応用を困難なものにしていた。
本発明が解決しようとする問題点は、従来の酸化亜鉛系トランジスタは、バッファ層中には電子の縮退層が、また、ゲート絶縁膜層には高濃度の界面準位が形成され、さらに、チャネル層は酸化亜鉛自身の高抵抗化が困難であるという点である。
本発明の酸化亜鉛系トランジスタは、
バッファ層中に形成される電子縮退層の影響をなくし、また、チャネル層の酸化亜鉛自身の高抵抗化が容易に行えるようにするために、
基板上に酸化亜鉛系チャネル層、ゲート絶縁膜層、ゲート電極、ソース電極、ドレイン電極を形成した酸化亜鉛系トランジスタにおいて、
前記基板とチャネル層間に形成するバッファ層を、マグネシウム組成が10原子%以上の高抵抗の酸化マグネシウム亜鉛で形成すると共に、
前記チャネル層を、酸化亜鉛、あるいは、前記バッファ層よりマグネシウム組成の含有量が小さい酸化マグネシウム亜鉛で形成することを最も主要な特徴としている。
本発明の酸化亜鉛系トランジスタにおいて、バッファ層を形成する高抵抗の酸化マグネシウム亜鉛のマグネシウム組成を10原子%以上とするのは、発明者らの実験によれば、マグネシウム組成が10原子%未満であれば、バッファ層中に形成される電子縮退層とチャネル層とを電気的に分離することができず、電子縮退層が素子特性に及ぼす影響や電子縮退層による素子間の電気的な結合をなくすることができないからである。
また、前記本発明の酸化亜鉛系トランジスタにおいて、さらに、ゲート絶縁膜層に高抵抗の酸化亜鉛混晶を使用する場合には、チャネル層とゲート絶縁膜層の界面を擬似格子整合へテロ接合で形成できるようになって、実用上問題のない程度に小さなヒステリシス特性を有するトランジスタを実現できるようになる。
本発明によれば、バッファ層にマグネシウム組成が10原子%以上の高抵抗の酸化マグネシウム亜鉛を使用するので、バッファ層中に形成される電子縮退層の影響をなくすることができ、良好な特性を有する電子デバイスを形成できる。
また、チャネル層を、酸化亜鉛、あるいは、前記バッファ層よりマグネシウム組成の低い酸化マグネシウム亜鉛で形成するので、チャネル層の酸化亜鉛自身の高抵抗化が容易に行え、トランジスタの閾値電圧の制御性が良くなる。
また、本発明において、さらに、ゲート絶縁膜層に高抵抗の酸化亜鉛混晶を使用する場合には、実用上問題のない程度に小さなヒステリシス特性を有するトランジスタが得られるようになる。
以下、本発明を実施するための最良の形態について、図1〜図4を用いてさらに詳細に説明する。
図1はスタガ型の本発明の酸化亜鉛系トランジスタ1の構造を示したものであり、たとえばサファイア基板2の上に、分子線結晶成長法により、二層のバッファ層3,4と、酸化亜鉛系のチャネル層5と、ゲート絶縁膜層6を順に形成している。
そして、図1に示した本発明例では、たとえば前記サファイア基板2の上に形成するバッファ層3として、低温成長酸化亜鉛バッファ層を形成した。この低温成長酸化亜鉛バッファ層3は、サファイア基板2の温度が250℃で成長させ、その厚さが10nmとなるようにした。
また、このバッファ層3の上に形成するバッファ層4として、マグネシウム組成が例えば10原子%の高抵抗の酸化マグネシウム亜鉛のバッファ層を形成した。図1に示した本発明例では、厚さが0.4μm程度となるまで成長させた。
このバッファ層4を形成する酸化マグネシウム亜鉛のマグネシウム組成の含有量は10原子%以上であれば良いが、電気的絶縁効果の観点からは20原子%以上とすることが望ましい。
また、本発明では、前記チャネル層5はたとえば酸化亜鉛で形成し、その厚さが15nmとなるまで成長させた。このチャネル層5の厚さは特に限定されないが、厚さが15nmを超えると、通電できなくなるようにするのが困難となるため、15nm以下とすることが望ましい。
なお、チャネル層5は酸化亜鉛に限らず、酸化亜鉛に擬似格子整合する酸化マグネシウム亜鉛で形成しても良いが、その場合は、前記バッファ層4よりもマグネシウム組成の含有量を小さくする。
さらに、図1に示した本発明例では、前記ゲート絶縁膜層6は、酸化亜鉛に擬似格子整合する酸化マグネシウム亜鉛を用いた高抵抗の酸化亜鉛混晶で形成し、厚さが30nm程度となるまで成長させた。
このゲート絶縁膜層6を形成する酸化マグネシウム亜鉛のマグネシウム組成の含有量は、10原子%〜40原子%の間であれば特に限定されないが、前記バッファ層4のマグネシウム組成の含有量との関係で相対的に決定する。例えば前記バッファ層4のマグネシウム含有量が多くなれば、ゲート絶縁膜層6のマグネシウム含有量も多くする。
そして、フォトリソグラフィーとドライエッチング等により規定した素子領域の前記ゲート絶縁膜層6を部分的に除去した後、ソース電極7とドレイン電極8をアルミニウムの蒸着およびリフトオフによって形成した後、最後にゲート電極9を金の蒸着リフトオフによって前記ゲート絶縁膜層6の上に形成する。なお、本例では、低温成長酸化亜鉛バッファ層3以外の層4〜6は、350℃の温度で成長させた。
すなわち、本発明の酸化亜鉛系トランジスタ1は、酸化亜鉛と同じ結晶構造を有する酸化マグネシウム亜鉛を、バッファ層4や必要に応じてゲート絶縁膜層6に利用すると共に、酸化亜鉛系チャネル層5の厚さも望ましい範囲となすことを特徴としている。
図1に示した本発明の酸化亜鉛系トランジスタ1と同じ層構造であるが、酸化亜鉛のチャネル層5の厚さが厚い場合のエネルギーバンド図を図2に示す。なお、図2の(a)図はゲート電圧を印加していない場合、(b)図はゲート電圧を印加した場合を示している。
本発明の酸化亜鉛系トランジスタ1の層構造では、バッファ層3中に形成される電子縮退層3aの影響をなくするため、バッファ層4に高抵抗層となる酸化マグネシウム亜鉛層を使用している。
従って、図2(a)に示したように、前記電子縮退層3aとチャネル層5とを電気的に分離することができ、電子縮退層3aが素子特性に及ぼす影響や電子縮退層3aによる素子の電気的な結合をなくすることができる。
また、図1に示した本発明の酸化亜鉛系トランジスタ1の層構造では、ゲート絶縁膜層6に、高抵抗の例えば酸化マグネシウム亜鉛層を使用するので、酸化亜鉛のチャネル層5とゲート絶縁膜層6の界面を擬似格子整合ヘテロ接合で形成することができる。
従って、界面準位のない良好な界面を形成でき、実用上問題のない程度に小さなヒステリシス特性を有するトランジスタを実現できる。
ところで、通常のヘテロ接合トランジスタでは、チャネル層を形成するキャリア層を生成するために、変調ドープ構造などを採用することが一般的である。ところが、本発明のような、酸化亜鉛と酸化マグネシウム亜鉛のヘテロ構造では、窒化ガリウムと窒化アルミニウムのヘテロ構造と同じように、ヘテロ構造によって生じる格子歪により分極電荷が生じ、それによって生じる分極電界によって、ヘテロ界面に二次元電子ガスが誘起される。
この二次元電子ガスが誘起されることは、発明者等が図1に示す構造の酸化亜鉛系トランジスタ1を使用して、電子移動度とキャリア密度の温度依存性を調査した結果を示す図4を見ると、電子移動度が低温で急激に増加していること、シートキャリア密度が温度にほとんど依存しないことからも分る。
分子線結晶成長法で酸化亜鉛と酸化マグネシウム亜鉛のヘテロ構造を成長すると、一般的には(000−1)面が終端面となり、バッファ層4を形成する酸化マグネシウム亜鉛の上に成長したチャネル層5の酸化亜鉛とのヘテロ界面の酸化亜鉛側に電子が誘起され、前記二次元電子ガスの層5aが、図2に示したように形成される。
前記誘起される二次元電子の濃度は前記格子歪の量によって決まるのであるが、酸化亜鉛がn形の導電性を示すために、酸化亜鉛のチャネル層5には、図2に示したように、酸化亜鉛層中のドナーがイオン化することによって生成されたキャリア、すなわち三次元電子の層5bも共存することになる。
そのため、チャネル層5中のキャリアの濃度がチャネル層5の厚さにも依存することになって、トランジスタの閾値の電圧制御を困難なものにしていた。
すなわち、チャネル層5の厚さが厚い場合は、酸化亜鉛層中に空乏層が広がることによって、三次元電子のキャリアは減少するものの、空乏層中にイオン化したドナーが存在するため、ゲート電極9からの電界が遮蔽されるので、チャネル層5の二次元電子ガスは減少しない。
従って、トランジスタのチャネル層5を形成する電子の濃度を制御することができず、良好なトランジスタ特性を得ることが困難である。
そこで、図1に示した本発明の酸化亜鉛系トランジスタ1では、前記の層構造に加えて、さらに酸化亜鉛のチャネル層5の厚さを15nm以下としているのである。この場合の前記図2と同様のエネルギーバンド図を図3に示す。
酸化亜鉛のチャネル層5の厚さを適正になした場合は、ゲート電極9からの電界が、イオン化したドナーで終端されることなく二次元電子ガス層5aに到達するので、ゲート電極9に負の電圧を印加すると、図3(b)に示したように、酸化亜鉛のチャネル層5の二次元電子が減少し、良好なトランジスタ動作を得ることができるようになる。
このように、図1に示した本発明の酸化亜鉛系トランジスタ1のようにチャネル層5の厚さをも適正になすことで、図3(b)に示したように、酸化亜鉛層中のドナーがイオン化することによって誘起されるキャリアの生成が抑制され、良好なトランジスタ特性を実現でき、閾値電圧の制御が容易に行えるようになる。
本発明は上記の例に限らず、基板はサファイア基板に限らない等、各請求項に記載された技術的思想の範囲内で、適宜実施の形態を変更しても良いことは言うまでもない。
本発明は、スタガ型の酸化亜鉛系トランジスタのみならず、逆スタガ型の酸化亜鉛系トランジスタにも適用できる。
但し、逆スタガ型の場合、ゲート絶縁膜を酸化マグネシウム亜鉛で形成する場合は、このゲート絶縁膜がバッファ層と同じ働きをするため、このゲート絶縁膜がバッファ層を兼ねることになる。この場合も、ゲート絶縁膜の部分が酸化マグネシウム亜鉛で、かつ、擬似格子整合しているときは、良好なヘテロ界面が形成されるため、素子特性も改善されると考えられる。
本発明の酸化亜鉛系トランジスタの構造を示した図である。 図1に示した層構造で、チャネル層の厚さが厚い場合の酸化亜鉛系トランジスタのエネルギーバンド図で、(a)はゲート電圧を印加していない場合、(b)はゲート電圧を印加した場合である。 図1に示した層構造の本発明の酸化亜鉛系トランジスタのエネルギーバンド図で、(a)はゲート電圧を印加していない場合、(b)はゲート電圧を印加した場合である。 図1に示す構造の酸化亜鉛系トランジスタを使用して、電子移動度とキャリア密度の温度依存性を調査した結果を示す図である。 従来の酸化亜鉛系トランジスタの構成を示した図である。
符号の説明
1 酸化亜鉛系トランジスタ
2 サファイア基板
3,4 バッファ層
5 チャネル層
6 ゲート絶縁膜層
7 ソース電極
8 ドレイン電極
9 ゲート電極

Claims (4)

  1. 基板上に酸化亜鉛系チャネル層、ゲート絶縁膜層、ゲート電極、ソース電極、ドレイン電極を形成した酸化亜鉛系トランジスタにおいて、
    前記基板とチャネル層間に形成するバッファ層を、マグネシウム組成が10原子%以上の高抵抗の酸化マグネシウム亜鉛で形成すると共に、
    前記チャネル層を、酸化亜鉛、あるいは、前記バッファ層よりマグネシウム組成の含有量が小さい酸化マグネシウム亜鉛で形成することを特徴とする酸化亜鉛系トランジスタ。
  2. 前記チャネル層は、厚さが15nm以下であることを特徴とする請求項1に記載の酸化亜鉛系トランジスタ。
  3. 前記ゲート絶縁膜層は、高抵抗の酸化亜鉛混晶で形成されていることを特徴とする請求項1又は2に記載の酸化亜鉛系トランジスタ。
  4. 前記ゲート絶縁膜層を形成する高抵抗の酸化亜鉛混晶として、酸化亜鉛に擬似格子整合する酸化マグネシウム亜鉛を用いることを特徴とする請求項3に記載の酸化亜鉛系トランジスタ。
JP2005055823A 2005-03-01 2005-03-01 酸化亜鉛系トランジスタ Expired - Fee Related JP4851103B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005055823A JP4851103B2 (ja) 2005-03-01 2005-03-01 酸化亜鉛系トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005055823A JP4851103B2 (ja) 2005-03-01 2005-03-01 酸化亜鉛系トランジスタ

Publications (2)

Publication Number Publication Date
JP2006245105A JP2006245105A (ja) 2006-09-14
JP4851103B2 true JP4851103B2 (ja) 2012-01-11

Family

ID=37051243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005055823A Expired - Fee Related JP4851103B2 (ja) 2005-03-01 2005-03-01 酸化亜鉛系トランジスタ

Country Status (1)

Country Link
JP (1) JP4851103B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101415561B1 (ko) 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
KR20180059577A (ko) * 2009-11-27 2018-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2869656B2 (ja) * 1989-09-13 1999-03-10 ディックデグレモン株式会社 下水の浄化方法
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3399392B2 (ja) * 1999-02-19 2003-04-21 株式会社村田製作所 半導体発光素子、およびその製造方法
JP4920836B2 (ja) * 2001-07-30 2012-04-18 シャープ株式会社 半導体素子
JP4045499B2 (ja) * 2003-03-27 2008-02-13 信越半導体株式会社 ZnO系半導体素子の製造方法

Also Published As

Publication number Publication date
JP2006245105A (ja) 2006-09-14

Similar Documents

Publication Publication Date Title
Wong et al. Field-plated Ga 2 O 3 MOSFETs with a breakdown voltage of over 750 V
EP2634812B1 (en) Transistor, Method Of Manufacturing The Same And Electronic Device Including Transistor
US9570621B2 (en) Display substrate, method of manufacturing the same
KR101413655B1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
US10153304B2 (en) Thin film transistors, arrays substrates, and manufacturing methods
JP5015472B2 (ja) 薄膜トランジスタ及びその製法
KR101344483B1 (ko) 박막 트랜지스터
US20150084035A1 (en) Thin film transistor and method of manufacturing the same
JP2010016163A (ja) 薄膜トランジスタおよび表示装置
WO2016008226A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示设备
KR101919426B1 (ko) 그래핀 전자 소자 및 그 제조 방법
US8785243B2 (en) Method for manufacturing a thin film transistor array panel
KR20220151580A (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR20100057243A (ko) 박막 트랜지스터 및 그의 제조 방법
US10396186B2 (en) Thin film transistor, method for fabricating the same, display panel and display device
US9252284B2 (en) Display substrate and method of manufacturing a display substrate
CN107068748B (zh) 半导体功率元件
JP4851103B2 (ja) 酸化亜鉛系トランジスタ
CN109119427B (zh) 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板
KR102225594B1 (ko) 박막 트랜지스터 및 그 제조 방법
US10121663B2 (en) Semiconductor device and method for producing same
US20160260744A1 (en) Thin-Film Transistor (TFT), Manufacturing Method Thereof, Array Substrate and Display Device
Chien et al. Breaking through the multi-mesa-channel width limited of normally off GaN HEMTs through modulation of the via-hole-length
KR20150055475A (ko) 높은 온/오프 전류비를 가진 박막 트랜지스터
CN118039702A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111020

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees