JP4851103B2 - 酸化亜鉛系トランジスタ - Google Patents
酸化亜鉛系トランジスタ Download PDFInfo
- Publication number
- JP4851103B2 JP4851103B2 JP2005055823A JP2005055823A JP4851103B2 JP 4851103 B2 JP4851103 B2 JP 4851103B2 JP 2005055823 A JP2005055823 A JP 2005055823A JP 2005055823 A JP2005055823 A JP 2005055823A JP 4851103 B2 JP4851103 B2 JP 4851103B2
- Authority
- JP
- Japan
- Prior art keywords
- zinc oxide
- layer
- magnesium
- transistor
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
バッファ層中に形成される電子縮退層の影響をなくし、また、チャネル層の酸化亜鉛自身の高抵抗化が容易に行えるようにするために、
基板上に酸化亜鉛系チャネル層、ゲート絶縁膜層、ゲート電極、ソース電極、ドレイン電極を形成した酸化亜鉛系トランジスタにおいて、
前記基板とチャネル層間に形成するバッファ層を、マグネシウム組成が10原子%以上の高抵抗の酸化マグネシウム亜鉛で形成すると共に、
前記チャネル層を、酸化亜鉛、あるいは、前記バッファ層よりマグネシウム組成の含有量が小さい酸化マグネシウム亜鉛で形成することを最も主要な特徴としている。
図1はスタガ型の本発明の酸化亜鉛系トランジスタ1の構造を示したものであり、たとえばサファイア基板2の上に、分子線結晶成長法により、二層のバッファ層3,4と、酸化亜鉛系のチャネル層5と、ゲート絶縁膜層6を順に形成している。
2 サファイア基板
3,4 バッファ層
5 チャネル層
6 ゲート絶縁膜層
7 ソース電極
8 ドレイン電極
9 ゲート電極
Claims (4)
- 基板上に酸化亜鉛系チャネル層、ゲート絶縁膜層、ゲート電極、ソース電極、ドレイン電極を形成した酸化亜鉛系トランジスタにおいて、
前記基板とチャネル層間に形成するバッファ層を、マグネシウム組成が10原子%以上の高抵抗の酸化マグネシウム亜鉛で形成すると共に、
前記チャネル層を、酸化亜鉛、あるいは、前記バッファ層よりマグネシウム組成の含有量が小さい酸化マグネシウム亜鉛で形成することを特徴とする酸化亜鉛系トランジスタ。 - 前記チャネル層は、厚さが15nm以下であることを特徴とする請求項1に記載の酸化亜鉛系トランジスタ。
- 前記ゲート絶縁膜層は、高抵抗の酸化亜鉛混晶で形成されていることを特徴とする請求項1又は2に記載の酸化亜鉛系トランジスタ。
- 前記ゲート絶縁膜層を形成する高抵抗の酸化亜鉛混晶として、酸化亜鉛に擬似格子整合する酸化マグネシウム亜鉛を用いることを特徴とする請求項3に記載の酸化亜鉛系トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005055823A JP4851103B2 (ja) | 2005-03-01 | 2005-03-01 | 酸化亜鉛系トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005055823A JP4851103B2 (ja) | 2005-03-01 | 2005-03-01 | 酸化亜鉛系トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006245105A JP2006245105A (ja) | 2006-09-14 |
JP4851103B2 true JP4851103B2 (ja) | 2012-01-11 |
Family
ID=37051243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005055823A Expired - Fee Related JP4851103B2 (ja) | 2005-03-01 | 2005-03-01 | 酸化亜鉛系トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4851103B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101415561B1 (ko) | 2007-06-14 | 2014-08-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
JP2009253204A (ja) * | 2008-04-10 | 2009-10-29 | Idemitsu Kosan Co Ltd | 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法 |
KR20180059577A (ko) * | 2009-11-27 | 2018-06-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2869656B2 (ja) * | 1989-09-13 | 1999-03-10 | ディックデグレモン株式会社 | 下水の浄化方法 |
JP3276930B2 (ja) * | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
JP3399392B2 (ja) * | 1999-02-19 | 2003-04-21 | 株式会社村田製作所 | 半導体発光素子、およびその製造方法 |
JP4920836B2 (ja) * | 2001-07-30 | 2012-04-18 | シャープ株式会社 | 半導体素子 |
JP4045499B2 (ja) * | 2003-03-27 | 2008-02-13 | 信越半導体株式会社 | ZnO系半導体素子の製造方法 |
-
2005
- 2005-03-01 JP JP2005055823A patent/JP4851103B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006245105A (ja) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wong et al. | Field-plated Ga 2 O 3 MOSFETs with a breakdown voltage of over 750 V | |
EP2634812B1 (en) | Transistor, Method Of Manufacturing The Same And Electronic Device Including Transistor | |
US9570621B2 (en) | Display substrate, method of manufacturing the same | |
KR101413655B1 (ko) | 산화물 반도체 박막 트랜지스터의 제조 방법 | |
US10153304B2 (en) | Thin film transistors, arrays substrates, and manufacturing methods | |
JP5015472B2 (ja) | 薄膜トランジスタ及びその製法 | |
KR101344483B1 (ko) | 박막 트랜지스터 | |
US20150084035A1 (en) | Thin film transistor and method of manufacturing the same | |
JP2010016163A (ja) | 薄膜トランジスタおよび表示装置 | |
WO2016008226A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示设备 | |
KR101919426B1 (ko) | 그래핀 전자 소자 및 그 제조 방법 | |
US8785243B2 (en) | Method for manufacturing a thin film transistor array panel | |
KR20220151580A (ko) | 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR20100057243A (ko) | 박막 트랜지스터 및 그의 제조 방법 | |
US10396186B2 (en) | Thin film transistor, method for fabricating the same, display panel and display device | |
US9252284B2 (en) | Display substrate and method of manufacturing a display substrate | |
CN107068748B (zh) | 半导体功率元件 | |
JP4851103B2 (ja) | 酸化亜鉛系トランジスタ | |
CN109119427B (zh) | 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板 | |
KR102225594B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
US10121663B2 (en) | Semiconductor device and method for producing same | |
US20160260744A1 (en) | Thin-Film Transistor (TFT), Manufacturing Method Thereof, Array Substrate and Display Device | |
Chien et al. | Breaking through the multi-mesa-channel width limited of normally off GaN HEMTs through modulation of the via-hole-length | |
KR20150055475A (ko) | 높은 온/오프 전류비를 가진 박막 트랜지스터 | |
CN118039702A (zh) | 一种顶栅肖特基氧化物薄膜晶体管及制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080131 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111020 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |