JP4850902B2 - 表示素子及びその駆動方法並びにそれを備えた電子ペーパー - Google Patents

Description

本発明は、複数の表示部が積層された構造を有する表示素子及びその駆動方法並びにそれを備えた電子ペーパーに関する。

近年、各企業及び各大学等において、電子ペーパーの開発が盛んに進められている。電子ペーパーの利用が期待されている適用分野として、電子ブックを筆頭に、モバイル端末機器のサブディスプレイやＩＣカードの表示部等の携帯機器分野がある。電子ペーパーに用いられる表示素子の一つに、コレステリック相が形成される液晶組成物（コレステリック液晶又はカイラルネマティク液晶と称される。以下、コレステリック液晶と言う）を用いた液晶表示素子がある。コレステリック液晶は、半永久的な表示保持特性（メモリ性）、鮮やかなカラー表示特性、高コントラスト特性、及び高解像度特性等の優れた特徴を有している。

図１９は、コレステリック液晶を用いたフルカラー表示が可能な液晶表示素子５１の断面構成を模式的に示している。液晶表示素子５１は、表示面から順に、青色（Ｂ）表示部４６ｂと、緑色（Ｇ）表示部４６ｇと、赤色（Ｒ）表示部４６ｒとが積層された構造を有している。図示において、上方の基板４７ｂ側が表示面であり、外光（実線矢印）は基板４７ｂ上方から表示面に向かって入射するようになっている。なお、基板４７ｂ上方に観測者の目及びその観察方向（破線矢印）を模式的に示している。

Ｂ表示部４６ｂは、一対の上下基板４７ｂ、４９ｂ間に封入された青色（Ｂ）用液晶４３ｂと、Ｂ用液晶層４３ｂに所定のパルス電圧を印加するパルス電圧源４１ｂとを有している。Ｇ表示部４６ｇは、一対の上下基板４７ｇ、４９ｇ間に封入された緑色（Ｇ）用液晶４３ｇと、Ｇ用液晶層４３ｇに所定のパルス電圧を印加するパルス電圧源４１ｇとを有している。Ｒ表示部４６ｒは、一対の上下基板４７ｒ、４９ｒ間に封入された赤色（Ｒ）用液晶４３ｒと、Ｒ用液晶層４３ｒに所定のパルス電圧を印加するパルス電圧源４１ｒとを有している。Ｒ表示部４６ｒの下基板４９ｒ裏面には光吸収層４５が配置されている。

各Ｂ、Ｇ、Ｒ用液晶層４３ｂ、４３ｇ、４３ｒに用いられているコレステリック液晶は、ネマティック液晶にキラル性の添加剤（カイラル材ともいう）を数十ｗｔ％の含有率で比較的大量に添加した液晶混合物である。ネマティック液晶にカイラル材を比較的大量に含有させると、ネマティック液晶分子を強く螺旋状に捻ったコレステリック相を形成することができる。

コレステリック液晶は双安定性（メモリ性）を備えており、液晶に印加する電界強度の調節によりプレーナ状態、フォーカルコニック状態又はプレーナ状態とフォーカルコニック状態とが混在した中間的な状態のいずれかの状態をとることができ、一旦プレーナ状態、フォーカルコニック状態又はそれらが混在した中間的な状態になると、その後は無電界下においても安定してその状態を保持する。

プレーナ状態は、上下基板４７、４９間に所定の高電圧を印加して液晶層４３に強電界を与えた後、急激に電界をゼロにすることにより得られる。フォーカルコニック状態は、例えば、上記高電圧より低い所定電圧を上下基板４７、４９間に印加して液晶層４３に電界を与えた後、急激に電界をゼロにすることにより得られる。

プレーナ状態とフォーカルコニック状態とが混在した中間的な状態は、例えば、フォーカルコニック状態が得られる電圧よりも低い電圧を上下基板４７、４９間に印加して液晶層４３に電界を与えた後、急激に電界をゼロにすることにより得られる。

このコレステリック液晶を用いた液晶表示素子５１の表示原理を、Ｂ表示部４６ｂを例にとって説明する。図２０（ａ）は、Ｂ表示部４６ｂのＢ用液晶層４３ｂがプレーナ状態におけるコレステリック液晶の液晶分子３３の配向状態を示している。図２０（ａ）に示すように、プレーナ状態での液晶分子３３は、基板厚方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は基板面にほぼ垂直になる。

プレーナ状態では、液晶分子３３の螺旋ピッチに応じた所定波長の光が選択的に液晶層で反射される。液晶層の平均屈折率をｎとし、螺旋ピッチをｐとすると、反射が最大となる波長λは、λ＝ｎ・ｐで示される。

従って、Ｂ表示部４６ｂのＢ用液晶層４３ｂでプレーナ状態時に青色の光を選択的に反射させるには、例えばλ＝４８０ｎｍとなるように平均屈折率ｎ及び螺旋ピッチｐを決める。平均屈折率ｎは液晶材料及びカイラル材を選択することで調整可能であり、螺旋ピッチｐは、カイラル材の含有率を調整することにより調節することができる。

図２０（ｂ）は、Ｂ表示部４６ｂのＢ用液晶層４３ｂがフォーカルコニック状態におけるコレステリック液晶の液晶分子３３の配向状態を示している。図２０（ｂ）に示すように、フォーカルコニック状態での液晶分子３３は、基板面内方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は基板面にほぼ平行になる。フォーカルコニック状態では、Ｂ用液晶層４３ｂに反射波長の選択性は失われ、入射光の殆どが透過する。透過光はＲ表示部４６ｒの下基板４９ｒ裏面に配置された光吸収層４５で吸収されるので暗（黒）表示が実現できる。

プレーナ状態とフォーカルコニック状態とが混在した中間的な状態では、プレーナ状態とフォーカルコニック状態との存在割合に応じて反射光と透過光との割合が調整され、反射光の強度が変化する。従って、反射光の強度に応じた中間調表示が実現できる。

このように、コレステリック液晶では、螺旋状に捻られた液晶分子３３の配向状態で光の反射量を制御することができる。上記のＢ用液晶層４３ｂと同様にして、Ｇ用液晶層４３ｇ及びＲ用液晶層４３ｒに、プレーナ状態時に緑又は赤の光を選択的に反射させるコレステリック液晶をそれぞれ封入してフルカラー表示の液晶表示素子５１が作製される。液晶表示素子５１は、メモリ性があり、画面書き換え時以外には電力を消費せずにフルカラー表示が可能である。
特開平１０−４８５９５号公報

一般に、表示素子の画面書き換えは短時間であることが望ましい。しかしながら、コレステリック液晶を用いた液晶表示素子は、画面書き換えのためのデータ書込み走査に要する時間が、ツイステッドネマティック（ＴＮ）液晶方式やスーパーツイステッドネマティック（ＳＴＮ）液晶方式などを用いた従来の液晶表示素子に比べて１０〜１００倍長い。このため、画面書き換えに０．５〜１０秒程度の時間が掛かってしまい、画面の観察者は、画面書き換え時に画像内容を認識するのに長時間を費やさなければならないという問題が生じている。

本発明は、画面書き換え時に短時間で画像内容を認識できる表示素子及びその駆動方法、並びにそれを備えた電子ペーパーを提供することを目的とする。

上記目的は、複数の表示部が積層された表示素子において、複数の第１画素を備えた一の表示部と、前記一の表示部と積層され、前記複数の第１画素のそれぞれに対応配置された複数の第２画素を備えた他の表示部と、画像表示のある時点において、前記複数の第１画素のうち所定の第１画素を駆動するのとほぼ同時に、当該所定の第１画素に対応配置された第２画素とは別の所定の第２画素を駆動する駆動部とを有することを特徴とする表示素子によって達成される。

上記本発明の表示素子において、前記複数の第１画素はマトリクス状に配置され、前記複数の第２画素は前記複数の第１画素に対応してマトリクス状に配置され、前記駆動部は、前記複数の第１及び第２画素を行又は列単位で同時に駆動し、駆動行又は列を順次移動させて画像を表示させる線順次走査で動作することを特徴とする。

上記本発明の表示素子において、前記駆動部は、前記線順次走査での走査開始位置を前記一の表示部と前記他の表示部とで異ならせることを特徴とする。

上記本発明の表示素子において、前記駆動部は、前記線順次走査での走査方向を前記一の表示部と他の表示部とで逆にすることを特徴とする。

上記本発明の表示素子において、前記一の表示部に備えられ、前記駆動行又は列ごとに配置された複数の第１走査線と、前記他の表示部に備えられ、前記複数の第１走査線に対応して前記駆動行又は列ごとに配置された複数の第２走査線と、前記駆動部に備えられ、前記複数の第１走査線のうち所定の第１走査線及び当該所定の第１走査線に対応配置された第２走査線とは別の所定の第２走査線が共通接続された走査線駆動回路とを有することを特徴とする。

上記本発明の表示素子において、前記駆動部は、前記複数の第１及び第２画素を複数回駆動して多階調を表示させることを特徴とする。

上記本発明の表示素子において、前記一の表示部及び他の表示部のそれぞれは、対向配置された一対の基板と、前記基板間に封止された液晶とを有することを特徴とする。

上記本発明の表示素子において、前記液晶はコレステリック液晶であることを特徴とする。

上記本発明の表示素子において、前記一の表示部及び他の表示部と共に積層され、前記複数の第１及び第２画素のそれぞれに対応配置された複数の第３画素を備えたさらに他の表示部を有し、前記複数の第１乃至第３画素は、光を反射する状態、透過する状態、又はそれらの中間的な状態を示し、前記一の表示部、他の表示部及びさらに他の表示部のそれぞれが、青色、緑色又は赤色のいずれかの光を反射することを特徴とする。

上記本発明の表示素子において、前記一の表示部は、前記青色を反射し、前記他の表示部は、前記緑色を反射し、前記さらに他の表示部は、前記赤色を反射し、表示面側から前記一の表示部、他の表示部及びさらに他の表示部の順に積層されていることを特徴とする。

上記本発明の表示素子において、前記他の表示部の前記液晶の旋光性は、前記一の表示部及びさらに他の表示部の前記液晶の旋光性と異なることを特徴とする。

上記本発明の表示素子において、前記表示面側とは反対側の最下部に配置された光吸収層をさらに有することを特徴とする。
上記本発明の表示素子において、前記複数の第１及び第２画素のそれぞれは、セグメント型表示方式の表示セグメントであることを特徴とする。

また、上記目的は、所定の画像を表示する表示部を有する電子ペーパーにおいて、前記表示部は、上記本発明の表示素子を備えていることを特徴とする電子ペーパーによって達成される。

また、上記目的は、複数の第１画素と、前記複数の第１画素と積層され、前記複数の第１画素のそれぞれに対応配置された複数の第２画素とを駆動して画像を表示する表示素子の駆動方法において、画像表示のある時点において、前記複数の第１画素のうち所定の第１画素を駆動するのとほぼ同時に、当該所定の第１画素に対応配置された第２画素とは別の所定の第２画素を駆動することを特徴とする表示素子の駆動方法によって達成される。

上記本発明の表示素子の駆動方法において、マトリクス状に配置された前記複数の第１及び第２画素を行又は列単位で同時に駆動し、駆動行又は列を順次移動させて画像を表示させる線順次走査を行うことを特徴とする。

上記本発明の表示素子の駆動方法において、前記線順次走査での走査開始位置を前記第１画素と前記第２画素とで異ならせることを特徴とする。

上記本発明の表示素子の駆動方法において、前記線順次走査での走査方向を前記第１画素と前記第２画素とで逆にすることを特徴とする。

本発明によれば、画面書き換え時の画像内容を短時間で認識できるようになる。

［第１の実施の形態］
本発明の第１の実施の形態による表示素子及びその駆動方法並びにそれを備えた電子ペーパーについて図１乃至６を用いて説明する。本実施の形態では、表示素子として、青（Ｂ）、緑（Ｇ）及び赤（Ｒ）用コレステリック液晶を用いた液晶表示素子１を例にとって説明する。図１は、本実施の形態による液晶表示素子１の概略構成の一例を示している。図２は、図１において図左右方向に平行な直線で液晶表示素子１を切断した断面構成を模式的に示している。

図１及び図２に示すように、液晶表示素子１は、プレーナ状態で青色の光を反射するＢ用液晶層３ｂを備えたＢ表示部（第１表示部）６ｂと、プレーナ状態で緑色の光を反射するＧ用液晶層３ｇを備えたＧ表示部（第２表示部）６ｇと、プレーナ状態で赤色の光を反射するＲ用液晶層３ｒを備えたＲ表示部（第３表示部）６ｒとを有している。Ｂ、Ｇ、Ｒの各表示部６ｂ、６ｇ、６ｒは、この順に光入射面（表示面）側から積層されている。

Ｂ表示部６ｂは、対向配置された一対の上下基板７ｂ、９ｂと、両基板７ｂ、９ｂ間に封止されたＢ用液晶層３ｂとを有している。Ｂ用液晶層３ｂは、青色を選択的に反射するように平均屈折率ｎや螺旋ピッチｐが調整されたＢ用コレステリック液晶を有している。

Ｇ表示部６ｇは、対向配置された一対の上下基板７ｇ、９ｇと、両基板７ｇ、９ｇ間に封止されたＧ用液晶層３ｇとを有している。Ｇ用液晶層３ｇは、緑色を選択的に反射するように平均屈折率ｎや螺旋ピッチｐが調整されたＧ用コレステリック液晶を有している。

Ｒ表示部６ｒは、対向配置された一対の上下基板７ｒ、９ｒと、両基板７ｒ、９ｒ間に封止されたＲ用液晶層３ｒとを有している。Ｒ用液晶層３ｒは、赤色を選択的に反射するように平均屈折率ｎや螺旋ピッチｐが調整されたＲ用コレステリック液晶を有している。

Ｂ、Ｇ、Ｒ用の各液晶層３ｂ、３ｇ、３ｒを構成する液晶組成物は、ネマティック液晶混合物にカイラル材を１０〜４０ｗｔ％添加したコレステリック液晶である。カイラル材の添加率はネマティック液晶成分とカイラル材との合計量を１００ｗｔ％としたときの値である。ネマティック液晶としては従来公知の各種のものを用いることができるが、液晶層３ｂ、３ｇ、３ｒの駆動電圧を比較的低くするには、誘電率異方性Δεが２０≦Δε≦５０であることが好ましい。また、コレステリック液晶の屈折率異方性Δｎの値は、０．１８≦Δｎ≦０．２４であることが好ましい。屈折率異方性Δｎがこの範囲より小さいと、プレーナ状態での各液晶層３ｂ、３ｇ、３ｒの反射率が低くなり、この範囲より大きいと、液晶層３ｂ、３ｇ、３ｒはフォーカルコニック状態での散乱反射が大きくなるほか、粘度も高くなり、応答速度が低下する。

また、Ｂ用及びＲ用のコレステリック液晶に添加されるカイラル材と、Ｇ用のコレステリック液晶に添加されるカイラル材とは、互いに旋光性が異なる光学異性体である。従って、Ｂ用及びＲ用のコレステリック液晶の旋光性は同じで、Ｇ用コレステリック液晶の旋光性と異なっている。

図３は、各液晶層３ｂ、３ｇ、３ｒのプレーナ状態での反射スペクトルの一例を示している。横軸は、反射光の波長（ｎｍ）を表し、縦軸は、反射率（白色板比；％）を表している。Ｂ用液晶層３ｂでの反射スペクトルは図中▲印を結ぶ曲線で示されている。同様に、Ｇ用液晶層３ｇでの反射スペクトルは■印を結ぶ曲線で示し、Ｒ用液晶層３ｒでの反射スペクトルは◆印を結ぶ曲線で示している。

図３に示すように、各液晶層３ｂ、３ｇ、３ｒのプレーナ状態での反射スペクトルの中心波長は、液晶層３ｂ、３ｇ、３ｒの順に長くなる。Ｂ、Ｇ、Ｒの各表示部６ｂ、６ｇ、６ｒの積層構造において、プレーナ状態におけるＧ用液晶層３ｇでの旋光性と、Ｂ用及びＲ用液晶層３ｂ、３ｒでの旋光性とを異ならしているので、図３に示す青と緑、及び緑と赤の反射スペクトルが重なる領域では、例えば、Ｂ用液晶層３ｂとＲ用液晶層３ｒで右円偏光の光を反射させ、Ｇ用液晶層３ｇで左円偏光の光を反射させることができる。これにより、反射光の損失を低減させて、液晶表示素子１の表示画面の明るさを向上させることができる。

上基板７ｂ、７ｇ、７ｒ、及び下基板９ｂ、９ｇ、９ｒは、透光性を有することが必要である。本実施の形態では、縦横の長さが１０（ｃｍ）×８（ｃｍ）の大きさに切断した２枚のポリカーボネート（ＰＣ）フィルム基板を用いている。また、ＰＣ基板に代えてガラス基板やポリエチレンテレフタレート（ＰＥＴ）等のフィルム基板を使用することもできる。これらのフィルム基板は十分な可撓性を備えている。本実施の形態では、上基板７ｂ、７ｇ、７ｒ及び下基板９ｂ、９ｇ、９ｒはいずれも透光性を有しているが、最下層に配置されるＲ表示部６ｒの下基板９ｒは不透光性であってもよい。

図１及び図２に示すように、Ｂ表示部６ｂの下基板９ｂのＢ用液晶層３ｂ側には、図１の図中上下方向に延びる複数の帯状のデータ電極１９ｂが並列して形成されている。なお、図２での符号１９ｂは、複数のデータ電極１９ｂの存在領域を示している。また、上基板７ｂのＢ用液晶層３ｂ側には、図１の図中左右方向に延びる複数の帯状の走査電極（第１走査線）１７ｂが並列して形成されている。図１に示すように、上下基板７ｂ、９ｂを電極形成面の法線方向に見て、複数の走査電極１７ｂとデータ電極１９ｂとは、互いに交差して対向配置されている。本実施の形態では、３２０×２４０ドットのＱＶＧＡ表示ができるように、透明電極をパターニングして０．２４ｍｍピッチのストライプ状の２４０本の走査電極１７ｂ（ｉ）（但し、ｉは整数、１≦ｉ≦ｍ＝２４０）及び３２０本のデータ電極１９ｂ（ｊ）（但し、ｊは整数、１≦ｊ≦ｎ＝３２０）を形成している。両電極１７ｂ（ｉ）と１９ｂ（ｊ）との各交差領域がそれぞれＢピクセル（第１画素）１２ｂ（ｉ，ｊ）となる。複数のＢピクセル１２ｂ（ｉ，ｊ）は２４０（＝ｍ）行×３２０（＝ｎ）列のマトリクス状に配置されている。

Ｇ表示部６ｇにも、Ｂ表示部６ｂと同様に２４０本の走査電極（第２走査線）１７ｇ（ｉ）、３２０本のデータ電極１９ｇ（ｊ）及びｍ行ｎ列のマトリクス状に配列されるＧピクセル（第２画素）１２ｇ（ｉ，ｊ）（不図示）が形成されている。Ｒ表示部６ｒにも同様に走査電極１７ｒ（ｉ）、データ電極１９ｒ（ｊ）及びＲピクセル（第３画素）１２ｒ（ｉ，ｊ）（不図示）が形成されている。

各表示部６ｂ、６ｇ、６ｒの走査電極１７ｂ（ｉ）、１７ｇ（ｉ）、１７ｒ（ｉ）同士は、上基板７ｂの基板面法線方向に見て、ほぼ同一位置に重なって配置されている。同様に、データ電極１９ｂ（ｊ）、１９ｇ（ｊ）、１９ｒ（ｊ）同士は、上基板７ｂの基板面法線方向に見て、ほぼ同一位置に重なって配置されている。

従って、各表示部６ｂ、６ｇ、６ｒのｉ行ｊ列のＢピクセル１２ｂ（ｉ，ｊ）、Ｇピクセル１２ｇ（ｉ，ｊ）、Ｒピクセル１２ｒ（ｉ，ｊ）は、上基板７ｂの基板面法線方向に見て、ほぼ同一位置に重なって配置されている。１組のＢ、Ｇ、Ｒピクセル１２ｂ（ｉ，ｊ）、１２ｇ（ｉ，ｊ）、１２ｒ（ｉ，ｊ）で液晶表示素子１の１ピクセル１２（ｉ，ｊ）が構成されている。ピクセル１２（ｉ，ｊ）がマトリクス状に配列されて表示画面を形成している。

走査電極１７ｂ、１７ｇ、１７ｒ及びデータ電極１９ｂ、１９ｇ、１９ｒの形成材料としては、例えばインジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；ＩＴＯ）が代表的であるが、その他インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｃ Ｏｘｉｄｅ；ＩＺＯ）等の透明導電膜、アルミニウムあるいはシリコン等の金属電極、又はアモルファスシリコンや珪酸ビスマス（Ｂｉｓｍｕｔｈ Ｓｉｌｉｃｏｎ Ｏｘｉｄｅ；ＢＳＯ）等の透明導電膜等を用いることができる。

上基板７ｂ、７ｇ、７ｒには、複数の走査電極１７ｂ（１）〜１７ｂ（２４０）、１７ｇ（１）〜１７ｇ（２４０）、１７ｒ（１）〜１７ｒ（２４０）を駆動する走査電極用ドライバＩＣが実装された走査電極駆動回路２５が接続されている。また、下基板９ｂ、９ｇ、９ｒには、複数のデータ電極１９ｂ（１）〜１９ｂ（３２０）、１９ｇ（１）〜１９ｇ（３２０）、１９ｒ（１）〜１９ｒ（３２０）を駆動するデータ電極用ドライバＩＣが実装されたデータ電極駆動回路２７が接続されている。走査電極駆動回路２５及びデータ電極駆動回路２７を含んで駆動部２４が構成されている。

走査電極駆動回路２５は、制御回路２３から出力された所定の信号に基づいて、走査電極１７ｂ（１）〜１７ｂ（２４０）のいずれか１本の走査電極１７ｂ（ｉｂ）、１７ｇ（１）〜１７ｇ（２４０）のいずれか１本の走査電極１７ｇ（ｉｇ）、１７ｒ（１）〜１７ｒ（２４０）のいずれか１本の走査電極１７ｒ（ｉｒ）を選択して、それら３本の走査電極１７ｂ（ｉｂ）、１７ｇ（ｉｇ）、１７ｒ（ｉｒ）に対して走査信号を同時に出力するようになっている。

一方、データ電極駆動回路２７は、制御回路２３から出力された所定の信号に基づいて、選択された走査電極１７ｂ（ｉｂ）上のＢピクセル１２ｂ（ｉｂ，１）〜１２ｂ（ｉｂ，３２０）に対する画像データ信号をデータ電極１９ｂ（１）〜１９ｂ（３２０）のそれぞれに出力するようになっている。また、データ電極駆動回路２７は、データ電極１９ｂ（１）〜１９ｂ（３２０）への画像データ信号の出力に同期して、選択された走査電極１７ｇ（ｉｇ）上のＧピクセル１２ｇ（ｉｇ，１）〜１２ｇ（ｉｇ，３２０）に対する画像データ信号をデータ電極１９ｇ（１）〜１９ｇ（３２０）のそれぞれに出力するようになっている。また同様に、データ電極駆動回路２７は、データ電極１９ｂ（１）〜１９ｂ（３２０）への画像データ信号の出力に同期して、選択された走査電極１７ｒ（ｉｒ）上のＲピクセル１２ｒ（ｉｒ，１）〜１２ｒ（ｉｒ，３２０）に対する画像データ信号をデータ電極１９ｒ（１）〜１９ｒ（３２０）のそれぞれに出力するようになっている。

走査電極用及びデータ電極用ドライバＩＣとして、例えばＴＣＰ（テープキャリアパッケージ）構造の汎用のＳＴＮ用ドライバＩＣが用いられている。走査電極駆動回路２５には、走査電極１７ｂ（又は、走査電極１７ｇ、１７ｒ）の数と同数の２４０本の走査電極用出力端子３５（ｉ）（但し、ｉは整数、１≦ｉ≦ｍ＝２４０）が設けられている。

本実施の形態では、Ｂ、Ｇ、Ｒ用の各液晶層３ｂ、３ｇ、３ｒの駆動電圧をほぼ同じにしているので、１つの出力端子３５（ｉｏ）に、走査電極１７ｂ（ｉｂ）、１７ｇ（ｉｇ）、１７ｒ（ｉｒ）が共通接続されている。こうすることにより、Ｂ、Ｇ、Ｒ用の各表示部６ｂ、６ｇ、６ｒ毎に走査電極駆動回路２５を設ける必要がなくなるので液晶表示素子１の駆動回路の構成を簡略化することができる。また、走査電極用ドライバＩＣの数を削減できるので液晶表示素子１の低コスト化を実現することができる。なお、Ｂ、Ｇ、Ｒ用の走査電極駆動回路２５の出力端子３５の共通化は、必要に応じて行えばよい。

データ電極駆動回路２７はデータ電極１９ｂ、１９ｇ、１９ｒの合計数と同数の出力端子３６を有している。データ電極１９ｂ、１９ｇ、１９ｒは、データ電極駆動回路２７の所定の出力端子３６に別個に接続されている。

本実施の形態による走査電極駆動回路２５では、所定の出力端子３５（ｉｏ）と、当該出力端子３５（ｉｏ）に共通接続される走査電極１７ｂ（ｉｂ）、１７ｇ（ｉｇ）、１７ｒ（ｉｒ）との接続関係は、ｉｏ＝ｉｂ＝ｉｒ、且つ、ｉｇ＝２４１−ｉｂとなっている。つまり、図１に示すように、Ｂ、Ｒ表示部６ｂ、６ｒで図中上側に配置された走査電極１７ｂ（１）、１７ｒ（１）と、Ｇ表示部６ｇで図中下側に配置された走査電極１７ｇ（２４０）とが、走査電極駆動回路２５の上側に配置された出力端子３５（１）に共通接続されている。そして順次、Ｂ、Ｒ表示部６ｂ、６ｒの上からｉ行目の走査電極１７ｂ（ｉ）、１７ｒ（ｉ）と、Ｇ表示部６ｇの（２４１−ｉ）行目の走査電極１７ｇ（２４１−ｉ）とが、走査電極駆動回路２５の上からｉ番目の出力端子３５（ｉ）に共通接続されている。

本方式では一般に、走査電極１７ｂ、１７ｇ、１７ｒの本数がｍ本の場合は、Ｂ、Ｒ表示部６ｂ、６ｒのｉ行目の走査電極１７ｂ（ｉ）、１７ｒ（ｉ）と、Ｇ表示部６ｇの（ｍ＋１−ｉ）行目の走査電極１７ｇ（ｍ＋１−ｉ）とが、走査電極駆動回路２５のｉ番目の出力端子３５（ｉ）に共通接続される。

各走査電極１７ｂ（ｉ）は、フレキシブルケーブル３４ｂ内に設けられた複数配線（不図示）の一にそれぞれ接続され、フレキシブルケーブル３４ｂを介して走査電極駆動回路２５の各出力端子３５（ｉ）にそれぞれ電気的に接続されている。

同様に、各走査電極１７ｒ（ｉ）は、フレキシブルケーブル３４ｒ内に設けられた複数配線（不図示）の一にそれぞれ接続され、フレキシブルケーブル３４ｒを介して走査電極駆動回路２５の各出力端子３５（ｉ）にそれぞれ電気的に接続されている。

各走査電極１７ｇ（ｉ）は、フレキシブルケーブル３４ｇ内に設けられた複数配線（不図示）の一にそれぞれ接続され、フレキシブルケーブル３４ｇを介して走査電極駆動回路２５の各出力端子３５（２４１−ｉ）にそれぞれ電気的に接続されている。

このように、Ｂ、Ｒ表示部６ｂ、６ｒの走査電極１７ｂ（ｉ）、１７ｒ（ｉ）が出力端子３５（ｉ）に接続されるのに対し、Ｇ表示部６ｇの走査電極１７ｇ（ｉ）は、出力端子３５（２４１−ｉ）に接続させる必要がある。例えば、ケーブル内で配線同士が交差（クロス）せずに連設配置された、いわゆるストレート配線構造のストレートケーブルを用いる場合には、Ｂ、Ｒ表示部６ｂ、６ｒ用のフレキシブルケーブル３４ｂ、３４ｒに対して、Ｇ表示部６ｇ用のフレキシブルケーブル３４ｇを１８０度ねじって、それぞれ端子間を接続すればよい。こうすることにより、走査電極１７ｂ（ｉ）、１７ｇ（２４１−ｉ）、１７ｒ（ｉ）をまとめて出力端子３５（ｉ）に容易に接続できる。各フレキシブルケーブル３４ｂ、３４ｇ、３４ｒの各端子は、熱圧着により各走査電極１７ｂ、１７ｇ、１７ｒ及び走査電極駆動回路２５の出力端子３５に接続されている。

各フレキシブルケーブル３４ｂ、３４ｇ、３４ｒは例えばフィルム（薄膜）形状を有し十分な可撓性を備えているので、液晶表示素子１は全体としても十分な可撓性を備えている。

両電極１７ｂ、１９ｂ上には機能膜として、それぞれ絶縁膜や液晶分子の配列を制御するための配向膜（いずれも不図示）がコーティングされていることが好ましい。絶縁膜は、電極１７ｂ、１９ｂ間の短絡を防止したり、ガスバリア層として液晶表示素子１の信頼性を向上させたりする機能を有している。また、配向膜には、ポリイミド樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、ポリビニルブチラール樹脂及びアクリル樹脂等の有機膜や、酸化シリコン、酸化アルミニウム等の無機材料を用いることができる。本実施の形態では、例えば電極１７ｂ、１９ｂ上の基板全面には、配向膜が塗布（コーティング）されている。配向膜は絶縁性薄膜と兼用されてもよい。

図２に示すように、上下基板７ｂ、９ｂの外周囲に塗布されたシール材２１ｂにより、Ｂ用液晶層３ｂは両基板７ｂ、９ｂ間に封入されている。また、Ｂ用液晶層３ｂの厚さ（セルギャップ）は均一に保持する必要がある。所定のセルギャップを維持するには、樹脂製又は無機酸化物製の球状スペーサをＢ用液晶層３ｂ内に散布したり、柱状スペーサをＢ用液晶層３ｂ内に複数形成したりする。本実施の形態の液晶表示素子１においても、Ｂ用液晶層３ｂ内にスペーサ（不図示）が挿入されてセルギャップの均一性が保持されている。Ｂ用液晶層３ｂのセルギャップは、３μｍ≦ｄ≦６μｍの範囲であることが好ましい。セルギャップがこれより小さいとプレーナ状態での液晶層３ｂの反射率が低くなり、これより大きいと駆動電圧が高くなりすぎる。

Ｇ表示部６ｇ及びＲ表示部６ｒは、Ｂ表示部６ｂと同様の構造を有しているため、説明は省略する。Ｒ表示部６ｒの下基板９ｒの外面（裏面）には、可視光吸収層１５が設けられている。可視光吸収層１５が設けられているので、Ｂ、Ｇ、Ｒの各液晶層３ｂ、３ｇ、３ｒで反射されなかった光が効率よく吸収される。従って、液晶表示素子１はコントラスト比の高い表示を実現できる。なお、可視光吸収層１５は必要に応じて設ければよい。

次に、液晶表示素子１の駆動方法について図４乃至図６を用いて説明する。図４は、液晶表示素子１の駆動波形の一例を示している。図４（ａ）は、コレステリック液晶をプレーナ状態にさせるための駆動波形であり、図４（ｂ）は、コレステリック液晶をフォーカルコニック状態にさせるための駆動波形である。図４（ａ）及び図４（ｂ）において、図上段は、データ電極駆動回路２７から出力されるデータ信号電圧波形Ｖｄを示し、図中段は、走査電極駆動回路２５から出力される走査信号電圧波形Ｖｓを示し、図下段は、Ｂ、Ｇ、Ｒ用の各液晶層３ｂ、３ｇ、３ｒのいずれかのピクセル１２ｂ、１２ｇ、１２ｒに印加される印加電圧波形Ｖｌｃを示している。また、図４（ａ）及び図４（ｂ）において、図の左から右に時間経過を表し、図の上下方向は電圧を表している。

図５は、コレステリック液晶の電圧−反射率特性の一例を示している。横軸はコレステリック液晶に印加される電圧値（Ｖ）を表し、縦軸はコレステリック液晶の反射率（％）を表している。図５に示す実線の曲線Ｐは、初期状態がプレーナ状態におけるコレステリック液晶の電圧−反射率特性を示し、破線の曲線ＦＣは、初期状態がフォーカルコニック状態におけるコレステリック液晶の電圧−反射率特性を示している。

ここでは、図１に示すＢ表示部６ｂの第１列目のデータ電極１９ｂ（１）と第１行目の走査電極１７ｂ（１）との交差部の青（Ｂ）ピクセル１２ｂ（１，１）に所定の電圧を印加する場合を例にとって説明する。図４（ａ）に示すように、第１行目の走査電極１７ｂ（１）が選択される選択期間Ｔ１の前側の約１／２の期間では、データ信号電圧Ｖｄが＋３２Ｖとなるのに対し走査信号電圧Ｖｓが０Ｖとなり、後側の約１／２の期間では、データ信号電圧Ｖｄが０Ｖとなるのに対し走査信号電圧が＋３２Ｖとなる。このため、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂには、選択期間Ｔ１の間に±３２Ｖのパルス電圧が印加される。図５に示すように、コレステリック液晶に所定の高電圧ＶＰ１００（例えば、３２Ｖ）が印加されて強い電界が生じると、液晶分子の螺旋構造は完全にほどけ、全ての液晶分子が電界の向きに従うホメオトロピック状態になる。従って、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂの液晶分子は選択期間Ｔ１では、ホメオトロピック状態になる。

選択期間Ｔ１が終了して非選択期間Ｔ２になると、第１行目の走査電極１７ｂ（１）には、例えば＋２８Ｖ又は＋４Ｖの電圧が選択期間Ｔ１の１／２の周期で印加される。一方、１列目のデータ電極１９ｂ（１）には、所定のデータ信号電圧Ｖｄが印加される。図５（ａ）では、例えば＋３２Ｖ及び０Ｖの電圧が選択期間Ｔ１の１／２の周期で第１列目のデータ電極１９ｂ（１）に印加されている。このため、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂには、非選択期間Ｔ２の間に±４Ｖのパルス電圧が印加される。これにより、非選択期間Ｔ２の間では、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂに生じる電界はほぼゼロになる。

液晶分子がホメオトロピック状態のときに液晶印加電圧がＶＰ１００（±３２Ｖ）からＶＦ０（±４Ｖ）に変化して急激に電界がほぼゼロになると、液晶分子は螺旋軸が両電極１７ｂ（１）、１９ｂ（１）に対してほぼ垂直な方向に向く螺旋状態になり、螺旋ピッチに応じた光を選択的に反射するプレーナ状態になる。従って、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂはプレーナ状態になって光を反射するため、Ｂピクセル１２ｂ（１，１）には青が表示される。

一方、図４（ｂ）に示すように、選択期間Ｔ１の前側の約１／２の期間及び後側の約１／２の期間で、データ信号電圧Ｖｄが２４Ｖ／８Ｖとなるのに対し、走査信号電圧Ｖｓが０Ｖ／＋３２Ｖとなると、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂには、±２４Ｖのパルス電圧が印加される。図５に示すように、コレステリック液晶に所定の低電圧ＶＦ１００ｂ（例えば、２４Ｖ）が印加されて弱い電界が生じると、液晶分子の螺旋構造が完全には解けない状態になる。非選択期間Ｔ２になると、第１行目の走査電極１７ｂ（１）には、例えば＋２８Ｖ／＋４Ｖの電圧が選択期間Ｔ１の１／２の周期で印加され、データ電極１９ｂ（１）には、所定のデータ信号電圧Ｖｄ（例えば＋２４Ｖ／８Ｖ）の電圧が選択期間Ｔ１の１／２の周期で印加される。このため、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂには、非選択期間Ｔ２の間に、−４Ｖ／＋４Ｖのパルス電圧が印加される。これにより、非選択期間Ｔ２の間では、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂに生じる電界はほぼゼロになる。

液晶分子の螺旋構造が完全には解けない状態において、コレステリック液晶の印加電圧がＶＦ１００ｂ（±２４Ｖ）からＶＦ０（±４Ｖ）に変化して急激に電界がほぼゼロになると、液晶分子は螺旋軸が両電極１７ｂ（１）、１９ｂ（１）に対してほぼ平行な方向に向く螺旋状態になり、入射光を透過するフォーカルコニック状態になる。従って、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂはフォーカルコニック状態になって光を透過する。なお、図５に示すように、ＶＰ１００（Ｖ）の電圧を印加して、液晶層に強い電界を生じさせた後に、緩やかに電界を除去しても、コレステリック液晶はフォーカルコニック状態にすることができる。

上記駆動電圧、駆動方法は一例であり、室温で、両電極１７ｂ（１）、１９ｂ（１）間に３０〜３５Ｖのパルス状電圧を実効時間２０ｍｓの間印加すると、Ｂ用液晶層３ｂのコレステリック液晶は選択反射状態（プレーナ状態）となり、１５〜２２Ｖのパルス状の電圧を実効時間２０ｍｓの間印加すると、良好な透過状態（フォーカルコニック状態）となる。

また、室温で、両電極１７ｂ（１）、１９ｂ（１）間に図５に示す破線の枠Ｂの範囲内のパルス状電圧（±２２〜±３０Ｖ）を実効時間２０ｍｓの間印加した後に、±４Ｖのパルス状電圧を印加して、両電極１７ｂ（１）、１９ｂ（１）間に発生する電界を急激にほぼゼロにすると、Ｂ用液晶層３ｂのコレステリック液晶はプレーナ状態とフォーカルコニック状態とが混在した中間的な状態となる。この状態では、Ｂピクセル１２ｂ（１，１）には中間調が表示される。

また、Ｂピクセル１２ｂ（１，１）の液晶層３ｂの初期状態がプレーナ状態の場合には、室温で、両電極１７ｂ（１）、１９ｂ（１）間に図５に示す破線の枠Ａの範囲内のパルス状電圧（±４〜±１５Ｖ）を実効時間２０ｍｓの間印加した後に、±４Ｖのパルス状電圧を印加して、両電極１７ｂ（１）、１９ｂ（１）間に発生する電界を急激にほぼゼロにしても、Ｂ用液晶層３ｂのコレステリック液晶はプレーナ状態とフォーカルコニック状態とが混在した中間的な状態となり、Ｂピクセル１２ｂ（１，１）には中間調が表示される。

上述のＢピクセル１２ｂ（１，１）の駆動と同様にして緑（Ｇ）ピクセル１２ｇ（１，１）及び赤（Ｒ）ピクセル１２ｒ（１，１）を駆動することにより、３つのＢ、Ｇ、Ｒピクセル１２ｂ（１，１）、１２ｇ（１，１）、１２ｒ（１，１）を積層したピクセル１２（１，１）にカラー表示をすることができる。また、第１行から第２４０行までの走査電極１７ｂ（１）〜１７ｂ（２４０）、１７ｇ（１）〜１７ｇ（２４０）、１７ｒ（１）〜１７ｒ（２４０）をいわゆる線順次駆動（線順次走査）させて１行毎に各データ電極１９ｂ、１９ｇ、１９ｒのデータ電圧を書き換えることにより、ピクセル１２（１，１）からピクセル１２（２４０，３２０）までの全てに表示データを出力して１フレーム（表示画面）分のカラー表示が実現できる。

上述したように、走査電極駆動回路２５の所定の出力端子３５（ｉｏ）と、当該出力端子３５（ｉｏ）に共通接続される走査電極１７ｂ（ｉｂ）、１７ｇ（ｉｇ）、１７ｒ（ｉｒ）との接続関係は、ｉｏ＝ｉｂ＝ｉｒ、且つ、ｉｇ＝２４１−ｉｂとなっている。従って、本実施の形態による液晶表示素子１の駆動方法では、画像表示のある時点において、Ｂ、Ｒ表示部６ｂ、６ｒのｉ行目のＢ、Ｒピクセル１２ｂ（ｉ，１）〜１２ｂ（ｉ，３２０）、１２ｒ（ｉ，１）〜１２ｒ（ｉ，３２０）を駆動するのとほぼ同時に、（２４１−ｉ）行目のＧピクセル１２ｇ（２４１−ｉ，１）〜１２ｇ（２４１−ｉ，３２０）を駆動する。つまり、Ｂ、Ｒ表示部６ｂ、６ｒとＧ表示部６ｇとでは、線順次走査での走査開始位置が異なり、また走査方向が逆になる。

走査が開始されると、Ｂ、Ｒ表示部６ｂ、６ｒの１行目の走査電極１７ｂ（１）、１７ｒ（１）及びＧ表示部６ｇの２４０行目の走査電極１７ｇ（２４０）が同時に選択されてそれぞれに走査信号電圧Ｖｓが印加される。また同時に、それぞれの走査電極１７ｂ（１）、１７ｇ（２４０）、１７ｒ（１）上に並列されたＢ、Ｇ、Ｒピクセル１２ｂ（１，１）〜１２ｂ（１，３２０）、１２ｇ（２４０，１）〜１２ｇ（２４０，３２０）、１２ｒ（１，１）〜１２ｒ（１，３２０）に対応したデータ信号電圧Ｖｄがデータ電極駆動回路２７からデータ電極１９ｂ（１）〜１９ｂ（３２０）、１９ｇ（１）〜１９ｇ（３２０）、１９ｒ（１）〜１９ｒ（３２０）に印加される。従って、１行目のＢ、Ｒピクセル１２ｂ（１，１）〜１２ｂ（１，３２０）、１２ｒ（１，１）〜１２ｒ（１，３２０）の液晶層３ｂ、３ｒが駆動されるのとほぼ同時に、２４０行目のＧピクセル１２ｇ（２４０，１）〜１２ｇ（２４０，３２０）の液晶層３ｇが駆動される。

これ以降、Ｂ、Ｒ表示部６ｂ、６ｒでは、走査電極１７ｂ、１７ｒが図１の図中上から下に順次走査される。Ｇ表示部６ｇでは、走査電極１７ｇが図１の図中下から上に順次走査される。従って、ｉ行目のＢ、Ｒピクセル１２ｂ（ｉ，１）〜１２ｂ（ｉ，３２０）、１２ｒ（ｉ，１）〜１２ｒ（ｉ，３２０）の液晶層３ｂ、３ｒが駆動されるのとほぼ同時に、（２４１−ｉ）行目のＧピクセル１２ｇ（２４１−ｉ，１）〜１２ｂ（２４１−ｉ，３２０）の液晶層３ｇが駆動される。

図６は、本実施の形態による線順次走査で１フレームの画像を表示させる途中の画面状態を示している。図６では、積層された表示部６ｂ、６ｇ、６ｒをそれぞれの表示状態が分かるようにずらして図示している。各表示部６ｂ、６ｇ、６ｒの左側にそれぞれ配置された矢印は、各表示部６ｂ、６ｇ、６ｒの走査電極１７ｂ、１７ｇ、１７ｒの走査方向を示している。各矢印が示すように、Ｂ、Ｒ表示部６ｂ、６ｒでは、走査電極１７ｂ、１７ｒは上から下に順次走査され、Ｇ表示部６ｇでは走査電極１７ｇは下から上に順次走査されている。これにより、Ｂ、Ｒ表示部６ｂ、６ｒでは画像が上から下に向かって形成され、Ｇ表示部６ｇでは画像が下から上に向かって形成される。

このように、本実施の形態によれば、Ｂ、Ｒ表示部６ｂ、６ｒとＧ表示部６ｇとで線順次走査の走査開始位置を上記のように異ならせると共に走査方向を逆にしているので、１フレーム期間の半分が経過した時点で、表示画面の上半分にはＢ、Ｒ表示部６ｂ、６ｒの重なった画像が表示され、下半分にはＧ表示部６ｇの画像が表示される。これにより、表示画面の全ての領域にＢ、Ｒ表示部６ｂ、６ｒ又はＧ表示部６ｇのいずれかの画像が表示される。

従って、全ての表示部６ｂ、６ｇ、６ｒで走査開始位置及び走査方向を同じにする場合に比べて、画面の観察者が画面書き換え時に画像内容を短時間で認識できるようになる。本実施の形態によれば、画面の観察者が画像内容を認識するのに要する時間を従来の約半分にすることができる。

次に、液晶表示素子１の製造方法の一例について簡単に説明する。
縦横の長さが１０（ｃｍ）×８（ｃｍ）の大きさに切断した２枚のポリカーボネート（ＰＣ）フィルム基板上にＩＴＯ透明電極を形成してエッチングによりパターニングし、０．２４ｍｍピッチのストライプ状の電極（走査電極１７又はデータ電極１９）をそれぞれ形成する。３２０×２４０ドットのＱＶＧＡ表示ができるよう、２枚のＰＣフィルム基板７、９上にそれぞれストライプ状の電極が形成される。次に、２枚のＰＣフィルム基板７、９上のそれぞれのストライプ状の透明電極１７、１９上にポリイミド系の配向膜材料をスピンコートにより約７００Åの厚さに塗布する。次に、配向膜材料が塗布された２枚のＰＣフィルム基板７、９を９０℃のオーブン中で１時間のベーク処理を行い、配向膜を形成する。次に、一方のＰＣフィルム基板７又は９上の周縁部にエポキシ系のシール材２１をディスペンサを用いて塗布して所定の高さの壁を形成する。

次いで、他方のＰＣフィルム基板９又は７に４μｍ径のスペーサ（積水ファインケミカル社製）を散布する。次いで、２枚のＰＣフィルム基板７、９を貼り合わせて１６０℃で１時間加熱し、シール材を硬化する。次に、真空注入法によりＢ用コレステリック液晶を注入した後、エポキシ系の封止材で注入口を封止し、Ｂ表示部６ｂを作製する。同様の方法により、Ｇ、Ｒ表示部６ｇ、６ｒを作製する。

次に、図２に示すように、表示面側からＢ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒをこの順に積層する。次いで、Ｒ表示部６ｒの下基板９ｒ裏面に可視光吸収層１５を配置する。次に、積層したＢ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒの走査電極１７ｂ、１７ｇ、１７ｒの端子部及びデータ電極１９ｂ、１９ｇ、１９ｒの端子部にＴＣＰ（テープキャリアパッケージ）構造の汎用のＳＴＮ用ドライバＩＣをフレキシブルケーブルを介して接続し、さらに電源回路及び制御回路２３を接続する。こうしてＱＶＧＡ表示が可能な液晶表示素子１が完成する。なお図示は省略するが、完成された液晶表示素子１に入出力装置及び全体を統括制御する制御装置（いずれも不図示）を設けることにより電子ペーパーが完成する。

以上説明したように、本実施の形態によれば、Ｂ、Ｒ表示部６ｂ、６ｒとＧ表示部６ｇとで線順次走査での走査開始位置を異ならせ、走査方向を逆にしているので、１フレーム期間の半分が経過した時に表示画面全体にＢ、Ｒ表示部６ｂ、６ｒの画像又はＧ表示部６ｇの画像のいずれかを表示することができる。従って、液晶表示素子１及びそれを用いた電子ペーパーでは、画面の観察者が画面書き換え時に画像内容を短時間で認識できるようになる。

［第２の実施の形態］
本発明の第２の実施の形態による表示素子及びその駆動方法並びにそれを備えた電子ペーパーについて図７乃至図１６を用いて説明する。本実施の形態は、第１の実施の形態と同一の装置構成を有しながら、コレステリック液晶の累積応答特性を利用して多階調表示が可能な液晶表示素子を用いている。コレステリック液晶にパルス電圧を複数回印加すると、累積応答特性により、プレーナ状態からフォーカルコニック状態、又はフォーカルコニック状態からプレーナ状態に遷移させることができる。

図７はコレステリック液晶の累積応答特性を示すグラフである。横軸はコレステリック液晶へ印加する電圧パルスの数を表している。縦軸は、コレステリック液晶がフォーカルコニック状態での明度を０としプレーナ状態での明度を２５５とした規格値での明度を表している。図中◆印を結ぶ曲線Ａは、プレーナ状態のコレステリック液晶に図５の破線枠Ａ（中間調領域Ａ）内の所定の電圧パルスを複数回印加した場合のパルス印加数と明度との関係を示している。図中■印を結ぶ曲線Ｂは、コレステリック液晶に図５の破線枠Ｂ（中間調領域Ｂ）内の所定の電圧パルスを複数回印加した場合のパルス印加数と明度との関係を示している。

図７の曲線Ａに示すように、コレステリック液晶の初期状態がプレーナ状態の場合、図５の中間調領域Ａ内の所定のパルス電圧を連続的に印加することにより、コレステリック液晶はパルス印加回数に応じて次第にプレーナ状態（明度２５５）からフォーカルコニック状態（明度０）に遷移する。一方、図７の曲線Ｂに示すように、図５の中間調領域Ｂ内の所定のパルス電圧を連続的に印加することにより、コレステリック液晶は初期状態に関わらず、パルス電圧の印加回数に応じて次第にフォーカルコニック状態（明度０）からプレーナ状態（明度２５５）に遷移する。従って、パルス電圧の印加回数を調整することにより、所望の階調を表示することができる。

図７に示すように、０から２５５までの明度変化は、曲線Ａの方が曲線Ｂより緩やかである。従って、多階調表示のためには、図５の中間調領域Ｂよりも中間調領域Ａの累積応答を利用する方が、容易に高階調で高い色再現性や色均一性を実現できる。そこで、本実施の形態では、コレステリック液晶の中間調領域Ａでの累積応答を利用した多階調表示方法を採用している。

次に、本実施の形態による多階調表示の具体的方法について図８乃至図１５を用いて説明する。以下、第１の実施の形態による液晶表示素子１の青（Ｂ）ピクセル１２ｂ（１，１）にレベル７（青）〜レベル０（黒）の８階調のいずれかを表示させる場合を例にとって説明する。なお、レベル７はピクセル内のコレステリック液晶がプレーナ状態になって高反射率となる階調であり、レベル０は同液晶がフォーカルコニック状態になって低反射率となる階調である。図８は、Ｂピクセル１２ｂ（１，１）にレベル７（青）を表示させる方法を示している。同様に、図９乃至図１５はそれぞれレベル６〜レベル０を表示させる方法を示している。

各図８乃至図１５の上段左端に示す長方形は、Ｂピクセル１２ｂ（１，１）の外形を模式的に示しており、その内方の数値は所望の階調を示している。また、その右側には、Ｂピクセル１２ｂ（１，１）が累積応答処理で所望の階調に至るまでのステップが、時系列を示す矢印と、ピクセル内に示す階調の変化とで示されている。各図の下段は、累積応答処理の各ステップでのＢピクセル１２ｂ（１，１）に印加されるパルス電圧Ｖｌｃを示している。

図示のとおり、本例ではステップＳ１からステップＳ５の５ステップで累積応答処理が行われる。ステップＳ１では、ピクセルの現在の表示階調をリセットするために、コレステリック液晶をフォーカルコニック状態にするレベル０に対応したパルス電圧Ｖｌｃ（＝±２４Ｖ）が印加時間Ｔ１（＝２．０ｍｓ）で印加される。各図８乃至図１５に示すように、ステップＳ１でのリセット処理は、所望階調がレベル７〜０のいずれの場合についても行われる。

次いで、ステップＳ２では、印加時間Ｔ２（＝２．０ｍｓ）でレベル７又はレベル０のいずれかに対応するパルス電圧Ｖｌｃが印加される。図８乃至図１４に示すように、所望の階調がレベル７及びレベル６〜１（中間調）のいずれかの場合には、±３２Ｖのパルス電圧Ｖｌｃを印加する。これにより、図５の中間調領域Ａでの累積応答を利用するためにコレステリック液晶を予めプレーナ状態にさせることができる。

また、図１５に示すように、所望の階調がレベル０の場合には、ステップＳ２において、±２４Ｖのパルス電圧Ｖｌｃを印加する。レベル０の場合には、累積応答を利用する必要がないのでステップＳ２の時点でコレステリック液晶をフォーカルコニック状態にすることができる。

続くステップＳ３〜ステップＳ５では、所定のパルス電圧Ｖｌｃが所定の印加時間Ｔ３〜Ｔ５で印加される。図８乃至図１５に示すように、各ステップＳ３〜Ｓ５では、中間調領域Ａでの累積応答を利用してコレステリック液晶をプレーナ状態からフォーカルコニック状態の方向に遷移させる電圧値のパルス電圧Ｖｌｃか、あるいはコレステリック液晶の状態を変化させずにその状態を維持させる電圧値のパルス電圧Ｖｌｃが印加される。本例では、コレステリック液晶をプレーナ状態からフォーカルコニック状態の方向に遷移させる電圧値として±２４Ｖを用いている。また、コレステリック液晶の状態を変化させずにその状態を維持させる電圧値として±１２Ｖを用いている。

さらに、各ステップＳ３〜Ｓ５では、パルス電圧の印加時間Ｔ３〜Ｔ５の長さをそれぞれ異ならせている。コレステリック液晶は、印加するパルス電圧の電圧値を変えるだけでなく、パルス幅を変えてもコレステリック液晶の状態を変えることができる。図５の中間調領域Ａ内では、印加パルス電圧のパルス幅を長くしてもコレステリック液晶をフォーカルコニック状態の方向に遷移させることができる。そこで本例では、ステップＳ３でのパルス電圧印加時間Ｔ３を２．０ｍｓとし、ステップＳ４でのパルス電圧印加時間Ｔ４を１．５ｍｓとし、ステップＳ５でのパルス電圧印加時間Ｔ５を１．０ｍｓとしている。

なお、パルス電圧印加時間Ｔ１乃至Ｔ５を制御するには、走査電極駆動回路２５及びデータ電極駆動回路２７を駆動するクロックの周波数を低くして出力周期を長くすることで実現できる。パルス幅の切り替えは、アナログ的にクロック周波数そのものを切換えるよりも、論理的にドライバに入力するクロック生成部の分周比を変えて行うのがより安定する。

こうすることにより、２種類（±２４Ｖと±１２Ｖ）のパルス電圧値と、時系列に並ぶ３種類（２．０ｍｓ、１．５ｍｓ、１．０ｍｓ）のパルス幅とを組合せて、２^３（＝８）通りの駆動パターンが得られる。表１は、以上説明した駆動パターンをまとめた一覧表である。表１は、ステップＳ１〜Ｓ５においてＢピクセル１２ｂ（１，１）に印加されるパルス電圧のパルス幅（印加期間）（ｍｓ）を示し、また各ステップＳ１〜Ｓ５において印加されるパルス電圧の電圧値（Ｖ）をレベル７（青）〜レベル０（黒）までの階調毎に示している。

Ｂピクセル１２ｂ（１，１）にレベル７の階調（青）を表示させるには、コレステリック液晶に対し、表１及び図８に示すように、ステップＳ３〜Ｓ５の全てにおいて±１２Ｖのパルス電圧Ｖｌｃを印加する。ステップＳ２で±３２Ｖのパルス電圧Ｖｌｃが印加されてコレステリック液晶は既にプレーナ状態でレベル７の階調が得られているので、ステップＳ３〜Ｓ５では前の状態を維持する±１２Ｖのパルス電圧Ｖｌｃを印加することにより、レベル７の階調が表示される。

Ｂピクセル１２ｂ（１，１）にレベル６の階調を表示させるには、コレステリック液晶に対し、表１及び図９に示すように、ステップＳ３及びＳ４で±１２Ｖのパルス電圧Ｖｌｃを印加してステップＳ４まではプレーナ状態（レベル７）に維持しておく。そして、次のステップＳ５で±２４Ｖのパルス電圧Ｖｌｃを１．０ｍｓだけコレステリック液晶に印加してフォーカルコニック状態側に所定量遷移させ、一段階低いレベル６の階調を実現する。

Ｂピクセル１２ｂ（１，１）にレベル５の階調を表示させるには、コレステリック液晶に対し、表１及び図１０に示すように、ステップＳ３では±１２Ｖのパルス電圧Ｖｌｃを印加してレベル７に維持しておく。そして、次のステップＳ４で±２４Ｖのパルス電圧Ｖｌｃを１．５ｍｓだけコレステリック液晶に印加してフォーカルコニック状態側に所定量遷移させる。ステップＳ４では、ステップＳ５に比べて１．５倍長い時間±２４Ｖのパルス電圧Ｖｌｃを印加するので、図９に示したレベル６より一段階低いレベル５の階調が実現される。その後のステップＳ５では、±１２Ｖのパルス電圧Ｖｌｃを印加してレベル５の状態を維持する。

Ｂピクセル１２ｂ（１，１）にレベル４の階調を表示させるには、コレステリック液晶に対し、表１及び図１１に示すように、ステップＳ３では±１２Ｖのパルス電圧Ｖｌｃを印加してレベル７に維持しておく。そして、次のステップＳ４で±２４Ｖのパルス電圧Ｖｌｃを１．５ｍｓだけコレステリック液晶に印加して二段階低いレベル５の階調に変更する。さらに、次のステップＳ５で±２４Ｖのパルス電圧Ｖｌｃを１．０ｍｓだけ印加してコレステリック液晶をフォーカルコニック状態側にさらに遷移させ、レベル５より一段階低いレベル４の階調を実現する。

Ｂピクセル１２ｂ（１，１）にレベル３の階調を表示させるには、コレステリック液晶に対し、表１及び図１２に示すように、ステップＳ３において±２４Ｖのパルス電圧Ｖｌｃを２．０ｍｓだけ印加する。これにより、コレステリック液晶はプレーナ状態（レベル７）からフォーカルコニック状態側に大きく遷移して、四段階低いレベル３の階調が得られる。ステップＳ３でレベル３の階調が得られるので、ステップＳ４、Ｓ５では前の状態を維持する±１２Ｖのパルス電圧Ｖｌｃを印加してレベル３の階調が表示される。

Ｂピクセル１２ｂ（１，１）にレベル２の階調を表示させるには、コレステリック液晶に対し、表１及び図１３に示すように、ステップＳ３において±２４Ｖのパルス電圧Ｖｌｃを２．０ｍｓだけ印加する。これによりレベル３の階調が得られる。次いでステップＳ４では前の状態を維持する±１２Ｖのパルス電圧Ｖｌｃを印加してレベル３の階調を維持させる。次に、ステップＳ５で±２４Ｖのパルス電圧Ｖｌｃを１．０ｍｓだけ印加してコレステリック液晶をフォーカルコニック状態側にさらに遷移させ、レベル３より一段階低いレベル２の階調を実現する。

Ｂピクセル１２ｂ（１，１）にレベル１の階調を表示させるには、コレステリック液晶に対し、表１及び図１４に示すように、ステップＳ３において±２４Ｖのパルス電圧Ｖｌｃを２．０ｍｓだけ印加してレベル３の階調を得る。次いでステップＳ４でさらに±２４Ｖのパルス電圧Ｖｌｃを１．５ｍｓだけ印加して二段階低いレベル１の階調を得る。ステップＳ５では前の状態を維持する±１２Ｖのパルス電圧Ｖｌｃを印加してレベル１の階調を維持させてレベル１の階調を表示させる。

Ｂピクセル１２ｂ（１，１）にレベル０（黒）を表示させるには、コレステリック液晶に対し、表１及び図１５に示すように、ステップＳ３〜Ｓ５の全てで±２４Ｖのパルス電圧Ｖｌｃを印加してフォーカルコニック状態に遷移させると共にその状態を維持させる。

なお、ステップとステップとの間の非駆動期間には、第１の実施の形態の図４で説明しように±４Ｖ又は±８Ｖのパルス電圧Ｖｌｃをコレステリック液晶に印加するようにしてもよい。

本実施の形態による多階調表示方法では、完全な黒状態（レベル０）とする場合にも、パルス電圧Ｖｌｃを繰り返し複数回印加するようにしている。これにより、１回のパルス電圧の印加では微弱な散乱反射が残存してかすんだ黒になりがちなのに対し、黒濃度が良好な高コントラストの表示を実現できる。また、パルスの電圧値も低く済むため、非選択領域のクロストークもより安定して回避できる。

なお、本例は８階調であるが、ステップ数を増やすことにより１６階調又はそれ以上の階調数も表示することができる。ステップ数を１つ増やす毎に階調数を２倍にすることができる。

上述のＢピクセル１２ｂ（１，１）の駆動と同様にして緑（Ｇ）ピクセル１２ｇ（１，１）及び赤（Ｒ）ピクセル１２ｒ（１，１）を駆動することにより、３つのＢ、Ｇ、Ｒピクセル１２ｂ（１，１）、１２ｇ（１，１）、１２ｒ（１，１）を積層したピクセル１２（１，１）に５１２色（８階調の場合）又はそれ以上の多階調表示をすることができる。

以上説明した多階調表示方法では、マルチレベルの駆動波形を生成できる特殊仕様のドライバＩＣを必要とせず、安価な２値の汎用ドライバを用いた多階調表示が可能となる。従って、多階調（多色）表示と低コストとの両立が可能となる。

次に、上述の本実施の形態による多階調表示方法を用いた液晶表示素子１の駆動方法について図１６（ａ）乃至図１６（ｃ）を用いて説明する。上述の多階調表示方法において表示階調をリセットするステップＳ１では、全ての走査電極１７ｂ、１７ｇ、１７ｒを同時に選択して、全てのデータ電極１９ｂ、１９ｇ、１９ｒに±２４Ｖのパルス電圧Ｖｌｃを２．０ｍｓだけ印加してレベル０の階調を得る。

次に、１フレーム目にステップＳ２を実行する。図１６（ａ）は、線順次走査で１フレーム目を表示させる途中の画面状態を示している。図１６（ａ）では、積層された表示部６ｒ、６ｇ、６ｂをそれぞれの表示状態が分かるよう上から下にずらして図示している。各表示部６ｂ、６ｇ、６ｒの右側にそれぞれ配置された矢印は、各表示部６ｂ、６ｇ、６ｒの走査電極１７ｂ、１７ｇ、１７ｒの走査方向を示している。各矢印が示すように、Ｂ、Ｒ表示部６ｂ、６ｒでは、走査電極１７ｂ、１７ｒは上から下に順次走査され、Ｇ表示部６ｇでは走査電極１７ｇは下から上に順次走査されている。これにより、Ｂ、Ｒ表示部６ｂ、６ｒでは階調が上から下に向かって表示され、Ｇ表示部６ｇでは階調が下から上に向かって表示される。図中各表示部６ｂ、６ｇ、６ｒを横切る直線３７ｂ、３７ｇ、３７ｒは所定の時間における走査位置を例示している。

このように、第１の実施の形態と同様に、Ｂ、Ｒ表示部６ｂ、６ｒとＧ表示部６ｇとで線順次走査の走査開始位置を上記のように異ならせると共に走査方向を逆にしているので、１フレーム目の半分が経過した時点で、表示画面の上半分には、Ｂ表示部６ｂの上半分のピクセル１２ｂ（１，１）〜１２ｂ（１２０，３２０）のそれぞれに所定のレベル７又は０の階調と、Ｒ表示部６ｒの上半分のピクセル１２ｒ（１，１）〜１２ｒ（１２０，３２０）のそれぞれに所定のレベル７又は０の階調とが重なった画像が表示される。

一方、下半分にはＧ表示部６ｇの下半分のピクセル１２ｇ（１２１，１）〜１２ｇ（２４０，３２０）のそれぞれに所定のレベル７又は０の階調の画像が表示される。これにより、表示画面の全ての領域にＢ、Ｒ表示部６ｂ、６ｒ又はＧ表示部６ｇのいずれかのレベル７又は０の階調が表示される。

この段階でも、表示すべき多階調画像が白黒２値の領域を多く含んでいるような場合には、観察者は、全ての表示部６ｂ、６ｇ、６ｒで走査開始位置及び走査方向を同じにする場合に比べて、画面書き換え時に画像内容を極めて短時間で認識できるようになる。

次に、２フレーム目にステップＳ３を実行する。図１６（ｂ）は、線順次走査で２フレーム目を表示させる途中の画面状態を図１６（ａ）と同様にして示している。図１６（ｂ）の各矢印が示すように、Ｂ、Ｒ表示部６ｂ、６ｒでは、走査電極１７ｂ、１７ｒは下から上に順次走査され、Ｇ表示部６ｇでは走査電極１７ｇは上から下に順次走査されている。つまり、各表示部は１フレーム目と逆方向に走査される。これにより、Ｂ、Ｒ表示部６ｂ、６ｒでは階調が下から上に向かって表示され、Ｇ表示部６ｇでは階調が上から下に向かって表示される。

このように、Ｂ、Ｒ表示部６ｂ、６ｒとＧ表示部６ｇとで線順次走査の走査開始位置を上記のように異ならせると共に走査方向を逆にしているので、２フレーム目の半分が経過した時点で、表示画面の下半分には、Ｂ表示部６ｂの下半分のピクセル１２ｂ（１２１，１）〜１２ｂ（２４０，３２０）のそれぞれに所望の階調あるいは所望の階調に至る途中の階調が表示され、Ｒ表示部６ｒの下半分のピクセル１２ｒ（１２１，１）〜１２ｒ（１２４０，３２０）のそれぞれにも所望の階調あるいは所望の階調に至る途中の階調が表示される。表示画面の下半分には、既に１フレーム目でＧ表示部６ｇの下半分のピクセル１２ｇ（１２１，１）〜１２ｇ（２４０，３２０）のそれぞれに所定のレベル７又は０の階調が表示されている。従って、表示画面の下半分には、これらのＢ、Ｒ表示部６ｂ、６ｒとＧ表示部６ｇの階調が重なった画像が表示される。

一方、上半分にはＧ表示部６ｇの上半分のピクセル１２ｇ（１，１）〜１２ｇ（１２０，３２０）のそれぞれに所望の階調あるいは所望の階調に至る途中の階調が表示される。表示画面の上半分には、既に１フレーム目でＢ表示部６ｂの上半分のピクセル１２ｂ（１，１）〜１２ｂ（１２０，３２０）のそれぞれのレベル７又は０の階調と、Ｒ表示部６ｒの上半分のピクセル１２ｒ（１，１）〜１２ｒ（１２０，３２０）のそれぞれのレベル７又は０の階調とが重なった画像が表示されている。従って、表示画面の上半分には、これらのＢ、Ｒ表示部６ｂ、６ｒとＧ表示部６ｇの階調が重なった画像が表示される。

これにより、２フレーム目の半分が経過した時点で、表示画面の全ての領域にＢ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒが重なった所望の階調またはそれに至る途中の階調が表示される。観察者は、表示画像の内容にもよるがこの段階で画像内容を認識できるようになる。

次に、３フレーム目にステップＳ４を実行する。図１６（ｃ）は、線順次走査で３フレーム目を表示させる途中の画面状態を図１６（ａ）と同様にして示している。３フレーム目の動作も上記１又は２フレーム目と同様であるが、３フレーム目の半分が経過した時点で、所望の階調が表示される度合が高くなるので画像認識の程度も高くなる。さらに、図示は省略するが、同様にして、４フレーム目にステップＳ５を実行する。観察者は、最も遅くとも４フレーム目の書き換え時間の半分の時点で十分に画像を認識することができる。なお、各表示部６ｂ、６ｇ、６ｒへのデータの転送は、走査方向及び走査開始位置に応じて制御する。

このように本実施の形態による液晶表示素子１の駆動方法では、第１の実施の形態による液晶表示素子１の駆動方法と同様に、Ｂ、Ｒ表示部６ｂ、６ｒとＧ表示部６ｇとで線順次走査での走査開始位置を異ならせ、走査方向を逆にする。加えて、本実施の形態による液晶表示素子１の駆動方法は、フレーム毎に同一の表示部６ｂ、６ｇ、６ｒで走査方向を逆にする点に特徴を有している。

本実施の形態による液晶表示素子１の駆動方法によれば、Ｂ、Ｒ表示部６ｂ、６ｒとＧ表示部６ｇとで線順次走査での走査開始位置を異ならせ、走査方向を逆にしているので、各フレームにおいてフレーム期間の半分が経過した時に表示画面全体で走査電極１７ｂ、１７ｒ又は走査電極１７ｇのいずれか一方が走査される。従って、全ての表示部６ｂ、６ｇ、６ｒで走査開始位置及び走査方向を同じにする場合に比べて、画面の観察者が画面書き換え時に画像内容を短時間で認識できるようになる。

さらに、本実施の形態による液晶表示素子１の駆動方法によれば、フレーム毎に同一表示部６ｂ、６ｇ、６ｒで走査方向を逆にしている。従って、画面の観察者が画像書き換え時に内容を認識するのに要する時間をより短くできる。特に、多階調（多色）表示時における画面の観察者の画像認識時間がより短縮される。なお、フレーム毎に同一表示部６ｂ、６ｇ、６ｒで走査方向を変えることは必要に応じて行えばよい。

［第３の実施の形態］
本発明の第３の実施の形態による表示素子及びその駆動方法並びにそれを備えた電子ペーパーについて図１７及び図１８を用いて説明する。図１７は、本実施の形態による液晶表示素子１０１の概略構成の一例を示している。

本実施の形態による液晶表示素子１０１は、第１の実施の形態による液晶表示素子１に対して、走査電極駆動回路２５及びデータ電極駆動回路２７が表示部６ｂ、６ｇ、６ｒ毎に個別に設けられている点に特徴を有している。上述の点を除いた液晶表示素子１０１の構成は、上記第１の実施の形態の液晶表示素子１と同様であるため説明は省略する。なお、第１の実施の形態と同一の機能、作用を奏する構成要素には同一の符号を付して詳細な説明は省略する。

Ｂ表示部６ｂ用の走査電極駆動回路２５ｂは、Ｂ表示部６ｂの複数の走査電極１７ｂに電気的に接続されている。Ｇ表示部６ｇ用の走査電極駆動回路２５ｇは、Ｇ表示部６ｇの複数の走査電極１７ｇに電気的に接続されている。Ｒ表示部６ｒ用の走査電極駆動回路２５ｒは、Ｒ表示部６ｒの複数の走査電極１７ｒに電気的に接続されている。

Ｂ表示部６ｂ用のデータ電極駆動回路２７ｂは、Ｂ表示部６ｂの複数のデータ電極１９ｂに電気的に接続されている。Ｇ表示部６ｇ用のデータ電極駆動回路２７ｇは、Ｇ表示部６ｇの複数のデータ電極１９ｇに電気的に接続されている。Ｒ表示部６ｒ用のデータ電極駆動回路２７ｒは、Ｒ表示部６ｒの複数のデータ電極１９ｒに電気的に接続されている。

次に、液晶表示素子１０１の駆動方法について図１８を用いて説明する。図１８は、Ｂ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒの線順次走査での走査開始位置及び走査方向を示している。図１８において、横線３８ｂ、３８ｇ、３８ｒは各表示部６ｂ、６ｇ、６ｒの走査開始位置を示し、矢印は各表示部６ｂ、６ｇ、６ｒの走査方向を示している。

図１８に示すように、本実施の形態では各表示部６ｂ、６ｇ、６ｒ毎に線順次走査での走査開始位置３８ｂ、３８ｇ、３８ｒを表示画面の３分の１ずつずらしている。例えばＲ表示部６ｒでは１行目の走査電極１７ｒ（１）から走査が開始され、Ｇ表示部６ｇでは８１行目の走査電極１７ｇ（８１）から走査が開始され、Ｂ表示部６ｂでは１６１行目の走査電極１７ｂ（１６１）から走査が開始される。また、全ての表示部６ｂ、６ｇ、６ｒで走査電極１７ｂ、１７ｇ、１７ｒを上から下に順次走査する。Ｂ、Ｇ表示部６ｂ、６ｇでは、２４０行目の走査電極１７ｂ（２４０）、１７ｇ（２４０）を走査した後に、１行目の走査電極１７ｂ（１）、１７ｇ（１）を走査する。各表示部６ｂ、６ｇ、６ｒへのデータの転送は、走査方向、走査開始位置に応じて制御する。

１フレーム期間の３分の１経過時には、表示画面の上部３分の１にはＲ表示部６ｒの画像が表示され、中部３分の１にはＧ表示部６ｇの画像が表示され、下部３分の１にはＢ表示部６ｂの画像が表示される。

本実施の形態によれば、各表示部６ｂ、６ｇ、６ｒ毎に線順次走査での走査開始位置３８ｂ、３８ｇ、３８ｒを表示画面の３分の１ずつずらしているので、１フレーム期間の３分の１経過時に表示画面全体にＢ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒの画像のいずれかを表示することができる。従って、全ての表示部６ｂ、６ｇ、６ｒで走査開始位置を同じにする場合に比べて、画面の観察者が画面書き換え時に画像内容を短時間で認識できるようになる。画面の観察者が画像内容を認識するのに要する時間は表示する画像によって異なるが、例えば文字のみからなる画像を表示させる場合には、画面の観察者は従来の約３分の１の時間で画像内容を認識することができる。

本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、表示素子としてコレステリック液晶を用いた液晶表示素子を例に挙げて説明したが、本発明はこれに限られず、複数の表示部が積層された構造を有する表示素子に適用できる。

上記実施の形態では、駆動方式として線順次駆動（線順次走査）方式を例に挙げて説明したが、駆動方式として点順次駆動方式を用いてもよい。

上記実施の形態では、Ｂ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒが積層された３層構造の液晶表示素子を例に挙げて説明したが、本発明はこれに限られず、２層又は４層以上の構造の液晶表示素子にも適用できる。

また、上記実施の形態では、プレーナ状態で青、緑又は赤色の光を反射する液晶層３ｂ、３ｇ、３ｒを備えた表示部６ｂ、６ｇ、６ｒを有する液晶表示素子を例に挙げて説明したが、本発明はこれに限られず、プレーナ状態でシアン、マゼンタ又はイエローの光を反射する液晶層を備えた表示部を３層有する液晶表示素子にも適用できる。

上記実施の形態では、パッシブマトリクス型の液晶表示素子を例に挙げて説明したが、本発明はこれに限らず、ピクセル毎に薄膜トランジスタ（ＴＦＴ）またはダイオードなどのスイッチング素子が備えられたアクティブマトリクス型の液晶表示素子にも適用できる。また、本発明はパッシブマトリクス型やアクティブマトリクス型などの駆動方式を用いたマトリクス型表示方式の液晶表示素子に限らず、表示したいセグメントだけに独立に電圧を印加するスタティック型や表示セグメントを時系列的にタイミングを合わせて駆動するダイナミック（マルチプレックス）型などの駆動方式を用いたセグメント型表示方式の液晶表示素子にも適用できる。

上記実施の形態では、走査電極１７ｂ、１７ｇ、１７ｒが行ごとに配置され、データ電極１９ｂ、１９ｇ、１９ｒが列ごとに配置された液晶表示素子を例に挙げて説明したが、本発明はこれに限らず、走査電極１７ｂ、１７ｇ、１７ｒが列ごとに配置され、データ電極１９ｂ、１９ｇ、１９ｒが行ごとに配置された液晶表示素子にも適用できる。当該液晶表示素子は、走査電極１７ｂ、１７ｇ、１７ｒを列単位で駆動し、駆動列を順次移動させて画像を表示させる線順次走査で動作させることができる。

また、第１及び第２の実施の形態では、Ｇ表示部６ｇの線順次走査での走査開始位置及び走査方向をＢ、Ｒ表示部６ｂ、６ｒと異ならせた。これは、緑色の光が最も視感度が高いためである。しかしながら本発明はこれに限らず、Ｂ表示部６ｂ又はＲ表示部６ｒの線順次走査での走査開始位置及び走査方向を他の表示部と異ならせてもよい。

第２の実施の形態では、階調表示のために４フレームで１画像を表現したが、本発明はこれに限られない。１フレーム期間内に同一走査電極１７を４回駆動して当該走査電極１７上のピクセル１２に対してステップＳ２乃至Ｓ５を実行してももちろんよい。この場合には、当該１フレーム期間は第２の実施の形態の４倍になるものの当該１フレーム期間の半分の時点で画像を認識できるようになる。

第３の実施の形態では、各表示部６ｂ、６ｇ、６ｒ毎に線順次走査での走査開始位置３８ｂ、３８ｇ、３８ｒが表示画面の３分の１ずつずれていればよい。従って、例えばＲ表示部６ｒでは１６１行目の走査電極１７ｒ（１６１）から走査が開始され、Ｇ表示部６ｇでは８１行目の走査電極１７ｇ（８１）から走査が開始され、Ｂ表示部６ｂでは１行目の走査電極１７ｂ（１）から走査が開始されてもよい。

本発明の第１の実施の形態による液晶表示素子１の概略構成を示す図である。 本発明の第１の実施の形態による液晶表示素子１の断面構成を模式的に示す図である。 液晶表示素子のプレーナ状態での反射スペクトルの一例を示す図である。 本発明の第１の実施の形態による液晶表示素子１の駆動波形の一例を示す図である。 コレステリック液晶の電圧−反射率特性の一例を示す図である。 本発明の第１の実施の形態による液晶表示素子１の線順次走査で１フレームの画像を表示させる途中の画面状態を示す図である。 コレステリック液晶の累積応答特性を示すグラフである。 本発明の第２の実施の形態による多階調の表示方法においてレベル７（青）を表示する方法を示す図である。 本発明の第２の実施の形態による多階調の表示方法においてレベル６を表示する方法を示す図である。 本発明の第２の実施の形態による多階調の表示方法においてレベル５を表示する方法を示す図である。 本発明の第２の実施の形態による多階調の表示方法においてレベル４を表示する方法を示す図である。 本発明の第２の実施の形態による多階調の表示方法においてレベル３を表示する方法を示す図である。 本発明の第２の実施の形態による多階調の表示方法においてレベル２を表示する方法を示す図である。 本発明の第２の実施の形態による多階調の表示方法においてレベル１を表示する方法を示す図である。 本発明の第２の実施の形態による多階調の表示方法においてレベル０（黒）を表示する方法を示す図である。 本発明の第２の実施の形態による液晶表示素子１の線順次走査で１フレームの画像を表示させる途中の画面状態を示す図である。 本発明の第３の実施の形態による液晶表示素子１０１の概略構成を示す図である。 本発明の第３の実施の形態による液晶表示素子１０１の表示部６ｂ、６ｇ、６ｒの走査開始位置及び走査方向を示す図である。 従来のフルカラー表示可能な液晶表示素子の断面構成を模式的に示す図である。 従来の液晶表示素子の一液晶層の断面構成を模式的に示す図である。

符号の説明

１、５１、１０１ 液晶表示素子
３ｂ、４３ｂ Ｂ用液晶層
３ｇ、４３ｇ Ｇ用液晶層
３ｒ、４３ｒ Ｒ用液晶層
６ｂ、４６ｂ Ｂ表示部
６ｇ、４６ｇ Ｇ表示部
６ｒ、４６ｒ Ｒ表示部
７ｂ、７ｇ、７ｒ、４７ｂ、４７ｇ、４７ｒ 上基板
９ｂ、９ｇ、９ｒ、４９ｂ、４９ｇ、４９ｒ 下基板
１２ ピクセル
１２ｂ 青（Ｂ）ピクセル
１２ｇ 緑（Ｇ）ピクセル
１２ｒ 赤（Ｒ）ピクセル
１５ 可視光吸収層
１７ｒ、１７ｇ、１７ｂ 走査電極
１９ｒ、１９ｇ、１９ｂ データ電極
２１、２１ｂ、２１ｂ、２１ｒ シール材
２３ 制御回路
２４ 駆動部
２５、２５ｒ、２５ｇ、２５ｂ 走査電極駆動回路
２７、２７ｒ、２７ｇ、２７ｂ データ電極駆動回路
３３ 液晶分子
３４ｂ、３４ｇ、３４ｒ フレキシブルケーブル
３５、３６ 出力端子
３７ｒ、３７ｇ、３７ｂ 走査位置
３８ｒ、３８ｇ、３８ｂ 走査開始位置
４１ｂ、４１ｇ、４１ｒ パルス電圧源
４３ 液晶層

Claims (5)

1. 複数の表示部が積層された表示素子において、
   複数の第１画素を備えた一の表示部と、
   前記一の表示部と積層され、前記複数の第１画素のそれぞれに対応配置された複数の第２画素を備えた他の表示部と、
   画像表示のある時点において、前記複数の第１画素のうち所定の第１画素を駆動するのとほぼ同時に、当該所定の第１画素に対応配置された第２画素とは別の所定の第２画素を駆動する駆動部とを有し、
   前記複数の第１画素はマトリクス状に配置され、
   前記複数の第２画素は前記複数の第１画素に対応してマトリクス状に配置され、
   前記駆動部は、前記複数の第１及び第２画素を行又は列単位で同時に駆動し、駆動行又は列を順次移動させて画像を表示させる線順次走査で動作し、前記線順次走査での走査開始位置を前記一の表示部と前記他の表示部とで異ならせ、
   前記一の表示部に備えられ、前記駆動行又は列ごとに配置された複数の第１走査線と、
   前記他の表示部に備えられ、前記複数の第１走査線に対応して前記駆動行又は列ごとに配置された複数の第２走査線と、
   前記駆動部に備えられ、前記複数の第１走査線のうち所定の第１走査線及び当該所定の第１走査線に対応配置された第２走査線とは別の所定の第２走査線が共通接続された走査線駆動回路とをさらに有すること
   を特徴とする表示素子。
2. 請求項１記載の表示素子において、
   前記駆動部は、前記線順次走査での走査方向を前記一の表示部と他の表示部とで逆にすること
   を特徴とする表示素子。
3. 請求項１又は２に記載の表示素子において、
   前記駆動部は、前記複数の第１及び第２画素を複数回駆動して多階調を表示させること
   を特徴とする表示素子。
4. 請求項１乃至３のいずれか１項に記載の表示素子において、
   前記一の表示部及び他の表示部のそれぞれは、対向配置された一対の基板と、前記基板間に封止された液晶とを有すること
   を特徴とする表示素子。
5. 所定の画像を表示する表示部を有する電子ペーパーにおいて、
   前記表示部は、請求項１乃至４のいずれか１項に記載の表示素子を備えていること
   を特徴とする電子ペーパー。

Images