JP5245821B2 - 液晶表示素子及びその駆動方法並びにそれを備えた電子ペーパー - Google Patents

Description

本発明は、液晶を駆動して画像を表示する液晶表示素子及びその駆動方法並びにそれを備えた電子ペーパーに関する。

近年、各企業及び各大学等において、電子ペーパーの開発が盛んに進められている。電子ペーパーの利用が期待されている適用分野として、電子ブックを筆頭に、モバイル端末機器のサブディスプレイやＩＣカードの表示部等の携帯機器分野がある。電子ペーパーに用いられる表示素子の一つに、コレステリック相が形成される液晶組成物（コレステリック液晶又はカイラルネマティク液晶と称される。以下、コレステリック液晶と言う）を用いた液晶表示素子がある。コレステリック液晶は、半永久的な表示保持特性（メモリ性）、鮮やかなカラー表示特性、高コントラスト特性、及び高解像度特性等の優れた特徴を有している。

図１９は、コレステリック液晶を用いたフルカラー表示が可能な液晶表示素子５１の断面構成を模式的に示している。液晶表示素子５１は、表示面から順に、青色（Ｂ）表示部４６ｂと、緑色（Ｇ）表示部４６ｇと、赤色（Ｒ）表示部４６ｒとが積層された構造を有している。図示において、上方の基板４７ｂ側が表示面であり、外光（実線矢印）は基板４７ｂ上方から表示面に向かって入射するようになっている。なお、基板４７ｂ上方に観測者の目及びその観察方向（破線矢印）を模式的に示している。

Ｂ表示部４６ｂは、一対の上下基板４７ｂ、４９ｂ間に封入された青色（Ｂ）用液晶４３ｂと、Ｂ用液晶層４３ｂに所定のパルス電圧を印加するパルス電圧源４１ｂとを有している。Ｇ表示部４６ｇは、一対の上下基板４７ｇ、４９ｇ間に封入された緑色（Ｇ）用液晶４３ｇと、Ｇ用液晶層４３ｇに所定のパルス電圧を印加するパルス電圧源４１ｇとを有している。Ｒ表示部４６ｒは、一対の上下基板４７ｒ、４９ｒ間に封入された赤色（Ｒ）用液晶４３ｒと、Ｒ用液晶層４３ｒに所定のパルス電圧を印加するパルス電圧源４１ｒとを有している。Ｒ表示部４６ｒの下基板４９ｒ裏面には光吸収層４５が配置されている。

各Ｂ、Ｇ、Ｒ用液晶層４３ｂ、４３ｇ、４３ｒに用いられているコレステリック液晶は、ネマティック液晶にキラル性の添加剤（カイラル材ともいう）を数十ｗｔ％の含有率で比較的大量に添加した液晶混合物である。ネマティック液晶にカイラル材を比較的大量に含有させると、ネマティック液晶分子を強く螺旋状に捻ったコレステリック相を形成することができる。

コレステリック液晶は双安定性（メモリ性）を備えており、液晶に印加する電界強度の調節によりプレーナ状態、フォーカルコニック状態又はプレーナ状態とフォーカルコニック状態とが混在した中間的な状態のいずれかの状態をとることができ、一旦プレーナ状態、フォーカルコニック状態又はそれらが混在した中間的な状態になると、その後は無電界下においても安定してその状態を保持する。

プレーナ状態は、上下基板４７、４９間に所定の高電圧を印加して液晶層４３に強電界を与えた後、急激に電界をゼロにすることにより得られる。フォーカルコニック状態は、例えば、上記高電圧より低い所定電圧を上下基板４７、４９間に印加して液晶層４３に電界を与えた後、急激に電界をゼロにすることにより得られる。

プレーナ状態とフォーカルコニック状態とが混在した中間的な状態は、例えば、フォーカルコニック状態が得られる電圧よりも低い電圧を上下基板４７、４９間に印加して液晶層４３に電界を与えた後、急激に電界をゼロにすることにより得られる。

このコレステリック液晶を用いた液晶表示素子５１の表示原理を、Ｂ表示部４６ｂを例にとって説明する。図２０（ａ）は、Ｂ表示部４６ｂのＢ用液晶層４３ｂがプレーナ状態におけるコレステリック液晶の液晶分子３３の配向状態を示している。図２０（ａ）に示すように、プレーナ状態での液晶分子３３は、基板厚方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は基板面にほぼ垂直になる。

プレーナ状態では、液晶分子３３の螺旋ピッチに応じた所定波長の光が選択的に液晶層で反射される。液晶層の平均屈折率をｎとし、螺旋ピッチをｐとすると、反射が最大となる波長λは、λ＝ｎ・ｐで示される。

従って、Ｂ表示部４６ｂのＢ用液晶層４３ｂでプレーナ状態時に青色の光を選択的に反射させるには、例えばλ＝４８０ｎｍとなるように平均屈折率ｎ及び螺旋ピッチｐを決める。平均屈折率ｎは液晶材料及びカイラル材を選択することで調整可能であり、螺旋ピッチｐは、カイラル材の含有率を調整することにより調節することができる。

図２０（ｂ）は、Ｂ表示部４６ｂのＢ用液晶層４３ｂがフォーカルコニック状態におけるコレステリック液晶の液晶分子３３の配向状態を示している。図２０（ｂ）に示すように、フォーカルコニック状態での液晶分子３３は、基板面内方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は基板面にほぼ平行になる。フォーカルコニック状態では、Ｂ用液晶層４３ｂに反射波長の選択性は失われ、入射光の殆どが透過する。透過光はＲ表示部４６ｒの下基板４９ｒ裏面に配置された光吸収層４５で吸収されるので暗（黒）表示が実現できる。

プレーナ状態とフォーカルコニック状態とが混在した中間的な状態では、プレーナ状態とフォーカルコニック状態との存在割合に応じて反射光と透過光との割合が調整され、反射光の強度が変化する。従って、反射光の強度に応じた中間調表示が実現できる。

このように、コレステリック液晶では、螺旋状に捻られた液晶分子３３の配向状態で光の反射量を制御することができる。上記のＢ用液晶層４３ｂと同様にして、Ｇ用液晶層４３ｇ及びＲ用液晶層４３ｒに、プレーナ状態時に緑又は赤の光を選択的に反射させるコレステリック液晶をそれぞれ封入してフルカラー表示の液晶表示素子５１が作製される。液晶表示素子５１は、メモリ性があり、画面書き換え時以外には電力を消費せずにフルカラー表示が可能である。

特開２００２−１４３２４号公報 特開２００４−１１７４０４号公報

しかしながら、コレステリック液晶を用いた液晶表示素子は、画面書き換えのためのデータ書込み走査に要する時間が、ツイステッドネマティック（ＴＮ）液晶方式やスーパーツイステッドネマティック（ＳＴＮ）液晶方式などを用いた従来の液晶表示素子に比べて１０〜１００倍長い。このため、画面書き換えに０．５〜１０秒程度の時間が掛かってしまい、画面書き換えに長時間を費やさなければならないという問題が生じている。特に、低温では液晶の応答性が低下し、画面書き換えにさらに長時間を費やさなければならない。

本発明は、画面書き換え時に短時間で画像が表示される液晶表示素子及びその駆動方法、並びにそれを備えた電子ペーパーを提供することを目的とする。

上記目的は、液晶を備えた表示部と、外部環境に基づいて駆動方法を決定することができる駆動制御部と、決定された前記駆動方法で前記液晶を駆動する駆動部とを有することを特徴とする液晶表示素子によって達成される。

上記本発明の液晶表示素子において、前記駆動制御部は駆動回数を決定し、前記駆動部は前記駆動回数で前記液晶を駆動して前記外部環境に応じた階調を与えることを特徴とする。上記本発明の液晶表示素子において、前記階調を示す階調値を前記駆動回数分の駆動電圧データに変換するデータ変換部をさらに有することを特徴とする。上記本発明の液晶表示素子において、前記外部環境の検知手段として温度検知手段を有し、前記駆動制御部は前記温度検知手段で検知された温度に基づいて前記駆動方法を決定することを特徴とする。

上記本発明の液晶表示素子において、前記温度Ｔ１での前記駆動回数をＤ１とし、前記温度Ｔ２（Ｔ２＜Ｔ１）での前記駆動回数をＤ２とすると、Ｄ１＞Ｄ２であることを特徴とする。上記本発明の液晶表示素子において、前記駆動回数Ｄ１での階調数をＧ１とし、前記駆動回数Ｄ２での階調数をＧ２とすると、Ｇ１＞Ｇ２であることを特徴とする。上記本発明の液晶表示素子において、前記駆動制御部は、前記画像が静止画か動画かを判断して前記駆動方法を決定することを特徴とする。

上記本発明の液晶表示素子において、前記静止画での前記駆動回数をＤ３とし、前記動画での前記駆動回数をＤ４とすると、Ｄ３＞Ｄ４であることを特徴とする。上記本発明の液晶表示素子において、前記液晶は、光の反射、透過、又は透過及び反射が混在した状態を示すコレステリック液晶であることを特徴とする。上記本発明の液晶表示素子において、前記表示部は、前記液晶を封止して対向配置された一対の基板を備え、複数の前記表示部が積層されていることを特徴とする。

上記本発明の液晶表示素子において、前記複数の表示部は、表示面側から青色光を反射する第１表示部、緑色光を反射する第２表示部、赤色光を反射する第３表示部の順に積層されていることを特徴とする。

また、上記目的は、画像を表示する電子ペーパーにおいて、上記本発明の液晶表示素子を備えていることを特徴とする電子ペーパーによって達成される。

また、上記目的は、外部環境に基づいて液晶の駆動回数を決定し、決定された前記駆動回数で前記液晶を駆動し、階調に応じた画像を表示することを特徴とする液晶表示素子の駆動方法によって達成される。

上記本発明の液晶表示素子の駆動方法において、前記駆動回数は、階調数毎に決められていることを特徴とする。上記本発明の液晶表示素子の駆動方法において、前記階調を示す階調値を前記駆動回数分の駆動電圧データに変換することを特徴とする。上記本発明の液晶表示素子の駆動方法において、温度に基づいて前記駆動回数を決定することを特徴とする。

上記本発明の液晶表示素子の駆動方法において、前記温度Ｔ１での前記駆動回数をＤ１とし、前記温度Ｔ２（Ｔ２＜Ｔ１）での前記駆動回数をＤ２とすると、Ｄ１＞Ｄ２であることを特徴とする。上記本発明の液晶表示素子の駆動方法において、前記駆動回数Ｄ１での階調数をＧ１とし、前記駆動回数Ｄ２での階調数をＧ２とすると、Ｇ１＞Ｇ２であることを特徴とする。

上記本発明の液晶表示素子の駆動方法において、前記画像が静止画か動画かを判断して前記駆動回数を決定することを特徴とする。上記本発明の液晶表示素子の駆動方法において、前記静止画での前記駆動回数をＤ３とし、前記動画での前記駆動回数をＤ４とすると、Ｄ３＞Ｄ４であることを特徴とする。

本発明によれば、画面書き換え時に短時間で画像を表示できる。

［第１の実施の形態］
本発明の第１の実施の形態による液晶表示素子及びその駆動方法並びにそれを備えた電子ペーパーについて図１乃至図１７を用いて説明する。本実施の形態では、液晶表示素子として、青（Ｂ）、緑（Ｇ）及び赤（Ｒ）用コレステリック液晶を用いた液晶表示素子１を例にとって説明する。図１は、本実施の形態による液晶表示素子１の概略構成の一例を示している。図２は、図１において図左右方向に平行な直線で液晶表示素子１を切断した断面構成を模式的に示している。

図１及び図２に示すように、液晶表示素子１は、プレーナ状態で青色の光を反射するＢ用液晶層３ｂを備えたＢ表示部（第１表示部）６ｂと、プレーナ状態で緑色の光を反射するＧ用液晶層３ｇを備えたＧ表示部（第２表示部）６ｇと、プレーナ状態で赤色の光を反射するＲ用液晶層３ｒを備えたＲ表示部（第３表示部）６ｒとを有している。Ｂ、Ｇ、Ｒの各表示部６ｂ、６ｇ、６ｒは、この順に光入射面（表示面）側から積層されている。

Ｂ表示部６ｂは、対向配置された一対の上下基板７ｂ、９ｂと、両基板７ｂ、９ｂ間に封止されたＢ用液晶層３ｂとを有している。Ｂ用液晶層３ｂは、青色を選択的に反射するように平均屈折率ｎや螺旋ピッチｐが調整されたＢ用コレステリック液晶を有している。

Ｇ表示部６ｇは、対向配置された一対の上下基板７ｇ、９ｇと、両基板７ｇ、９ｇ間に封止されたＧ用液晶層３ｇとを有している。Ｇ用液晶層３ｇは、緑色を選択的に反射するように平均屈折率ｎや螺旋ピッチｐが調整されたＧ用コレステリック液晶を有している。

Ｒ表示部６ｒは、対向配置された一対の上下基板７ｒ、９ｒと、両基板７ｒ、９ｒ間に封止されたＲ用液晶層３ｒとを有している。Ｒ用液晶層３ｒは、赤色を選択的に反射するように平均屈折率ｎや螺旋ピッチｐが調整されたＲ用コレステリック液晶を有している。

Ｂ、Ｇ、Ｒ用の各液晶層３ｂ、３ｇ、３ｒを構成する液晶組成物は、ネマティック液晶混合物にカイラル材を１０〜４０ｗｔ％添加したコレステリック液晶である。カイラル材の添加率はネマティック液晶成分とカイラル材との合計量を１００ｗｔ％としたときの値である。ネマティック液晶としては従来公知の各種のものを用いることができるが、液晶層３ｂ、３ｇ、３ｒの駆動電圧を比較的低くするには、誘電率異方性Δεが２０≦Δε≦５０であることが好ましい。また、コレステリック液晶の屈折率異方性Δｎの値は、０．１８≦Δｎ≦０．２４であることが好ましい。屈折率異方性Δｎがこの範囲より小さいと、プレーナ状態での各液晶層３ｂ、３ｇ、３ｒの反射率が低くなり、この範囲より大きいと、液晶層３ｂ、３ｇ、３ｒはフォーカルコニック状態での散乱反射が大きくなるほか、粘度も高くなり、応答速度が低下する。

また、Ｂ用及びＲ用のコレステリック液晶に添加されるカイラル材と、Ｇ用のコレステリック液晶に添加されるカイラル材とは、互いに旋光性が異なる光学異性体である。従って、Ｂ用及びＲ用のコレステリック液晶の旋光性は同じで、Ｇ用コレステリック液晶の旋光性と異なっている。

図３は、各液晶層３ｂ、３ｇ、３ｒのプレーナ状態での反射スペクトルの一例を示している。横軸は、反射光の波長（ｎｍ）を表し、縦軸は、反射率（白色板比；％）を表している。Ｂ用液晶層３ｂでの反射スペクトルは図中▲印を結ぶ曲線で示されている。同様に、Ｇ用液晶層３ｇでの反射スペクトルは■印を結ぶ曲線で示し、Ｒ用液晶層３ｒでの反射スペクトルは◆印を結ぶ曲線で示している。

図３に示すように、各液晶層３ｂ、３ｇ、３ｒのプレーナ状態での反射スペクトルの中心波長は、液晶層３ｂ、３ｇ、３ｒの順に長くなる。Ｂ、Ｇ、Ｒの各表示部６ｂ、６ｇ、６ｒの積層構造において、プレーナ状態におけるＧ用液晶層３ｇでの旋光性と、Ｂ用及びＲ用液晶層３ｂ、３ｒでの旋光性とを異ならしているので、図３に示す青と緑、及び緑と赤の反射スペクトルが重なる領域では、例えば、Ｂ用液晶層３ｂとＲ用液晶層３ｒで右円偏光の光を反射させ、Ｇ用液晶層３ｇで左円偏光の光を反射させることができる。これにより、反射光の損失を低減させて、液晶表示素子１の表示画面の明るさを向上させることができる。

上基板７ｂ、７ｇ、７ｒ、及び下基板９ｂ、９ｇ、９ｒは、透光性を有することが必要である。本実施の形態では、縦横の長さが１０（ｃｍ）×８（ｃｍ）の大きさに切断した２枚のポリカーボネート（ＰＣ）フィルム基板を用いている。また、ＰＣ基板に代えてガラス基板やポリエチレンテレフタレート（ＰＥＴ）等のフィルム基板を使用することもできる。これらのフィルム基板は十分な可撓性を備えている。本実施の形態では、上基板７ｂ、７ｇ、７ｒ及び下基板９ｂ、９ｇ、９ｒはいずれも透光性を有しているが、最下層に配置されるＲ表示部６ｒの下基板９ｒは不透光性であってもよい。

図１及び図２に示すように、Ｂ表示部６ｂの下基板９ｂのＢ用液晶層３ｂ側には、図１の図中上下方向に延びる複数の帯状のデータ電極１９ｂが並列して形成されている。なお、図２での符号１９ｂは、複数のデータ電極１９ｂの存在領域を示している。また、上基板７ｂのＢ用液晶層３ｂ側には、図１の図中左右方向に延びる複数の帯状の走査電極１７ｂが並列して形成されている。図１に示すように、上下基板７ｂ、９ｂを電極形成面の法線方向に見て、複数の走査電極１７ｂとデータ電極１９ｂとは、互いに交差して対向配置されている。本実施の形態では、２４０×３２０ドットのＱＶＧＡ表示ができるように、透明電極をパターニングして０．２４ｍｍピッチのストライプ状の２４０本の走査電極１７ｂ及び３２０本のデータ電極１９ｂを形成している。両電極１７ｂと１９ｂとの各交差領域がそれぞれＢピクセル１２ｂとなる。複数のＢピクセル１２ｂは２４０行×３２０列のマトリクス状に配置されている。

Ｇ表示部６ｇにも、Ｂ表示部６ｂと同様に２４０本の走査電極１７ｇ、３２０本のデータ電極１９ｇ及び２４０行×３２０列のマトリクス状に配列されるＧピクセル１２ｇ（不図示）が形成されている。Ｒ表示部６ｒにも同様に走査電極１７ｒ、データ電極１９ｒ及びＲピクセル１２ｒ（不図示）が形成されている。１組のＢ、Ｇ、Ｒピクセル１２ｂ、１２ｇ、１２ｒで液晶表示素子１の１ピクセル１２が構成されている。ピクセル１２がマトリクス状に配列されて表示画面を形成している。

走査電極１７ｂ、１７ｇ、１７ｒ及びデータ電極１９ｂ、１９ｇ、１９ｒの形成材料としては、例えばインジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；ＩＴＯ）が代表的であるが、その他インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｃ Ｏｘｉｄｅ；ＩＺＯ）等の透明導電膜、アルミニウムあるいはシリコン等の金属電極、又はアモルファスシリコンや珪酸ビスマス（Ｂｉｓｍｕｔｈ Ｓｉｌｉｃｏｎ Ｏｘｉｄｅ；ＢＳＯ）等の透明導電膜等を用いることができる。

上基板７ｂ、７ｇ、７ｒには、複数の走査電極１７ｂ、１７ｇ、１７ｒを駆動する走査電極用ドライバＩＣが実装された走査電極駆動回路２５が接続されている。また、下基板９ｂ、９ｇ、９ｒには、複数のデータ電極１９ｂ、１９ｇ、１９ｒを駆動するデータ電極用ドライバＩＣが実装されたデータ電極駆動回路２７が接続されている。走査電極駆動回路２５及びデータ電極駆動回路２７を含んで駆動部２４が構成されている。

走査電極駆動回路２５は、制御回路２３から出力された所定の信号に基づいて、所定の３本の走査電極１７ｂ、１７ｇ、１７ｒを選択して、それら３本の走査電極１７ｂ、１７ｇ、１７ｒに対して走査信号を同時に出力するようになっている。一方、データ電極駆動回路２７は、制御回路２３から出力された所定の信号に基づいて、選択された走査電極１７ｂ、１７ｇ、１７ｒ上のＢ、Ｇ、Ｒピクセル１２ｂ、１２ｇ、１２ｒに対する画像データ信号をデータ電極１９ｂ、１９ｇ、１９ｒのそれぞれに出力するようになっている。走査電極用及びデータ電極用ドライバＩＣとして、例えばＴＣＰ（テープキャリアパッケージ）構造の汎用のＳＴＮ用ドライバＩＣが用いられている。

本実施の形態では、Ｂ、Ｇ、Ｒ用の各液晶層３ｂ、３ｇ、３ｒの駆動電圧をほぼ同じにすることができるので、走査電極駆動回路２５の所定の出力端子は走査電極１７ｂ、１７ｇ、１７ｒの所定の各入力端子に共通接続されている。こうすることにより、Ｂ、Ｇ、Ｒ用の各表示部６ｂ、６ｇ、６ｒ毎に走査電極駆動回路２５を設ける必要がなくなるので液晶表示素子１の駆動回路の構成を簡略化することができる。また、走査電極用ドライバＩＣの数を削減できるので液晶表示素子１の低コスト化を実現することができる。なお、Ｂ、Ｇ、Ｒ用の走査電極駆動回路２５の出力端子の共通化は、必要に応じて行えばよい。

両電極１７ｂ、１９ｂ上には機能膜として、それぞれ絶縁膜や液晶分子の配列を制御するための配向膜（いずれも不図示）がコーティングされていることが好ましい。絶縁膜は、電極１７ｂ、１９ｂ間の短絡を防止したり、ガスバリア層として液晶表示素子１の信頼性を向上させたりする機能を有している。また、配向膜には、ポリイミド樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、ポリビニルブチラール樹脂及びアクリル樹脂等の有機膜や、酸化シリコン、酸化アルミニウム等の無機材料を用いることができる。本実施の形態では、例えば電極１７ｂ、１９ｂ上の基板全面には、配向膜が塗布（コーティング）されている。配向膜は絶縁性薄膜と兼用されてもよい。

図２に示すように、上下基板７ｂ、９ｂの外周囲に塗布されたシール材２１ｂにより、Ｂ用液晶層３ｂは両基板７ｂ、９ｂ間に封入されている。また、Ｂ用液晶層３ｂの厚さ（セルギャップ）ｄは均一に保持する必要がある。所定のセルギャップｄを維持するには、樹脂製又は無機酸化物製の球状スペーサをＢ用液晶層３ｂ内に散布したり、柱状スペーサをＢ用液晶層３ｂ内に複数形成したりする。本実施の形態の液晶表示素子１においても、Ｂ用液晶層３ｂ内にスペーサ（不図示）が挿入されてセルギャップｄの均一性が保持されている。Ｂ用液晶層３ｂのセルギャップｄは、３μｍ≦ｄ≦６μｍの範囲であることが好ましい。セルギャップｄがこれより小さいとプレーナ状態での液晶層３ｂの反射率が低くなり、これより大きいと駆動電圧が高くなりすぎる。

Ｇ表示部６ｇ及びＲ表示部６ｒは、Ｂ表示部６ｂと同様の構造を有しているため、説明は省略する。Ｒ表示部６ｒの下基板９ｒの外面（裏面）には、可視光吸収層１５が設けられている。可視光吸収層１５が設けられているので、Ｂ、Ｇ、Ｒの各液晶層３ｂ、３ｇ、３ｒで反射されなかった光が効率よく吸収される。従って、液晶表示素子１はコントラスト比の高い表示を実現できる。なお、可視光吸収層１５は必要に応じて設ければよい。

次に、液晶表示素子１の駆動方法について図４乃至図１７を用いて説明する。図４は、液晶表示素子１の駆動波形の一例を示している。図４（ａ）は、コレステリック液晶をプレーナ状態にさせるための駆動波形であり、図４（ｂ）は、コレステリック液晶をフォーカルコニック状態にさせるための駆動波形である。図４（ａ）及び図４（ｂ）において、図上段は、データ電極駆動回路２７から出力されるデータ信号電圧波形Ｖｄを示し、図中段は、走査電極駆動回路２５から出力される走査信号電圧波形Ｖｓを示し、図下段は、Ｂ、Ｇ、Ｒ用の各液晶層３ｂ、３ｇ、３ｒのいずれかのピクセル１２ｂ、１２ｇ、１２ｒに印加される印加電圧波形Ｖｌｃを示している。また、図４（ａ）及び図４（ｂ）において、図の左から右に時間経過を表し、図の上下方向は電圧を表している。

図５は、コレステリック液晶の電圧−反射率特性の一例を示している。横軸はコレステリック液晶に印加される電圧値（Ｖ）を表し、縦軸はコレステリック液晶の反射率（％）を表している。図５に示す実線の曲線Ｐは、初期状態がプレーナ状態におけるコレステリック液晶の電圧−反射率特性を示し、破線の曲線ＦＣは、初期状態がフォーカルコニック状態におけるコレステリック液晶の電圧−反射率特性を示している。

ここでは、図１に示すＢ表示部６ｂの第１列目のデータ電極１９ｂと第１行目の走査電極１７ｂとの交差部の青（Ｂ）ピクセル１２ｂ（１，１）に所定の電圧を印加する場合を例にとって説明する。図４（ａ）に示すように、第１行目の走査電極１７ｂが選択される選択期間Ｔ１の前側の約１／２の期間では、データ信号電圧Ｖｄが＋３２Ｖとなるのに対し走査信号電圧Ｖｓが０Ｖとなり、後側の約１／２の期間では、データ信号電圧Ｖｄが０Ｖとなるのに対し走査信号電圧が＋３２Ｖとなる。このため、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂには、選択期間Ｔ１の間に±３２Ｖのパルス電圧が印加される。図５に示すように、コレステリック液晶に所定の高電圧ＶＰ１００（例えば、３２Ｖ）が印加されて強い電界が生じると、液晶分子の螺旋構造は完全にほどけ、全ての液晶分子が電界の向きに従うホメオトロピック状態になる。従って、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂの液晶分子は選択期間Ｔ１では、ホメオトロピック状態になる。

選択期間Ｔ１が終了して非選択期間Ｔ１’になると、第１行目の走査電極１７ｂには、例えば＋２８Ｖ又は＋４Ｖの電圧が選択期間Ｔ１の１／２の周期で印加される。一方、１列目のデータ電極１９ｂには、所定のデータ信号電圧Ｖｄが印加される。図５（ａ）では、例えば＋３２Ｖ及び０Ｖの電圧が選択期間Ｔ１の１／２の周期で第１列目のデータ電極１９ｂに印加されている。このため、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂには、非選択期間Ｔ１’の間に±４Ｖのパルス電圧が印加される。これにより、非選択期間Ｔ１’の間では、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂに生じる電界はほぼゼロになる。

液晶分子がホメオトロピック状態のときに液晶印加電圧がＶＰ１００（±３２Ｖ）からＶＦ０（±４Ｖ）に変化して急激に電界がほぼゼロになると、液晶分子は螺旋軸が両電極１７ｂ、１９ｂに対してほぼ垂直な方向に向く螺旋状態になり、螺旋ピッチに応じた光を選択的に反射するプレーナ状態になる。従って、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂはプレーナ状態になって光を反射するため、Ｂピクセル１２ｂ（１，１）には青が表示される。

一方、図４（ｂ）に示すように、選択期間Ｔ１の前側の約１／２の期間及び後側の約１／２の期間で、データ信号電圧Ｖｄが２４Ｖ／８Ｖとなるのに対し、走査信号電圧Ｖｓが０Ｖ／＋３２Ｖとなると、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂには、±２４Ｖのパルス電圧が印加される。図５に示すように、コレステリック液晶に所定の低電圧ＶＦ１００ｂ（例えば、２４Ｖ）が印加されて弱い電界が生じると、液晶分子の螺旋構造が完全には解けない状態になる。非選択期間Ｔ１’になると、第１行目の走査電極１７ｂには、例えば＋２８Ｖ／＋４Ｖの電圧が選択期間Ｔ１の１／２の周期で印加され、データ電極１９ｂには、所定のデータ信号電圧Ｖｄ（例えば＋２４Ｖ／８Ｖ）の電圧が選択期間Ｔ１の１／２の周期で印加される。このため、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂには、非選択期間Ｔ１’の間に、−４Ｖ／＋４Ｖのパルス電圧が印加される。これにより、非選択期間Ｔ１’の間では、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂに生じる電界はほぼゼロになる。

液晶分子の螺旋構造が完全には解けない状態において、コレステリック液晶の印加電圧がＶＦ１００ｂ（±２４Ｖ）からＶＦ０（±４Ｖ）に変化して急激に電界がほぼゼロになると、液晶分子は螺旋軸が両電極１７ｂ、１９ｂに対してほぼ平行な方向に向く螺旋状態になり、入射光を透過するフォーカルコニック状態になる。従って、Ｂピクセル１２ｂ（１，１）のＢ用液晶層３ｂはフォーカルコニック状態になって光を透過する。なお、図５に示すように、ＶＰ１００（Ｖ）の電圧を印加して、液晶層に強い電界を生じさせた後に、緩やかに電界を除去しても、コレステリック液晶はフォーカルコニック状態にすることができる。

また、本実施の形態では、コレステリック液晶の累積応答特性を利用して多階調を表示する。コレステリック液晶にパルス電圧を複数回印加すると、累積応答特性により、プレーナ状態からフォーカルコニック状態、又はフォーカルコニック状態からプレーナ状態に遷移させることができる。

図６はコレステリック液晶の累積応答特性を示すグラフである。横軸はコレステリック液晶へ印加する電圧パルスの数を表している。縦軸は、コレステリック液晶がフォーカルコニック状態での明度を０としプレーナ状態での明度を２５５とした規格値での明度を表している。図中◆印を結ぶ曲線Ａは、プレーナ状態のコレステリック液晶に図５の破線枠Ａ（中間調領域Ａ）内の所定の電圧パルスを複数回印加した場合のパルス印加数と明度との関係を示している。図中■印を結ぶ曲線Ｂは、コレステリック液晶に図５の破線枠Ｂ（中間調領域Ｂ）内の所定の電圧パルスを複数回印加した場合のパルス印加数と明度との関係を示している。

図６の曲線Ａに示すように、コレステリック液晶の初期状態がプレーナ状態の場合、図５の中間調領域Ａ内の所定のパルス電圧を連続的に印加することにより、コレステリック液晶はパルス印加回数に応じて次第にプレーナ状態（明度２５５）からフォーカルコニック状態（明度０）に遷移する。一方、図６の曲線Ｂに示すように、図５の中間調領域Ｂ内の所定のパルス電圧を連続的に印加することにより、コレステリック液晶は初期状態に関わらず、パルス電圧の印加回数に応じて次第にフォーカルコニック状態（明度０）からプレーナ状態（明度２５５）に遷移する。従って、パルス電圧の印加回数を調整することにより、所望の階調を表示することができる。

図６に示すように、０から２５５までの明度変化は、曲線Ａの方が曲線Ｂより緩やかである。従って、多階調表示のためには、図５の中間調領域Ｂよりも中間調領域Ａの累積応答を利用する方が、容易に高階調で高い色再現性や色均一性を実現できる。そこで、本実施の形態では、コレステリック液晶の中間調領域Ａでの累積応答を利用した多階調表示方法を採用している。

次に、本実施の形態による多階調表示の具体的方法について図７乃至図１４を用いて説明する。以下、青（Ｂ）ピクセル１２ｂ（１，１）にレベル７（青）〜レベル０（黒）の８階調のいずれかを表示させる場合を例にとって説明する。なお、レベル７はピクセル内のコレステリック液晶がプレーナ状態になって高反射率となる階調であり、レベル０は同液晶がフォーカルコニック状態になって低反射率となる階調である。図７は、Ｂピクセル１２ｂ（１，１）にレベル７（青）を表示させる方法を示している。同様に、図８乃至図１４はそれぞれレベル６〜レベル０を表示させる方法を示している。

各図７乃至図１４の上段左端に示す長方形は、Ｂピクセル１２ｂ（１，１）の外形を模式的に示しており、その内方の数値は所望の階調を示している。また、その右側には、Ｂピクセル１２ｂ（１，１）が累積応答処理で所望の階調に至るまでのステップが、時系列を示す矢印と、ピクセル内に示す階調の変化とで示されている。各図の下段は、累積応答処理の各ステップでのＢピクセル１２ｂ（１，１）に印加されるパルス電圧Ｖｌｃを示している。

図示のとおり、本例ではステップＳ１からステップＳ４の４ステップで累積応答処理が行われる。ステップＳ１では、印加時間Ｔ１（＝２．０ｍｓ）でレベル７又はレベル０のいずれかに対応するパルス電圧Ｖｌｃが印加される。図７乃至図１３に示すように、所望の階調がレベル７及びレベル６〜１（中間調）のいずれかの場合には、図４（ａ）を用いて説明したように±３２Ｖのパルス電圧Ｖｌｃを印加する。これにより、図５の中間調領域Ａでの累積応答を利用するためにコレステリック液晶を予めプレーナ状態にさせることができる。

また、図１４に示すように、所望の階調がレベル０の場合には、ステップＳ１において、図４（ｂ）を用いて説明したように±２４Ｖのパルス電圧Ｖｌｃを印加する。レベル０の場合には、累積応答を利用する必要がないのでステップＳ１の時点でコレステリック液晶をフォーカルコニック状態にすることができる。

続くステップＳ２〜ステップＳ４では、所定のパルス電圧Ｖｌｃが所定の印加時間Ｔ２〜Ｔ４で印加される。図７乃至図１４に示すように、各ステップＳ２〜Ｓ４では、中間調領域Ａでの累積応答を利用してコレステリック液晶をプレーナ状態からフォーカルコニック状態の方向に遷移させる電圧値のパルス電圧Ｖｌｃか、あるいはコレステリック液晶の状態を変化させずにその状態を維持させる電圧値のパルス電圧Ｖｌｃが印加される。本例では、コレステリック液晶をプレーナ状態からフォーカルコニック状態の方向に遷移させる電圧値として±２４Ｖを用いている。また、コレステリック液晶の状態を変化させずにその状態を維持させる電圧値として±１２Ｖを用いている。

さらに、各ステップＳ２〜Ｓ４では、パルス電圧の印加時間Ｔ２〜Ｔ４の長さをそれぞれ異ならせている。コレステリック液晶は、印加するパルス電圧の電圧値を変えるだけでなく、パルス幅を変えてもコレステリック液晶の状態を変えることができる。図５の中間調領域Ａ内では、印加パルス電圧のパルス幅を長くしてもコレステリック液晶をフォーカルコニック状態の方向に遷移させることができる。そこで本例では、ステップＳ２でのパルス電圧印加時間Ｔ２を２．０ｍｓとし、ステップＳ３でのパルス電圧印加時間Ｔ３を１．５ｍｓとし、ステップＳ４でのパルス電圧印加時間Ｔ４を１．０ｍｓとしている。

なお、パルス電圧印加時間Ｔ１乃至Ｔ４を制御するには、走査電極駆動回路２５及びデータ電極駆動回路２７を駆動するクロックの周波数を低くして出力周期を長くすることで実現できる。パルス幅の切り替えは、アナログ的にクロック周波数そのものを切換えるよりも、論理的にドライバに入力するクロック生成部の分周比を変えて行うのがより安定する。

こうすることにより、２種類（±２４Ｖと±１２Ｖ）のパルス電圧値と、時系列に並ぶ３種類（２．０ｍｓ、１．５ｍｓ、１．０ｍｓ）のパルス幅とを組合せて、２^３（＝８）通りの駆動パターンが得られる。表１は、以上説明した駆動パターンをまとめた一覧表である。表１は、ステップＳ１〜Ｓ４においてＢピクセル１２ｂ（１，１）に印加されるパルス電圧のパルス幅（印加期間（ｍｓ））を示し、また各ステップＳ１〜Ｓ４において印加されるパルス電圧の電圧値（Ｖ）をレベル７（青）〜レベル０（黒）までの階調毎に示している。

Ｂピクセル１２ｂ（１，１）にレベル７の階調（青）を表示させるには、コレステリック液晶に対し、表１及び図７に示すように、ステップＳ２〜Ｓ４の全てにおいて±１２Ｖのパルス電圧Ｖｌｃを印加する。ステップＳ１で±３２Ｖのパルス電圧Ｖｌｃが印加されてコレステリック液晶は既にプレーナ状態でレベル７の階調が得られているので、ステップＳ２〜Ｓ４では前の状態を維持する±１２Ｖのパルス電圧Ｖｌｃを印加することにより、レベル７の階調が表示される。

Ｂピクセル１２ｂ（１，１）にレベル６の階調を表示させるには、コレステリック液晶に対し、表１及び図８に示すように、ステップＳ２及びＳ３で±１２Ｖのパルス電圧Ｖｌｃを印加してステップＳ３まではプレーナ状態（レベル７）に維持しておく。そして、次のステップＳ４で±２４Ｖのパルス電圧Ｖｌｃを１．０ｍｓだけコレステリック液晶に印加してフォーカルコニック状態側に所定量遷移させ、一段階低いレベル６の階調を実現する。

Ｂピクセル１２ｂ（１，１）にレベル５の階調を表示させるには、コレステリック液晶に対し、表１及び図９に示すように、ステップＳ２では±１２Ｖのパルス電圧Ｖｌｃを印加してレベル７に維持しておく。そして、次のステップＳ３で±２４Ｖのパルス電圧Ｖｌｃを１．５ｍｓだけコレステリック液晶に印加してフォーカルコニック状態側に所定量遷移させる。ステップＳ３では、ステップＳ４に比べて１．５倍長い時間±２４Ｖのパルス電圧Ｖｌｃを印加するので、図８に示したレベル６より一段階低いレベル５の階調が実現される。その後のステップＳ４では、±１２Ｖのパルス電圧Ｖｌｃを印加してレベル５の状態を維持する。

Ｂピクセル１２ｂ（１，１）にレベル４の階調を表示させるには、コレステリック液晶に対し、表１及び図１０に示すように、ステップＳ２では±１２Ｖのパルス電圧Ｖｌｃを印加してレベル７に維持しておく。そして、次のステップＳ３で±２４Ｖのパルス電圧Ｖｌｃを１．５ｍｓだけコレステリック液晶に印加して二段階低いレベル５の階調に変更する。さらに、次のステップＳ４で±２４Ｖのパルス電圧Ｖｌｃを１．０ｍｓだけ印加してコレステリック液晶をフォーカルコニック状態側にさらに遷移させ、レベル５より一段階低いレベル４の階調を実現する。

Ｂピクセル１２ｂ（１，１）にレベル３の階調を表示させるには、コレステリック液晶に対し、表１及び図１１に示すように、ステップＳ２において±２４Ｖのパルス電圧Ｖｌｃを２．０ｍｓだけ印加する。これにより、コレステリック液晶はプレーナ状態（レベル７）からフォーカルコニック状態側に大きく遷移して、四段階低いレベル３の階調が得られる。ステップＳ２でレベル３の階調が得られるので、ステップＳ３、Ｓ４では前の状態を維持する±１２Ｖのパルス電圧Ｖｌｃを印加してレベル３の階調が表示される。

Ｂピクセル１２ｂ（１，１）にレベル２の階調を表示させるには、コレステリック液晶に対し、表１及び図１２に示すように、ステップＳ２において±２４Ｖのパルス電圧Ｖｌｃを２．０ｍｓだけ印加する。これによりレベル３の階調が得られる。次いでステップＳ３では前の状態を維持する±１２Ｖのパルス電圧Ｖｌｃを印加してレベル３の階調を維持させる。次に、ステップＳ４で±２４Ｖのパルス電圧Ｖｌｃを１．０ｍｓだけ印加してコレステリック液晶をフォーカルコニック状態側にさらに遷移させ、レベル３より一段階低いレベル２の階調を実現する。

Ｂピクセル１２ｂ（１，１）にレベル１の階調を表示させるには、コレステリック液晶に対し、表１及び図１３に示すように、ステップＳ２において±２４Ｖのパルス電圧Ｖｌｃを２．０ｍｓだけ印加してレベル３の階調を得る。次いでステップＳ３でさらに±２４Ｖのパルス電圧Ｖｌｃを１．５ｍｓだけ印加して二段階低いレベル１の階調を得る。ステップＳ４では前の状態を維持する±１２Ｖのパルス電圧Ｖｌｃを印加してレベル１の階調を維持させてレベル１の階調を表示させる。

Ｂピクセル１２ｂ（１，１）にレベル０（黒）を表示させるには、コレステリック液晶に対し、表１及び図１４に示すように、ステップＳ２〜Ｓ４の全てで±２４Ｖのパルス電圧Ｖｌｃを印加してフォーカルコニック状態に遷移させると共にその状態を維持させる。

なお、ステップとステップとの間の非駆動期間には、図４を用いて説明したように±４Ｖ又は±８Ｖのパルス電圧Ｖｌｃをコレステリック液晶に印加するようにしてもよい。

本実施の形態による多階調表示方法では、完全な黒状態（レベル０）とする場合にも、パルス電圧Ｖｌｃを繰り返し複数回印加するようにしている。これにより、１回のパルス電圧の印加では微弱な散乱反射が残存してかすんだ黒になりがちなのに対し、黒濃度が良好な高コントラストの表示を実現できる。また、パルスの電圧値も低く済むため、非選択領域のクロストークもより安定して回避できる。

なお、本例は８階調であるが、駆動回数（ステップ数）を増やすことにより１６階調又はそれ以上の階調数も表示することができる。駆動回数を一つ増やす毎に階調数を２倍にすることができる。例えば、駆動回数が５回の場合には１６階調を表示することができ、７回の場合には６４階調を表示することができる。駆動回数が１回の場合には、２階調が表示される。このように、本実施の形態による多階調表示方法では、駆動回数は階調数毎に決められている。

上述のＢピクセル１２ｂ（１，１）の駆動と同様にして緑（Ｇ）ピクセル１２ｇ（１，１）及び赤（Ｒ）ピクセル１２ｒ（１，１）を駆動することにより、３つのＢ、Ｇ、Ｒピクセル１２ｂ（１，１）、１２ｇ（１，１）、１２ｒ（１，１）を積層したピクセル１２（１，１）に５１２色（８階調の場合）又はそれ以上のカラー表示（多階調表示）をすることができる。また、第１行から第２４０行までの走査電極１７ｂ、１７ｇ、１７ｒをいわゆる線順次駆動（線順次走査）させて１行毎に各データ電極１９ｂ、１９ｇ、１９ｒのデータ電圧を所定の駆動回数だけ書き換えることにより、ピクセル１２（１，１）からピクセル１２（２４０，３２０）までの全てに表示データを出力して１フレーム（表示画面）分のカラー表示が実現できる。

以上説明した多階調表示方法では、マルチレベルの駆動波形を生成できる特殊仕様のドライバＩＣを必要とせず、安価な２値の汎用ドライバを用いた多階調表示が可能となる。従って、多階調（多色）表示と低コストとの両立が可能となる。

図１５は、上述の多階調表示方法を用いた場合の液晶表示素子１の温度と画面書き換え時間との関係とを示す実験結果である。グラフの横軸は、液晶表示素子１の温度（℃）を表し、縦軸は液晶表示素子１の画面書き換え時間（秒）を表している。本実験では、液晶表示素子１の温度として、液晶表示素子１とほぼ温度が等しくなる液晶表示素子１近傍の外気温度を測定して用いた。図中◆印を結ぶ曲線は、多階調を表示するための駆動回数（ステップ数）が１回（２階調表示）の場合の温度と画面書き換え時間との関係とを示している。同様に、■印を結ぶ曲線は駆動回数が４回（８階調表示）の場合、▲印を結ぶ曲線は駆動回数が５回（１６階調表示）の場合、●印を結ぶ曲線は駆動回数が７回（６４階調表示）の場合の温度と画面書き換え時間との関係とを示している。

図１５に示すように、駆動回数（階調数）が増えるほど、多階調を表示するためのステップ数（例えば、８階調表示の場合には図７乃至図１４に示すステップＳ１〜Ｓ４の４ステップ）が増加し、線順次駆動（線順次走査）での１行あたりの走査時間が長くなるので画面書き換え時間が増加する。

また、コレステリック液晶は温度低下によって応答性が低下する。そこで、温度が低下するに従って駆動電圧パルスの幅（パルス電圧印加時間。８階調の場合は図７乃至図１４に示す印加時間Ｔ１〜Ｔ４）を長くした。駆動電圧パルスの幅を長くすることによってコレステリック液晶を長時間駆動させることができるので、低温で応答性が低下しても所望の階調を表示させることができる。しかしながら、図１５に示すように、温度が低下するに従って画面書き換え時間が長くなってしまう。

上述の多階調表示方法を用いた場合、液晶表示素子１は、駆動回数が多い場合には低温での動作が問題となる。例えば、温度が１０℃の場合には液晶表示素子１はいずれの駆動回数（階調数）でも２０秒以内に画面書き換えが終了し、画面書き換え時間に大きな差はない。しかしながら、低温では駆動回数によって画面書き換え時間に大きく差が出てしまう。例えば、−２０℃での画面書き換え時間は、駆動回数が１回（２階調）の場合には約３０秒、４回（８階調）の場合には約８０秒、５回（１６階調）の場合には約１１０秒、７回（６４階調）の場合には約１６０秒となる。駆動回数が多い場合、低温では画面書き換えに非常に長い時間を要する。

従って、駆動回数が多い程、高画質の画像が表示できるものの、低温では画面書き換え時間が長くなり実用的でなくなるという問題がある。駆動回数が７回（６４階調表示）の場合、液晶表示素子１の画面書き換え時間は、２０℃では約１０秒、１０℃では約２０秒、５℃では約３０秒、０℃では約４０秒、−５℃では約６０秒、−１０℃では約８５秒、−１５℃では約１２０秒、−２０秒では約１６０秒である。５℃以下では画面書き換えを開始してから３０秒経過しても画面書き換えが終了せず、良好な表示を得ることができない。従って、駆動回数を７回に設定し、例えば画面書き換えを３０秒以内に行うように設定した場合、液晶表示素子１は５〜７０℃の範囲でしか動作できなくなる。

一方、駆動回数が少ない回数、例えば１回（２階調）に設定された液晶表示素子１は短時間で画面を書き換えられるものの、階調数が少なく高画質の画像が表示できないという問題がある。

そこで上記の問題を解決するために、本実施の形態による液晶表示素子１の駆動方法では、温度が低下するに従って駆動回数（階調数）を段階的に減らす。例えば画面書き換え時間を３０秒以内に設定する場合、５〜７０℃の範囲では駆動回数を７回（６４階調）とする。０〜５℃では駆動回数を５回（１６階調）、−５〜０℃では駆動回数を４回（８階調）、−２０〜−５℃では駆動回数を１回（２階調）とする。このようにすることによって、液晶表示素子１は画面書き換え時間を３０秒以内に設定しても−２０〜７０℃の範囲で動作が可能になる。

また、例えば画面書き換え時間を６０秒以内に設定する場合、−５〜７０℃の範囲では駆動回数を７回（６４階調）とする。−１０〜−５℃では駆動回数を５回（１６階調）、−１５〜−１０℃では駆動回数を４回（８階調）、−２０〜−１５℃では駆動回数を１回（２階調）とする。このようにすることによって、液晶表示素子１は画面書き換え時間を６０秒以内に設定しても−２０〜７０℃の範囲で動作が可能になる。

このように、温度が低下するに従って駆動回数（階調数）を段階的に減らすことにより、低温での画面書き換え時間を短縮することができ、画面書き換え時間を所定の時間内に制限しても広い動作温度範囲が実現できる。さらに、低温でない場合には６４階調など階調数の多い画像を表示することができるので、高画質の画像を表示することができる。

表２は、以上説明した駆動パターンをまとめた一覧表である。表２は、所定の駆動回数（１回、４回、５回及び７回）及びそれに対応する階調数（２、８、１６及び６４階調）が用いられる温度（℃）範囲を、画面書き換え時間を３０秒以内に設定した場合（画面書き換え時間３０秒）と６０秒以内に設定した場合（画面書き換え時間６０秒）とに分けて示している。

次に、温度変化に基づいて駆動回数（階調数）を変える場合の液晶表示素子１の画像処理及び駆動装置並びに画像処理及び駆動方法について図１６を用いて説明する。図１６は、本実施の形態による液晶表示素子１の画像処理方法を示すシステム・ブロック図である。図１６に示すように、液晶表示素子１は、所定の駆動回数で駆動して所望の階調が得られる液晶層３ｂ、３ｇ、３ｒ（図１６では不図示）を備え、当該階調に基づく画像を表示するＢ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒと、外部環境に基づいて駆動方法を決定することができる階調変換制御回路（駆動制御部）６１と、決定された駆動方法で液晶層３ｂ、３ｇ、３ｒを駆動する駆動部２４とを有している。後述するように、階調変換制御回路６１は液晶層３ｂ、３ｇ、３ｒの駆動回数を決定し、駆動部２４は決定された駆動回数で液晶層３ｂ、３ｇ、３ｒを駆動して液晶層３ｂ、３ｇ、３ｒに外部環境に応じた階調を与える。

階調変換制御回路６１には、液晶表示素子１近傍の外気温度（外部環境）を測定する温度センサ（温度検知手段）６５が接続されている。温度センサ６５は、測定した外気温度を階調変換制御回路６１に出力する。階調変換制御回路６１は、当該外気温度に基づいて、階調数及び階調数毎に決められた駆動回数を決定する。それぞれの階調数及び駆動回数が用いられる温度範囲は、所望の画面書き換え時間に基づいて例えば表２に示すように設定される。

また、階調変換制御回路６１には、不図示の外部システムからピクセル毎の表示データが入力されるようになっている。本実施の形態の表示データは１ピクセル当たり６ビット（階調数：６４）である。外部システムからは、所定のクロック信号に同期して、例えば、ピクセル１２（ｉ，ｊ）（但し、ｉおよびｊは整数、１≦ｉ≦２４０、１≦ｊ≦３２０）を構成する６ビットのＢピクセル１２ｂ（ｉ，ｊ）の表示データと、６ビットのＧピクセル１２ｇ（ｉ，ｊ）の表示データと、６ビットのＲピクセル１２ｒ（ｉ，ｊ）の表示データとが順次、階調変換制御回路６１に入力するようになっている。

階調変換制御回路６１にはデータ変換部６３が接続されている。データ変換部６３では、温度センサ６５での計測結果に基づいて階調変換制御回路６１が決定した駆動回数に従って、外部システムから順次入力される６４階調の表示データ（階調値）を当該駆動回数分の駆動電圧データに変換する。データ変換部６３は、２階調データ変換部６３ａと、８階調データ変換部６３ｂと、１６階調データ変換部６３ｃと、６４階調データ変換部６３ｄとを有している。２階調データ変換部６３ａは、階調変換制御回路６１によって決定された駆動回数が１回（２階調）の場合に用いられる。同様に、８、１６、６４階調データ変換部６３ｂ、６３ｃ、６３ｄのそれぞれは、駆動回数が４回（８階調）、５回（１６階調）、７回（６４階調）の場合に用いられる。

階調変換制御回路６１は、データ変換部６３の中から、決定された階調数及び駆動回数に対応した階調数のデータ変換部６３ａ〜６３ｄのいずれか１つを選択し、当該データ変換部６３ａ〜６３ｄのいずれか１つに表示データを出力する。

データ変換部６３にはスキャンデータメモリ部７１が接続されている。スキャンデータメモリ部７１は第１〜第７スキャンデータメモリ７１ａ〜７１ｇを有している。スキャンデータメモリ部７１は、データ変換部６３によって生成された駆動電圧データを一時的に格納する。本例では、第１〜第７スキャンデータメモリ７１ａ〜７１ｇのそれぞれは、２４０行３２０列のＢピクセル１２ｂ（１，１）〜１２ｂ（２４０，３２０）、Ｇピクセル１２ｇ（１，１）〜１２ｇ（２４０，３２０）、Ｒピクセル１２ｒ（１，１）〜１２ｒ（２４０，３２０）のそれぞれに対応する２４０×３２０×３個分の駆動電圧データを格納することができるようになっている。スキャンデータメモリ部７１は制御回路２３に接続されている。

以下、階調変換制御回路６１が外部温度情報に基づいて駆動回数を４回と決定した場合を例にとり、また、説明を簡略にするため、外部システムからＢピクセル１２ｂ（ｉ，ｊ）の表示データだけが入力されるときのＢ表示部６ｂに画像を表示するための画像処理方法及び駆動方法について説明する。階調変換制御回路６１は、６ビットのＢピクセル１２ｂ（ｉ，ｊ）の表示データを８階調データ変換部６３ｂに出力する。８階調データ変換部６３ｂは、当該表示データを変換して、Ｂピクセル１２ｂ（ｉ，ｊ）につき４つの駆動電圧データとして、第１駆動電圧データＤｂｓ１（ｉ，ｊ）、第２駆動電圧データＤｂｓ２（ｉ，ｊ）、第３駆動電圧データＤｂｓ３（ｉ，ｊ）、第４駆動電圧データＤｂｓ４（ｉ，ｊ）を生成する。第１〜第４駆動電圧データＤｂｓ１（ｉ，ｊ）〜Ｄｂｓ４（ｉ，ｊ）のそれぞれは、図７乃至図１４に示すステップＳ１〜Ｓ４で印加するパルス電圧Ｖｌｃの電圧値を指定する２値データである。

このように、８階調データ変換部６３ｂは、６４階調の表示データを８階調データに変換する。表示データを階調数を少なくしたデータに変換する場合、画像の劣化が生じることもあり得る。そこで、８階調データ変換部６３ｂでの画像処理のアルゴリズムとして、組織的ディザ法、誤差拡散法又はブルーノイズマスク法などを用いる。これらのアルゴリズムのいずれかを用いることによって、階調数を少なくしても表示する画像の画質の劣化を抑えることができる。また、階調変換のアルゴリズムとして閾値法を用いることもできる。後述する２、１６階調データ変換部６３ａ、６３ｃでの画像処理のアルゴリズムとしてもこれらのアルゴリズムが用いられる。

生成された第１駆動電圧データＤｂｓ１（ｉ，ｊ）は、第１スキャンデータメモリ７１ａ内のアドレスＢ１（ｉ，ｊ）に格納される。同様に、生成された第２〜第４駆動電圧データＤｂｓ２（ｉ，ｊ）〜Ｄｂｓ４（ｉ，ｊ）は、第２〜第４スキャンデータメモリ７１ｂ〜７１ｄ内のアドレスＢ２（ｉ，ｊ）〜アドレスＢ４（ｉ，ｊ）にそれぞれ格納される。

上記動作をＢピクセル１２ｂ（１，１）〜Ｂピクセル１２ｂ（２４０，３２０）まで繰り返すことにより、第１スキャンデータメモリ７１ａ内のアドレスＢ１（１，１）〜Ｂ１（２４０，３２０）には、第１駆動電圧データＤｂｓ１（１，１）〜Ｄｂｓ１（２４０，３２０）が格納される。

同様に、第２スキャンデータメモリ７１ｂ内のアドレスＢ２（１，１）〜Ｂ２（２４０，３２０）には、第２駆動電圧データＤｂｓ２（１，１）〜Ｄｂｓ２（２４０，３２０）が格納される。第３スキャンデータメモリ７１ｃ内のアドレスＢ３（１，１）〜Ｂ３（２４０，３２０）には、第３駆動電圧データＤｂｓ３（１，１）〜Ｄｂｓ３（２４０，３２０）が格納される。第４スキャンデータメモリ７１ｄ内のアドレスＢ４（１，１）〜Ｂ４（２４０，３２０）には、第４駆動電圧データＤｂｓ４（１，１）〜Ｄｂｓ４（２４０，３２０）が格納される。

制御回路２３には、階調変換制御回路６１から階調数が８階調（駆動回数が４回）であることを指定する階調数（駆動回数）情報が入力される。制御回路２３は、当該階調数（駆動回数）情報に基づき第１スキャンデータメモリ７１ａから第１駆動電圧データＤｂｓ１（ｉ，１）〜Ｄｂｓ１（ｉ，３２０）を順次受け取ってデータ電極駆動回路２７に順次送出する。データ電極駆動回路２７は走査電極１本分の第１駆動電圧データを受け取ったらラッチして３２０本のデータ電極１９ｂ（１）〜１９ｂ（３２０）に同時に出力する。これと同期して、走査線電極駆動回路２５は第ｉ行目の走査電極１７ｂ（ｉ）を選択して所定の走査信号電圧を出力する。これにより、第ｉ行目の走査電極１７ｂ（ｉ）上のＢピクセル１２ｂ（ｉ，１）〜１２ｂ（ｉ，３２０）に対して図７乃至図１４におけるステップＳ１の処理が行われる。上記動作を１行目の走査電極１７ｂ（１）から２４０行目の走査電極１７ｂ（２４０）まで繰り返すことにより、Ｂピクセル１２ｂ（１，１）〜Ｂピクセル１２ｂ（２４０，３２０）の全てに対してステップＳ１の処理が行われる。

次に、制御回路２３は、第２スキャンデータメモリ７１ｂから第２駆動電圧データＤｂｓ２（ｉ，１）〜Ｄｂｓ２（ｉ，３２０）を順次受け取ってデータ電極駆動回路２７に順次送出する。データ電極駆動回路２７は走査電極１本分の第２駆動電圧データを受け取ったらラッチして３２０本のデータ電極１９ｂ（ｉ，１）〜１９ｂ（ｉ，３２０）に同時に出力する。これと同期して、走査線電極駆動回路２５は第ｉ行目の走査電極１７ｂ（ｉ）を選択して所定の走査信号電圧を出力する。これにより、第ｉ行目の走査電極１７ｂ（ｉ）上のＢピクセル１２ｂ（ｉ，１）〜１２ｂ（ｉ，３２０）に対して図７乃至図１４におけるステップＳ２の処理が行われる。上記動作を１行目の走査電極１７ｂ（１）から２４０行目の走査電極１７ｂ（２４０）まで繰り返すことにより、Ｂピクセル１２ｂ（１，１）〜Ｂピクセル１２ｂ（２４０，３２０）の全てに対してステップＳ２の処理が行われる。

以下同様にして、第３駆動電圧データＤｂｓ３が第ｉ行目の３２０個のＢピクセル１７ｂに書き込まれてステップＳ３が処理され、次いで、第４駆動電圧データＤｂｓ４が第ｉ行目の３２０個のＢピクセル１７ｂに書き込まれてステップＳ４が処理される。

このように、制御回路２３は、階調数（駆動回数）情報及び取得した第１〜第４駆動電圧データに基づき駆動部２４（走査電極駆動回路２５及びデータ電極駆動回路２７）を制御する。駆動部２４は、制御回路２３から出力された所定の信号に基づいて、Ｂピクセル１２ｂ（１，１）〜１２ｂ（２４０，３２０）に対して図７乃至図１４に示すステップＳ１〜Ｓ４を実行する。これにより、Ｂピクセル１２ｂ（１，１）〜１２ｂ（２４０，３２０）にはレベル７（青）〜レベル０のいずれかの階調が表示され、Ｂ表示部６ｂに８階調の画像が表示される。

Ｇ、Ｒ表示部６ｇ、６ｒについても同様の処理を行うことにより、ピクセル１２（１，１）からピクセル１２（２４０，３２０）までの全てに第１〜第４駆動電圧データを出力して１フレーム（表示画面）分の表示が実現できる。

駆動回数が１回の場合には、階調変換制御回路６１は、２階調データ変換部６３ａに表示データを出力する。２階調データ変換部６３ａは表示データを変換して、一つのピクセル１２ｂにつき１つの駆動電圧データ（第１駆動電圧データ）を生成する。第１駆動電圧データは、図７乃至図１４に示すステップＳ１で印加するパルス電圧Ｖｌｃの電圧値が±３２Ｖか±２４Ｖかを指定する２値のデータである。生成された第１駆動電圧データは、第１スキャンデータメモリ７１ａに格納される。

駆動回数が５回の場合には、階調変換制御回路６１は、１６階調データ変換部６３ｃに表示データを出力する。１６階調データ変換部６３ｃは表示データを変換して５つの駆動電圧データ（第１〜第５駆動電圧データ）を生成する。第１〜第５駆動電圧データのそれぞれは、駆動回数が５回の場合の、５つのステップＳ１〜Ｓ５で印加するパルス電圧Ｖｌｃの電圧値を指定する２値のデータである。生成された第１〜第５駆動電圧データのそれぞれは、第１〜第５スキャンデータメモリ７１ａ〜７１ｅにそれぞれ格納される。

駆動回数が７回の場合には、階調変換制御回路６１は、６４階調データ変換部６３ｄに表示データを出力する。６４階調データ変換部６３ｄは表示データを変換して７つの駆動電圧データ（第１〜第７駆動電圧データ）を生成する。第１〜第７駆動電圧データのそれぞれは、駆動回数が７回の場合の、７つのステップＳ１〜Ｓ７で印加するパルス電圧Ｖｌｃの電圧値を指定する２値のデータである。生成された第１〜第７駆動電圧データのそれぞれは、第１〜第７スキャンデータメモリ７１ａ〜７１ｇにそれぞれ格納される。

（比較例）
図１７は、本実施の形態による液晶表示素子１の画像処理方法の比較例として示す液晶表示素子１の従来の画像処理方法を示すシステム・ブロック図である。図１７に示すように、従来の画像処理方法を用いた場合、液晶表示素子１は階調変換制御回路６１を有さず、データ変換部として６４階調データ変換部６３ｄのみを有している。

従って、６４階調データ変換部６３ｄに入力された表示データは、一つのＢピクセル１２ｂにつき７つの駆動電圧データ（第１〜第７駆動電圧データ）に変換される。駆動回数は温度に依らず７回で一定である。従来の画像処理方法では、画面書き換えを３０秒以内に行うように設定した場合、５℃以下では第１〜第７駆動電圧データに対応するパルス電圧Ｖｌｃの一部しかＢ、Ｇ、Ｒピクセル１２ｂ、１２ｇ、１２ｒに印加されないので、一部の中間調が欠落した白っ茶けた画像が表示されてしまう。従って、画質の劣化が生じる。

次に、液晶表示素子１の製造方法の一例について簡単に説明する。
縦横の長さが１０（ｃｍ）×８（ｃｍ）の大きさに切断した２枚のポリカーボネート（ＰＣ）フィルム基板上にＩＴＯ透明電極を形成してエッチングによりパターニングし、０．２４ｍｍピッチのストライプ状の電極（走査電極１７又はデータ電極１９）をそれぞれ形成する。３２０×２４０ドットのＱＶＧＡ表示ができるよう、２枚のＰＣフィルム基板上にそれぞれストライプ状の電極が形成される。次に、２枚のＰＣフィルム基板７、９上のそれぞれのストライプ状の透明電極１７、１９上にポリイミド系の配向膜材料をスピンコートにより約７００Åの厚さに塗布する。次に、配向膜材料が塗布された２枚のＰＣフィルム基板７、９を９０℃のオーブン中で１時間のベーク処理を行い、配向膜を形成する。次に、一方のＰＣフィルム基板７又は９上の周縁部にエポキシ系のシール材２１をディスペンサを用いて塗布して所定の高さの壁を形成する。

次いで、他方のＰＣフィルム基板９又は７に４μｍ径のスペーサ（積水ファインケミカル社製）を散布する。次いで、２枚のＰＣフィルム基板７、９を貼り合わせて１６０℃で１時間加熱し、シール材２１を硬化する。次に、真空注入法によりＢ用コレステリック液晶ＬＣｂを注入した後、エポキシ系の封止材で注入口を封止し、Ｂ表示部６ｂを作製する。同様の方法により、Ｇ、Ｒ表示部６ｇ、６ｒを作製する。

次に、図２に示すように、表示面側からＢ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒをこの順に積層する。次いで、Ｒ表示部６ｒの下基板９ｒ裏面に可視光吸収層１５を配置する。次に、積層したＢ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒの走査電極１７の端子部及びデータ電極１９の端子部にＴＣＰ（テープキャリアパッケージ）構造の汎用のＳＴＮ用ドライバＩＣを圧着し、さらに電源回路及び制御回路２３を接続する。こうしてＱＶＧＡ表示が可能な液晶表示素子１が完成する。なお図示は省略するが、完成された液晶表示素子１に入出力装置及び全体を統括制御する制御装置（いずれも不図示）を設けることにより電子ペーパーが完成する。

以上説明したように、本実施の形態によれば温度が低下するに従って駆動回数（階調数）を段階的に減らしているので、低温での画面書き換え時間を短縮することができる。従って、低温でも画面書き換え時に短時間で画像が表示される。また、画面書き換え時間を所定の時間内に制限しても広い動作温度範囲が実現できる。

［第２の実施の形態］
本発明の第２の実施の形態による液晶表示素子及びその駆動方法並びにそれを備えた電子ペーパーについて図１８を用いて説明する。図１８は、本実施の形態による液晶表示素子１０１の画像処理方法を示すシステム・ブロック図である。本実施の形態による液晶表示素子１０１は、第１の実施の形態による液晶表示素子１の温度センサ６５に代えて、静止画／動画判断部６７を有している点に特徴を有している。

また、本実施の形態による液晶表示素子１０１の駆動方法は、第１の実施の形態による液晶表示素子１の駆動方法が液晶表示素子１近傍の外気温度に基づいて駆動回数を決定するのに対して、画像が静止画か動画かを判断して駆動回数を決定する点に特徴を有している。なお、以下の説明において、第１の実施の形態と同一の機能、作用を奏する構成要素には同一の符号を付して詳細な説明は省略する。

図１８に示すように、液晶表示素子１０１は、所定の駆動回数で駆動して所望の階調が得られる液晶層（液晶）３ｂ、３ｇ、３ｒ（図１８では不図示）を備え、当該階調に基づく画像を表示するＢ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒと、画像が静止画か動画かに基づいて駆動回数（駆動方法）を決定する駆動回数決定部（駆動制御部）６９と、決定された駆動回数で液晶層３ｂ、３ｇ、３ｒを駆動する駆動部２４とを有している。駆動回数決定部６９は、階調変換制御回路６１と静止画／動画判断部６７とを有している。なお、液晶表示素子１０１は温度センサ６５を有していない。上述の点を除いた液晶表示素子１０１の構成は、上記第１の実施の形態の液晶表示素子１と同様であるため説明は省略する。

静止画／動画判断部６７は、階調変換制御回路６１に接続されている。階調変換制御回路６１及び静止画／動画判断部６７には、表示データが入力される。静止画／動画判断部６７は、入力された時系列の階調データに対して各ピクセル１２ｂ、１２ｇ、１２ｒ毎に減法又は除法を行うことによって、表示データが静止画か動画かを判断し、階調変換制御回路６１に表示データが静止画か動画かについての情報（静止画／動画情報）を出力する。

階調変換制御回路６１は、静止画／動画判断部６７から出力された静止画／動画情報に基づいて階調数及び階調数毎に決められた駆動回数を決定する。例えば、表示データが静止画の場合には駆動回数を７回（６４階調）とし、動画の場合には駆動回数を４回（８階調）とする。その他の駆動回数及び階調数にすることも可能である。

階調変換制御回路６１は、データ変換部６３の中から、決定された階調数及び駆動回数に対応した８階調データ変換部６３ｂ又は６４階調データ変換部６３ｄを選択し、当該データ変換部６３ｂ、６３ｄに表示データを出力する。データ変換部６３、スキャンデータメモリ部７１、制御回路２３及び駆動部２４の動作は、図１６に示す液晶表示素子１の画像処理方法及び駆動方法と同様であるので説明を省略する。

表示データが動画の場合には、６４階調の表示データを階調数を少なくした８階調のデータに変換する。動画を表示する場合、データ変換部６３ｂでの画像処理のアルゴリズムとして、組織的ディザ法、誤差拡散法又はブルーノイズマスク法などが用いられる。これらのアルゴリズムを用いることによって、階調数を少なくしても表示する動画の画質の劣化を抑えることができる。また、階調変換のアルゴリズムとして閾値法を用いることもできる。

本実施の形態によれば、画像が静止画か動画かを判断し、動画の場合の駆動回数を静止画の場合の駆動回数よりも少なくする。従って、動画表示時の画面書き換え時間を短縮することができる。

本発明は、上記実施の形態に限らず種々の変形が可能である。
上記実施の形態では、駆動方式として線順次駆動（線順次走査）方式を例に挙げて説明したが、駆動方式として点順次駆動方式を用いてもよい。

上記実施の形態では、Ｂ、Ｇ、Ｒ表示部６ｂ、６ｇ、６ｒが積層された３層構造の液晶表示素子を例に挙げて説明したが、本発明はこれに限られず、２層又は４層以上の構造の液晶表示素子にも適用できる。

また、上記実施の形態では、プレーナ状態で青、緑又は赤色の光を反射する液晶層３ｂ、３ｇ、３ｒを備えた表示部６ｂ、６ｇ、６ｒを有する液晶表示素子を例に挙げて説明したが、本発明はこれに限られず、プレーナ状態でシアン、マゼンタ又はイエローの光を反射する液晶層を備えた表示部を３層有する液晶表示素子にも適用できる。

上記実施の形態では、パッシブマトリクス型の液晶表示装置素子を例に挙げて説明したが、本発明はこれに限らず、ピクセル毎に薄膜トランジスタ（ＴＦＴ）またはダイオードなどのスイッチング素子が備えられたアクティブマトリクス型の液晶表示装置素子にも適用できる。

上記実施の形態では、階調表示のために複数フレーム（８階調表示の場合は４フレーム）で１画像を表現したが、本発明はこれに限られない。例えば８階調表示の場合、１フレーム期間内に同一走査電極１７を４回駆動して当該走査電極１７上のピクセル１２に対してステップＳ１〜Ｓ４を実行してももちろんよい。

上記実施の形態では、４回の駆動で８階調を表示したが本発明はこれに限らず、所定の駆動回数で所定の階調を表示する液晶表示素子に適用できる。例えば、３回の駆動で８階調を表示できる液晶表示素子の駆動方法にも適用できる。

上記実施の形態では、１回、４回、５回及び７回の４通りの駆動回数を用いたが、本発明はこれに限らない。これらの駆動回数のうち２通り又は３通りを用いることもできる。また、２回、３回、６回（３２階調）などその他の駆動回数を用いることもできる。

上記第１の実施の形態では、温度センサ６５は液晶表示素子１近傍の外気温度を測定したが、本発明はこれに限らず液晶表示素子１の温度を直接測定してもよい。

図７乃至図１４を用いて説明した上記多階調表示方法では、各ステップＳ１〜Ｓ４で印加するパルス電圧Ｖｌｃのパルス電圧印加時間（パルス幅）Ｔ１〜Ｔ４を異ならせることによって８階調を表示したが、本発明はこれに限らず各ステップＳ１〜Ｓ４で印加するパルス電圧Ｖｌｃの電圧値を異ならせることによって８階調を表示させることもできる。

本発明の第１の実施の形態による液晶表示素子１の概略構成を示す図である。 本発明の第１の実施の形態による液晶表示素子１の断面構成を模式的に示す図である。 液晶表示素子のプレーナ状態での反射スペクトルの一例を示す図である。 本発明の第１の実施の形態による液晶表示素子１の駆動波形の一例を示す図である。 コレステリック液晶の電圧−反射率特性の一例を示す図である。 コレステリック液晶の累積応答特性を示すグラフである。 本発明の第１の実施の形態による多階調表示方法においてレベル７（青）を表示する方法を示す図である。 本発明の第１の実施の形態による多階調表示方法においてレベル６を表示する方法を示す図である。 本発明の第１の実施の形態による多階調表示方法においてレベル５を表示する方法を示す図である。 本発明の第１の実施の形態による多階調表示方法においてレベル４を表示する方法を示す図である。 本発明の第１の実施の形態による多階調表示方法においてレベル３を表示する方法を示す図である。 本発明の第１の実施の形態による多階調表示方法においてレベル２を表示する方法を示す図である。 本発明の第１の実施の形態による多階調表示方法においてレベル１を表示する方法を示す図である。 本発明の第１の実施の形態による多階調表示方法においてレベル０（黒）を表示する方法を示す図である。 本発明の第１の実施の形態による多階調表示方法を用いた場合の温度と液晶表示素子１の画面書き換え時間との関係とを示すグラフである。 本発明の第１の実施の形態による液晶表示素子１の画像処理方法を示すシステム・ブロック図である。 液晶表示素子１の画像処理方法の比較例として示す液晶表示素子１の従来の画像処理方法を示すシステム・ブロック図である。 本発明の第２の実施の形態による液晶表示素子１０１の画像処理方法を示すシステム・ブロック図である。 従来のフルカラー表示可能な液晶表示素子の断面構成を模式的に示す図である。 従来の液晶表示素子の一液晶層の断面構成を模式的に示す図である。

符号の説明

１、５１、１０１ 液晶表示素子
３ｂ、４３ｂ Ｂ用液晶層
３ｇ、４３ｇ Ｇ用液晶層
３ｒ、４３ｒ Ｒ用液晶層
６ｂ、４６ｂ Ｂ表示部
６ｇ、４６ｇ Ｇ表示部
６ｒ、４６ｒ Ｒ表示部
７ｂ、７ｇ、７ｒ、４７ｂ、４７ｇ、４７ｒ 上基板
９ｂ、９ｇ、９ｒ、４９ｂ、４９ｇ、４９ｒ 下基板
１２ ピクセル
１２ｂ 青（Ｂ）ピクセル
１２ｇ 緑（Ｇ）ピクセル
１２ｒ 赤（Ｒ）ピクセル
１５ 可視光吸収層
１７ｒ、１７ｇ、１７ｂ 走査電極
１９ｒ、１９ｇ、１９ｂ データ電極
２１、２１ｂ、２１ｂ、２１ｒ シール材
２３ 制御回路
２４ 駆動部
２５ 走査電極駆動回路
２７ データ電極駆動回路
３３ 液晶分子
４１ｂ、４１ｇ、４１ｒ パルス電圧源
４３ 液晶層
６１ 階調変換制御回路
６３ データ変換部
６３ａ ２階調データ変換部
６３ｂ ８階調データ変換部
６３ｃ １６階調データ変換部
６３ｄ ６４階調データ変換部
６５ 温度センサ
６７ 静止画／動画判断部
６９ 駆動回数決定部
７１ スキャンデータメモリ部
７１ａ〜７１ｇ 第１〜第７スキャンデータメモリ

Claims (8)

1. コレステリック液晶を備えた表示部と、
   外気温度に基づいて駆動回数を決定することができる駆動制御部と、
   決定された前記駆動回数で前記コレステリック液晶を駆動し、前記駆動回数に応じた階調を与える駆動部と
   を有することを特徴とする液晶表示素子。
2. 請求項１記載の液晶表示素子において、
   前記階調を示す階調値を前記駆動回数分の駆動電圧データに変換するデータ変換部をさらに有すること
   を特徴とする液晶表示素子。
3. 請求項１又は２に記載の液晶表示素子において、
   前記外気温度の検知手段として温度検知手段を有し、
   前記駆動制御部は前記温度検知手段で検知された温度に基づいて前記駆動回数を決定すること
   を特徴とする液晶表示素子。
4. 請求項３記載の液晶表示素子において、
   前記温度Ｔ１での前記駆動回数をＤ１とし、
   前記温度Ｔ２（Ｔ２＜Ｔ１）での前記駆動回数をＤ２とすると、
   Ｄ１＞Ｄ２であること
   を特徴とする液晶表示素子。
5. 請求項４記載の液晶表示素子において、
   前記駆動回数Ｄ１での階調数をＧ１とし、
   前記駆動回数Ｄ２での階調数をＧ２とすると、
   Ｇ１＞Ｇ２であること
   を特徴とする液晶表示素子。
6. 請求項１乃至５のいずれか１項に記載の液晶表示素子において、
   前記コレステリック液晶は、光の反射、透過、又は透過及び反射が混在した状態を示すこと
   を特徴とする液晶表示素子。
7. 画像を表示する電子ペーパーにおいて、
   請求項１乃至６のいずれか１項に記載の液晶表示素子を備えていること
   を特徴とする電子ペーパー。
8. 外気温度に基づいてコレステリック液晶の駆動回数を決定し、
   決定された前記駆動回数で前記液晶を駆動し、
   前記駆動回数に応じた階調の画像を表示すること
   を特徴とする液晶表示素子の駆動方法。

Images