JPH1048595A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 分割駆動を行った場合に、境目で表示不具合
がなく、画面全体が均一な表示を行う液晶表示装置を提
供することを目的とする。 【解決手段】 分割された群毎に走査方向を異ならせ、
かつ各画素電極をこの画素電極に接続されたスイッチン
グ素子をスイッチングする走査線より走査方向の手前に
配置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に係
り、詳しくは分割駆動を行ったときの走査方向と、画素
電極の配置とに関するものである。

【０００２】

【従来の技術】現在、液晶表示装置は大型化をめざして
開発が進んでいる。液晶表示装置を大型化するためには
走査線の本数を増やす必要があるが、走査線の本数が増
えると１フレームの周波数が低下しフリッカが発生した
り、表示コントラストが低下したりする、などといった
問題がある。

【０００３】そこで、画面を上下に２分割してそれぞれ
を独立に駆動する、いわゆる分割駆動を行うことによっ
て、１フレームの周波数を低下させることなく走査線の
本数を２倍にする、という技術が開発されている。

【０００４】例えば、図８に示すように各画素電極が自
段の走査線と次段の走査線の間に配置されている場合、
各画素電極は次段の走査線に近接することになり、次段
の走査線に選択電圧が印加されたときにその影響を受け
てしまい表示不良を起こす問題がある。図９にその走査
電圧の駆動波形を示す。具体的には例えば、１行目の画
素電極は２行目の選択電圧に影響を受け、１フレームの
間、その影響を受けた状態の電圧を保持することにな
る。さらに、ｎ／２行目の画素電極はｎ／２＋１行目の
選択電圧に影響を受けるが、ｎ／２＋１行目の走査線は
第２群に属しているので、ｎ／２行目の走査線に選択電
圧が印加されてからブランキング期間をおいてｎ／２＋
１行目に選択電圧が印加されることになるので、他の行
の画素に比べて、タイミングのずれた影響を受けること
になる。その結果、ｎ／２行目の画素電極だけが他の画
素と異なる表示を行い、画面全体で見たときに線状の不
良表示を行ってしまう問題がある。

【０００５】また、図１０に示すように画素電極を自段
の走査線と前段の走査線との間に配置すると、各画素電
極は次段の走査線との距離が離れるため、次段の走査線
に印加される選択電圧に影響を受けることがなくなる。
（前段の走査線に印加される選択電圧に影響を受ける
が、この場合は直後に正しい信号電圧に書き換えられ、
その状態で１フレームの間保持することになるので問題
ない。）しかしながら、同図のｎ／２行目の画素電極は
ｎ／２＋１行目の走査線に印加される選択電圧に影響を
受けて表示不良を起こすという問題がある。

【０００６】このように、分割駆動を行う場合、分割の
境界部でコントラストの違いが目立つ、という問題があ
る。この問題を解決するために特開平１−３２１４７６
号公報では、上半分の画面と下半分の画面とをそれぞれ
中心方向へ向かって走査するか、或いは中心からそれぞ
れ上方向、下方向に向かって走査する、という方法が開
示されている。

【０００７】

【発明が解決しようとする課題】しかしながら上記のよ
うな方法でも境界部の違いは解消しきれない。それは、
各画素電極は次段の走査線に印加される走査電圧により
影響を受けるが、境界部の画素電極だけは隣り合う走査
線に印加される走査電圧のタイミングが他の画素電極の
場合と異なるためである。本発明は上記問題点に鑑みな
されたもので、分割駆動を行ったときにも境界部で良好
な表示を行う液晶表示装置を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】本発明は、第１基板と、
前記第１基板上に平行に形成された複数の走査線と、前
記走査線に印加される走査電圧によりスイッチングされ
るスイッチング素子と、前記スイッチング素子に接続さ
れた画素電極と、を有するアレイ基板と、第２基板と、
前記第２基板上に形成された対向電極と、を有する対向
基板と、前記アレイ基板と前記対向基板に挟持された液
晶と、を有し、前記走査線は等本数ごとにｎ群（ｍは２
以上の自然数）に分割され、各群ごとにそれぞれ同時に
走査される液晶表示装置において、第ｋ群（ｋ＝１、
２、・・・、ｍ−１）内の走査方向と第ｋ＋１群内の走
査方向が異なり、各郡内の両端の走査線を除く任意の走
査線を挟む２本の走査線のうち、前記任意の走査線に接
続されるスイッチング素子によりスイッチングされる画
素電極との間に形成される容量が大きい方の走査線から
小さい方の走査線に向かって走査されることを特徴とす
る液晶表示装置である。

【０００９】また本発明は、各郡内の両端の走査線を除
く任意の走査線を挟む２本の走査線のうち、前記任意の
走査線に接続されるスイッチング素子によりスイッチン
グされる画素電極との距離が近い方の走査線から遠い方
の走査線に向かって走査されることを特徴とする液晶表
示装置である。この構成によれば、分割駆動を行う際に
分割の境界線上の画素電極に表示ムラが発生することな
く、高品位な表示を行うことが可能となる。

【００１０】

【発明の実施の形態】以下に、本発明の実施の形態を図
面を参照して詳細に説明する。図１は、本実施例の液晶
表示装置のパターンを示す平面図である。図２は一画素
分を示す断面図である。液晶表示装置の構成を図１を参
照して説明する。アレイ基板１上に行方向にｎ本の走査
線４が形成され、この走査線４に直交するように列方向
に信号線５が複数形成されている。そして、走査線４と
信号線５との各交点部には薄膜トランジスタ６（ＴＦ
Ｔ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が形
成されておりＴＦＴ６に接続して画素電極７が形成され
ている。

【００１１】次に図２を参照して、対向基板２の構成は
ガラス基板８上に対向電極９が形成されている。これ
ら、アレイ基板１と対向基板２とに液晶１０が挟持され
ている。さらに、アレイ基板１と対向基板２とのそれぞ
れ外面に偏光板１１、１２が形成されている。

【００１２】そして、本実施例では、走査線４は上半分
を第１群、下半分を第２群とし、それぞれの群ごとに別
々に走査される、いわゆる２分割駆動を行っている。図
３は本実施例における走査電圧の駆動波形である。第１
群は画面の中心から上に向かって走査され、第２群は画
面の中心から下側に向かって走査される。このとき、第
１群の走査線４に対して各画素電極７は自段の走査線４
の下側に配置され、第２群の走査線４に対して各画素電
極７は自段の走査線４の上側に配置されている。つま
り、パネルの上下方向の中心を軸にして対称なパターン
となっている。それぞれの走査方向を考え合わせるとど
の群の走査線４に対しても、各画素電極７は自段の走査
線４よりも走査方向の手前に配置されていることにな
る。（ここで自段の走査線とはその画素電極７に接続さ
れているＴＦＴに走査電圧を送る走査線である。）即
ち、任意の走査線を挟む２本の走査線のうち、任意の走
査線に接続されるスイッチンング素子によりスイッチン
グされる画素電極に近い方の走査線から遠い方の走査線
に向かう方向に走査されることになる。または、画素電
極との間に形成される容量の大きい方の走査線から小さ
い方の走査線に向かう方向に走査されることにもなる。

【００１３】ここで、本実施例では画素電極は概略正方
形で１辺が１００μｍ、走査線幅は７μｍ、画素電極と
この画素電極に隣接する走査線との幅は５μｍである。
従って、任意の画素電極と前段の走査線との距離は５μ
ｍであり、一方、この画素電極と次段の走査線との距離
は（自段の走査線までの距離＋自段の走査線幅＋次段の
画素電極までの距離＋次段の画素電極の幅＋次段の走査
線までの距離）＝（５μｍ＋７μｍ＋５μｍ＋１００μ
ｍ＋５μｍ）＝１２２μｍである。

【００１４】また、画素電極と走査線との間に形成され
る容量について、容量Ｃ＝εＳ／ｄ （ε＝誘電率、Ｓ
＝面積、ｄ＝距離）で表される。Ｓについては、画素電
極端面の断面部と走査線端部の断面部とが対向する面積
である。

【００１５】従って、任意の画素電極と前段、次段の走
査線との間に形成される容量は、距離に反比例するの
で、この画素電極と前段の走査線との間に形成される容
量は、この画素電極と次段の走査線との間に形成される
容量より大きいことになる。

【００１６】このような画素電極７と走査線４との配
置、及び走査方向とすることで、分割駆動したときの問
題であるパネル中心での境目の違いを低減することがで
きる。具体的には図１に示すｎ／２行目とｎ／２＋１行
目とが分割駆動の境目となりこの２つの行での微妙な色
の違いが線として見えてしまう表示不具合を低減するこ
とができる。

【００１７】本発明の実施例における作用を説明する。
本発明は画素電極７を自段の走査線４よりも走査方向の
手前に配置していることにより、次段の走査線と距離が
離れることになる。例えば、任意の走査線としてｎ／２
−１行目の走査線とし、任意の走査線を挟む２本の走査
線をｎ／２−２行目、ｎ／２行目の走査線として考え
る。ｎ／２−１行目走査線に接続されるスイッチング素
子によりスイッチングされる画素電極７について考える
と、ｎ／２−２行目の走査線は次段の走査線になり、ｎ
／２行目の走査線は前段の走査線となる。このように画
素電極７は次段の走査線とは一画素分以上の距離が離れ
ることになり、従って画素電極７は次段の走査線に印加
される選択電圧に影響されることがない。逆に、前段の
走査線、つまりｎ／２行目の走査線４との距離が近くな
るので各画素電極７はｎ／２行目に印加される選択電圧
に影響されてしまう。しかしながら、前段の走査線に選
択電圧が印加された直後に自段の走査線に選択電圧が印
加され、正しい信号電圧が各画素電極７に与えられるた
め、前段の走査線により受けた影響は表示的にはほとん
ど問題ない。ここで前段の走査線とは自段の走査線に選
択電圧が印加される直前に選択電圧が印加された走査線
のことであり、即ち、自段の走査線から見て走査方向の
１本手前の走査線のことである。また、次段の走査線と
は自段の走査線に選択電圧が印加された直後に選択電圧
が印加される走査線のことであり、即ち、自段の走査線
から見て走査方向の１本後ろの走査線のことである。

【００１８】さらに本実施例につけ加えて、図４に示す
ように分割駆動の境目となるｎ／２行目の画素電極とｎ
／２＋１行目の画素電極との間にダミー配線４１を設け
ると、画面の見た目上、他の行間と同じ状態になるので
好ましい。

【００１９】また、図５に示すように、図１のパターン
を逆転したパターンの変形例も考えられる。この場合は
第１群の走査方向は画面の上側から、第２群の走査方向
は画面の下側から、とする。

【００２０】さらに、本発明は図６に示すように、スイ
ッチング素子として金属−絶縁体−金属を積層したＭＩ
Ｍ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）素
子を用いた液晶表示装置にも適用できる。図６はＭＩＭ
素子を一画素につき直列に２個用いた例である。図７
（ａ）は図６のＡ−Ａ’、図７（ｂ）は図６のＢ−
Ｂ’、図７（ｃ）は図６のＣ−Ｃ’でのそれぞれ断面図
である。なお、図６には対向基板は図示していない。

【００２１】このＭＩＭ素子を用いた液晶表示装置を図
６、図７を参照して説明する。アレイ基板は、ガラスか
らなる基板６１上に第１電極６２が形成されている。さ
らに第１電極６２上に絶縁体６３が被覆されている。そ
して、行方向に複数の走査線６４とその走査線６４から
突出した第２電極６５が形成されている。さらに、絶縁
体６３上にかぶり、第２電極６５に接触しないように第
３電極６６が形成されており、この第３電極が透明な画
素電極６７に接続している。

【００２２】対向基板はガラス基板６８上に、画素電極
を覆う幅で列方向にストライプ状の対向電極６９が形成
されている。そして、これらアレイ基板と対向基板とに
液晶７０が挟持されている構成である。

【００２３】さらに、図８のように画素電極７が走査線
４にオーバーラップしている構成の液晶表示装置にも本
発明は適用できる。この場合、平面的に見て、各画素電
極７の全面積のうち、半分以上の面積が自段の走査線よ
りも走査方向の手前に配置されている。この場合、走査
方向の手前とは、走査線の幅の中心線よりも手前とす
る。

【００２４】このように画素電極７が走査線４にオーバ
ーラップする構成の一例を図９に示す。アレイ基板１の
構成は、ガラス基板３上にａ−Ｓｉからなる遮光膜９１
とシリコン窒化膜等からなるアンダーコート膜９２が形
成されている。

【００２５】さらにそのアンダーコート膜９２上にｐ−
Ｓｉ層が形成されており、このｐ−Ｓｉ層はソース領域
９３（ｓ）、ドレイン領域９３（ｄ）、チャネル領域
（ｃ）に分かれている。そのｐ−Ｓｉ層を覆うようにゲ
ート絶縁膜９４が被覆されている。そのゲート絶縁膜９
４上で、チャネル領域９３（ｃ）上の領域にモリブデン
・タングステン等からなるゲート電極９５が形成されて
いる。さらにゲート電極９５を覆うようにシリコン酸化
膜等からなる第１の層間絶縁膜９６が被覆されている。
そして、第１の層間絶縁膜上に形成されたソース電極９
７（ｓ）、ドレイン電極９７（ｄ）は、ゲート絶縁膜９
４と第１の層間絶縁膜９６とに形成されたスルーホール
によりそれぞれソース領域９３（ｓ）、ドレイン領域９
３（ｄ）に接続されている。さらにこれらの上を覆うよ
うにアクリル樹脂等からなる第２の層間絶縁膜９８が形
成され、この上に形成されたＩＴＯからなる画素電極７
が第２の層間絶縁膜に形成されたスルーホールによりソ
ース電極９７（ｓ）に接続している。そして最上層にポ
リイミド等からなる配向膜９９が形成されている。

【００２６】一方、対向基板２の構成は、ガラス基板８
上にカラーフィルタ１００と対向電極９と配向膜１０１
が形成されている。そして上記したアレイ基板１と対向
基板２とに液晶１０が挟持されて液晶表示装置が構成さ
れている。このような構成により、画素電極７が走査線
４にオーバーラップすることが可能となり、この場合に
も本発明を適用することができる。

【００２７】

【発明の効果】本発明によれば、分割駆動で走査方向を
群毎に異ならせ、かつ画素電極を自段の走査線よりも走
査方向の手前に配置することにより、分割駆動の問題で
ある境目の表示不具合をなくし、画面全体で均一な表示
を行うことが可能になる。

【図面の簡単な説明】

【図１】本発明の実施例における薄膜トランジスタを用
いた液晶表示装置の平面図である。

【図２】本発明の実施例における薄膜トランジスタを用
いた液晶表示装置の断面図である。

【図３】本発明の実施例における走査電圧の駆動波形で
ある。

【図４】本発明の実施例における液晶表示装置の上下方
向の中心部の拡大平面図である。

【図５】本発明の実施例における液晶表示装置の平面図
である。

【図６】本発明の実施例におけるＭＩＭ素子を用いた液
晶表示装置の平面図である。

【図７】（ａ）は図６におけるＡ−Ａ’での断面図、
（ｂ）は図６におけるＢ−Ｂ’での断面図、（ｃ）は図
６におけるＣ−Ｃ’での断面図である。

【図８】本発明の実施例における液晶表示装置の平面図
である。

【図９】本発明の実施例における液晶表示装置の断面図
である。

【図１０】従来の液晶表示装置の平面図である。

【図１１】図８における走査電圧の駆動波形を示す図で
ある。

【図１２】従来の液晶表示装置の平面図である。

【符号の説明】

１…アレイ基板 ２…対向基板 ３、８、６１、６８…ガラス基板 ４、６４…走査線 ５…信号線 ６…薄膜トランジスタ ７、６７…画素電極 ９…対向電極 １０、７０…液晶 ４１…ダミー配線

Claims (6)

【特許請求の範囲】
1. 【請求項１】 第１基板と、前記第１基板上に平行に形
   成された複数の走査線と、前記走査線に印加される走査
   電圧によりスイッチングされるスイッチング素子と、前
   記スイッチング素子に接続された画素電極と、を有する
   アレイ基板と、 第２基板と、前記第２基板上に形成された対向電極と、
   を有する対向基板と、 前記アレイ基板と前記対向基板に挟持された液晶と、を
   有し、 前記走査線は等本数ごとにｍ群（ｍは２以上の自然数）
   に分割され、各群ごとにそれぞれ同時に走査される液晶
   表示装置において、 第ｋ群（ｋ＝１、２、・・・、ｍ−１）内の走査方向と
   第ｋ＋１群内の走査方向が異なり、各郡内の両端の走査
   線を除く任意の走査線を挟む２本の走査線のうち、前記
   任意の走査線に接続されるスイッチング素子によりスイ
   ッチングされる画素電極との間に形成される容量が大き
   い方の走査線から小さい方の走査線に向かって走査され
   ることを特徴とする液晶表示装置。
2. 【請求項２】 第１基板と、前記第１基板上に平行に形
   成された複数の走査線と、前記走査線に印加される走査
   電圧によりスイッチングされるスイッチング素子と、前
   記スイッチング素子に接続された画素電極と、を有する
   アレイ基板と、 第２基板と、前記第２基板上に形成された対向電極と、
   を有する対向基板と、 前記アレイ基板と前記対向基板に挟持された液晶と、を
   有し、 前記走査線は等本数ごとにｍ群（ｍは２以上の自然数）
   に分割され、各群ごとにそれぞれ同時に走査される液晶
   表示装置において、 第ｋ群（ｋ＝１、２、・・・、ｍ−１）内の走査方向と
   第ｋ＋１群内の走査方向が異なり、各郡内の両端の走査
   線を除く任意の走査線を挟む２本の走査線のうち、前記
   任意の走査線に接続されるスイッチング素子によりスイ
   ッチングされる画素電極との距離が近い方の走査線から
   遠い方の走査線に向かって走査されることを特徴とする
   液晶表示装置。
3. 【請求項３】 前記走査線は２群に分割され、各群の走
   査方向は他群に近い側から遠い側へ繰り返し走査される
   ことを特徴とする請求項１または２いずれか記載の液晶
   表示装置。
4. 【請求項４】 各群の境界に前記走査線と平行にダミー
   配線が形成されていることを特徴とする請求項１または
   ２いずれか記載の液晶表示装置。
5. 【請求項５】 前記スイッチング素子は薄膜トランジス
   タであることを特徴とする請求項１または２いずれか記
   載の液晶表示装置。
6. 【請求項６】 前記スイッチング素子は、金属−絶縁体
   −金属、が積層されたＭＩＭ素子であることを特徴とす
   る請求項１または２いずれか記載の液晶表示装置。