JP4846955B2

JP4846955B2 - 磁電変換素子

Info

Publication number: JP4846955B2
Application number: JP2001574916A
Authority: JP
Inventors: 敏昭福中
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2000-04-06
Filing date: 2001-04-05
Publication date: 2011-12-28
Anticipated expiration: 2021-04-05
Also published as: WO2001078161A1; US6724059B2; KR100459361B1; KR20020026871A; CN1366716A; US20020160548A1; CN1172382C

Description

本発明は、極めて薄型の磁電変換素子に関し、より詳細には、実装時の良否の判定を、素子を破壊することなく行うことができ、また磁電変換装置部分の形成が簡便な小型の磁電変換素子に関する。

磁電変換素子の一つであるホール素子は、ＶＴＲ、フロッピー（登録商標）ディスクやＣＤ−ＲＯＭ等のドライブモータ用の回転位置検出センサあるいはポテンショメータ、歯車センサとして広く用いられている。これら電子部品の小型化に伴って、ホール素子もより薄型化への要求が益々強まっている。

現状の一般的なホール素子は、以下のように製造されている。始めに内部電極を有する磁気に感ずる半導体薄膜からなる磁電変換装置を製造する。次に、当該磁電変換装置をリードフレームのアイランド部と呼ばれる部分に固着し、リードフレームと内部電極を金属細線で結線する。次いで、磁電変換装置を覆うリードフレームの一部を含めた部分を樹脂によりモールドし、バリ取り、リードのフォーミング、電磁気的検査等の工程を経て製造されている。

図７Ａおよび図７Ｂは、このようにして製造された素子の一例として上述した比較的小型の素子の外形を示す図で、図７Ａは側面図、図７Ｂは平面図である。高さｈは０．８ｍｍ、幅ｗは１．２５ｍｍ、リードフレームを含めた長さＬおよび幅Ｗはそれぞれ２．１ｍｍである。

現在市販されている最も小型のホール素子の外形寸法は、実装時の外部電極であるリードフレームを含めて、２．５×１．５ｍｍの投影寸法で高さが０．６ｍｍ、あるいは２．１×２．１ｍｍの投影寸法で高さが０．５５ｍｍである。これらの素子は高さの低いことが特徴になっている。

また、さらに小型化するためにリードフレームを介在させないテープキャリア方式が提案されている。この方式は、磁電変換装置の電極部をテープにバンプで接続して、実装基板等に実装するやり方である。これもテープの厚みの介在分だけ厚さが制限される。

特公平１−１３２１１号公報特公平１−１５１３５号公報特公平２−４７８４９号公報特公平３−５９５７１号公報

本発明は、このような状況に鑑みてなされたもので、その目的とするところは、極めて薄型でかつ実装時の良否の判定を、素子を破壊することなく行うことができる磁電変換素子を提供することにある。

さらに他の目的は、磁電変換装置部分の形成が簡便で、かつペレットサイズの、すなわち磁電変換素子の寸法がペレットの寸法と実質的に等しい磁電変換素子を提供することである。

鋭意検討を重ねた結果、前述したようなリードフレームを用いている限り、特に投影面積の上での小型化と薄型化には自ずと限界があるという結論に達した。磁電変換素子はモールドされるのであるが、モールド寸法自体は１．５×１．５ｍｍ程度にできても、そこからはみ出たリードフレームを実装のためにフォーミングする必要があり、そのはみだし部分が小型化の足枷になっている。また、リードフレームを薄くするにも限界があること、リードフレームの表裏をモールド樹脂で覆う必要があることなどで、高さの減少にも限界がある。

本発明は、このような結論から出発し、磁電変換素子全体の寸法を、実装用電極も含めてモールド寸法程度にする工夫からなされた。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、切り込み段差を備える側面の導電層と、絶縁部とが形成された絶縁性基板の上面に感磁部と内部電極を有し、前記絶縁部と前記導電層が焼結体で形成され、前記導電層の焼結体が、１６００℃以上の高融点金属とセラミック粉とを主成分とし、前記高融点金属が前記導電層の焼結体に１０％以上９０％以下の割合で含まれ、前記切り込み段差は、磁電変換素子の長手方向にのみに設けられていることを特徴とする。

また、請求項２に記載の発明は、請求項１に記載の発明において、前記高融点金属が、Ｗ、Ｍｏ、Ｔａの何れか、またはそれらの少なくとも２種以上が混合されており、前記絶縁部がアルミナからなることを特徴とする。

磁電変換素子をこの様な構造にすることによって、例えば、０．８×１．５ｍｍの投影寸法で高さが０．３５ｍｍといった極めて小型かつ薄型の磁電変換素子が簡便な方法によって実現可能になった。

本発明の磁電変換素子の一例であるホール素子の場合、磁電変換装置を構成する磁気に感ずる薄膜は、インジウムアンチモン、ガリウム砒素、インジウム砒素等の化合物半導体あるいは（インジウム、ガリウム）−（アンチモン、砒素）の３元または４元化合物半導体薄膜から選択できる。いわゆる量子効果素子も使用できる。これらの化合物半導体薄膜は、厚み方向に導電層が形成された絶縁性基板上に形成される。前記絶縁性基板上に無機物層を予め形成した上に、前記化合物半導体薄膜を形成する形態もある。また、前記絶縁性基板の導電層部分にマスクを施し、無機物層を予め形成した上に前記化合物半導体薄膜を形成する形態もある。この場合、マスクを施した導電層部分には、直接前記化合物半導体薄膜が形成されることになる。

より高感度のホール素子として、薄膜を一旦良好な結晶性基板に蒸着によって形成し、その薄膜を、樹脂を介して上述の基板に写し取ったような形態がある。本発明者等は、インジウムアンチモン系の高移動度化、つまり高感度化のための蒸着方法を種々提案してきたが、これらの方法によって作製した薄膜を本発明に好適に適用できる（特許文献１乃至４参照）。

なお、ホール素子以外の素子としては、例えば強磁性体磁気抵抗素子、ＧＭＲ、半導体磁気抵抗素子などが挙げられる。ＧＭＲ、強磁性体抵抗素子の場合の膜としては、Ｎｉ−Ｆｅ、Ｎｉ−Ｃｏなどの強磁性材料が使用できる。また半導体抵抗素子の場合は、上述の化合物半導体薄膜が使用できる。

本発明によれば、実装時の良否の判定を、素子を破壊することなく行うことができ、また磁電変換装置部分の形成が簡便な小型の磁電変換素子を実現することができる。

磁電変換装置は、一般に多段プロセスを経て基板上に同時に多数個形成される。その際、磁電変換素子、例えばホール素子として使用されるために、１個の素子について一般に４つの内部電極が一括して形成される。その内部電極に金等の金属細線を介在させないで、直接外部電極に結線できるようにするのが、本発明の一つのポイントである。

まず、それぞれの素子の側面に相当する部分に厚み方向に埋められている導電層の焼結体と絶縁部の焼結体とで形成された基板を用意する。

この厚み方向に導電層が形成された絶縁性基板は、例えば、アルミナ基板にＷやＭｏやＴａの様な高融点金属を導電体とし、これとセラミック粉を主成分とする焼結体が局部的に埋め込まれた形態がある。これは、次のような工程を経て作製する。９０％の含有量のアルミナとバインダー等を混合し、ドクターブレード法で所望の厚さのシート状に成形し乾燥させる。次いで打ち抜き金型によって局部的にシートを打ち抜き、この部分にＷとアルミナ粉とバインダーが混合されたペーストを埋め込む。本発明において、この埋め込み部が磁電変換装置の側面裏面電極部となる。その後、場合によっては、表面裏面に前記Ｗペーストを所望の部分にスクリーン印刷等でプリントする。これは、本発明において磁電変換装置の外部電極部の裏面電極部を広く形成するのに有効である。次いで、還元雰囲気下で最大１６００℃で焼成して、Ｗを導電体とする焼結体が厚み方向に埋め込まれたアルミナ基板（メタライズドアルミナ基板）が完成する。この際、基板に多数個の導電層を形成するため、焼成時、高融点金属とアルミナの収縮率の違いにより基板にクラックや反りが発生しやすい。これを抑えるために、導電層の焼結体中に高融点金属であるＷが１０％以上９０％以下の割合にすることが好ましい。この基板を用いることにより、耐熱性に優れ、堅牢でかつ熱伝導性が良いという効果があり磁電変換素子を作製する上で好ましいものである。

次に、この基板上に上述したようにして、多数個の磁電変換装置と多数個の内部電極を形成する。この際、感磁部のパターニングをするためのエッチング工程は、内部電極の形成の前あるいは後に行われる。内部電極の材料としては、Ａｌ、Ｃｕ、Ｐｄ、Ｃｒ、Ｔｉ等の金属が適用される。その形成方法としては、メッキや蒸着等が適用できる。そのうち、導電性の点や安価に形成できる点でメッキによるＣｕが好適に使用できる。

次に、少なくとも感磁部上にひずみ緩衝層を形成することが好ましい。この際、感光性樹脂を使用するのが簡便である。例えば、ソルダーレジストや感光性ポリイミドを使用すれば、普通のマスクを用いた露光現像工程により精度良くひずみ緩衝層を形成できる。この際、１〜６０μｍ、好ましくは３０μｍ程度の均一な膜厚となるようにひずみ緩衝層を形成するのが肝要で、例えばスピンコート法が好適に使用することができる。また、この段階あるいはその前の段階で金属酸化物やガラスやアルミナのような無機物の絶縁物を少なくとも感磁部の上に積層してより信頼性の向上を図るような、いわゆるパッシベーション層を設けることもできる。

次いで、絶縁性基板の導電層の部分を露出させる工程が続く。この工程はダイシングによって切り込みを行うのが簡便である。この際、切り込みは必ずしもＸＹ方向に入れる必要は無く、Ｘ方向のみ行っても良い。また、フォトリソの手法を用いて、エッチングによって露出させることもできる。また、予め導電層部分をマスクしてその他の部分に絶縁層を形成させた場合は、この工程が不要となる。

内部電極のパターンをそのまま外部電極につなげるためのパターンにすることも本発明の特徴である。そのために、少なくとも絶縁層の段差で隔てられている絶縁性基板の導電層焼結体と内部電極上とを電気的に接続するために導電性樹脂層または金属層を形成する。例えば、導電性樹脂を印刷でウエハー上に刷り込む形態や、あるいは、いわゆるリフトオフ法を利用して蒸着やスパッター等によって金属層を付与する形態がとられる。その際、隣り合う素子の内部電極に跨るように導電性樹脂層または金属層を形成するのがより好ましい形態である。ダイシングによって切り込みを入れ導電性樹脂を印刷によってウエハー上に刷り込む場合、前述の切り込み部の側面の少なくとも基板上面と連続している部分にも導電性樹脂層がうまく形成される。上面から少なくとも０．１ｍｍのところまでは導電性樹脂層が形成される。導電性樹脂層は０．０２ｍｍ以上の厚みに形成する。この厚みが０．０２ｍｍ未満であると下記のような問題が生じる。すなわち、導電性樹脂層の一部が保護膜から露出された形態で素子を完成した場合、素子を基板に実装する際に、はんだにより電極部を形成するが、はんだの溶融時に導電性物体がはんだに食われ、断線につながる場合がある。

また、フレーク状のＡｇや粒状のＣｕ、粒状ＣｕにＡｇメッキされた導電材料が含有された導電性樹脂を使用する場合、露出させた基板の導電層焼結体上に予めメッキ等の手法でＡｕ、ＡｇやＣｕを形成するのがより好ましい形態である。導電性樹脂との塗れ性が向上し、より強固な接合を得るのに有効である。

次いで、少なくとも感磁部上のひずみ緩衝層上に保護層を形成する。この際、切り込み部の一部またはエッチング部の一部や内部電極部の一部や導電性樹脂の一部にも保護層を形成することが可能である。また、感磁部が形成されている表面全面に保護層を形成することも可能である。また、ひずみ緩衝層を広く形成し、感磁部を覆っている部分のひずみ緩衝層の上に保護層を形成することも可能である。保護層は、エポキシ樹脂、ポリイミド樹脂、イミド変性エポキシ樹脂等の熱硬化性樹脂、あるいはフェノキシ樹脂、ポリアミド樹脂、ポリスチレン、ポリスルホン、ポリウレタン樹脂、ポリビニルアセテート樹脂等の熱可塑性樹脂の中から選択できる。形成方法は、ポッティング、スクリーン印刷、トランスファーモールド等があるが、３０〜１００μｍ程度に薄く形成するには、メタルマスクやシルクマスクを使用したスクリーン印刷法が好適に使用できる。この際、ひずみ緩衝層を形成しなければ、保護層である樹脂の硬化収縮により感磁部にひずみを与え、この工程前後でホール素子の電磁気特性である入出力抵抗や不平衡電圧や有磁界中での出力電圧に対して大きな変動が生じ、収率が３０％以下と激減する。前記ひずみ緩衝層は、この樹脂の硬化収縮によるひずみの影響を感磁部に与えないために必要であり、このひずみ緩衝層により高い収率を得ることが可能となった。感磁部の上に前述の強固なパッシベーション層を設けた場合は、このひずみ緩衝層は無くても良い。

次いで、前述の絶縁性基板の表面から見て導電層の中央部分を基板の裏面までダイシング等によって個別の素子に切断する。その際、前述の切り込み時に使用したブレードの厚さより薄いブレードを使用して切断することが好ましい。この二つのブレードの厚さの差の半分の幅が、導電性樹脂または金属と基板中の導電層の焼結体とが接合される部位となる。

次いで、バレルメッキにより、磁電変換装置の導電性の樹脂層や、切断により出現した導電層の焼結体部、および裏面の導電層の焼結体部、すなわち露出した導電層の焼結体部にはんだ付けに適した金属を被覆するためのメッキを行う。この被覆としては、電解メッキまたは無電解メッキなど何れの方法も可能である。

本発明は、かくして基板全体を一括して処理して極めて簡便に素子化することを特徴とするものである。このように、本発明の磁電変換素子は、少なくとも絶縁性基板の導電層が外部電極との接続に使用されるので、素子を基板等に実装する際の良否の判定が、顕微鏡などの光学的手段による観察によって、例えば横側面へのはんだなどの濡れの観察によって、素子を破壊せずに可能になる。

なお、上述したような各工程の一部の順序の変更は可能である。

以下に図面を参照して本発明の磁電変換素子の一例であるホール素子の実施例について説明するが、本発明はこれらの実施例に限定されるものではない。

図１Ａおよび図１Ｂは、本発明によるホール素子の一実施例の模式的断面図である。図中符号９は、厚み方向に導電層が形成された絶縁性基板の絶縁部が焼結体で形成されたアルミナ部である。１０はタングステン（Ｗ）やセラミックからなる導電層の焼結体部であり、絶縁層の焼結体９と導電層の焼結体部１０はメタライズドアルミナ基板の構成要素となる。２は磁電変換装置の内部電極で金属からなる。３は磁電変換装置の感磁部、４は内部電極２上に形成された導電性樹脂層、５は感磁部３を覆ったソルダーレジストひずみ緩衝層、６は少なくとも感磁部３上のひずみ緩衝層５上に形成したエポキシ樹脂保護層、１１は外部電極上に形成したＮｉ、Ａｕメッキ部である。

図１Ａは、エポキシ樹脂保護層６を少なくともひずみ緩衝層と、内部電極部２の一部とに形成した場合であり、図１Ｂは、エポキシ樹脂保護層６を感磁部が形成されている表面全面に形成した場合の断面図を示す図である。

本発明の磁電変換素子は、切り込み段差を備える側面の導電層１０と、絶縁部９とが形成された絶縁性基板の上面に感磁部３と内部電極２５を有し、絶縁部９と導電層１０が焼結体で形成され、導電層１０の焼結体が、１６００℃以上の高融点金属とセラミック粉とを主成分とし、高融点金属が導電層１０の焼結体に１０％以上９０％以下の割合で含まれ、切り込み段差は、磁電変換素子の長手方向にのみに設けられている。

また、高融点金属が、Ｗ、Ｍｏ、Ｔａの何れか、またはそれらの少なくとも２種以上が混合されており、絶縁部9がアルミナからなっている。

図１Ａおよび図１Ｂに示したホール素子を作製するための工程を、図２Ａおよび図２Ｂ乃至図６を用いて説明する。図２Ａは、メタライズドアルミナ基板９、１０上に多数個の磁電変換装置のパターンが形成されている様子を示し、図２Ｂは、各磁電変換装置の内部金属電極２、感磁部３、ひずみ緩衝層５、メタライズドアルミナ基板の導電層焼結体部１０の配置形状を示すための図２Ａの部分拡大図である。図２Ａおよび図２Ｂに示した状態のウエハーを次のような工程を経て作製した。

まず、劈開した雲母を蒸着基板にして、はじめにＩｎ過剰のＩｎＳｂ薄膜を蒸着により形成し、次いでＩｎＳｂ膜中にある過剰のＩｎと化合物を形成するＳｂを過剰に蒸着する方法により、電子移動度４６０００ｃｍ^２／Ｖ／ｓｅｃのＩｎＳｂ薄膜を厚さ０．７μｍに形成した。次に５４ｍｍ角、厚さ０．２５ｍｍのメタライズドアルミナ基板９を準備し、上記のＩｎＳｂ薄膜上にポリイミド樹脂を滴下し、メタライズドアルミナ基板をその上に重ね、重石を置いて２００℃で１２時間放置した。次に室温に戻し、雲母を剥ぎ取った。高さの制約から接着のための樹脂の厚さは数μｍに抑える必要がある。

メタライズドアルミナ基板の導電層の焼結体は、最後のホール素子工程で磁電変換装置を個片に切断した際に磁電変換装置の四隅に導電層の焼結体が配置する様な間隔で設けられることが好ましい。導電層の焼結体はポール状にアルミナ基板中の厚み方向に多数埋め込まれている。

最終的に、四隅の導電層の焼結体部１０の中央に感磁部３を形成するように、基板外形から、またはメタライズドアルミナ基板の導電層の焼結体のパターンを見て位置合わせを実施し、フォトリソグラフィーの手法でホール素子パターンを形成する。内部電極用のパターニングを実施し、無電解銅メッキを施し厚付けのため更に電解銅メッキを施し、次にエッチングパターンを形成して、エッチングにより、感磁部３と内部電極２を形成した。感磁部３の長さは３５０μｍ、幅は１７０μｍであった。各ホール素子のための一つのペレットの大きさは１．５ｍｍ×０．８ｍｍ角であった。次に、感磁部が形成されている表面にソルダーレジスト５を形成するが、ソルダーレジストを厚さ３０μｍにスピンコーターを使用して塗布後、フォトリソグラフィーの工程を経て所定の部分のみ形成した。使用したソルダーレジストはタムラ社製ＤＳＲ−２２００ＢＧＸであった。この状態を図３に示す。

次に、各半導体装置を分離するように、基板に切り込み７を入れた状態を図４に示す。０．３ｍｍ幅のブレードを使用してダイシングソーで切り込みを入れた。この際の切り込み７の深さは約３０μｍであった。切り込みは最終の個片素子の長手方向になる一方向（Ｘ方向）のみ実施した。上記ポリイミド樹脂層を破り、メタライズドアルミナ基板の導電層の焼結体部が出現した状態となった。

次いで、内部電極部分に隣り合う磁電変換装置の内部電極部分と跨ってかつ切り込み７を埋めるようにスクリーン印刷により５０μｍの厚さで導電性樹脂層４を形成した。この際用いた導電性樹脂は（株）アサヒ化学研究所製のＬＳ−１０９であった。その状態を図５に示す。

次いで、スクリーン印刷によりエポキシ樹脂保護層を、少なくとも感磁部上のひずみ緩衝層上に６０μｍ程度塗布形成した。この状態の断面図を図６に示す。

次に、図６に示した切断線８に沿って、０．１ｍｍ幅のブレードを使用してダイシングソーで基板をＸＹ方向に切断し、個別のホール素子に分離した。

最後に、バレルメッキにより、無電解ＮｉメッキでＮｉを３μｍ、無電解ＡｕメッキでＡｕを０．０５μｍ、エポキシ樹脂で保護されていない内部電極の一部と導電性樹脂部とメタライズドアルミナ基板のダイシングソーでの切断によって出現したホール素子側面の導電層の焼結体とメタライズドアルミナ基板の裏面にある導電層の焼結体に上記金属のメッキ被膜を施した。

このようにして得られたホール素子は、図１Ａおよび図１Ｂに示したものである。本実施例のホール素子寸法は、０．８×１．５ｍｍ角（すなわち、素子ペレットと同一の寸法）で、厚さが０．３５ｍｍであった。この素子の感度は入力電圧１Ｖ、０．１Ｔの磁束密度中の条件で平均約２１０ｍＶであった。

実施例１と同じようにして、メタライズドアルミナ基板に切り込み７を入れ、導電性樹脂４を形成した。

次いで、スクリーン印刷によりエポキシ樹脂保護層を、感磁部が形成されている表面全面に６０μｍの厚さで塗布形成した。次に、実施例１と同じようにして、図１Ｂに示した状態のホール素子を作製した。素子の寸法は実施例１の素子とほぼ同じ寸法であり、感度も同様であった。

半導体薄膜を担持したメタライズドアルミナ基板を以下のようにして作製した。５４ｍｍ角で厚さが０．２５ｍｍのメタライズドアルミナ基板片面にＳｉＯ_２を５０００オングストローム形成した。その上に直接、実施例１と同様な蒸着法により、電子移動度１３０００ｃｍ^２／Ｖ／ｓｅｃのＩｎＳｂ薄膜を形成した。

次に、最終的に四隅の導電層の焼結体部の中央に感磁部を形成するように、基板外形から、またはメタライズドアルミナ基板の導電層の焼結体のパターンを見て位置合わせを実施し、フォトリソグラフィーの手法でホール素子パターンをエッチングにより形成した。次に、フォトリソグラフィーの手法で導電層の焼結体部の真上に位置するＳｉＯ_２をふっ化アンモニウムを使用しエッチング除去した。内部電極用のパターニングを実施し、ホール素子パターンの一部とエッチングで出現した導電層の焼結体部の上、そして、更にホール素子パターンと導電層の焼結体とが電気的につながるようにＣｒをＥＢ蒸着リフトオフ法で各１．０μｍ形成した。その後、感磁部とリフトオフ法で形成した内部電極の一部をマスクＥＢ蒸着によりアルミナ層を形成した。

次いで、スクリーン印刷によりエポキシ樹脂保護層を、アルミナ層を覆う様に６０μｍ程度塗布形成した。後は、実施例１と同様にしてホール素子を作成した。素子の寸法は実施例１の素子とほぼ同じ寸法であり、感度は、入力電圧１Ｖ、０．１Ｔの磁束密度中の条件で平均約６０ｍＶであった。

半導体薄膜を担持したメタライズドアルミナ基板を以下のようにして作製した。５４ｍｍ角で厚さが０．２５ｍｍのメタライズドアルミナ基板片面に各導電層焼結体にＭｏで作製したマスクを合わせ、アルミナを５０００オングストローム形成した。この方法で、各導電層焼結体上に絶縁層を形成せずに済んだ。その上に直接、実施例１と同様な蒸着法により、電子移動度１３０００ｃｍ^２／Ｖ／ｓｅｃのＩｎＳｂ薄膜を形成した。

次に、最終的に四隅の導電層の焼結体部の中央に感磁部を形成するように、基板外形から、またはメタライズドアルミナ基板の導電層の焼結体のパターンを見て位置合わせを実施し、フォトリソグラフィーの手法でホール素子パターンをエッチングにより形成した。

次に内部電極用のパターニングを実施し、ホール素子パターンの一部と予めマスクを施し導電層焼結体の上に絶縁層が形成しないようにしておいた導電層焼結体部の上、そして、更に、ホール素子パターンと導電層の焼結体とが電気的につながるようにＣｒをＥＢ蒸着リフトオフ法で各１．０μｍ形成した。その後、感磁部とリフトオフ法で形成した内部電極の一部をマスクＥＢ蒸着によりアルミナ層を形成した。

次いで、スクリーン印刷によりエポキシ樹脂保護層を、アルミナ層を覆う様に６０μｍ程度塗布形成した。後は、実施例１と同様にしてホール素子を作成した。素子の寸法は実施例１の素子とほぼ同じ寸法であり、感度は実施例３と同様であった。

以上説明したように、切り込み段差を備える側面の導電層と、絶縁部とが形成された絶縁性基板の上面に感磁部と内部電極を有し、前記絶縁部と前記導電層が焼結体で形成され、前記導電層の焼結体が、１６００℃以上の高融点金属とセラミック粉とを主成分とし、前記高融点金属が前記導電層の焼結体に１０％以上９０％以下の割合で含まれ、前記切り込み段差は、磁電変換素子の長手方向にのみに設けられているので、極めて小型、薄型でかつ実装時の良否判定を素子を破壊することなく行うことができ、さらに磁電変換装置部分の形成が簡便なペレットサイズの磁電変換素子を提供することができる。

本発明によるホール素子の一実施例の模式的断面図で、保護層をひずみ緩衝層と内部電極の一部に形成した状態を示す図である。本発明によるホール素子の一実施例の模式的断面図で、全面に保護層を形成した状態を示す図である。図１Ａおよび図１Ｂに示した実施例の製造方法の工程図であって、メタライズドアルミナ基板上に内部電極と感磁部とひずみ緩衝層を多数個形成した状態を示す図である。図１Ａおよび図１Ｂに示した実施例の製造方法の工程図であって、図２Ａの部分拡大図である。図１Ａおよび図１Ｂに示した実施例の製造方法の工程図であって、メタライズドアルミナ基板上に内部電極と感磁部とひずみ緩衝層を多数個形成した状態を示す断面図である。図１Ａおよび図１Ｂに示した実施例の製造方法の工程図であって、半導体装置を分離するように基板に切り込みを入れた状態を示す図である。図１Ａおよび図１Ｂに示した実施例の製造方法の工程図であって、内部電極上に導電性樹脂層を形成した状態を示す図である。図１Ａおよび図１Ｂに示した実施例の製造方法の工程図であって、ひずみ緩衝層と内部電極部の一部にエポキシ樹脂保護層を形成し、個片に切断した状態を示す図である。従来のホール素子の形状を示す図で、側面図である。従来のホール素子の形状を示す図で、平面図である。

２内部電極
３感磁部
４導電性樹脂層
５ソルダーレジストひずみ緩衝層
６エポキシ樹脂保護層
７切り込み
８切断線
９アルミナ部
１０導電層の焼結体部
１１Ｎｉ、Ａｕメッキ部である。

Claims

切り込み段差を備える側面の導電層と、絶縁部とが形成された絶縁性基板の上面に感磁部と内部電極を有し、前記絶縁部と前記導電層が焼結体で形成され、前記導電層の焼結体が、１６００℃以上の高融点金属とセラミック粉とを主成分とし、前記高融点金属が前記導電層の焼結体に１０％以上９０％以下の割合で含まれ、前記切り込み段差は、磁電変換素子の長手方向にのみに設けられていることを特徴とする磁電変換素子。
前記高融点金属が、Ｗ、Ｍｏ、Ｔａの何れか、またはそれらの少なくとも２種以上が混合されており、前記絶縁部がアルミナからなることを特徴とする請求項１に記載の磁電変換素子。