JP4467090B2 - 小型磁電変換素子とその製造方法 - Google Patents
小型磁電変換素子とその製造方法 Download PDFInfo
- Publication number
- JP4467090B2 JP4467090B2 JP28308398A JP28308398A JP4467090B2 JP 4467090 B2 JP4467090 B2 JP 4467090B2 JP 28308398 A JP28308398 A JP 28308398A JP 28308398 A JP28308398 A JP 28308398A JP 4467090 B2 JP4467090 B2 JP 4467090B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal object
- thin film
- magnetoelectric
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Hall/Mr Elements (AREA)
Description
【発明の属する技術分野】
本発明は、極めて小型でかつ、実装が容易に出来、半導体装置部分の形成が簡単な磁電変換素子とその製造方法に関する。
【0002】
【従来の技術】
磁電変換素子は、VTR、フロッピーディスクやCD−ROMなどのドライブモーター用の回転位置検出センサあるいはポテンショメーター、歯車センサとして広く用いられている。これら電子部品の小型化に伴って、磁電変換素子もより小型化の要求が益々強まっている。
【0003】
磁電変換素子の中、最も多く使用されているホール素子を例にして小型化の状況を説明する。最も小型のホール素子として現在市販されているものの外形寸法は、実装用の外部電極であるリードフレームを含めて、2.5mm×1.5mmの投影寸法で高さが0.6mmあるいは2.1mm×2.1mmの投影寸法で高さが0.55mmである。この素子は高さの低いことが特徴となっている。
【0004】
リードフレームを介在させない方式として、テープキャリア方式が提案されている。この方式では、半導体装置の電極部をテープにバンプで接続して、実装基板等に実装するやりかたである。これもテープの厚みの介在分だけ厚さが制限される。また、素子自体が樹脂で覆われにくい。
【0005】
コンデンサー等はいわゆるチップ素子になり、チップ・オン・ボード方式で実装基板に実装する方法がとられ、まさに小型化の要請に応えてきている。このような概念を磁電変換素子に適用することができれば良いのだが、樹脂で覆わないと、どうしても信頼性上の問題が生じる。
【0006】
特開平8−64725号公報には、上述した不都合を解消して薄膜化を達成する半導体装置とその製造方法が開示されている。すなわち、半導体チップの電極上にバンプまたはAuボールを形成し、このバンプまたはAuボールをモールド樹脂の表面に露出させたことを特徴とする樹脂封止型半導体装置とその製造方法である。ICカードやメモリカード用等の薄膜化がこの方法で可能になる。しかし、この方法では、平坦な表面にのみ外部電極が形成されているので、その素子を実装する際にはハンダの盛り上がりに困難が生じる。
【0007】
【発明が解決しようとする課題】
本発明は、上述した従来の問題点を解決し、素子の少なくとも表面は樹脂で覆われ、極めて小さな投影面積と薄型化を可能とし、さらに、実装の際の困難さを大幅に改善した磁電変換素子を提供すること、およびそのような素子を簡便に製造する方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
現状の磁電変換素子は、内部電極を有し磁気に感ずる半導体薄膜から本質的になる半導体装置を、リードフレームのアイランド部と呼ばれる部分に固着し、リードフレームと内部電極を金属細線で結線し、次いで、半導体装置を覆うリードフレームの一部を含めた部分を樹脂によりモールドし、バリ取り、フォーミング、電磁気的検査等の工程を経て製造されている。図8はこのようにして製造された素子の一例として上述した高感度で比較的小型の素子の外形を示す図で、(A)は側面図、(B)は平面図である。高さhは0.8mm、幅wは、1.25mm、リードフレームを含めた長さLおよび幅Wはそれぞれ2.1mmである。
【0009】
本発明者らは、鋭意検討を重ねた結果、現状のようなリードフレームを用いている限り小型化には自ずと限界があるという結論に達した。素子はモールドされるのであるが、モールド自体の寸法は1.5mm×1.5mm程度にはできても、そこからはみでたリードフレームを実装のためにフォーミングする必要があり、そのはみ出し部分が小型化の足枷になっている。また、リードフレームの厚みにも限界があること、リードフレームの表裏をモールド樹脂で覆う必要があることなどで、高さにも限界がある。
【0010】
本発明はこのような結論から出発し、磁電変換素子全体の寸法を、実装用電極も含めてモールド寸法程度にする工夫からなされた。さらに、実装の際の困難さを解消するために、外部回路との電気的接触のための導体を球状または円柱状にするという工夫から本発明はなされた。円柱状の場合は、その軸方向を基板表面と平行にする。
【0011】
すなわち、本発明による磁電変換素子は、基板上に磁気に感ずる半導体薄膜と内部電極とを備えた半導体装置を有する磁電変換素子において、前記内部電極の上に球状または軸方向が前記基板の表面と平行な円柱状の金属製物体が載せられており、前記金属製物体の先端部を除いた部分および前記半導体装置の少なくとも半導体薄膜と内部電極が樹脂で覆われていることを特徴とする小型磁電変換素子である。
【0012】
ここで、前記基板が高透磁率磁性体であり、前記磁気に感ずる半導体薄膜の感磁部が高透磁率磁性体によって挟まれていることができる。
【0013】
また、本発明による磁電変換素子の製造方法は、基板の表面に形成された磁気に感ずる半導体薄膜上に最終の磁電変換素子のパターン状に多数個の内部電極を形成して多数個の半導体装置を一括して形成する工程、前記内部電極の上に球状または軸方向が前記基板の表面と平行な円柱状の金属製物体を載せる工程、前記半導体装置と金属を覆うように感光性樹脂を形成する工程、前記金属製物体の先端部分を露出するように前記感光性樹脂を露光し現像する工程、および半導体装置を個別に切断して多数個の磁電変換素子を個別化する工程を有することを特徴とする小型磁電変換素子の製造方法である。
【0014】
さらに、本発明による磁電変換素子の製造方法は、基板の表面に形成された磁気に感ずる半導体薄膜上に最終の磁電変換素子のパターン状に多数個の内部電極を形成して多数個の半導体装置を一括して形成する工程、前記内部電極の上に球状または軸方向が前記基板の表面と平行な円柱状の金属製物体を載せる工程、前記基板の表面側から基板の裏面に達しない切り込みを入れる工程、前記半導体装置と金属製物体を覆うように感光性樹脂を形成する工程、前記金属製物体の先端部分を露出するように前記感光性樹脂を露光し現像する工程、および半導体装置を個別に切断して多数個の磁電変換素子を個別化する工程を有することを特徴とする小型磁電変換素子の製造方法である。
【0015】
磁電変換素子を上述した構造にすることで、例えば、前述のような比較的感度の低い素子で0.9mm×0.9mmの投影寸法で高さが0.3mm、感度の高い素子でも同程度の投影寸法で、高さが0.4mmといった極めて小型で簡便に実装が出来る磁電変換素子が、簡便な方法により実現可能になった。
【0016】
本発明の磁電変換素子における半導体装置を構成する、磁気に感ずる半導体薄膜としてはインジウムアンチモン、ガリウム砒素、インジウム砒素等の化合物半導体あるいは(インジウム、ガリウム)−(アンチモン、砒素)の3元系または4元系化合物半導体から選択できる。いわゆる量子効果素子も使用できる。これらの化合物半導体薄膜は種々の基板に形成されるが、その基板としてはシリコン、ガリウム砒素等の化合物半導体基板、石英等のガラス基板、サファイア等の無機基板を使用することができる。
【0017】
より高い感度の半導体装置は、高透磁率磁性体、その上に形成されパターニングされた感磁部と電極部を有する半導体薄膜、さらにその上に載せられたほぼ直方体の磁気集束用チップからなるサンドイッチ構造をなしている。例えば、特公昭51−45234号公報には、移動度の高い半導体薄膜をこの構造体の装置にするための方法が示されている。すなわち、雲母等の結晶性基板上に化合物半導体薄膜を形成し、所望のパターニングを施した後、この半導体薄膜をエポキシ樹脂等の接着剤を用いて高透磁率磁性体に接着し、その後、結晶性基板を除去し、次いで、半導体薄膜の感磁部の上に磁気集束用磁性体を載せることによって上記の積層構造の半導体装置を形成する方法である。このような半導体装置は、本発明の小型で高感度の磁電変換素子を作るのに好適である。この際、高透磁率強磁性体基板および磁気集束用チップの材料としては、パーマロイ、鉄珪素合金、MnZnフェライト等の高透磁率フェライト、あるいはその他の高透磁率材料を用いることができる。その中で、切断のし易さ、価格の安いこと等の理由から高透磁率フェライトが好適なものとして利用できる。
【0018】
本発明者等は、インジウムアンチモン系の高移動度化、つまり高感度化のための蒸着方法を種々提案してきたが、これらの方法によって作製した半導体薄膜を好適に適用できる(特公平1−13211号公報、特公平1−15135号公報、特公平2−47849号公報、特公平2−47850号公報、特公平3−59571号公報参照)。
【0019】
上記手法のうち、感磁部および電極部のパターニングは従来の組立方法である金線ボンディング法をとる場合には、少なくとも3回も感光性レジストの塗布、乾燥、パターニング、レジスト除去の工程を経ねばならず、生産性上ネックとなっているのが現状である。
【0020】
本発明によると、導電性物質と金属により外部電極に接続される構造になるので、大幅な工程短縮が図られることになる。勿論、この手法は上記の高感度の構造体にも適用できる。
【0021】
【発明の実施の形態】
半導体装置は、一般に多段プロセスを経てウェハー上に同時に多数個形成される。その際、磁電変換素子として使用されるために、1個の素子について一般に4つの内部電極が一括して形成される。その内部電極に金等の金属細線を介在させないで、直接外部電極に結線できるようにするのが本発明のポイントである。そのようなウェハーを用意し、そのウェハー上の多数個の半導体装置に対して多数個の内部電極を形成する。内部電極の材質としては、Al,Cu,Pd等の金属が適用される。その形成方法としては、メッキや蒸着等が適用できる。次いで、上記内部電極上に球状または軸方向が前記基板の表面と平行な円柱状の金属製物体を載せる。円柱状の場合は、その軸方向を基板表面と平行にする。ただし、各軸方向が一方向に揃う必要はない。この際、接着剤となりうる導電性樹脂を介在させる方法が取りうる。それらとしてはCu、Ag、Pdあるいはそれらの混合金属粉末がエポキシ樹脂、ポリイミド樹脂、イミド変性エポキシ樹脂等の熱硬化性樹脂あるいは、フェノキシ樹脂、ポリアミド樹脂、ポリスチレン、ポリスルホン、ポリウレタン樹脂、ポリビニルアセテート等の熱可塑性樹脂に分散された多くの導電性樹脂の中から選択できる。この導電性物質層の形成にはポッティング法、スタンプ法、スクリーン印刷法等が適宜使用できる。また導電性物質としては普通に使用されるクリームハンダも使用できる。その上に載せる球状または円柱状の金属製物体としてはCu、Ag、Au等の金属製のボールや円柱が適用できる。その大きさも内部電極や半導体装置の形状や大きさにより種々取りうる。一般には球の場合で0.1mm径から2mm径、円柱の場合でも0.1mm径から0.2mm径で高さが0.1mmから0.2mmが好適に使用できる。さらに好ましくはそうした金属の表面に共晶ハンダが付与されている物体である。このような共晶ハンダを金属製物体として使用する場合には、所定の場所に載せて置いてからリフロー炉を通して接続するような形態を取りうる。このような球状の金属製物体を載せるには、ダイボンダーを使用することができるが、特公平7−13987号公報に記載の方法により、ウェハー全体に一括して載せる方法が好適に利用できる。
【0022】
次に半導体装置の表面部分および前述の球状または円柱状の金属製物体を覆うように感光性樹脂をかぶせる工程が続く。その際、一般的に使用されているマスクを用いた露光現像工程により精度よく、前記球状または円柱状の導電性物体の先端部分を露出させることができる。ここで一般的なアクリル系、ポリイミド系等の感光性レジストやソルダレジストを好適に使用できる。また、この段階あるいはその前の段階で金属酸化物やガラスあるいは絶縁性樹脂のような絶縁物を少なくとも感磁部の上に積層してより信頼性の向上をはかるような、いわゆるパッシベーション層を設けることもできる。
【0023】
次いで各半導体装置を分離するように切断する工程が続く。この工程はダイシングにより行うのが簡便である。
【0024】
以上の態様に対してモディフィケーションが可能である。上記の場合、最終素子の側面と裏面には樹脂層が形成されていないが、側面および裏面が樹脂で覆われた素子も以下のプロセスを経て作りうる。
【0025】
まず、多数個の内部電極を形成し、球状または円柱状の金属を載せた基板の表面側から各半導体装置を分離するような形でダイシング等により基板の厚みの半分程度まで切り込みを入れる。
【0026】
次いで感光性レジストを塗布し露光現像することにより、球状または円柱状の金属の先端部分を露出させる。
【0027】
次いで裏面にエポキシ樹脂等の樹脂を塗布硬化させ、各半導体装置を切り離す。このようにしてほぼ全面が樹脂で覆われた磁電変換素子が出来る。
【0028】
全面を樹脂で覆いたい場合には、上記の感光性樹脂を塗布し露光現像した後、その樹脂が到達している所まで基板裏面を研磨してから、上記基板裏面の樹脂層の形成および切り離しの工程を経ることで完全に樹脂で覆われた磁電変換素子を作ることが出来る。
【0029】
また、当然これらの工程の前後は本発明の概念を崩さない範囲で許容される。
【0030】
【実施例】
以下に図面を参照して本発明の実施例を説明するが、本発明はこれらの実施例に限定されるものではない。
【0031】
(実施例1)
本発明による小型の磁電変換素子の第1の実施例の模式的断面図を図1に示す。1は高透磁率フェライト基板、2は半導体薄膜、3は半導体装置の内部電極、4は磁気集束用チップ、5は球状の金属製物体、6は球状の金属製物体を保持する導電性物質、7は硬化後の感光性樹脂である。
【0032】
図1に示した磁電変換素子を作成するための工程図を図2〜図5を用いて説明する。図2(A)はフェライト基板1上に多数個の半導体装置のパターンが形成されている様子を示し、図2(B)は内部電極3、磁気収束用チップ4の形状を示すための部分拡大図である。このようなウェハーを次のような工程を経て作成した。高透磁率フェライト上に半導体薄膜による磁電変換素子パターンを形成するには以下のような方法で行った。まず、劈開した雲母を蒸着基板にして、初めにIn過剰のInSb薄膜を蒸着により形成し、次いで過剰のInと化合物を形成するSbを過剰に蒸着する方法によって移動度45,000cm2 /V/secのInSb薄膜を形成した。次に、50mm角で厚み0.3mmのMnZnフェライトからなる高透磁率フェライトを準備し、上記のInSb薄膜上にポリイミド樹脂を滴下し、高透磁率フェライトをその上に重ね、重石を置いて200℃で12時間放置した。次に室温に戻し、雲母を剥ぎ取って高透磁率フェライト上にInSb薄膜が担持された構造体を作成した。次いで、このInSb薄膜上に、フォトリソグラフィーの手法で多数個の磁電変換素子パターンを同時に形成した。それぞれの感磁部の長さは350μm、幅は170μmであった。感磁部層への配線および内部電極として無電解メッキによりCu層を形成した。次に、特公平7−13987号公報に記載の方法によって、厚みが0.15mmで、一辺の長さが350μmの直方体の高透磁率フェライトチップ4を半導体薄膜の感磁部の上に、シリコーン樹脂を接着剤として載せた。この状態の模式図が図2である。
【0033】
次いでAgペースト(図示を省略する)をスタンピング法により内部電極3の上に載せた。さらにその上に住友特殊金属(株)製の共晶ハンダが付与された直径0.2mmのCuボール5を、特公平7−13987号公報に記載の方法によって一括して載せた。さらにリフロー炉を通してハンダを溶融させた。冷却後の状態の模式図を図3に示す。Cuボール5は共晶ハンダ6を介して内部電極3と固着し、電気的に導通している。
【0034】
次に旭化成工業(株)製感光性ポリイミド樹脂7をウェハー表面の全体にわたって乾燥時厚さ0.2mm以下、すなわち球状の金属製物体の直径以下の厚さで付与したが、樹脂7は球状の金属製物体5の表面にも付着した。その状態を図4に示す。
【0035】
さらに球状の金属製物体5の先端部が露出するように、マスクを用いて感光性ポリイミド樹脂7を露光現像した。この金属製物体5の露出部分が外部との電気的な接続のための外部電極となる。
【0036】
かくして図5の模式図に示すような状態になるが、次いで隣り合う素子の球状の金属製物体の中間で、すなわち図5の切断線8で示す部分でダイシングにより切断することにより、図1で示した個別の磁電変換素子が出来上がる。本実施例の素子の寸法は、0.9mm×0.9mm角で、厚さが0.45mmであった。感度も1V、0.05Tの条件で200mVと極めて高いものであった。
【0037】
(実施例2)
本発明の第2の実施例として、樹脂で完全に覆われた高感度磁電変換素子の模式的断面図を図6に示す。11は高透磁率フェライト基板、12は半導体薄膜、13は内部電極、14は磁気集束用チップ、15は球状の金属製物体、16は球状の金属製物体を保持する導電性物質、17は硬化後の感光性樹脂である。
【0038】
実施例1の工程図3の状態までは実施例1と同様の工程を経る。次に表面側から各半導体装置を切り離すように基板の厚さの2/3程度までダイシングにより切り込みを入れた。それから感光性ポリイミドを付与することで、前記切り込み部まで樹脂が入り込むようにした。
【0039】
次いで、基板の裏面を前記切り込み部まで研磨した。次いで基板裏面側にエポキシ樹脂を塗布乾燥し、基板表面側に感光性樹脂を塗布し、露光現像して所望部分を硬化した。
【0040】
次いで、各半導体装置を完全に切り離すようにダイシングした。その結果、図6に示した小型の磁電変換素子を作成した。本実施例では厚さが0.35mmと減少したが、特性は実施例1と同様であった。
【0041】
(実施例3)
実施例1において、導電性樹脂(Agペースト)を介在させずにハンダの付着したCuボールを内部電極に載せてからリフロー炉を通したところきれいに接着することができた。他は実施例1と同様にして小型の磁電変換素子をつくることができた。
【0042】
(実施例4)
実施例1における球状の金属製物体に替えて直径0.2mm、高さ0.2mmの円柱状の金属製物体をその軸方向が基板の表面と平行になるように載せた以外は実施例1と同様にして磁電変換素子を作成した。
【0043】
本実施例の素子は寸法、特性とも、実施例1の素子と同様であった。
【0044】
本実施例によれば、金属製物体と内部電極および外部回路との接触が点接触でなく線接触になるので、電気的接触をより確実にすることができる。
【0045】
(実施例5)
実施例2における球状の金属製物体5に替えて直径0.2mm、高さ0.2mmの円柱状の金属製物体をその軸方向が基板の表面と平行になるように載せた以外は、実施例1と同様にして磁電変換素子を作成した。
【0046】
本実施例の模式的断面図を図7に示す。11は高透磁率フェライト基板、12は半導体薄膜、13は半導体装置の内部電極、14は磁気集束用チップ、18は円柱状の金属製物体、16は円柱状の金属製物体を保持する導電性物質、17は硬化後の感光性樹脂である。
【0047】
この素子の寸法および特性は実施例2の素子と同様であった。
【0048】
(実施例6)
実施例3における球状の金属製物体に替えて円柱状の金属製物体をその軸方向が基板の表面と平行になるように載せた。寸法、特性とも、実施例3と同様であった。
【0049】
以上の実施例ではホール素子を例にして説明してきたが、本発明の概念および製造方法は他の磁電変換素子である半導体MRや強磁性体MR、GMRにも適用できるのはもちろんである。
【0050】
【発明の効果】
以上説明したように、本発明によれば、基板上に磁気に感ずる半導体薄膜と内部電極を備え、この内部電極上に球状または円柱状の金属製物体が載せられ、この金属製物体の露出部分が外部電極となっている。外部電極が球状または円柱状なので実装の際の外部回路との接触が容易であり、従って電気的接続が確実であり、さらに極めて小型の磁電変換素子を得ることができる。
【0051】
さらに、本発明の製造方法によれば、基板上の多数個の半導体装置を一括して外部電極を形成することができ、また、極めて簡単な操作で効率的に磁電変換素子を製造することができる。
【図面の簡単な説明】
【図1】本発明による磁電変換素子の一実施例の模式的断面図である。
【図2】図1に示した実施例の製造方法の工程図であり、フェライト基板上に内部電極と磁気集束用チップを多数個形成した状態を示す図である。
【図3】図1に示した実施例の製造方法の工程図であり、内部電極上に球状の金属製物体が導電性物質を介して載せられた状態を示す図である。
【図4】図1に示した実施例の製造方法の工程図であり、感光性樹脂が表面に付与された状態を示す図である。
【図5】図1に示した実施例の製造方法の工程図であり、球状の金属製物体の先端部が露出するように感光性樹脂の露光現像が行われた後の状態、および半導体装置を個別に切断する位置を示す図である。
【図6】本発明による磁電変換素子の他の実施例の模式的断面図である。
【図7】本発明による磁電変換素子のさらに他の実施例の模式的断面図である。
【図8】従来の磁電変換素子の外形を示す図である。
【符号の説明】
1、11 フェライト基板
2、12 半導体薄膜
3、13 内部電極
4、14 磁気集束用チップ
5、15 球状の金属製物体
6、16 導電性物質
7、17 硬化後の感光性樹脂
8 個別素子に引き離す時の切断箇所を示す線
18 円柱状の金属製物体
Claims (4)
- 基板上に磁気に感ずる半導体薄膜と内部電極とを備えた半導体装置を有する磁電変換素子において、
前記内部電極の上に軸方向が前記基板の表面と平行な円柱状の金属製物体が載せられており、
前記金属製物体の先端部を除いた部分および前記半導体装置の少なくとも半導体薄膜と内部電極が樹脂で覆われていることを特徴とする小型磁電変換素子。 - 前記基板が高透磁率磁性体であり、前記磁気に感ずる半導体薄膜の感磁部が高透磁率磁性体によって挟まれていることを特徴とする請求項1に記載の小型磁電変換素子。
- 基板の表面に形成された磁気に感ずる半導体薄膜上に最終の磁電変換素子のパターン状に多数個の内部電極を形成して多数個の半導体装置を一括して形成する工程と、
前記内部電極の上に軸方向が前記基板の表面と平行な円柱状の金属製物体を載せる工程と、
前記半導体装置と前記金属製物体を覆うように感光性樹脂を形成する工程と、
前記金属製物体の先端部分を露出するように前記感光性樹脂を露光し現像する工程と、
半導体装置を個別に切断して多数個の磁電変換素子を個別化する工程と
を有することを特徴とする小型磁電変換素子の製造方法。 - 基板の表面に形成された磁気に感ずる半導体薄膜上に最終の磁電変換素子のパターン状に多数個の内部電極を形成して多数個の半導体装置を一括して形成する工程と、
前記内部電極の上に軸方向が前記基板の表面と平行な円柱状の金属製物体を載せる工程と、
前記基板の表面側から基板の裏面に達しない切り込みを入れる工程と、
前記半導体装置と前記金属製物体を覆うように感光性樹脂を形成する工程と、
前記金属製物体の先端部分を露出するように前記感光性樹脂を露光し現像する工程と、
半導体装置を個別に切断して多数個の磁電変換素子を個別化する工程と
を有することを特徴とする小型磁電変換素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28308398A JP4467090B2 (ja) | 1998-10-05 | 1998-10-05 | 小型磁電変換素子とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28308398A JP4467090B2 (ja) | 1998-10-05 | 1998-10-05 | 小型磁電変換素子とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000114617A JP2000114617A (ja) | 2000-04-21 |
JP4467090B2 true JP4467090B2 (ja) | 2010-05-26 |
Family
ID=17661006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28308398A Expired - Fee Related JP4467090B2 (ja) | 1998-10-05 | 1998-10-05 | 小型磁電変換素子とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4467090B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4948719B2 (ja) * | 2001-08-27 | 2012-06-06 | 旭化成エレクトロニクス株式会社 | 磁電変換素子を用いた変位検出装置 |
JP7099838B2 (ja) * | 2018-03-16 | 2022-07-12 | ローム株式会社 | チップ部品およびチップ部品の製造方法 |
-
1998
- 1998-10-05 JP JP28308398A patent/JP4467090B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000114617A (ja) | 2000-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4685356B2 (ja) | 磁電変換素子及びその製造方法 | |
JP3888854B2 (ja) | 半導体集積回路の製造方法 | |
US20040253764A1 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
JP2001024135A (ja) | 半導体装置の製造方法 | |
US20040097086A1 (en) | Method for manufacturing circuit devices | |
JP3540729B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JPH053183A (ja) | 半導体装置及びその製造方法 | |
JP4480318B2 (ja) | 複合半導体素子及びその製造方法 | |
JP4467090B2 (ja) | 小型磁電変換素子とその製造方法 | |
KR100459361B1 (ko) | 자전 변환 소자 및 그의 제조 방법 | |
JP4410320B2 (ja) | 磁電変換素子およびその製造方法 | |
JP4573368B2 (ja) | フェースダウン接続用小型磁電変換素子の製造方法 | |
JP2005123383A (ja) | 磁電変換素子 | |
JP4723804B2 (ja) | 磁電変換装置 | |
JP3968384B2 (ja) | 小型磁電変換素子の製造方法 | |
JP3084648B2 (ja) | 半導体装置 | |
JP4542215B2 (ja) | ホール素子の製造方法 | |
JP2862510B2 (ja) | シャドーマスク(shadow mask)を用いたバンプ(bump)の形成方法 | |
JPH1051046A (ja) | 小型ホール素子 | |
JP2000012919A (ja) | 磁電変換素子とその製造方法 | |
JP4807928B2 (ja) | 表面実装縦型磁電変換素子 | |
JP2003046055A (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
JP3600132B2 (ja) | 回路装置の製造方法 | |
JPH10190091A (ja) | 小型ホール素子 | |
CN114914163A (zh) | 一种芯片封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100219 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |