JP4846814B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP4846814B2 JP4846814B2 JP2009062007A JP2009062007A JP4846814B2 JP 4846814 B2 JP4846814 B2 JP 4846814B2 JP 2009062007 A JP2009062007 A JP 2009062007A JP 2009062007 A JP2009062007 A JP 2009062007A JP 4846814 B2 JP4846814 B2 JP 4846814B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- cell
- line
- word line
- negative threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Description
Claims (5)
- ソース線およびウェル線を正の電圧にバイアスさせることにより、負の閾値セルの読み出しが可能な不揮発性半導体記憶装置であって、
前記負の閾値セルの読み出し時に、少なくとも非選択ワード線をフローティング状態にし、前記ウェル線を正の電圧にバイアスさせることで、前記ウェル線との容量結合により前記非選択ワード線を昇圧する第1の駆動回路を具備したことを特徴とする不揮発性半導体記憶装置。 - 前記第1の駆動回路は、前記少なくとも非選択ワード線を含む、セルストリング内のワード線の全てをフローティング状態にすることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- さらに、第2の駆動回路を具備し、
前記第2の駆動回路は、セルストリング内の、少なくとも選択信号線のいずれかひとつをフローティング状態にすることを特徴とする請求項1または2に記載の不揮発性半導体記憶装置。 - さらに、第2の駆動回路を具備し、
前記第2の駆動回路は、セルストリング内のすべての選択信号線をフローティング状態にすることを特徴とする請求項1または2に記載の不揮発性半導体記憶装置。 - 前記第1の駆動回路は、前記負の閾値セルの読み出し時の電圧に前記バイアスさせた分の正の電圧を加えた昇圧電位を、前記少なくとも非選択ワード線に印加する際に、前記少なくとも非選択ワード線につながるトランスファーゲートトランジスタのゲート電圧を0Vに設定するものであることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009062007A JP4846814B2 (ja) | 2009-03-13 | 2009-03-13 | 不揮発性半導体記憶装置 |
US12/721,689 US20100232233A1 (en) | 2009-03-13 | 2010-03-11 | Nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009062007A JP4846814B2 (ja) | 2009-03-13 | 2009-03-13 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010218604A JP2010218604A (ja) | 2010-09-30 |
JP4846814B2 true JP4846814B2 (ja) | 2011-12-28 |
Family
ID=42730599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009062007A Expired - Fee Related JP4846814B2 (ja) | 2009-03-13 | 2009-03-13 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100232233A1 (ja) |
JP (1) | JP4846814B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9171637B2 (en) | 2013-08-27 | 2015-10-27 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of controlling the same |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011150746A (ja) * | 2010-01-19 | 2011-08-04 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2013200910A (ja) | 2012-03-23 | 2013-10-03 | Toshiba Corp | 半導体記憶装置及び半導体記憶装置の電圧出力方法 |
JP5964401B2 (ja) * | 2014-12-08 | 2016-08-03 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
KR20160110592A (ko) * | 2015-03-09 | 2016-09-22 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 동작 방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4157065B2 (ja) * | 2004-03-29 | 2008-09-24 | 株式会社東芝 | 半導体記憶装置 |
JP4768256B2 (ja) * | 2004-12-16 | 2011-09-07 | 株式会社東芝 | 半導体記憶装置 |
KR100795634B1 (ko) * | 2005-11-11 | 2008-01-17 | 가부시끼가이샤 도시바 | 불휘발성 반도체 기억 장치, 그 데이터 판독 방법 및메모리 카드 |
JP4791812B2 (ja) * | 2005-12-07 | 2011-10-12 | 株式会社東芝 | 不揮発性半導体装置 |
JP2008047219A (ja) * | 2006-08-16 | 2008-02-28 | Toshiba Corp | Nand型フラッシュメモリ |
JP2008052808A (ja) * | 2006-08-24 | 2008-03-06 | Toshiba Corp | 不揮発性半導体記憶装置及びそのデータの読出方法並びにメモリカード |
KR100855963B1 (ko) * | 2006-10-31 | 2008-09-02 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의프로그램, 독출 및 소거 방법 |
US7558117B2 (en) * | 2007-08-30 | 2009-07-07 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
-
2009
- 2009-03-13 JP JP2009062007A patent/JP4846814B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-11 US US12/721,689 patent/US20100232233A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9171637B2 (en) | 2013-08-27 | 2015-10-27 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of controlling the same |
Also Published As
Publication number | Publication date |
---|---|
US20100232233A1 (en) | 2010-09-16 |
JP2010218604A (ja) | 2010-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5363454B2 (ja) | フラッシュメモリプログラム禁止方式 | |
JP5148355B2 (ja) | 不揮発性半導体記憶装置 | |
JP2008140488A (ja) | 半導体記憶装置 | |
JP2008146771A (ja) | 半導体記憶装置 | |
JP2011065693A (ja) | 不揮発性半導体記憶装置 | |
JP6313244B2 (ja) | 半導体記憶装置 | |
US10290357B2 (en) | Semiconductor memory device and operation method thereof for suppressing floating gate (FG) coupling | |
JP5992983B2 (ja) | 不揮発性半導体記憶装置 | |
JP2013200932A (ja) | 不揮発性半導体記憶装置 | |
JP5883494B1 (ja) | 不揮発性半導体記憶装置 | |
JP2010073246A (ja) | 不揮発性半導体記憶装置 | |
JP2011018397A (ja) | Nand型フラッシュメモリ | |
JP5649560B2 (ja) | 不揮発性半導体記憶装置 | |
JP7332343B2 (ja) | 半導体記憶装置 | |
US9865358B2 (en) | Flash memory device and erase method thereof capable of reducing power consumption | |
JP2018113084A (ja) | 半導体記憶装置 | |
JP2014175022A (ja) | 半導体記憶装置及びそのデータ書き込み方法 | |
US9779830B2 (en) | Non-volatile semiconductor memory device and erase method thereof | |
US9870828B2 (en) | Non-volatile semiconductor memory and erasing method thereof | |
JP2011060377A (ja) | 半導体記憶装置及びその書き込み制御方法 | |
JP4846814B2 (ja) | 不揮発性半導体記憶装置 | |
JP5805162B2 (ja) | 半導体記憶装置 | |
JP5631436B2 (ja) | 半導体記憶装置 | |
JP5385435B1 (ja) | 不揮発性半導体記憶装置とその読み出し方法 | |
JP2012234599A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110920 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |