JP2008047219A - Ｎａｎｄ型フラッシュメモリ - Google Patents

Ｎａｎｄ型フラッシュメモリ Download PDF

Info

Publication number
JP2008047219A
JP2008047219A JP2006221997A JP2006221997A JP2008047219A JP 2008047219 A JP2008047219 A JP 2008047219A JP 2006221997 A JP2006221997 A JP 2006221997A JP 2006221997 A JP2006221997 A JP 2006221997A JP 2008047219 A JP2008047219 A JP 2008047219A
Authority
JP
Japan
Prior art keywords
line
bit line
potential
memory cell
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006221997A
Other languages
English (en)
Inventor
Katsuaki Isobe
部 克 明 磯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006221997A priority Critical patent/JP2008047219A/ja
Priority to US11/836,378 priority patent/US7697333B2/en
Priority to KR1020070081681A priority patent/KR100885345B1/ko
Publication of JP2008047219A publication Critical patent/JP2008047219A/ja
Priority to US12/719,686 priority patent/US7978517B2/en
Priority to US13/154,522 priority patent/US20110235417A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】電流増加やプリチャージ時間の増加を抑えつつ、負側にも、しきい値の分布を形成することが可能なＮＡＮＤ型フラッシュメモリを提供する。
【解決手段】ＮＡＮＤ型フラッシュメモリ１００は、ロウデコーダ２により非選択とされたブロックのドレイン側選択ゲート線ＳＧＤ、ソース側選択ゲート線ＳＧＳおよびＰ型半導体基板Ｐｓｕｂを接地電位にする。さらに、非選択とされたブロックのセルのソース線ＣＥＬＳＲＣ、ｐ型ウェルＰＷＥＬＬ、ｎ型ウェルＮＷＥＬＬ、およびセンスアンプ３により非選択とされたビット線（シールドビット線）ＢＬｏをＶｓを印可している間に、センスアンプ３により選択されたビット線ＢＬｅをＶｂに充電する。
【選択図】図８

Description

本発明は、ＮＡＮＤ型フラッシュメモリに関するものである。
ＮＡＮＤ型フラッシュメモリに代表されるように不揮発性メモリセルは高電界をかけ電子を酸化膜中にトラップさせてセルのしきい値を変化させることで書き込みを行う。また、そのしきい値の違いを利用して、読み出しを行う。これは多値化した場合も同様である（例えば、特許文献１参照。）。
従来例としてＮＡＮＤ型フラッシュメモリの読み出し動作（シールドビット線方式）を簡単に説明する。
セルのソース線やウェル電位はＶＳＳ(０Ｖ)として、センスアンプのｎ型ＭＯＳトランジスタのゲートＢＬＰＲＥにＶＤＤ(２.５Ｖ)を転送できるＶＳＧ(ＶＤＤ+Ｖｔｈ) (４Ｖ程度)電位を与える。そして、センスアンプとビット線を繋ぐｎ型ＭＯＳトランジスタのゲートＢＬＣＬＡＭＰに０.７Ｖ+Ｖｔｈ電位を与えることで、セルのビット線には０.７Ｖの電位がプリチャージされる。
ただし、すべてのビット線が０.７Ｖに充電されるのではなく、０.７Ｖ 、０Ｖ、 ０.７Ｖ、０Ｖと交互に充電して読み出すビット線は半分としている。
読み出し時にデータによってビット線の振幅が生じる。その振幅の容量カップリングによって隣接のビット線が影響を受ける。このため、隣接のセルのデータによってデータ化けをおこすことを避けるためにシールドしておく。
プリチャージ後、該ＢＬＣＬＡＭＰは０Ｖにし、ビット線とセンスアンプは切り離される。
また、読み出したいワード線には所望の電位であるＶＣＧＲＶ電位を、その他のワード線とドレイン側選択ゲート線には必ずオンできるＶＲＥＡＤ(５Ｖ程度)電位を、最後にソース側選択ゲート線に該ＶＲＥＡＤ電位を与える。
これにより、読みだしたいセルがオンしていれば、セル電流が流れてビット線は０Ｖに近づく。また、オフしていれば、セル電流は流れないので、ビット線はプリチャージ電位(０.７Ｖ)のままとなる。
再びゲートＢＬＰＲＥを立ち上げて、センスアンプのラッチ回路に接続されるノードＴＤＣをＶＤＤにプリチャージした後、該ＢＬＣＬＡＭＰをＶＳＥＮ(０.３５Ｖ+Ｖｔｈ)に設定する。
ビット線の容量に比べて、ノードＴＤＣの容量は軽い。このため、セルがオンしている場合、ビット線の電位が０.３５Ｖより低ければ、チャージシェアが行われ、ノードＴＤＣの電位はビット線の電位と等しくなる。
また、セルがオフしている場合、ビット線の電位が０.７Ｖであれば、ＢＬＣＬＡＭＰのトランジスタはしきい値を超えられないためオフされたままとなり、ノードＴＤＣの電位はＶＤＤのままとなる。該ラッチ回路とノードＴＤＣとの間のｎ型ＭＯＳトランジスタのゲートの電位を立ち上げることにより、ノードＴＤＣの電位を該ラッチ回路に転送してＨ／Ｌの確定を行う。
読み出したいセルのワード線の電圧ＶＣＧＲＶを変化させることで、セルのしきい値を識別することが可能になる。例えば、セルのしきい値を２種類であれば、２値を記憶し、４種類記憶していれば、４値記憶していることになる。
ここで、１６種類記憶していれば、１６値記憶していることになる。１６値記憶するためには、それぞれのしきい値のＲｅｔｅｎｓｉｏｎＭａｒｇｉｎが削られることになる。しきい値をより高いしきい値側までもっていけばよいが、高いしきい値にすると、書き込み電圧や読み出し電圧もそれに従って高くなってしまう。
このため、書き込み電圧や読み出し電圧の上昇が原因で、書き込みや読み出しの際にＤｉｓｔｕｒｂを受けやすくなる。これにより、設定されていたしきい値がこれらのＤｉｓｔｕｒｂを受けることによってずれてしまう問題がある。ずれてしまうことにより、誤読み出しの要因なる。
そこで、しきい値を負側に設定することで、書き込みや読み出しの際にＤｉｓｔｕｒｂを悪化させることなく、ＲｅｔｅｎｓｉｏｎＭａｒｇｉｎを向上することが考えられる。これを実現するにはワード線自体に負電位を供給する方法もある。
しかし、負電位を転送できるようにウェルの構成を変えるため、工程の増加が必要になり、デメリットがある。
そこで、セルのソース線やｐ型ウェルにバイアスをかけることにより、ワード線は正の電圧だけを用いていても、実際のセルのしきい値ＶＧＳ（ワード線の電位−セルのソース線の電位）を負にするものがある。つまり、負側にも、しきい値の分布を形成することが可能になる。
しかし、セルのソース線やｐ型ウェルにバイアスをかけることにより、充電する必要のなかったセルのソース線やｐ型ウェルにもバイアスすることになる。このため、消費電流が増加する問題が生じ得る。
また、セルのソース線やｐ型ウェルを充電する時間が増えるため、読み出し時間や書き込み時間(書き込み時間は書き込んだ後の読み出しと同様のベリファイ動作も含まれているため)が増加する問題がある。
セルのソース線やｐ型ウェルにバイアスしないときは、ビット線充電に必要な電荷量だけであった。
セルのソース線やｐ型ウェルにバイアスするときはビット線を充電するのに必要な電荷量に加えて、セルのソース線やｐ型ウェルや非選択ビット線（シールドビット線）にバイアスするために必要な電荷量が足される。
セルのソース線、ｐ型ウェルをバイアスするのに必要な時間も、例えば、１０μｓ程度必要なため、それだけ読み出し時間が増加してしまう。
特開平２００１−３３２０９３号公報
本発明は、消費電流やプリチャージ時間の増加を抑えつつ、負側にセルのしきい値の分布を形成することが可能なＮＡＮＤ型フラッシュメモリを提供することを目的とする。
本発明の一態様に係る実施例に従ったＮＡＮＤ型フラッシュメモリは、
選択されたビット線と選択されていないビット線とが隣接し、読み出し動作するＮＡＮＤ型フラッシュメモリであって、
ｐ型半導体基板に形成されたｎ型ウェルに囲まれたｐ型ウェルに構成される電気的に書き換え可能なメモリセルを複数個接続して構成される複数のメモリセルユニット、前記メモリセルユニットを前記ビット線に接続し、ドレイン側選択ゲート線がゲートに接続されたドレイン側選択ゲートトランジスタ、および前記メモリセルユニットをソース線に接続し、ソース側選択ゲート線がゲートに接続されたソース側選択ゲートトランジスタ、から構成されるブロックを複数個有するメモリセルアレイと、
前記メモリセルアレイのワード線、ドレイン側選択ゲート線、およびソース側ゲート線に接続され、信号電圧を印加することにより選択するロウデコーダと、
カラムデコーダにより制御され、前記メモリセルアレイの前記ビット線を選択するセンスアンプと、を備え、
前記ロウデコーダにより非選択とされた前記ブロックにおいて、
前記ドレイン側選択ゲート線、前記ソース側選択ゲート線およびＰ型半導体基板を接地電位にするとともに、前記ソース線、前記ｎ型ウェル、前記ｐ型ウェルおよび前記センスアンプにより非選択とされた前記ビット線をフローティングにした状態で、前記センスアンプにより選択された前記ビット線を充電することを特徴とする。
本発明の他の態様に係る実施例に従ったＮＡＮＤ型フラッシュメモリは、
選択されたビット線と選択されていないビット線とが隣接し、読み出し動作するＮＡＮＤ型フラッシュメモリであって、
ｐ型半導体基板に形成されたｎ型ウェルに囲まれたｐ型ウェルに構成される電気的に書き換え可能なメモリセルを複数個接続して構成される複数のメモリセルユニット、前記メモリセルユニットを前記ビット線に接続し、ドレイン側選択ゲート線がゲートに接続されたドレイン側選択ゲートトランジスタ、前記メモリセルユニットをソース線に接続し、ソース側選択ゲート線がゲートに接続されたソース側選択ゲートトランジスタ、から構成されるブロックを複数個有するメモリセルアレイと、
前記メモリセルアレイのワード線、ドレイン側選択ゲート線、およびソース側ゲート線に接続され、信号電圧を印加することにより選択するロウデコーダと、
カラムデコーダにより制御され、前記メモリセルアレイの前記ビット線を選択するセンスアンプと、を備え、
前記ロウデコーダにより非選択とされた前記ブロックにおいて、
前記ドレイン側選択ゲート線、前記ソース側選択ゲート線およびＰ型半導体基板を接地電位にするとともに、前記ソース線、前記ｎ型ウェル、前記ｐ型ウェルおよび前記センスアンプにより非選択とされた前記ビット線を第１の電位と前記接地電位との間の第２の電位に充電するのと同時に、前記センスアンプにより選択された前記ビット線を前記第１の電位に充電することを特徴とする。
本発明のさらに他の態様に係る実施例に従ったＮＡＮＤ型フラッシュメモリは、
選択されたビット線と選択されていないビット線とが隣接し、読み出し動作するＮＡＮＤ型フラッシュメモリであって、
ｐ型半導体基板に形成されたｎ型ウェルに囲まれたｐ型ウェルに構成される電気的に書き換え可能なメモリセルを複数個接続して構成される複数のメモリセルユニット、前記メモリセルユニットを前記ビット線に接続し、ドレイン側選択ゲート線がゲートに接続されたドレイン側選択ゲートトランジスタ、前記メモリセルユニットをソース線に接続し、ソース側選択ゲート線がゲートに接続されたソース側選択ゲートトランジスタ、から構成されるブロックを複数個有するメモリセルアレイと、
前記メモリセルアレイのワード線、ドレイン側選択ゲート線、およびソース側ゲート線に接続され、信号電圧を印加することにより選択するロウデコーダと、
カラムデコーダにより制御され、前記メモリセルアレイの前記ビット線を選択するセンスアンプと、を備え、
前記ロウデコーダにより非選択とされた前記ブロックにおいて、
前記ドレイン側選択ゲート線、前記ソース側選択ゲート線およびＰ型半導体基板を接地電位にするとともに、前記ソース線、前記ｎ型ウェル、前記ｐ型ウェルおよび前記センスアンプにより非選択とされた前記ビット線を第１の電位と前記接地電位との間の第２の電位に充電している間に、前記センスアンプにより選択された前記ビット線を前記第１の電位に充電することを特徴とする。
本発明に係るＮＡＮＤ型フラッシュメモリによれば、消費電流やプリチャージ時間の増加を抑えつつ、負側にセルのしきい値の分布を形成することが可能なＮＡＮＤ型フラッシュメモリを提供することができる。
既述の従来技術では、ＮＡＮＤ型フラッシュメモリのセルのソース線やｐ型ウェルにバイアスして読み出す場合、セルのソース線やｐ型ウェルをバイアスしてから、ビット線を充電する。この場合、ビット線充電に加えてセルのソース線やｐ型ウェルをバイアスするための電荷量が必要になる。この電荷量により、電流が増加しプリチャージ時間が増加して、ＮＡＮＤ型フラッシュメモリのパフォーマンスの劣化につながる。
そこで、本発明の一態様に係るＮＡＮＤ型フラッシュメモリは、セルのソース線、ｐ型ウェル、非選択ビット線をフローティングにした状態でビット線を充電する。これにより、カップリングでセルのソース線、ｐ型ウェル、非選択ビット線はカップリング比できまる電位に落ち着く。このため、それらを充電する電荷量は必要がなく、充電動作も同時に終えることができる。したがって、充電時間も短い。
これより、電流増加やプリチャージ時間の増加を抑えつつ、負側にも、しきい値の分布を形成することが可能になる。
以下、本発明に係る実施例について図面に基づいて説明する。
図１は、本発明の一態様である実施例１に係るＮＡＮＤ型フラッシュメモリ１００の要部の構成を示す回路図である。また、図２は、図１のＮＡＮＤ型フラッシュメモリ１００のメモリセルアレイの要部構成を示す図である。また、図３は、図１のＮＡＮＤ型フラッシュメモリ１００のセンスアンプの要部構成を示す図である。
図１および図２に示すように、メモリセルアレイ１は、アレイ状に配置された複数のセルユニットを有する。メモリセルアレイ１上には、ロウ方向に延びるワード線（コントロールゲート線）ＷＬ及びカラム方向に延びるビット線ＢＬが配置される。ワード線ＷＬは、ロウデコーダ２に接続され、ビット線ＢＬには、書き込みデータや読み出しデータを一時記憶するためのラッチ回路を有するセンスアンプ３が接続される。
すなわち、メモリセルアレイ１は、複数のメモリセル１ｂを接続した複数のメモリセルユニット、このメモリセルユニットをビット線ＢＬに接続し、ドレイン側選択ゲート線ＳＧＤがゲートに接続されたドレイン側選択ゲートトランジスタ１ｃ、およびメモリセルユニットをソース線ＣＥＬＳＲＣに接続し、ソース側選択ゲート線ＳＧＳがゲートに接続されたソース側選択ゲートトランジスタ１ｄから構成されるブロック１ａを複数個有する。
既述のように、各セルユニットは、ｐ型半導体基板Ｐｓｕｂに形成されたｎ型ウェルＮＷＥＬＬに囲まれたｐ型ウェルＰＷＥＬＬに構成される電気的に書き換え可能なメモリセル１ｂを複数個接続して構成される。
センスアンプ３は、カラムゲート（カラム選択スイッチ）４を経由して、Ｉ／Ｏバッファ８に接続される。カラムゲート４は、カラムデコーダ５の出力信号により制御される。すなわち、センスアンプ３は、カラムデコーダ５により制御され、メモリセルアレイ１のビット線ＢＬを選択する。
ここで、図３に示すように、センスアンプ３は、ノードＴＤＣの電位を記憶するラッチ回路３ａと、ノードＴＤＣとビット線ＢＬｅ、ＢＬｏとの間に接続されたトランジスタ３ｂと、ノードＴＤＣに接続された容量３ｃと、ノードＴＤＣに印可する電圧ＶＰＲＥを制御するトランジスタ３ｄと、ノードＴＤＣとラッチ回路３ａとの間に接続されたトランジスタ３ｅとを有する。
なお、図３において、ＢＬＳｅおよびＢＬＳｏの電位は、制御回路７により交互にトランジスタ７ａ、７ｂがオンするように制御される。これにより、トランジスタ７ａがオンした場合はＳＡＢＬがビット線ＢＬｅに電気的に接続され、トランジスタ７ｂがオンした場合はＳＡＢＬがビット線ＢＬｏに電気的に接続される。すなわち、ＢＬＳｅおよびＢＬＳｏの電位を制御することにより、ビット線ＢＬｅ、ＢＬｏが交互に選択されることになる。また、ＢＩＡＳｅおよびＢＩＡＳｏの電位は、制御回路７により制御され、交互にトランジスタ７ｃ、７ｄがオンすることにより、選択されていないビット線にコントロール線ＢＬＣＲＬの電位が供給されるようになっている。
また、図１に示すように、昇圧回路６は、書き込み、消去、読み出しの各モードに必要な電圧を生成する。例えば、昇圧回路６は、書き込み時における書き込み電圧を生成し、この書き込み電圧をロウデコーダ２に与える。
ロウデコーダ２は、メモリセルアレイ１のワード線ＷＬおよび選択ゲート線に接続され、信号電圧を印加することにより選択する。ロウデコーダ２には、ロウアドレス信号が入力され、カラムデコーダ５には、カラムアドレス信号が入力される。
制御回路７は、動作モードに応じて、ロウデコーダ２、カラムゲート４及びカラムデコーダ５の動作、例えば、書き込み時に、ワード線ＷＬや選択ゲート線ＳＧＤ、ＳＧＳに与える電位の切り替えタイミングを制御する。
次に、以上のような構成を有するＮＡＮＤ型フラッシュメモリ１００の読み出し動作について説明する。図４は、ＮＡＮＤ型フラッシュメモリ１００の読み出し動作を説明するためのタイミングチャートである。
ここでは、特に、負側にセルのしきい値の分布を形成するため、セルのソース線ＣＥＬＳＲＣ、ｐ型半導体基板ＰＷＥＬＬを電位Ｖｓにバイアスした場合の読み出し方法を、図２ないし図４を参照しつつ説明する。
まず、セルのソース線ＣＥＬＳＲＣやｐ型半導体基板ＰＷＥＬＬを電位Ｖｓ(１.６Ｖ)とする。また、ＶＰＲＥにＶＤＤ(２.５Ｖ)をゲートＢＬＰＲＥの電位にｎ型ＭＯＳトランジスタがＶＤＤを転送できるＶＳＧ(ＶＤＤ+Ｖｔｈ) (４Ｖ)電位を与える。この後、ゲートＢＬＣＬＡＭＰに０.７Ｖ+Ｖｔｈ+Ｖｓの電位を与える。これにより、制御回路７により制御されるゲートＢＬＳｅの電位が“Ｈｉｇｈ”になり選択されたビット線ＢＬｅには０.７Ｖ+Ｖｓ(=２.３Ｖ)の電位がプリチャージされる。
プリチャージ後、ＢＬＣＬＡＭＰの電位を０Ｖにすることにより、ビット線ＢＬとセンスアンプ３は切り離される。
また、読み出したいワード線ＷＬ（ＣＧ−ｓｅｌ）にはＶＣＧＲＶ電位を、その他のワード線ＷＬ（ＣＧ−ｕｓｅｌ）とドレイン側選択ゲート線ＳＧＤには必ずオンできるＶＲＥＡＤ(６.５Ｖ)電位を印可する。その後、ソース側選択ゲート線ＳＧＳにＶＲＥＡＤ電位を印可する。
これにより、読み出したいセルがオンしていれば、セル電流が流れてビット線ＢＬｅは電位Ｖｓに近づく。
また、読み出したいセルがオフしていれば、セル電流は流れないので、ビット線ＢＬｅはプリチャージ電位(０.７Ｖ+Ｖｓ)のままとなる。
再び電位ＶＰＲＥとゲートＢＬＰＲＥの電位を立ち上げて、ノードＴＤＣの電位をＶＤＤにプリチャージする。さらに、ＢＯＯＳＴを立ち上げて、ノードＴＤＣの電位を容量カップリングで４.５Ｖくらいにもち上げる。この後、ゲートＢＬＣＬＡＭＰの電位をＶＳＥＮ(０.５Ｖ+Ｖｔｈ+Ｖｓ)に設定する。
ビット線ＢＬの容量に比べて、ノードＴＤＣの容量は軽い。このため、セルがオンしている場合、ビット線ＢＬｅの電位が０.５Ｖ＋Ｖｓより低ければ、チャージシェアが行われ、ノードＴＤＣの電位はビット線ＢＬｅの電位と等しくなる。
また、セルがオフしている場合は、ビット線ＢＬの電位が０.７Ｖ+Ｖｓであれば、ゲートＢＬＣＬＡＭＰに印加される電圧がそのトランジスタ３ｂのしきい値を超えられない。このため、トランジスタ３ｂがオフされたままとなり、ノードＴＤＣの電位は４.５Ｖのままとなる。
その後、ゲートＢＬＣＬＡＭＰの電位を一旦立ち下げた後、ゲートＢＬＣＬＡＭＰのトランジスタ３ｂのしきい値より少し高い電圧ＶＴＲ(１.２Ｖ)をかけた状態でＢＯＯＳＴを立ち下げる。
これにより、ノードＴＤＣの電位は容量カップリングにより下がる。オンセルに繋がっていたノードＴＤＣの電位は、０Ｖ付近までさがる。また、オフセルにつながっていたノードＴＤＣの電位はＶＤＤに戻る。
そして、ゲートＢＬＣ１の電位を立ち上げることでノードＴＤＣの電位をラッチ回路３ａに転送してＨ／Ｌを確定する。
以上の動作により、ＮＡＮＤ型フラッシュメモリ１００は、選択された選択ビット線ＢＬｅと選択されていない非選択ビット線ＢＬｏとが隣接し、読み出し動作が実行される。
なお、制御回路７により制御されるゲートＢＬＳｏの電位が“Ｌｏｗ”のままで非選択とされた非選択のビット線ＢＬｏの電位は、制御回路７により制御されるＢＩＡＳｏの電位が“Ｈｉｇｈ”になることにより電位Ｖｓ(１.６Ｖ)となる。
ここで、図５は、電圧Ｖｓを印可する電圧発生回路を含む要部構成を示す図である。
図５に示すように、電圧発生回路１０は、トランジスタ１１ａ、１１ｂ、１１ｃを有するスイッチ回路１１を介して、セルのソース線ＣＥＬＳＲＣ、コントロール線ＢＬＣＲＬ、ｐ型ウェルＰＷＥＬＬ、およびＮ型ウェルＮＷＥＬＬに接続されている。電圧発生回路１０は、トランジスタ１１ａ、１１ｂ、１１ｃをそれぞれオンすることにより、電圧Ｖｓをセルのソース線ＣＥＬＳＲＣ、図３で非選択のビット線（シールドビット線）ＢＬｏに接続されるコントロール線ＢＬＣＲＬ、ｐ型ウェルＰＷＥＬＬおよびＮ型ウェルＮＷＥＬＬにそれぞれ印可できるようになっている。
また、電圧Ｖｓを印可した後、トランジスタ１１ａ、１１ｂ、１１ｃをオフすることにより、セルのソース線ＣＥＬＳＲＣ、非選択のビット線（シールドビット線）ＢＬｏ、ｐ型ウェルＰＷＥＬＬおよびｎ型ウェルＮＷＥＬＬをそれぞれフローティング状態にすることができるようになっている。
ここで、上記の読み出し動作においてビット線を充電するのに必要な電荷量について検討する。
図６Ａは、実施例１において、ＮＡＮＤ型フラッシュメモリ１００の選択されたビット線等に読み出し動作において印可される電圧と時間との関係の一例を示す図である。また、図６Ｂは、実施例１において、ＮＡＮＤ型フラッシュメモリ１００の選択されたビット線等に読み出し動作において印可される電圧と時間との関係の他の例を示す図である。また、図７は、ＮＡＮＤ型フラッシュメモリ１００の断面構造のモデルを示す図である。また、図８は、図７に示すＮＡＮＤ型フラッシュメモリ１００の各構成の電位と構成間の容量を示す図である
図６Ａおよび既述の図４に示すように、ロウデコーダ２により非選択とされたブロックのドレイン側選択ゲート線ＳＧＤ、ソース側選択ゲート線ＳＧＳおよびＰ型半導体基板Ｐｓｕｂを接地電位にする。さらに、非選択とされたブロックのセルのソース線ＣＥＬＳＲＣ、ｐ型ウェルＰＷＥＬＬ、ｎ型ウェルＮＷＥＬＬ、およびセンスアンプ３により非選択とされたビット線（シールドビット線）ＢＬｏをフローティング状態にする。この状態で、センスアンプ３により選択されたビット線ＢＬｅをＶｂ（２.３Ｖ）に充電する。なお、非選択ブロックのワード線ＷＬはフローティング状態である。
ＮＡＮＤ型フラッシュメモリ１００の各構成は、図７に示すように配置されている。そこで、図８に示すように、各構成間の容量をＣ１（Ｃ１ａ、Ｃ１ｂ、Ｃ１ｃ、およびＣ１ｄの合成容量）、Ｃ２（Ｃ２ａ、Ｃ２ｂ、Ｃ２ｃ、およびＣ２ｄの合成容量）、Ｃ３で表現する。なお、図８において、コントロールゲートは選択ゲート線ＳＧに含めて記載している。また、図８において、電位の変化への影響が小さいので、フローティング状態である非選択ブロックのワード線ＷＬおよびフローティングゲートＦＧは省略している。
セルのソース線ＣＥＬＳＲＣ、ｐ型ウェルＰＷＥＬＬ、ｎ型ウェルＮＷＥＬＬ、非選択のビット線はカップリング比で決まる電位Ｖｓ’に収束する。
したがって、この
Figure 2008047219
 を充電する、すなわちビット線ＢＬｅをＶｂに充電するのに全体として必要な電荷量Ｑは、直列容量としてみえる。このため、
Figure 2008047219
 となる（図８）。
なお、Ｃ１=１３０ｎＦ、 Ｃ２=５０ｎＦ、 Ｃ３=１０ｎＦ、 Ｖｂ=２.３Ｖとすれば、Ｖｓ’=１.６６Ｖ、 Ｑ＝１０６nＣとなる。
ここで、既述の従来技術のような、セルのソース線ＣＥＬＳＲＣ、ｐ型ウェルＰＷＥＬＬ、ｎ型ウェルＮＷＥＬＬ、非選択のビット線ＢＬｏを充電しないで、選択ビット線のみを充電する場合について検討する。ビット線充電電位をＶｂとしてビット線容量(Ｃ１+Ｃ３)とすれば、必要な電荷量はＶｂ x (Ｃ１+Ｃ３) となる。Ｖｂ=０.７Ｖ、 Ｃ１+Ｃ３=１４０ｎＦ とすれば、ビット線充電に必要な電荷量は９８nＣとなる。
また、従来技術のような、セルのソース線ＣＥＬＳＲＣ、ｐ型ウェルＰＷＥＬＬ、ｎ型ウェルＮＷＥＬＬ、非選択のビット線ＢＬｏを充電してから選択ビット線を充電する場合について検討する。Ｐ型半導体基板Ｐｓｕｂと非選択の選択ゲート線の電位をＶＳＳとし、非選択ブロックのワード線ＷＬをフローティングとした場合、それ以外のノードをＶｓに充電する(選択ブロックのワード線ＷＬや選択ゲート線は非常に小さいので無視する)。この電荷量はＶｓ＊(Ｃ２+Ｃ３)となる。ビット線充電に必要な電荷量は(Ｖｂ-Ｖｓ)＊(Ｃ１+Ｃ３)となる。なお、Ｖｓ’=１.６Ｖ、 Ｖｂ=２.３Ｖ、 Ｃ２+Ｃ３=６０ｎＦ、 Ｃ１+Ｃ３=１４０ｎＦとすれば、９６nＣ+９８nＣ=１９４nＣとなる。充電すべき電荷量がセルのソース線ＣＥＬＳＲＣ、ｐ型ウェルＰＷＥＬＬ、ｎ型ウェルＮＷＥＬＬをバイアスすることで倍に増加してしまう。
既述のように、本実施例おいて、非選択ブロックの選択されたビット線ＢＬｅをＶｂに充電するのに必要な上記電荷量Ｑは、Ｃ１、Ｃ２の容量比に依存する。しかし、非選択ブロックにおいて、セルのソース線ＣＥＬＳＲＣ、ｐ型ウェルＰＷＥＬＬ、ｎ型ウェルＮＷＥＬＬ、非選択のビット線ＢＬｏを充電してから選択ビット線を充電する場合と比較すると、上記カップリング比で決まるＶｓ’がターゲット近くであれば必要な電荷量Ｑはおよそ半分で済むことになる。
また、セルのソース線ＣＥＬＳＲＣ、ｐ型ウェルＰＷＥＬＬ、ｎ型ウェルＮＷＥＬＬ、非選択のビット線ＢＬｏを充電しないで、選択ビット線のみを充電する場合と比べても、多少の増加はあるけれど、それほど必要な電荷量は変わらない。このため、セルのソース線ＣＥＬＳＲＣ、ｐ型ウェルＰＷＥＬＬ、ｎ型ウェルＮＷＥＬＬ、非選択のビット線ＢＬｏを充電しないで、選択ビット線のみを充電する場合と同じくらいの充電時間で済む。
このように、必要な電荷量はあまり変えないで、充電時間も悪化させることなく、正側だけでなく負側にもセルのしきい値の分布をつくることが可能になる。
なお、カップリング比が異なれば、電位Ｖｓがターゲットとしている電位がずれてしまう。このため、それを補正するために電位Ｖｓを供給する電圧発生器１０から電荷のやりとりが必要になる。
そこで、図６Ｂに示すように、ロウデコーダ２により非選択とされたブロックにおいて、ドレイン側選択ゲート線ＳＧＤ、ソース側選択ゲート線ＳＧＳおよびＰ型半導体基板Ｐｓｕｂを接地電位ＶＳＳにする。さらに、ソース線ＣＥＬＳＲＣ、ｎ型ウェルＮＥＷＬＬ、ｐ型ウェルＰＷＥＬＬおよびセンスアンプ３により非選択とされたビット線ＢＬｏを、センスアンプ３により選択されたビット線ＢＬｅが充電される第１の電位であるＶｂと接地電位ＶＳＳとの間の第２の電位であるＶｓに電圧発生器１０により充電するのと同時に、センスアンプ３により選択されたビット線ＢＬｅをＶｂに充電するようにしてもよい。
これにより、電圧発生器１０によりＶｓを制御するので、Ｖｓとターゲットとする電位とのずれを低減することができる。
以上のように、本実施例に係るＮＡＮＤ型フラッシュメモリによれば、電流増加やプリチャージ時間の増加を抑えつつ、負側にも、しきい値の分布を形成することができる。
実施例１では図８に示すＣ１とＣ２のカップリング比が異なれば、ターゲットとしている電位Ｖｓがずれてしまう。このため、それを補正するために電荷が必要になってしまう。所望のカップリング比になるような線間のスペースや幅の調節等、構造を変えれば可能であるが、実際には難しい。
ここで、非選択の選択ゲートトランジスタの役割はビット線とセルのソース線との間をカットオフさせることである。読み出し時にセルのソース線の電位がＶｓのとき、非選択の選択ゲート線の電位がＶｓ以下であればカットオフさせることができる。つまり、非選択ブロックの選択ゲート線の電位を０ＶからＶｓまでの範囲内での電位を与えることにより、非選択ブロックの選択ゲートの容量を変えて該カップリング比で決定されるＶｓを調整することができる。
そこで、本実施例では、非選択ブロックの選択ゲート線に電圧を印可して、非選択ブロックの選択ゲートの容量を変えて該カップリング比で決定されるＶｓをターゲットとする値に調整する構成について述べる。
図９は、本発明の一態様である実施例２に係るＮＡＮＤ型フラッシュメモリ２００のブロック、ロウデコーダを含む構成を示す回路図である。なお、ＮＡＮＤ型フラッシュメモリ２００の全体の構成は、図１に示す構成と同様である。
図８に示すように、ＮＡＮＤ型フラッシュメモリ２００は、ロウデコーダ２０３に調整可能な電圧ＶＳＧＤＳを供給する電圧ドライバ２０４を備える。
ロウデコーダ２０４のトランジスタＴＧｓがオンし、トランジスタＴＧｓｎがオフすることにより、ブロック２０１が選択され選択ブロックとなる。これにより、選択されたワード線ＷＬ０ｓ〜ＷＬ２ｓや選択ゲート線ＳＧＳｓ、ＳＧＤｓに電圧ＶＣＧ０〜ＶＣＧ２や電圧ＶＳＧＳ、電圧ＶＳＧＤが転送される。これにより、選択されたブロック２０１のワード線や選択ゲート線がオンする。
一方、ロウデコーダ２０４のトランジスタＴＧｕがオフするとともに、トランジスタＴＧｕｎがオンすることにより、ブロック２０２が選択されず非選択ブロックとなる。これにより、非選択のワード線ＷＬ０ｕ〜ＷＬ２ｕは、フローティング状態になる。また、非選択の選択ゲート線ＳＧＳｕ、ＳＧＤｕにはＶＳＧＤＳ電位が転送される。
電圧ドライバ２０４は、このＶＳＧＤＳ電位を、非選択の選択ゲート線ＳＧＳｕ、ＳＧＤｕがカットオフする範囲で、変化させる。すなわち、ロウデコーダ２により非選択とされたブロックのドレイン側選択ゲート、ソース側選択ゲートにトランジスタのしきい値以下の電位を与える。
以上の構成により、実施例１の図８に示されるＣ１とＣ２によるカップリング比を調整することができる。該カップリング比を調整することにより、該カップリング比で決定されるＶｓをターゲットとする値に調整することができる。
以上のように、本実施例に係るＮＡＮＤ型フラッシュメモリによれば、実施例１と同様に、電流増加やプリチャージ時間の増加を抑えつつ、負側にも、しきい値の分布を形成することができる。さらに、非選択ブロックの選択ゲート線の容量を変えて該カップリング比で決定されるＶｓを調整することができる。
実施例１では、非選択のワード線はフローティング状態に設定していた。この非選択のワード線に電位を与えることにより、実施例１の図８に示すＣ１とＣ２のカップリング比を変えることができる。
そこで、本実施例では、非選択のワード線に電位を与える構成について述べる。
図１０は、本発明の一態様である実施例３に係るＮＡＮＤ型フラッシュメモリ３００のブロック、ロウデコーダを含む構成を示す回路図である。
図１０は、メモリセルアレイ２の両側にロウデコーダ３０３、３０４が配置されている例について記載している。左、右のロウデコーダ３０３、３０４は、コントロールゲートや選択ゲートの左側ドライバ３０５、右側ドライバ３０６をそれぞれ有する。これにより、ロウデコーダ２の面積を増加させる必要がない。
例えば、ブロック３０１が左側のロウデコーダ３０３により選択されている場合、その選択ブロック３０１のトランジスタＴＧｓがオンし、トランジスタＴＧｓｎがオフさせる。これにより、ワード線ＷＬ０ｓ〜ＷＬ２ｓには左側ドライバ３０５から電圧ＶＣＧ０＿Ｌ〜電圧ＶＣＧ２＿Ｌが印可され、ソース側選択ゲート線ＳＧＳｓ、ドレイン側選択ゲート線ＳＧＤｓには左側ドライバ３０５から電圧ＶＳＧＳ＿Ｌ、電圧ＶＳＧＤ＿Ｌが印可される。
さらに、左側のロウデコーダ３０３により選択されなかった左側の非選択ブロック３０７ではトランジスタＴＧｕＬがオフし、トランジスタＴＧｕｎＬがオンする。これにより、ワード線ＷＬ０ｕＬ〜ワード線ＷＬ２ｕＬはフローティング状態になり、ソース側選択ゲート線ＳＧＳｕＬおよびドレイン側選択ゲート線ＳＧＤｕＬには左側ドライバ３０５から電圧ＶＳＧＤＳ＿Ｌが印可される。
一方、右側のロウデコーダ３０４右側により選択されなかった非選択ブロック３０２ではトランジスタＴＧｕＲをオンし、ＴＧｕｎＲをオフする。これにより、ワード線ＷＬ０ｕＲ〜ＷＬ２ｕＲには右側ドライバ３０６から電圧ＶＣＧ０＿Ｒ〜ＶＣＧ２＿Ｒが印加され、ソース側選択ゲート線ＳＧＳｕＲ、ドレイン側選択ゲート線ＳＧＤｕＲには、右側ドライバ３０６から電圧ＶＳＧＳ＿Ｒ、電圧ＶＳＧＤ＿Ｒが印可される。
電圧ＶＣＧ０＿Ｒ〜電圧ＶＣＧ２＿Ｒを適切な電圧に調整する、すなわち、前記ロウデコーダにより非選択とされたブロックのワード線ＷＬに電位を与えることにより、実施例１の図１に示されるＣ１とＣ２のカップリング比を変えることができる。
このように、非選択のワード線の電位を変えることでターゲットとするカップリング比にすることができる。
以上のように、本実施例に係るＮＡＮＤ型フラッシュメモリによれば、実施例１と同様に、電流増加やプリチャージ時間の増加を抑えつつ、負側にも、しきい値の分布を形成することができる。
さらに、非選択ブロックの選択ゲート線の容量を変えて該カップリング比で決定されるＶｓを調整することができる。
実施例１では、一例として、Ｖｓを立ち上げるのと同時に選択ビットの電位Ｖｂを立ち上げる構成について説明した。
本実施例では、Ｖｓを立ち上げている間に、選択ビットの電位Ｖｂを立ち上げる構成について述べる。
図１１は、本発明の実施例４に適用される電圧生成回路であるプッシュプル回路を示す回路図である。また、図１２は、実施例４において、ＮＡＮＤ型フラッシュメモリ１００の選択されたビット線等に読み出し動作において印可される電圧と時間との関係を示す図である。
図１１に示すように、プッシュプル回路４００は、電源ＶＤＤにソースが接続され、電圧Ｖｓを出力するための出力端子４０１にドレインが接続された第１のｐ型ＭＯＳトランジスタ４０２と、この第１のｐ型ＭＯＳトランジスタ４０２のドレインと接地電位との間に接続された第１のｎ型ＭＯＳトランジスタ４０３と、分圧抵抗Ｒｘ、Ｒ０で構成され出力端子４０１の電位を分圧する分圧回路４０４と、出力端子４０１の電位が反転入力端子に入力されるとともに基準電圧ＶＳＲＣＲＥＦが反転入力端子に入力され、これらの入力を比較し信号を第１のｐ型ＭＯＳトランジスタ４０２のゲートに出力する第１のコンパレータ４０５と、を備える。
さらに、プッシュプル回路４００は、電源ＶＤＤにソースが接続された第２のｐ型ＭＯＳトランジスタ４０６と、この第２のｐ型ＭＯＳトランジスタ４０６のドレインにドレインが接続され、ゲートがドレインおよび第１のｎ型ＭＯＳトランジスタ４０３のゲートに接続され、ソースが接地電位に接続された第２のｎ型ＭＯＳトランジスタ４０７と、基準電圧ＶＳＲＣＲＥＦが非反転入力端子に入力されるとともに分割回路４０４の分圧出力が反転入力端子に入力され、これらの入力を比較し信号を第２のｐ型ＭＯＳトランジスタ４０６のゲートに出力する第２のコンパレータ４０８と、を備える。
ここで、以上のような構成を有するプッシュプル回路４００の動作について説明する。
プッシュプル回路４００は、電圧Ｖｓが基準電圧ＶＳＲＣＲＥＦより低ければ、第１のｐ型ＭＯＳトランジスタ４０２がオンし、第１のｎ型ＭＯＳトランジスタがオフする。
ことで、充電動作する。
プッシュプル回路４００の出力電圧Ｖｓが
Figure 2008047219
 より高ければ、第１のｐ型ＭＯＳトランジスタ４０２がオフし、第１のｎ型ＭＯＳトランジスタ４０３がオンする。これにより、放電動作する。
プッシュプル回路４００の出力電圧Ｖｓが基準電圧ＶＳＲＣＲＥＦより高く、
Figure 2008047219
 より低ければ、第１のｎ型ＭＯＳトランジスタ４０３および第１のｐ型ＭＯＳトランジスタ４０２がオフして、不感帯になる。なお、プッシュプル回路４００は、トランジスタのしきい値ばらつきがあると、貫通電流が流れるため、この不感帯をもたせる必要がある。
ここで、実施例１のようにセルのソース線、ｐ型ウェル、非選択のビット線（シールドビット線）をフローティングにして、選択ビット線を充電する。この場合、カップリング比で決まる
Figure 2008047219
 が上記の不感帯に収束すると、出力電圧Ｖｓは
Figure 2008047219
 の範囲でどの電圧になるか分からない可能性がある。
そこで、セルのソース線、ｐ型半導体基板、非選択のビット線（シールドビット線）ＢＬｏをフローティングにし、選択ビット線ＢＬｅを充電するのではなく、セルのソース線、ｐ型半導体基板、シールドビット線の電源であるＶｓのプッシュプル回路４００をオンさせるタイミングを、選択されたビット線を充電するタイミングより少し早くする（図１２）。すなわち、ロウデコーダ２により非選択とされたブロックにおいて、ドレイン側選択ゲート線ＳＧＤ、ソース側選択ゲート線ＳＧＳおよびＰ型半導体基板Ｐｓｕｂを接地電位ＶＳＳにする。さらに、ソース線ＣＥＬＳＲＣ、ｎ型ウェルＮＥＷＬＬ、ｐ型ウェルＰＷＥＬＬおよびセンスアンプ３により非選択とされたビット線ＢＬｏを、センスアンプ３により選択されたビット線ＢＬｅが充電される第１の電位であるＶｂと接地電位ＶＳＳとの間の第２の電位であるＶｓに電圧発生器１０により充電する間に、センスアンプ３により選択されたビット線ＢＬｅをＶｂに充電する。
これにより、カップリング比で決まる
Figure 2008047219
 となる。
なお、αはＶｓのGeneratorをオンさせるタイミングを選択ビット線の充電するタイミングより少し早くしたことによる初期充電電位である。
Figure 2008047219
 を満たしていれば、カップリング比で決まる電位に落ち着いた後、必ずプッシュプル回路は第１のｎ型ＭＯＳトランジスタ４０７がオフする。これにより、放電動作がおこり、
Figure 2008047219
 となったところに収束する。
先にＶｓを充電することにより、フローティングにしてＶｓを充電する場合より必要な電荷量は増加するかもしれない。
しかし、完全にＶｓを充電する場合にくらべれば、電荷量は減らすことができる。プリチャージ時間も微増するにすぎない。
また、Ｖｂのセットアップ時間内であれば、プリチャージ時間によるＮＡＮＤ型フラッシュメモリの動作時間の増加はない。
以上のように、本実施例に係るＮＡＮＤ型フラッシュメモリによれば、実施例１と同様に、電流増加やプリチャージ時間の増加を抑えつつ、負側にも、しきい値の分布を形成することができる。
本発明の一態様である実施例１に係るＮＡＮＤ型フラッシュメモリ１００の要部の構成を示す回路図である。 図１のＮＡＮＤ型フラッシュメモリ１００のメモリセルアレイの要部構成を示す図である。 図１のＮＡＮＤ型フラッシュメモリ１００のセンスアンプの要部構成を示す図である。 ＮＡＮＤ型フラッシュメモリ１００の読み出し動作を説明するためのタイミングチャートである。 電圧Ｖｓを印可する電圧発生回路を含む要部構成を示す図である。 実施例１において、ＮＡＮＤ型フラッシュメモリ１００の選択されたビット線等に読み出し動作において印可される電圧と時間との関係の一例を示す図である。 実施例１において、ＮＡＮＤ型フラッシュメモリ１００の選択されたビット線等に読み出し動作において印可される電圧と時間との関係の他の例を示す図である。 ＮＡＮＤ型フラッシュメモリ１００の断面構造のモデルを示す図である。 図７に示すＮＡＮＤ型フラッシュメモリ１００の各構成の電位と構成間の容量を模式的に示す図である 本発明の一態様である実施例２に係るＮＡＮＤ型フラッシュメモリ２００のブロック、ロウデコーダを含む構成を示す回路図である。 本発明の一態様である実施例３に係るＮＡＮＤ型フラッシュメモリ３００のブロック、ロウデコーダを含む構成を示す回路図である。 本発明の実施例に適用される電圧生成回路であるプッシュプル回路を示す回路図である。 実施例４において、ＮＡＮＤ型フラッシュメモリ１００の選択されたビット線等に読み出し動作において印可される電圧と時間との関係を示す図である。
符号の説明
１ メモリセルアレイ
１ａ ブロック
１ｂ メモリセル
１ｃ ドレイン側選択ゲートトランジスタ
１ｄ ソース側選択ゲートトランジスタ
２ ロウデコーダ
３ センスアンプ
３ａ ラッチ回路
３ｂ トランジスタ
３ｃ 容量
３ｄ トランジスタ
３ｅ トランジスタ
４ カラムゲート
５ カラムデコーダ
６ 昇圧回路
７ 制御回路
７ａ、７ｂ、７ｃ、７ｄ トランジスタ
８ Ｉ／Ｏバッファ
１０ 電圧発生回路
１１ スイッチ回路
１１ａ、１１ｂ、１１ｃ トランジスタ
１００、２００、３００ ＮＡＮＤ型フラッシュメモリ
２０１ 選択ブロック
２０２ 非選択ブロック
２０３ ロウデコーダ
２０４ 電圧ドライバ
３０１ 選択ブロック
３０２ 非選択ブロック
３０３ ロウデコーダ
３０４ ロウデコーダ
３０５ 左側ドライバ
３０６ 右側ドライバ
３０７ 非選択ブロック
４００ プッシュプル回路
４０１ 出力端子
４０２ 第１のｐ型ＭＯＳトランジスタ
４０３ 第１のｎ型ＭＯＳトランジスタ
４０４ 分圧回路
４０５ 第１のコンパレータ
４０６ 第２のｐ型ＭＯＳトランジスタ
４０７ 第２のｎ型ＭＯＳトランジスタ
４０８ 第２のコンパレータ

Claims (5)

  1. 選択されたビット線と選択されていないビット線とが隣接し、読み出し動作するＮＡＮＤ型フラッシュメモリであって、
    ｐ型半導体基板に形成されたｎ型ウェルに囲まれたｐ型ウェルに構成される電気的に書き換え可能なメモリセルを複数個接続して構成される複数のメモリセルユニット、前記メモリセルユニットを前記ビット線に接続し、ドレイン側選択ゲート線がゲートに接続されたドレイン側選択ゲートトランジスタ、および前記メモリセルユニットをソース線に接続し、ソース側選択ゲート線がゲートに接続されたソース側選択ゲートトランジスタ、から構成されるブロックを複数個有するメモリセルアレイと、
    前記メモリセルアレイのワード線、ドレイン側選択ゲート線、およびソース側ゲート線に接続され、信号電圧を印加することにより選択するロウデコーダと、
    カラムデコーダにより制御され、前記メモリセルアレイの前記ビット線を選択するセンスアンプと、を備え、
    前記ロウデコーダにより非選択とされた前記ブロックにおいて、
    前記ドレイン側選択ゲート線、前記ソース側選択ゲート線およびＰ型半導体基板を接地電位にするとともに、前記ソース線、前記ｎ型ウェル、前記ｐ型ウェルおよび前記センスアンプにより非選択とされた前記ビット線をフローティングにした状態で、前記センスアンプにより選択された前記ビット線を充電する
    ことを特徴とするＮＡＮＤ型フラッシュメモリ。
  2. 選択されたビット線と選択されていないビット線とが隣接し、読み出し動作するＮＡＮＤ型フラッシュメモリであって、
    ｐ型半導体基板に形成されたｎ型ウェルに囲まれたｐ型ウェルに構成される電気的に書き換え可能なメモリセルを複数個接続して構成される複数のメモリセルユニット、前記メモリセルユニットを前記ビット線に接続し、ドレイン側選択ゲート線がゲートに接続されたドレイン側選択ゲートトランジスタ、前記メモリセルユニットをソース線に接続し、ソース側選択ゲート線がゲートに接続されたソース側選択ゲートトランジスタ、から構成されるブロックを複数個有するメモリセルアレイと、
    前記メモリセルアレイのワード線、ドレイン側選択ゲート線、およびソース側ゲート線に接続され、信号電圧を印加することにより選択するロウデコーダと、
    カラムデコーダにより制御され、前記メモリセルアレイの前記ビット線を選択するセンスアンプと、を備え、
    前記ロウデコーダにより非選択とされた前記ブロックにおいて、
    前記ドレイン側選択ゲート線、前記ソース側選択ゲート線およびＰ型半導体基板を接地電位にするとともに、前記ソース線、前記ｎ型ウェル、前記ｐ型ウェルおよび前記センスアンプにより非選択とされた前記ビット線を第１の電位と前記接地電位との間の第２の電位に充電するのと同時に、前記センスアンプにより選択された前記ビット線を前記第１の電位に充電する
    ことを特徴とするＮＡＮＤ型フラッシュメモリ。
  3. 選択されたビット線と選択されていないビット線とが隣接し、読み出し動作するＮＡＮＤ型フラッシュメモリであって、
    ｐ型半導体基板に形成されたｎ型ウェルに囲まれたｐ型ウェルに構成される電気的に書き換え可能なメモリセルを複数個接続して構成される複数のメモリセルユニット、前記メモリセルユニットを前記ビット線に接続し、ドレイン側選択ゲート線がゲートに接続されたドレイン側選択ゲートトランジスタ、前記メモリセルユニットをソース線に接続し、ソース側選択ゲート線がゲートに接続されたソース側選択ゲートトランジスタ、から構成されるブロックを複数個有するメモリセルアレイと、
    前記メモリセルアレイのワード線、ドレイン側選択ゲート線、およびソース側ゲート線に接続され、信号電圧を印加することにより選択するロウデコーダと、
    カラムデコーダにより制御され、前記メモリセルアレイの前記ビット線を選択するセンスアンプと、を備え、
    前記ロウデコーダにより非選択とされた前記ブロックにおいて、
    前記ドレイン側選択ゲート線、前記ソース側選択ゲート線およびＰ型半導体基板を接地電位にするとともに、前記ソース線、前記ｎ型ウェル、前記ｐ型ウェルおよび前記センスアンプにより非選択とされた前記ビット線を第１の電位と前記接地電位との間の第２の電位に充電している間に、前記センスアンプにより選択された前記ビット線を前記第１の電位に充電する
    ことを特徴とするＮＡＮＤ型フラッシュメモリ。
  4. 前記ロウデコーダにより非選択とされた前記ブロックの前記ドレイン側選択ゲート、前記ソース側選択ゲートにトランジスタのしきい値以下の電位を与えることを特徴とする請求項１ないし３の何れかに記載のＮＡＮＤ型フラッシュメモリ。
  5. 前記ロウデコーダにより非選択とされた前記ブロックのワード線に電位を与えることを特徴とする請求項１ないし４の何れかに記載のＮＡＮＤ型フラッシュメモリ。
JP2006221997A 2006-08-16 2006-08-16 Ｎａｎｄ型フラッシュメモリ Pending JP2008047219A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006221997A JP2008047219A (ja) 2006-08-16 2006-08-16 Ｎａｎｄ型フラッシュメモリ
US11/836,378 US7697333B2 (en) 2006-08-16 2007-08-09 NAND flash memory
KR1020070081681A KR100885345B1 (ko) 2006-08-16 2007-08-14 Ｎａｎｄ형 플래시 메모리
US12/719,686 US7978517B2 (en) 2006-08-16 2010-03-08 NAND flash memory
US13/154,522 US20110235417A1 (en) 2006-08-16 2011-06-07 Nand flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006221997A JP2008047219A (ja) 2006-08-16 2006-08-16 Ｎａｎｄ型フラッシュメモリ

Publications (1)

Publication Number Publication Date
JP2008047219A true JP2008047219A (ja) 2008-02-28

Family

ID=39101231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006221997A Pending JP2008047219A (ja) 2006-08-16 2006-08-16 Ｎａｎｄ型フラッシュメモリ

Country Status (3)

Country Link
US (3) US7697333B2 (ja)
JP (1) JP2008047219A (ja)
KR (1) KR100885345B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7660157B2 (en) 2006-10-18 2010-02-09 Kabushiki Kaisha Toshiba NAND flash memory
JP2010218604A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 不揮発性半導体記憶装置
JP2012059333A (ja) * 2010-09-10 2012-03-22 Toshiba Corp 不揮発性半導体メモリ
JP2012169002A (ja) * 2011-02-14 2012-09-06 Toshiba Corp 半導体記憶装置
JP2016110672A (ja) * 2014-12-08 2016-06-20 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4937219B2 (ja) * 2008-09-17 2012-05-23 株式会社東芝 不揮発性半導体記憶装置
US8050092B2 (en) * 2009-05-29 2011-11-01 Seagate Technology Llc NAND flash memory with integrated bit line capacitance
KR101636015B1 (ko) * 2010-02-11 2016-07-05 삼성전자주식회사 불휘발성 데이터 저장 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템
KR101131559B1 (ko) * 2010-05-31 2012-04-04 주식회사 하이닉스반도체 비휘발성 메모리 장치
US8498158B2 (en) 2010-10-18 2013-07-30 Macronix International Co., Ltd. System and method for controlling voltage ramping for an output operation in a semiconductor memory device
TWI451432B (zh) * 2010-11-18 2014-09-01 Macronix Int Co Ltd 半導體裝置中控制輸出電壓斜度之系統及方法
US9171627B2 (en) 2012-04-11 2015-10-27 Aplus Flash Technology, Inc. Non-boosting program inhibit scheme in NAND design
US9087595B2 (en) 2012-04-20 2015-07-21 Aplus Flash Technology, Inc. Shielding 2-cycle half-page read and program schemes for advanced NAND flash design
US20130301361A1 (en) * 2012-05-10 2013-11-14 Elpida Memory, Inc. Row driver architecture
JP2013239215A (ja) * 2012-05-11 2013-11-28 Toshiba Corp 半導体記憶装置
US9001577B2 (en) * 2012-06-01 2015-04-07 Micron Technology, Inc. Memory cell sensing
US9093152B2 (en) 2012-10-26 2015-07-28 Micron Technology, Inc. Multiple data line memory and methods
TWI478173B (zh) * 2012-11-28 2015-03-21 Winbond Electronics Corp 列解碼電路
US9147493B2 (en) 2013-06-17 2015-09-29 Micron Technology, Inc. Shielded vertically stacked data line architecture for memory
US9196366B2 (en) 2013-09-18 2015-11-24 Winbond Electronics Corp. Semiconductor memory apparatus and method for erasing the same
KR20160031907A (ko) * 2014-09-15 2016-03-23 에스케이하이닉스 주식회사 반도체 장치
KR102673490B1 (ko) 2016-11-28 2024-06-11 삼성전자주식회사 부분 읽기 동작을 수행하는 불휘발성 메모리 장치 및 그것의 읽기 방법
JP6482690B1 (ja) * 2018-01-11 2019-03-13 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US11508746B2 (en) 2019-10-25 2022-11-22 Micron Technology, Inc. Semiconductor device having a stack of data lines with conductive structures on both sides thereof
US11605588B2 (en) 2019-12-20 2023-03-14 Micron Technology, Inc. Memory device including data lines on multiple device levels

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261296A (ja) * 1997-03-18 1998-09-29 Toshiba Corp 不揮発性半導体記憶装置及びデ−タ読み出し方法
JPH11176960A (ja) * 1997-12-10 1999-07-02 Toshiba Corp 不揮発性半導体メモリ及びデータ読み出し方法
JP2001351390A (ja) * 2000-06-09 2001-12-21 Nec Corp フラッシュメモリの消去動作制御方法およびフラッシュメモリの消去動作制御装置
JP2002313089A (ja) * 2001-04-18 2002-10-25 Toshiba Corp 不揮発性半導体メモリ
JP2005339692A (ja) * 2004-05-27 2005-12-08 Toshiba Corp 半導体記憶装置

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172408B1 (ko) * 1995-12-11 1999-03-30 김광호 다수상태 불휘발성 반도체 메모리 및 그의 구동방법
JP3592887B2 (ja) * 1997-04-30 2004-11-24 株式会社東芝 不揮発性半導体記憶装置
US6134140A (en) * 1997-05-14 2000-10-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with soft-programming to adjust erased state of memory cells
JP3425340B2 (ja) * 1997-10-09 2003-07-14 株式会社東芝 不揮発性半導体記憶装置
JPH11177071A (ja) * 1997-12-11 1999-07-02 Toshiba Corp 不揮発性半導体記憶装置
US6353242B1 (en) * 1998-03-30 2002-03-05 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory
JP2000040382A (ja) 1998-07-23 2000-02-08 Sony Corp 不揮発性半導体記憶装置およびそのデータ書き込み方法
US6411700B1 (en) * 1998-10-30 2002-06-25 Nec America, Inc. Telemanagement system with single point of entry
US6363138B1 (en) * 1999-02-04 2002-03-26 Red Sky Technologies, Inc. E-911/ALI information manager and management system
US6983313B1 (en) * 1999-06-10 2006-01-03 Nokia Corporation Collaborative location server/system
JP3886673B2 (ja) * 1999-08-06 2007-02-28 株式会社東芝 不揮発性半導体記憶装置
US6424840B1 (en) * 1999-11-05 2002-07-23 Signalsoft Corp. Method and system for dynamic location-based zone assignment for a wireless communication network
DE10000888A1 (de) * 2000-01-12 2001-08-23 Deutsche Telekom Ag Verfahren zur Lokalitätsinformationbereitstellung und -verarbeitung in vermittelten Netzen
JP3810985B2 (ja) 2000-05-22 2006-08-16 株式会社東芝 不揮発性半導体メモリ
JP3709132B2 (ja) 2000-09-20 2005-10-19 シャープ株式会社 不揮発性半導体記憶装置
US7126536B2 (en) * 2001-02-02 2006-10-24 Rosum Corporation Position location using terrestrial digital video broadcast television signals
US6952182B2 (en) * 2001-08-17 2005-10-04 The Rosom Corporation Position location using integrated services digital broadcasting—terrestrial (ISDB-T) broadcast television signals
US7042396B2 (en) * 2001-08-17 2006-05-09 Rosom Corporation Position location using digital audio broadcast signals
US7471244B2 (en) * 2001-02-02 2008-12-30 Rosum Corporation Monitor units for television signals
KR100418522B1 (ko) * 2001-06-11 2004-02-14 삼성전자주식회사 이동가능한 스페어 메모리 어레이 어드레스를 갖는 불휘발성 반도체 메모리 장치 및 그에 따른 리드방법
JP4004809B2 (ja) * 2001-10-24 2007-11-07 株式会社東芝 半導体装置及びその動作方法
US6687495B2 (en) * 2001-11-07 2004-02-03 Teltier Technologies, Inc. Method and system for supporting differentiated network service for mobile customers and applications
US7272386B2 (en) * 2002-01-31 2007-09-18 Intrado Inc. System and method for providing location and call back information for special number calls from phone sets serviced by a privately served network
US7113794B2 (en) * 2002-08-15 2006-09-26 Siemens Communications, Inc. WLAN device positioning
US7330464B2 (en) * 2002-09-25 2008-02-12 Lucent Technologies Inc. Location identification for IP telephony to support emergency services
US6927727B2 (en) * 2003-01-21 2005-08-09 Monica Cleghorn Internet protocol based 911 system
JP3878573B2 (ja) * 2003-04-16 2007-02-07 株式会社東芝 不揮発性半導体記憶装置
JP2004326974A (ja) * 2003-04-25 2004-11-18 Toshiba Corp 半導体集積回路装置及びｉｃカード
US7098787B2 (en) * 2003-05-29 2006-08-29 Intel Corporation System and method for signaling emergency responses
JP4156986B2 (ja) * 2003-06-30 2008-09-24 株式会社東芝 不揮発性半導体記憶装置
US7050346B2 (en) * 2003-07-29 2006-05-23 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and electric device with the same
US7251312B2 (en) * 2003-09-06 2007-07-31 Intrado Inc. Method and system for availing participants in a special number call event and others of information contained in a plurality of data stores
EP1528778A1 (en) * 2003-11-03 2005-05-04 Alcatel Location information for internet protocol sessions
US7260186B2 (en) * 2004-03-23 2007-08-21 Telecommunication Systems, Inc. Solutions for voice over internet protocol (VoIP) 911 location services
US6940950B2 (en) * 2003-12-19 2005-09-06 Telecommunication Systems, Inc. Enhanced E911 location information using voice over internet protocol (VoIP)
JP4163610B2 (ja) * 2003-12-22 2008-10-08 株式会社東芝 不揮発性半導体記憶装置
US7177399B2 (en) * 2004-02-27 2007-02-13 Nortel Network Limited Determining the geographical location from which an emergency call originates in a packet-based communications network
US7130385B1 (en) * 2004-03-05 2006-10-31 Avaya Technology Corp. Advanced port-based E911 strategy for IP telephony
JP4469651B2 (ja) * 2004-04-23 2010-05-26 株式会社東芝 不揮発性半導体記憶装置
KR20050108136A (ko) * 2004-05-11 2005-11-16 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 프로그램 방법
US7397424B2 (en) * 2005-02-03 2008-07-08 Mexens Intellectual Property Holding, Llc System and method for enabling continuous geographic location estimation for wireless computing devices
JP4300202B2 (ja) 2005-06-29 2009-07-22 株式会社東芝 半導体記憶装置
JP4928752B2 (ja) * 2005-07-14 2012-05-09 株式会社東芝 半導体記憶装置
JP4891580B2 (ja) * 2005-08-31 2012-03-07 株式会社東芝 不揮発性半導体記憶装置
US7937067B2 (en) * 2006-05-16 2011-05-03 Red Sky Technologies, Inc. System and method for an emergency location information service (E-LIS)
US8442481B2 (en) * 2006-05-16 2013-05-14 RedSky Technologies, Inc. Emergency location information gateway for public safety answering points (PSAPs) and method of use
US20080076425A1 (en) * 2006-09-22 2008-03-27 Amit Khetawat Method and apparatus for resource management
US8036664B2 (en) * 2006-09-22 2011-10-11 Kineto Wireless, Inc. Method and apparatus for determining rove-out
US20080076419A1 (en) * 2006-09-22 2008-03-27 Amit Khetawat Method and apparatus for discovery
US20080076392A1 (en) * 2006-09-22 2008-03-27 Amit Khetawat Method and apparatus for securing a wireless air interface
US8073428B2 (en) * 2006-09-22 2011-12-06 Kineto Wireless, Inc. Method and apparatus for securing communication between an access point and a network controller
US8204502B2 (en) * 2006-09-22 2012-06-19 Kineto Wireless, Inc. Method and apparatus for user equipment registration
US20080076412A1 (en) * 2006-09-22 2008-03-27 Amit Khetawat Method and apparatus for registering an access point
WO2008039469A2 (en) * 2006-09-26 2008-04-03 Telecommunication Systems, Inc. Location object proxy
US9237037B2 (en) * 2006-10-11 2016-01-12 At&T Intellectual Property I, L.P. Methods, systems and computer program products for enabling emergency 911 calls in voice over internet protocol (VOIP) systems
JP4908149B2 (ja) * 2006-10-18 2012-04-04 株式会社東芝 Ｎａｎｄ型フラッシュメモリ
US8929360B2 (en) * 2006-12-07 2015-01-06 Cisco Technology, Inc. Systems, methods, media, and means for hiding network topology
US20080186955A1 (en) * 2007-02-05 2008-08-07 At&T Intellectual Property, Inc. Systems, methods, and computer program products for registering enhanced 911 (e911) information using the session initiation protocol (sip)
US8620257B2 (en) * 2007-02-20 2013-12-31 At&T Intellectual Property I, L.P. Systems and methods for location management and emergency support for a voice over internet protocol device
US8149269B2 (en) * 2007-04-10 2012-04-03 West Corporation Emergency services call delivery from a legacy communications device to a VoIP PSAP
US8599718B2 (en) * 2007-06-26 2013-12-03 At&T Intellectual Property I, L.P. Methods and apparatus to provide enhanced 911 (E911) services for nomadic users
WO2009042148A1 (en) * 2007-09-24 2009-04-02 Jingle Networks, Inc. Ordering directory assistance search results by local popularity of search results
US20100311385A1 (en) * 2009-06-03 2010-12-09 Larry Hurwitz Apparatus and method for generating alerts

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261296A (ja) * 1997-03-18 1998-09-29 Toshiba Corp 不揮発性半導体記憶装置及びデ−タ読み出し方法
JPH11176960A (ja) * 1997-12-10 1999-07-02 Toshiba Corp 不揮発性半導体メモリ及びデータ読み出し方法
JP2001351390A (ja) * 2000-06-09 2001-12-21 Nec Corp フラッシュメモリの消去動作制御方法およびフラッシュメモリの消去動作制御装置
JP2002313089A (ja) * 2001-04-18 2002-10-25 Toshiba Corp 不揮発性半導体メモリ
JP2005339692A (ja) * 2004-05-27 2005-12-08 Toshiba Corp 半導体記憶装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7660157B2 (en) 2006-10-18 2010-02-09 Kabushiki Kaisha Toshiba NAND flash memory
US7916541B2 (en) 2006-10-18 2011-03-29 Kabushiki Kaisha Toshiba NAND flash memory
US8300466B2 (en) 2006-10-18 2012-10-30 Kabushiki Kaisha Toshiba NAND flash memory
US8630116B2 (en) 2006-10-18 2014-01-14 Kabushiki Kaisha Toshiba NAND flash memory
JP2010218604A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 不揮発性半導体記憶装置
JP2012059333A (ja) * 2010-09-10 2012-03-22 Toshiba Corp 不揮発性半導体メモリ
JP2012169002A (ja) * 2011-02-14 2012-09-06 Toshiba Corp 半導体記憶装置
JP2016110672A (ja) * 2014-12-08 2016-06-20 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置
US9564236B2 (en) 2014-12-08 2017-02-07 Winbond Electronics Corp. NAND flash memory and reading method thereof

Also Published As

Publication number Publication date
US20080043533A1 (en) 2008-02-21
US20110235417A1 (en) 2011-09-29
KR100885345B1 (ko) 2009-02-26
US20100157676A1 (en) 2010-06-24
US7697333B2 (en) 2010-04-13
US7978517B2 (en) 2011-07-12
KR20080015737A (ko) 2008-02-20

Similar Documents

Publication Publication Date Title
KR100885345B1 (ko) Ｎａｎｄ형 플래시 메모리
US7366018B2 (en) Semiconductor memory device capable of setting a negative threshold voltage
JP4908149B2 (ja) Ｎａｎｄ型フラッシュメモリ
US7411824B2 (en) Semiconductor memory device capable of increasing writing speed
US7554862B2 (en) High-speed writable semiconductor memory device
JP4044755B2 (ja) 不揮発性半導体メモリ装置及びそれのプログラム方法
US7663932B2 (en) Nonvolatile semiconductor memory device
US7839686B2 (en) Semiconductor memory device capable of executing high-speed read
JP2009230818A (ja) 半導体記憶装置
JP2009070501A (ja) 不揮発性半導体記憶装置の読み出し／書き込み制御方法
KR101393772B1 (ko) 반도체 기억 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120703