JP2008146771A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2008146771A JP2008146771A JP2006334283A JP2006334283A JP2008146771A JP 2008146771 A JP2008146771 A JP 2008146771A JP 2006334283 A JP2006334283 A JP 2006334283A JP 2006334283 A JP2006334283 A JP 2006334283A JP 2008146771 A JP2008146771 A JP 2008146771A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- dummy
- voltage
- erase
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】電気的書き換え可能な直列接続された複数の不揮発性メモリセルと、その両端部をそれぞれビット線及びソース線に接続するための第1及び第2の選択ゲートトランジスタとを有するNANDセルユニットを配列してメモリセルアレイが構成されかつ、前記NANDセルユニット内に前記第1及び第2の選択ゲートトランジスタにそれぞれ隣接してダミーセルが挿入された半導体記憶装置において、 前記メモリセルアレイの消去単位内で、ダミーセルはメモリセルより緩和された消去電圧条件下でメモリセルと同時に消去されて、メモリセルの消去状態より高いしきい値分布に設定される。
【選択図】図4
Description
前記メモリセルアレイの消去単位内で、ダミーセルはメモリセルより緩和された消去電圧条件下でメモリセルと同時に消去されて、メモリセルの消去状態より高いしきい値分布に設定されることを特徴とする。
前記メモリセルアレイの消去単位の一括消去に先立って、その中のダミーセルについてしきい値を上昇させるプリプログラムを行い、
次いで前記消去単位内のダミーセルを含む全メモリセルを、ダミーセルについてメモリセルより緩和された消去電圧条件として一括消去し、
その後前記消去単位内の過消去状態セルを解消するためのソフトプログラムを行うことを特徴とする。
前記メモリセルアレイの消去単位内のダミーセルを含む全メモリセルを、ダミーセルについてメモリセルより緩和された消去電圧条件として一括消去し、
次いで前記消去単位内のダミーセルのしきい値を上昇させる書き込みを行い、
その後前記消去単位内の過消去状態セルを解消するためのソフトプログラムを行うことを特徴とする。
図11が第1の消去シーケンスである。図示のように、消去シーケンスの最初に、ダミーセルに対して予備的書き込み(プリプログラム)を行う(ステップS1)。このダミーセルに対するプリプログラムは、1パルス印加のみとする。
図23は、第2の消去シーケンスを示す。ダミーセルのしきい値を正の状態に設定する点は先の第1の消去シーケンスの場合と同じであるが、異なる方法でダミーセルのしきい値制御を行う。
一方、図25のような書き込みパルス印加動作を使うこともできる。この電圧印加方法では、ビット線側選択ゲート線SGDにより高い電圧VSG(例えば4.5V)を与えて、チャネルブーストしないで非書き込み状態とする。非書き込み状態となった場合に、選択ゲートトランジスタSG1がカットオフしないようにしてビット線の電圧VddをNANDストリング内のチャネルに供給して、実質的に書き込み禁止状態とする。
Claims (6)
- 電気的書き換え可能な直列接続された複数の不揮発性メモリセルと、その両端部をそれぞれビット線及びソース線に接続するための第1及び第2の選択ゲートトランジスタとを有するNANDセルユニットを配列してメモリセルアレイが構成されかつ、前記NANDセルユニット内に前記第1及び第2の選択ゲートトランジスタにそれぞれ隣接してダミーセルが挿入された半導体記憶装置において、
前記メモリセルアレイの消去単位内で、ダミーセルはメモリセルより緩和された消去電圧条件下でメモリセルと同時に消去されて、メモリセルの消去状態より高いしきい値分布に設定される
ことを特徴とする半導体記憶装置。 - 前記メモリセルアレイが形成されたウェル領域に消去電圧が、前記消去単位内のメモリセルの制御ゲートに0V又はこれに近い第1の電圧が印加され、ダミーセルの制御ゲートに第1の電圧より高い第2の電圧が印加される消去モードを有する
ことを特徴とする請求項1記載の半導体記憶装置。 - 前記消去単位内の全NANDセルユニットの消去に先立って、その中のダミーセルを選択的にしきい値上昇させるプリプログラムが行われる
ことを特徴とする請求項1又は2記載の半導体記憶装置。 - 前記消去単位内の全NANDセルユニットの消去の後、前記消去単位内のダミーセルに対して、メモリセルの消去状態より高いしきい値分布に設定するための書き込みが行われる
ことを特徴とする請求項1又は2記載の半導体記憶装置。 - 電気的書き換え可能な直列接続された複数の不揮発性メモリセルと、その両端部をそれぞれビット線及びソース線に接続するための第1及び第2の選択ゲートトランジスタとを有するNANDセルユニットを配列してメモリセルアレイが構成されかつ、前記NANDセルユニット内に前記第1及び第2の選択ゲートトランジスタにそれぞれ隣接してダミーセルが挿入された半導体記憶装置のデータ消去方法であって、
前記メモリセルアレイの消去単位の一括消去に先立って、その中のダミーセルについてしきい値を上昇させるプリプログラムを行い、
次いで前記消去単位内のダミーセルを含む全メモリセルを、ダミーセルについてメモリセルより緩和された消去電圧条件として一括消去し、
その後前記消去単位内の過消去状態セルを解消するためのソフトプログラムを行う
ことを特徴とする半導体記憶装置のデータ消去方法。 - 電気的書き換え可能な直列接続された複数の不揮発性メモリセルと、その両端部をそれぞれビット線及びソース線に接続するための第1及び第2の選択ゲートトランジスタとを有するNANDセルユニットを配列してメモリセルアレイが構成されかつ、前記NANDセルユニット内に前記第1及び第2の選択ゲートトランジスタにそれぞれ隣接してダミーセルが挿入された半導体記憶装置のデータ消去方法であって、
前記メモリセルアレイの消去単位内のダミーセルを含む全メモリセルを、ダミーセルについてメモリセルより緩和された消去電圧条件として一括消去し、
次いで前記消去単位内のダミーセルのしきい値を上昇させる書き込みを行い、
その後前記消去単位内の過消去状態セルを解消するためのソフトプログラムを行う
ことを特徴とする半導体記憶装置のデータ消去方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006334283A JP2008146771A (ja) | 2006-12-12 | 2006-12-12 | 半導体記憶装置 |
US11/954,813 US7733702B2 (en) | 2006-12-12 | 2007-12-12 | Semiconductor memory device and method of erasing data therein |
US12/773,280 US7894268B2 (en) | 2006-12-12 | 2010-05-04 | Semiconductor memory device and method of erasing data therein |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006334283A JP2008146771A (ja) | 2006-12-12 | 2006-12-12 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008146771A true JP2008146771A (ja) | 2008-06-26 |
Family
ID=39497807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006334283A Pending JP2008146771A (ja) | 2006-12-12 | 2006-12-12 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7733702B2 (ja) |
JP (1) | JP2008146771A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008305536A (ja) * | 2007-06-11 | 2008-12-18 | Samsung Electronics Co Ltd | 不揮発性メモリ装置の消去方法 |
JP2009134848A (ja) * | 2007-11-29 | 2009-06-18 | Hynix Semiconductor Inc | 揮発性メモリ素子の消去方法 |
JP2011198435A (ja) * | 2010-03-23 | 2011-10-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2012033216A (ja) * | 2010-07-29 | 2012-02-16 | Toshiba Corp | 半導体記憶装置の動作方法 |
JP2015170375A (ja) * | 2014-03-06 | 2015-09-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2020205133A (ja) * | 2019-06-18 | 2020-12-24 | ウィンボンド エレクトロニクス コーポレーション | ダミーセルの制御方法および半導体装置 |
JP2022534276A (ja) * | 2019-11-14 | 2022-07-28 | 長江存儲科技有限責任公司 | プログラム障害を低減できるメモリデバイスとその消去方法 |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100784862B1 (ko) * | 2006-01-09 | 2007-12-14 | 삼성전자주식회사 | 더미 셀을 포함하는 플래시 메모리 장치 |
JP2008084471A (ja) * | 2006-09-28 | 2008-04-10 | Toshiba Corp | 半導体記憶装置 |
US7952929B2 (en) * | 2007-02-07 | 2011-05-31 | Mosaid Technologies Incorporated | Source side asymmetrical precharge programming scheme |
KR100897603B1 (ko) * | 2007-06-20 | 2009-05-14 | 삼성전자주식회사 | 반도체 메모리 장치 |
JP2009301607A (ja) * | 2008-06-10 | 2009-12-24 | Toshiba Corp | 不揮発性半導体記憶装置およびその制御方法 |
JP5159477B2 (ja) * | 2008-07-08 | 2013-03-06 | 株式会社東芝 | 不揮発性半導体記憶装置およびその消去検証方法 |
KR20100023280A (ko) * | 2008-08-21 | 2010-03-04 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템 |
US7983078B2 (en) * | 2008-09-24 | 2011-07-19 | Sandisk Technologies Inc. | Data retention of last word line of non-volatile memory arrays |
JP2010080007A (ja) * | 2008-09-26 | 2010-04-08 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010123208A (ja) * | 2008-11-20 | 2010-06-03 | Toshiba Corp | Nand型フラッシュメモリ |
US7876618B2 (en) * | 2009-03-23 | 2011-01-25 | Sandisk Corporation | Non-volatile memory with reduced leakage current for unselected blocks and method for operating same |
US8199579B2 (en) | 2009-09-16 | 2012-06-12 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
KR101565585B1 (ko) * | 2009-11-16 | 2015-11-03 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것을 포함한 메모리 시스템 |
JP2011150746A (ja) * | 2010-01-19 | 2011-08-04 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR20110096414A (ko) * | 2010-02-22 | 2011-08-30 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 읽기 방법 |
US8416624B2 (en) * | 2010-05-21 | 2013-04-09 | SanDisk Technologies, Inc. | Erase and programming techniques to reduce the widening of state distributions in non-volatile memories |
KR20120088451A (ko) * | 2011-01-31 | 2012-08-08 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 데이터 소거 방법 |
KR101281706B1 (ko) * | 2011-02-28 | 2013-07-03 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 장치 및 그의 소거 동작 제어 방법 |
KR20140016712A (ko) * | 2012-07-31 | 2014-02-10 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
US9466382B2 (en) | 2012-11-14 | 2016-10-11 | Sandisk Technologies Llc | Compensation for sub-block erase |
US8988941B2 (en) | 2012-12-18 | 2015-03-24 | SanDisk Tehcnologies Inc. | Select transistor tuning |
JP5801341B2 (ja) | 2013-03-26 | 2015-10-28 | 株式会社東芝 | 半導体メモリ |
US9218890B2 (en) | 2013-06-03 | 2015-12-22 | Sandisk Technologies Inc. | Adaptive operation of three dimensional memory |
KR20150004215A (ko) * | 2013-07-02 | 2015-01-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
US9142324B2 (en) | 2013-09-03 | 2015-09-22 | Sandisk Technologies Inc. | Bad block reconfiguration in nonvolatile memory |
US9165623B2 (en) * | 2013-10-13 | 2015-10-20 | Taiwan Semiconductor Manufacturing Company Limited | Memory arrangement |
US9218886B2 (en) | 2013-12-10 | 2015-12-22 | SanDisk Technologies, Inc. | String dependent parameter setup |
KR20150091893A (ko) * | 2014-02-04 | 2015-08-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것을 포함하는 시스템 |
JP2015176626A (ja) * | 2014-03-17 | 2015-10-05 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR20160058521A (ko) | 2014-11-17 | 2016-05-25 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 동작 방법 |
KR20160059174A (ko) * | 2014-11-18 | 2016-05-26 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9691473B2 (en) | 2015-09-22 | 2017-06-27 | Sandisk Technologies Llc | Adaptive operation of 3D memory |
US9401216B1 (en) | 2015-09-22 | 2016-07-26 | Sandisk Technologies Llc | Adaptive operation of 3D NAND memory |
US10008271B1 (en) * | 2017-09-01 | 2018-06-26 | Sandisk Technologies Llc | Programming of dummy memory cell to reduce charge loss in select gate transistor |
US10297323B2 (en) * | 2017-10-06 | 2019-05-21 | Sandisk Technologies Llc | Reducing disturbs with delayed ramp up of dummy word line after pre-charge during programming |
US10482985B2 (en) | 2018-02-05 | 2019-11-19 | Sandisk Technologies Llc | Dynamic erase loop dependent bias voltage |
KR102388068B1 (ko) * | 2018-03-12 | 2022-04-19 | 삼성전자주식회사 | 비휘발성 메모리 장치의 데이터 소거 방법 및 이를 수행하는 비휘발성 메모리 장치 |
KR20200108713A (ko) * | 2019-03-11 | 2020-09-21 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004127346A (ja) * | 2002-09-30 | 2004-04-22 | Toshiba Corp | 不揮発性半導体メモリ装置 |
JP2005063650A (ja) * | 2003-08-19 | 2005-03-10 | Samsung Electronics Co Ltd | ダミーセルを有するフラッシュメモリ素子及びその消去方法 |
WO2006071559A1 (en) * | 2004-12-29 | 2006-07-06 | Sandisk Corporation | Word line compensation in non-volatile memory erase operations |
US20060239077A1 (en) * | 2005-04-20 | 2006-10-26 | Park Ki-Tae | NAND Flash Memory Device Having Dummy Memory cells and Methods of Operating Same |
JP2008084471A (ja) * | 2006-09-28 | 2008-04-10 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6134140A (en) | 1997-05-14 | 2000-10-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device with soft-programming to adjust erased state of memory cells |
US6737313B1 (en) * | 2003-04-16 | 2004-05-18 | Micron Technology, Inc. | Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer |
US7374993B2 (en) * | 2003-10-27 | 2008-05-20 | Micron Technology, Inc. | Methods of forming capacitors |
JP2006059481A (ja) * | 2004-08-23 | 2006-03-02 | Renesas Technology Corp | 半導体記憶装置 |
DE102005058601A1 (de) | 2004-12-27 | 2006-07-06 | Hynix Semiconductor Inc., Icheon | Flash-Speicherbauelement |
KR100784862B1 (ko) * | 2006-01-09 | 2007-12-14 | 삼성전자주식회사 | 더미 셀을 포함하는 플래시 메모리 장치 |
-
2006
- 2006-12-12 JP JP2006334283A patent/JP2008146771A/ja active Pending
-
2007
- 2007-12-12 US US11/954,813 patent/US7733702B2/en not_active Expired - Fee Related
-
2010
- 2010-05-04 US US12/773,280 patent/US7894268B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004127346A (ja) * | 2002-09-30 | 2004-04-22 | Toshiba Corp | 不揮発性半導体メモリ装置 |
JP2005063650A (ja) * | 2003-08-19 | 2005-03-10 | Samsung Electronics Co Ltd | ダミーセルを有するフラッシュメモリ素子及びその消去方法 |
WO2006071559A1 (en) * | 2004-12-29 | 2006-07-06 | Sandisk Corporation | Word line compensation in non-volatile memory erase operations |
US20060239077A1 (en) * | 2005-04-20 | 2006-10-26 | Park Ki-Tae | NAND Flash Memory Device Having Dummy Memory cells and Methods of Operating Same |
JP2008084471A (ja) * | 2006-09-28 | 2008-04-10 | Toshiba Corp | 半導体記憶装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008305536A (ja) * | 2007-06-11 | 2008-12-18 | Samsung Electronics Co Ltd | 不揮発性メモリ装置の消去方法 |
JP2009134848A (ja) * | 2007-11-29 | 2009-06-18 | Hynix Semiconductor Inc | 揮発性メモリ素子の消去方法 |
JP2011198435A (ja) * | 2010-03-23 | 2011-10-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2012033216A (ja) * | 2010-07-29 | 2012-02-16 | Toshiba Corp | 半導体記憶装置の動作方法 |
JP2015170375A (ja) * | 2014-03-06 | 2015-09-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2020205133A (ja) * | 2019-06-18 | 2020-12-24 | ウィンボンド エレクトロニクス コーポレーション | ダミーセルの制御方法および半導体装置 |
KR20200145705A (ko) * | 2019-06-18 | 2020-12-30 | 윈본드 일렉트로닉스 코포레이션 | 더미 셀의 제어 방법 및 반도체 장치 |
US11227658B2 (en) | 2019-06-18 | 2022-01-18 | Winbond Electronics Corp. | Flash memory and method for controlling the same |
KR102416047B1 (ko) * | 2019-06-18 | 2022-07-01 | 윈본드 일렉트로닉스 코포레이션 | 더미 셀의 제어 방법 및 반도체 장치 |
JP2022534276A (ja) * | 2019-11-14 | 2022-07-28 | 長江存儲科技有限責任公司 | プログラム障害を低減できるメモリデバイスとその消去方法 |
JP7171949B2 (ja) | 2019-11-14 | 2022-11-15 | 長江存儲科技有限責任公司 | プログラム障害を低減できるメモリデバイスとその消去方法 |
JP7378563B2 (ja) | 2019-11-14 | 2023-11-13 | 長江存儲科技有限責任公司 | プログラム障害を低減できるメモリデバイスとその消去方法 |
Also Published As
Publication number | Publication date |
---|---|
US7733702B2 (en) | 2010-06-08 |
US7894268B2 (en) | 2011-02-22 |
US20100214850A1 (en) | 2010-08-26 |
US20080137422A1 (en) | 2008-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7733702B2 (en) | Semiconductor memory device and method of erasing data therein | |
US7672166B2 (en) | Method of programming in a non-volatile memory device and non-volatile memory device for performing the same | |
JP4960050B2 (ja) | 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置のデータ書き込み方法 | |
JP4856138B2 (ja) | 不揮発性半導体記憶装置 | |
JP2008140488A (ja) | 半導体記憶装置 | |
JP2008135100A (ja) | 半導体記憶装置及びそのデータ消去方法 | |
JP2008084471A (ja) | 半導体記憶装置 | |
JP5268882B2 (ja) | 不揮発性半導体記憶装置 | |
KR101264019B1 (ko) | 반도체 장치의 동작 방법 | |
US8659951B2 (en) | Nonvolatile semiconductor memory device and method of data write therein | |
US20110194354A1 (en) | Non-volatile semiconductor memory device | |
JP2007305204A (ja) | 不揮発性半導体記憶装置 | |
US9779830B2 (en) | Non-volatile semiconductor memory device and erase method thereof | |
KR102416047B1 (ko) | 더미 셀의 제어 방법 및 반도체 장치 | |
JP6154879B2 (ja) | Nand型フラッシュメモリとそのプログラム方法 | |
US20170092368A1 (en) | Non-volatile semiconductor memory and erasing method thereof | |
JP5805162B2 (ja) | 半導体記憶装置 | |
JP2009205728A (ja) | Nand型不揮発性半導体メモリ | |
US8339866B2 (en) | Semiconductor memory device | |
US7952931B2 (en) | Nonvolatile semiconductor memory device which realizes “1” write operation by boosting channel potential | |
JP5242603B2 (ja) | 半導体記憶装置 | |
JP2012069185A (ja) | Nand型フラッシュメモリ、及び、nand型フラッシュメモリのテスト方法 | |
KR20070086721A (ko) | 반도체 장치 및 반도체 장치의 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120703 |