JP4846363B2 - 薄層除去後のバッファ層を有するウエハの再利用 - Google Patents

薄層除去後のバッファ層を有するウエハの再利用 Download PDF

Info

Publication number
JP4846363B2
JP4846363B2 JP2005501225A JP2005501225A JP4846363B2 JP 4846363 B2 JP4846363 B2 JP 4846363B2 JP 2005501225 A JP2005501225 A JP 2005501225A JP 2005501225 A JP2005501225 A JP 2005501225A JP 4846363 B2 JP4846363 B2 JP 4846363B2
Authority
JP
Japan
Prior art keywords
layer
buffer structure
donor wafer
protective layer
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005501225A
Other languages
English (en)
Other versions
JP2005537686A (ja
Inventor
ブリュノ、ギスレン
セシール、オルネット
ベネディト、オステルノー
イブ‐マティウ、ル、ベラン
津 豪 赤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority claimed from PCT/IB2003/004143 external-priority patent/WO2004019404A2/en
Publication of JP2005537686A publication Critical patent/JP2005537686A/ja
Application granted granted Critical
Publication of JP4846363B2 publication Critical patent/JP4846363B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Laminated Bodies (AREA)

Description

この発明は、バッファ層を有するドナーウエハから薄い半導体層が受け取り基板へ転送された後のドナーウエハの再利用に関する。
文言「バッファ層」は、通常、転移層を意味し、これは、基板等の第一の結晶構造と、構造的又は化学量論的特性、又は、原子表面再結合特性等の材料の特性を変化させる機能を主に有する第二の結晶構造との間に存在する。
バッファ層という特別な場合は、バッファ層により、基板の格子定数とは大きく異なる格子定数の第二の結晶構造が得られる。
この目的のために、バッファ層は、厚みと共に徐々に変化する組成を備えることができ、このバッファ層の組成の徐々に起こる変化はその格子定数に徐々に起こる変化と関係している。
それは、ある変化率をもって組成が変化したり、変化率の符号が反転したり、急に組成が変化するようなものでもよく、欠陥を含む一定な組成層を備えてもよい。
ここで述べるのは変性エピタキシー（ｍｅｔａｍｏｒｐｈｉｃ ｅｐｉｔａｘｙ）等の変性する態様の変性（バッファ）層である。
ある特別な構造を形成するために、バッファ層上に形成された一つの層又は積層が受け取り基板へ転送されるためにドナーウエハから剥離される。
バッファ層上に形成された薄い複数層を転送することの主なる用途の一つは歪みシリコン層の形成に関する。
界面の平面における材料の格子定数がその公称格子定数より大きい場合は伸張により「歪んだ」材料の層が形成され、前者が後者より小さい場合は圧縮により「歪んだ」材料の層が形成される。
また、「緩和」された材料の公称格子定数に非常に近い場合は「緩和」された材料の層が形成され、この公称格子定数はバルク状態で平衡している材料の格子定数である。
伸張により歪んだシリコンの層が形成された場合は、何かの特性、例えば、材料の電子移動度が明らかに改善される。
他の材料、例えば、ＳｉＧｅでもほぼ同様な剥離が行われる。
そのような層を受け取り基板上へ転送させるのは、特に、Ｓｍａｒｔ−ｃｕｔ（ｃ）と呼ばれるプロセスで当業者に知られており、ＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎｓｕｌａｔｏｒ）等の構造を形成することができる。
例えば、緩和されたＳｉＧｅから層を剥離すると、得られる構造はシリコンを成長させる為の支持体として機能する。
ＳｉＧｅの公称格子定数（ゲルマニウムの含有量によるが）がシリコンの公称格子定数より大きいので、ＳＧＯＩ（Ｓｉｌｉｃｏｎ−Ｇｅｒｍａｎｉｕｍ Ｏｎ Ｉｎｓｕｌａｔｏｒ）疑似基板上でシリコンを成長させると伸張により歪んだシリコン層が形成される。
そのようなプロセスの例がＬ．Ｊ．Ｈｕａｎｇ ｅｔ ａｌ．によるＩＢＭの文書（“ＳｉＧｅ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ ｐｒｅｐａｒｅｄ ｂｙ ｗａｆｅｒ ｂｏｎｄｉｎｇ ａｎｄ ｌａｙｅｒ ｔｒａｎｓｆｅｒ ｆｏｒ ｈｉｇｈ−ｐｅｒｆｏｒｍａｎｃｅ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒｓ”，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，２６／０２／２００１，ｖｏｌ．７８，Ｎｏ．９）に記載されており、ここでは、Ｓｉ／ＳＧＯＩ構造の製造方法が紹介されている。
そのようなプロセスの他の例が文書ＵＳ２００２／００７４８１に記載されている。
変性成長は他にも応用でき、特に、III−Ｖ族の半導体に適用できる。
そこで、トランジスタは、一般に、ＧａＡｓ又はＩｎＰをベースとした技術により製造される。
電子の振る舞いに関しては、ＩｎＰがＧａＡｓより非常に優位で、特に、ＩｎＰ層とＩｎＧａＡｓ又はＩｎＡｌＡｓ層とを組み合わせると電子移動度が改善される。
ところが、ＩｎＰ技術を用いた素子を市場に出すという点ではＧａＡｓ技術を用いた場合に比べ、特に、コスト、汎用性、機械的脆さ、そして、バルク基板サイズ（ＩｎＰの最大直径は、通常、ＧａＡｓの６インチに比べ４インチ）に限界がある。
この問題の解決策は受け取り基板や、剥離され、そして、ＧａＡｓ基板上のバッファ層の変性エピタキシーにより得られるＩｎＰ層にありそうである。
エッチ・バックのような剥離プロセスでは、剥離中に基板の残存部分及びバッファ層が破壊されることがある。
Ｓｍａｒｔ−ｃｕｔ（ｃ）のような他の剥離プロセスでは、基板は再利用されるがバッファ層は失われる。
ところが、変性的な製造技術は複雑である。
従って、そのようなバッファ層を最適化し製造するには時間が掛かり、難しくコストが掛かる処理が含まれる。
さらには、組成変化による内部歪みが転位、点欠陥等の結晶欠陥を起こしやすくする。
これらの内部歪み、従って、結晶欠陥は、特に、格子定数が変化する厚みを厚くすることにより起こりにくくすることができる。
これが、通常、バッファ層を厚く、典型的には１から数マイクロメ−トルとする主な理由である。
ところが、経済的及び技術的な規制により、厚みや何かの構造的複雑性等のバッファ層の重要な特性が悪くなる。
とりわけ、これらに理由から、基板を再利用する前にいつもバッファ層を完全に形成するのは避けた方が良いと思われる。
第一のアスペクトにおいて、この発明は、この目的を達成するために、複数の半導体材料から選ばれた材料の少なくとも一つの有用層が剥離された後のドナーウエハを再利用する方法であって、前記ドナーウエハは、連続して、基板と、バッファ構造と、そして、剥離前に有用層を備え、前記方法は、前記剥離が起きた前記ドナーウエハの側で物質を除去する工程を備え、物質除去後に、少なくとも前記バッファ構造の一部分が残り、該バッファ構造の少なくとも一部分が次の有用層の剥離のためのバッファ構造として再利用できることを特徴とする再利用方法を提供する。
この発明の再利用方法の好ましいアスペクトにおいて、前記ドナーウエハ内にさらに保護層が存在し、少なくとも前記バッファ構造の一部分が前記保護層の下部に在り、物質除去手段の前記保護層の材料に対するエッチングパワーが二つの近隣領域の内の少なくとも一つの材料に対するエッチングパワーと実質的に異なり、選択的に物質除去が行えるように、前記保護層の材料が複数の結晶材料から選ばれる。
第二のアスペクトによれば、この発明は、剥離により有用層を提供し、上記好ましい再利用方法による剥離後に再利用可能なドナーウエハの製造方法であって、基板上にバッファ構造の第一の部分を形成し、複数の結晶材料から選ばれた材料により、前記バッファ構造の前記第一の部分上に保護層を形成し、前記保護層近傍における第二の部分の格子定数が前記保護層近傍における前記バッファ構造の前記第一の部分の格子定数と実質的に同じになるように、前記保護層上に前記バッファ構造の前記第二の部分を形成する工程を備えたことを特徴とするドナーウエハの製造方法を提供する。
第三のアスペクトによれば、この発明は、ドナーウエハ上の有用層を受け取り基板に転送するために剥離する方法であって、前記ドナーウエハを前記受け取り基板に結合させ、前記ドナーウエハから前記受け取り基板に結合された有用層を剥がし、上記再利用方法に従って前記ドナーウエハを再利用する工程を備えたことを特徴とする有用層を剥離する方法を提供する。
第四のアスペクトによれば、この発明は、上記剥離方法に各々が従った有用層を剥離する複数の工程を備えることを特徴とするドナーウエハから有用層を再利用的に剥離する方法を提供する。
第五のアスペクトによれば、この発明は、前記受け取り基板と前記有用層を備える構造を製造するために、ＳｉＧｅ、Ｓｉ、III−Ｖ族に属する合金、そして、（Ａｌ、Ｇａ、Ｉｎ）−（Ｎ、Ｐ、Ａｓ）の可能な組み合わせから選ばれた組成の内の少なくとも一つの材料を前記有用層が備えることを特徴とする上記再利用的剥離方法又は上記剥離方法の応用を提供する。
第六のアスペクトによれば、この発明は、上記この発明の各方法に従った各ドナーウエハを提供する。
この発明の他のアスペクト並びに効果が、添付図面を参照し、限定の無い例を挙げた好ましい各方法の実施に関する以下の詳細な説明を読むことにより明らかになる。
この発明の主なる目的は、有用層を半導体構造に一体化させるためにバッファ構造（即ち、バッファ層として振る舞う如何なる構造）を備えたウエハから少なくとも一つの有用層が剥離された後にウエハを再利用することであり、この再利用は、次の剥離に再度用いることができるように、少なくともバッファ構造を部分的に復元することを含む。
従って、この再利用の処理は少なくともバッファ構造の一部分にダメージを与えない適切な処理を含むものでなければならない。
実際、バッファ構造は、通常、転位等の結晶構造欠陥を含み、これにエネルギが加えられると、重要なことであるが、伝搬し且つそのサイズが大きくなり、このエネルギは熱処理、化学的プロセス又は機械的プロセスによりもたらされうるものである。
例えば、ＳｉＧｅのバッファ構造が３５０℃、４５０℃又は５５０℃の温度で加熱されると、選択した温度に応じて構造の状態が変化する（例えば、Ｒｅ ｅｔ ａｌ．による、Ｊｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，ｖｏｌ．２２７−２２８，ｐｐ．７４９−７５５，Ｊｕｌｙ２００１内の文書“Ｓｔｒｕｃｔｕａｌ ｃｈａｒａｃｔｅｒｉｓａｔｉｏｎ ａｎｄ ｓｔａｂｉｌｉｔｙ ｏｆ Ｓｉｌ−ｘＧｅｘ／Ｓｉ（１００）ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ ｇｒｏｗｎ ｂｙ ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ”参照）。温度の上昇と共に、バッファ構造は、その内部応力が低下する傾向にあり、これは、すべり面における構造緩和、積層欠陥、その他の種類の構造緩和により起こるものである。これは、形成される有用層との界面にいずれ何かの問題を引き起こすことになりうる。そこで、これらの内部応力をバッファ構造内に留めておくことが重要になる。
従って、バッファ構造の特性、そして、その上に形成された有用層の特性を悪化させるバッファ構造内のこれら結晶応力の広がりを防ぎ、そして、抑制するために、再利用はこれに適応した手段を用いて行わなければならない。
効果的なことに、バッファ構造は実質的に緩和状態の且つ又は表面上に特筆すべき数の構造欠陥が無い結晶構造を有する。
「バッファ層」はこの文書において既に一般的に説明した通りである。
効果的なことに、バッファ層はバッファ構造内に設けられ、そして、少なくとも次の二つの機能の内の一つを有する。
１．上部層の欠陥密度を低減させ、
２．二つの結晶構造の異なる格子定数を合わせる。
バッファ層の第二の機能に関し、バッファ層は二構造間の中間層であり、その表面の一つの周りに第一の構造の格子定数にほぼ等しい第一の格子定数を有し、他の表面の周りに第二の構造の格子定数にほぼ等しい第二の格子定数を有する。
この文書の残りの部分において、バッファ層又はバッファ構造は上記の機能をこの後者のバッファ層として開示される。
しかし、この発明は、この文書において、さらに一般的な如何なるバッファ層又はバッファ構造にも関するものである。
さらには、有用層が剥離される、当初、支持基板とバッファ構造から成るドナーウエハの再利用を含むこの発明の方法の例が以下に開示される。
図１を参照すると、従来技術に含まれるドナーウエハ（剥離される薄層のドナー）１０は支持基板１とバッファ構造Ｉから成る。
この発明におけるドナーウエハ１０の応用としては、バッファ構造Ｉの部分４から且つ又はバッファ構造Ｉの表面上に形成された（図１には図示しない）上部層から有用層を剥離するもので、有用層をＳＯＩ構造等の構造に一体化するために行う。
ドナーウエハ１０の支持基板１は、バッファ構造Ｉとの界面において第一の格子定数を有する少なくとも一つの半導体層を備える。
ある特別な態様では、支持基板１は、第一の格子定数を有する一つの半導体より成る。
バッファ構造Ｉの第一の態様では、バッファ構造Ｉはバッファ層２より成る。
支持基板１上に位置するバッファ層２は、この場合、その表面に、支持基板１の第一の格子定数と大きく異なる第二の格子定数を有することが可能で、従って、同じドナーウエハ１０内で二つの層１と４が異なる格子定数を有する。
さらに、ある応用では、バッファ層２により上部層を高欠陥密度且つ又は大きな応力に晒されるのを防ぐことができる。
さらに、ある応用では、バッファ層２により上部層の表面状態を改善することができる。
通常、バッファ層２は二つの格子定数間で遷移するように厚みに応じて徐々に変化する格子定数を有する。
そのような層は、通常、変性層と呼ばれる。
この格子定数の徐々の変化はバッファ層２の厚み内で継続的に行われる。
これとは異なり、「段階的に」行うこともでき、各段階は薄層でその下部段階の格子定数とは異なるほぼ一定な格子定数を有し、段階毎に格子定数を不連続に変化させる。
それは、例えば、変化率、変化率の符号の反転、又は、組成の不連続な急な変化を伴う組成の変化というようなさらに複雑な態様とすることもできる。
バッファ層２での格子定数の変化は、基板１から始めて、徐々に、基板１には含まれていない少なくとも一つの原子の濃度を高めることにより現れる。
従って、例えば、単一の材料で成る基板１上に形成されるバッファ層２は二つ、三つ、四つ又はそれ以上の種類の材料で形成することができる。
従って、例えば、二つの要素の材料で成る基板１上に形成されるバッファ層２は三つ、四つ又はそれ以上の要素の材料で形成することができる。
バッファ層２は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）及びＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）等の既知の技術を用いて、エピタキシー等により効果的に支持基板１上に成長させることができる。
通常、例えば、各種の原子の合金より成るバッファ層２を得るために、他の既知の方法でバッファ層２を形成することができる。
バッファ層２下部の基板１の表面処理のための付随的な工程は、例えば、ＣＭＰ研磨で、バッファ層２形成前に行うこともできる。
バッファ構造Ｉの第二の態様では、図１を参照すると、バッファ構造Ｉはバッファ層２（第一の態様のバッファ層２と実質的に同じ）と付加層４から成る。
付加層４は基板１とバッファ層１との間、又は、図１に見られるようにバッファ層１の上に設けられてもよい。
第一の特別な場合では、この付加層４は、欠陥を含み、従って、バッファ構造Ｉ上に形成される層の結晶品質を向上させることができるバッファ層のような第二のバッファ層を構成してもよい。
この付加層４は、好ましくは、材料組成が一定な半導体より形成される。
そのように形成されるバッファ層４の組成と厚みの選択はこの特性を得るのに特に重要な基準となる。
従って、例えば、エピタキシャル成長した層の構造的欠陥は、通常、この層の厚み内で次第に減少する。
第二の特別な場合では、付加層４はバッファ構造Ｉ上に位置し、バッファ層２の上部層として機能する。
従って、それが、第二の格子定数を決めることになる。
第三の特別な場合では、付加層４はバッファ層１上に位置し、ドナーウエハ１０内で行われる剥離、例えば、このレベルでの剥離において役割を果たす。
付加層は、さらに、これらの三つの場合から選択された機能等の各種の機能を持ってもよい。
ある効果的な態様においては、付加層４はバッファ層２上に位置し、支持基板１の第一の格子定数とは異なる第二の格子定数を有する。
この後者の態様のある特別な場合では、付加層４はバッファ層２により緩和された材料より成り、そして、第二の格子定数を有する。
付加層４は、例えば、ＣＶＤ又はＭＢＥによるエピタキシャル成長によりバッファ層２上に効果的に成長させて形成することができる。
第一の実施形態において、付加層４の成長は下部バッファ層２の形成の後に直ぐ続いてその場で行われ、この場合、バッファ層２の形成も層成長により効果的に行われる。
第二の実施形態において、付加層４の成長は下部バッファ層２の表面処理のための付随的な工程の後に行われ、この表面処理は、例えば、ＣＭＰ研磨、熱処理又は他の平坦化技術により行われ、バッファ層２に含まれる転位並びに他の欠陥が伝播しないように、そのサイズが大きくならないように、そして、形成される最終なバッファ構造Ｉの品質を悪化させる如何なるすべり面、積層欠陥や、その他の欠陥をも形成されないようにするものである。
ドナーウエハ１０からの有用層の剥離は以下の主なるモードの一つに従って行われる。
（１）剥離される有用層は付加層４の一部分である。
（２）剥離される有用層は上部層（図１には示されない）の一部分であり、この上部層は、例えば、バッファ構造Ｉを表面処理した後にエピタキシャル成長によりバッファ構造Ｉ上に既に形成されているものでもよい。
ドナーウエハ１０は、従って、上部層成長のための基板として機能する。
上部層は用いられる剥離のモードにより一つ又はそれ以上の薄層より構成してもよい。
さらに、効果的なことに、それはバッファ構造Ｉの自由面の緩和された材料の格子定数とほぼ等しい格子定数を有し、例えば、同じ材料の、又は、すべての又は一部の結晶構造が伸張又は圧縮により歪んでいる他の材料の、又は、これら二種類の材料が組み合わさった層である。
ドナーウエハ１０のある実施形態では、一つ又はそれ以上の中間層がさらにバッファ構造Ｉと上部層との間に挿入される。この場合、この又はこれら中間層は除去されない。
（３）剥離される有用層は付加層４と上部層（第二の剥離モードにて記載されたものと実質的に同じ態様で形成される）の一部分である。
どの剥離モードが選択されようが、そして、図２を参照すると、剥離後、そして、多くの場合、突出部分７ａ且つ又は凹凸部分７ｂが残存ドナーウエハ１０の剥離表面に現れる。
この「浮き彫りの」剥離表面はバッファ層２上部に位置する剥離後層７に属するものとなる。
既に述べた三つの離後モードより選択された離後モードに応じて、一つ又はそれ以上の中間層並びに上部層の一部分のような層４のすべて又はいくらかの部分により剥離後層７が構成される。
剥離後層７の表面上の浮き彫り部分７ａ、７ｂは、主に、剥離後モードと剥離後の間に用いられる技術に応じて現れる。
従って、例えば、現在、産業上用いられている剥離後モードは、ドナーウエハ１０の表面全体ではなく、ドナーウエハ１０表面の一部分のみ（通常、ほぼ中央部分）から有用層を剥離するもので、ドナーウエハ１０表面上に７ａで引用したような突出部分を残す。これらの突出部分は、通常、ドナーウエハ１０表面周囲に一体となって存在し、すべての突出部分は産業上「剥離リング」として知られている。
従って、例えば、既に述べたＳｍａｒｔ−ｃｕｔ（ｃ）のような、本文書で後でさらに検討する既知の剥離技術では剥離表面に７ｂで引用したように表面が粗くなることがある。
一旦、剥離が行われると、ドナーウエハ１０を復元させるためにこの発明の再利用が行われる。
通常、再利用は、物質を除去し、ドナーウエハ１０の少なくとも一部分を復元させる二工程から成る。
この発明の再利用の第一の工程は少なくとも（図２に見られる）浮き彫り部分７ａ、７ｂを除去することから成る。
この発明の物質の除去は、新しい有用層の次なる剥離の間に再度用いることができるバッファ構造Ｉの少なくとも一部分が除去後に残るように行われる。
そこで、従来技術の既知の再利用とは異なり、物質除去後のバッファ構造Ｉの残存部分が再利用される。
再利用の第一の特別な場合においては、そして、上記第二の剥離モード（２）に関し、無傷なバッファ構造Ｉから物質が除去されないように、従って、バッファ構造Ｉ全体が保持されるように、剥離後に、研磨手段又はＣＭＰ等の物質除去のための標準的な機械的手段により上部層（これは剥離後層７）の残存部分が除去されるように上部層の厚みを選択することが効果的である。
研磨のような標準的機械的手段による再利用中に除去される材料の厚みは、現在、厚みが１マイクロメートル程度に達していても、典型的には約２マイクロメートルである。
再利用の第二の特別な場合において、そして、上記第二の剥離モード（２）に関し、無傷なバッファ層２から物質が除去されないように、従って、バッファ層２全体が保持されるように、剥離後に、研磨手段又はＣＭＰ等の物質除去のための標準的な機械的手段により上部層（これは剥離後層７）の残存部分及び付加層４の少なくとも一部分が除去されるように上部層及び付加層４の厚みを選択することが効果的である。再利用の他の特別な場合においては、物質の除去は、化学エッチングのような、材料を化学的にアタックするための手段を効果的に用いる。
エッチングは純粋に化学的、電気機械的、光電気化学的、又は、化学機械研磨中に行われるエッチング等、その他の同等なエッチングでもよい。
ある効果的なエッチング・モードでは選択エッチングが行われる。
そこで、特に、再利用すべき材料から除去される材料を選択的にエッチングするために適したエッチング流体（即ち、気体又は溶液）を用いることが可能であり、これら二つの材料は隣り合う層に属し、再利用すべき材料がエッチング停止層を形成し、化学エッチングから再利用すべき層を保護しながら効果的に除去すべき部分を剥離する。
それら二つの材料間の選択特性は、例えば、少なくとも以下の場合のいずれか一つにより得られる。
それら二つの材料が異なる、又は、
それら二つの材料が、少なくとも一つの原子を除いて、ほぼ同等な原子を含む、又は、
それら二つの材料がほぼ同等であるが、一つの材料の少なくとも一つの原子が他の材料の同じ原子の原子濃度と大きく異なる原子濃度を有する、又は、
それら二つの材料が異なる多孔密度を有する。
例えば、ＫＯＨ（水素化カリウム、選択比約１：１００）、ＮＨ４ＯＨ（水酸化アンモニウム、選択比約１：１００）又はＴＭＡＨ（テトラメチル水酸化アンモニウム）等の化合物を含む溶液でＳｉをエッチングする際に停止層としてＳｉＧｅが機能することが知られている。
例えば、ＳｉＧｅのゲルマニウム濃度が２５％より高いか等しい場合に、ＴＭＡＨ等の化合物を含む溶液を用いて、２０％より低いか等しいゲルマニウム濃度のＳｉＧｅをエッチングすると、それは停止層として機能することが知られている。
例えば、２ｘ１０１９ｃｍ−３より高いボロン等の選択された濃度のドーピング原子によりＳｉを適切にドープし、ＥＤＰ（エチレンジアミン・ピロカテコール）、ＫＯＨ又はＮ２Ｈ２（ヒドラジン）等の化合物を含む溶液を用いてドープされていないＳｉ材料をエッチングすると、それは停止層として機能することが知られている。
例えば、ＫＯＨ又はＨＦ＋Ｈ２Ｏ２等の化合物を含む溶液を用いて、無孔の結晶Ｓｉに対して選択的に、多孔性Ｓｉがエッチングされるということが知られている。
従って、バッファ層に対して付加層４を選択的にエッチングし且つ又は、上部層があれば、付加層４もしくは中間層（これが有れば）に対して上部層をエッチングすることができる。
化学的手段による物質の除去は基板をアタックする機械的手段又は他の手段を用いてもよい。
特に、選択化学エッチング溶液を用いてＣＭＰ研磨を行うことも可能である。
この化学エッチングは、研磨、研削、アタック又は他の手段等により物質を腐食する機械的手段により行われる物質の除去の後又は前に行ってもよい。
通常、物質の除去はバッファ構造Ｉを完全に剥離することなしに、そして、バッファ構造Ｉの少なくとも一部分にダメージを与えることなしに、物質を除去することができる物質をアタックする如何なるさらなる手段をも用いてもよい。
従って、以下の物質除去モードの一つが用いられる。
（ａ）少なくとも浮き彫り部分７ａ、７ｂを備える剥離後層７の一部分を除去、又は、
（ｂ）剥離後層７全体を除去、又は、
（ｃ）剥離後層７全体、そして、バッファ層２の一部分を除去する。
剥離後層７が元の上部層の一部分を備える場合は、物質除去モード（ａ）においてこの上部層部分を完全に剥離すると好ましい。
図３を参照すると、物質除去後に残存する元のバッファ構造の一部分がＩ‘で引用されている。
これは以下より構成される。
物質除去モード（ａ）が用いられ且つこのモードにおいて付加層４の如何なる部分をも剥離しなかった場合は元のバッファ構造Ｉ全体。
又は、物質除去モード（ａ）が用いられ且つこのモードにおいて付加層４の一部分を剥離した場合はバッファ層２と付加層４の一部分。
又は、物質除去モード（ｂ）が用いられた場合はバッファ層２。
又は、物質除去モード（ｃ）が用いられた場合はバッファ層２の一部分。
物質除去に関わる第一の再利用工程の後の、第二の再利用工程では第一工程中に剥離された複数層の少なくともいくつかを再形成する。
まず最初に、ある場合では、第一の再利用工程中に物質除去が行われたドナーウエハ１０の表面を仕上げて物質除去中に現れたであろう如何なる凹凸部分をも取り除くことが好ましい。
この目的のために、例えば、ＣＭＰ研磨、熱処理又はその他の平坦化技術が用いられ、バッファ構造Ｉに含まれる転位及び他の欠陥が伝搬しないように、サイズが大きくならないように、そして、バッファ構造Ｉの品質を悪化させる如何なるすべり面、積層欠陥やその他の欠陥をも形成されないようにする。
第一の再利用工程中に元のバッファ構造Ｉの一部分が除去された場合は、第二の再利用工程において残存するバッファ構造Ｉ‘からバッファ構造Ｉを復元する。
バッファ構造Ｉの復元においては、一旦形成されると、復元されたものが元のバッファ構造Ｉと実質的に同じであると効果的である。
しかし、ある実施形態では、元と若干異なるバッファ構造Ｉを得るためにいくつかの製造パラメータを若干変えることも可能である。例えば、材料中のある化合物の濃度を若干変える。
第一の再利用工程中に元のバッファ層２の一部分が切り取られた場合は、バッファ構造Ｉの復元においてバッファ層２の除去された部分を再形成する。
第一の再利用工程中に元の付加層４のすべて又は一部分が切り取られた場合は、バッファ構造Ｉの復元において付加層４のすべて又は一部分を再形成する。
この場合、元と実質的に同じ又は実質的に異なる厚みを有する付加層４を形成することが可能となる。
一旦バッファ構造Ｉが復元されると、その上に上部層を形成することができ、この上部層は少なくとも部分的に、剥離すべき新しい有用層を備え、さらに、バッファ構造Ｉと上部層との間に一つ又はそれ以上の中間層を備えることが可能となる。
この第二の再利用工程中に形成できる複数層は、例えば、ＣＶＤ又はＭＢＥエピタキシャル成長により各々の下部層の上に成長させると効果的である。
第一の場合において、これら層の内の少なくとも一つを下部の成長支持部材の形成に続いて直ぐそこで成長させると、この場合、後者も層成長により効果的に形成される。
第二の場合では、これら層の内の少なくとも一つを下部成長支持部材の表面を仕上げる副工程の後に成長させ、この仕上げは、例えば、ＣＭＰ研磨、熱処理又はその他の平坦化技術が用いられ、バッファ構造Ｉに含まれる転位及び他の欠陥が伝搬しないように、サイズが大きくならないように、そして、バッファ構造Ｉの品質を悪化させる如何なるすべり面、積層欠陥やその他の欠陥をも形成されないようにする。
当業者が望んで行う変形を除き、元のドナーウエハ、つまり、図１に示されるドナーウエハ１０と実質的に同じであるドナーウエハ１０が最終的に得られる。
このようにして得られるドナーウエハ１０は少なくとも元のバッファ構造Ｉの一部分を、従って、少なくとも元のバッファ層２の一部分を備え、これにより、既知の再利用方法におけるような完全ではあるが、時間が掛かり、コストも掛かる再形成を避けることができる。
上記の再利用方法の特別な処理モードにより再利用できるドナーウエハ１０がこの文書の残部に記載され、適合した再利用中において、特に、少なくともバッファ構造Ｉの一部分を効果的に保護する。
図４、図５そして図６に見られるドナーウエハ１０の各々は、図１に見られるドナーウエハ１０と同様に、基板１及びバッファ構造Ｉを含む。
これらドナーウエハ１０の各々は、さらに、バッファ構造Ｉの同じ側に位置する部分内に位置する保護層３を備え、バッファ構造Ｉが保護層３の基板１とのインターフェースとなっている。
この発明により規定された保護層３は、半導体等の結晶材料から選ばれた材料により形成され、保護層３下部のドナーウエハ１０の一部分を保護するという主なる機能を有し、再利用の間に行われる複数物質除去処理の内の少なくとも一処理の間に、少なくともバッファ構造Ｉの一部分を構成する。
保護層３は、例えば、ＣＶＤ又はＭＢＥエピタキシャル成長により下部成長支持部材上に層成長させると効果的である。
この態様並びに第一の場合においては、保護層３の成長は下部層の形成の後に直ぐ続いてその場で行われ、この場合、下部層の形成も層成長により効果的に行われる。
第二の場合では、保護層３をその下部層の表面を仕上げる副工程の後に成長させ、この仕上げは、例えば、ＣＭＰ研磨、熱処理又はその他の平坦化技術が用いられ、バッファ構造Ｉに含まれる転位及び他の欠陥が伝搬しないように、サイズが大きくならないように、そして、バッファ構造Ｉの品質を悪化させる如何なるすべり面、積層欠陥やその他の欠陥をも形成されないようにする。
保護層３を形成する材料をアタックする機能を有する物質を除去する少なくとも一つの手段があり、保護層３近傍の二つの領域の内の少なくとも一つの材料とは実質的に異なる材料を保護層３の材料として選択する。
従って選択的に物質を除去する機能がある。
保護層３における選択的物質除去は以下の選択的物質除去モードの内の少なくとも一つにより行われる。
保護層３近傍の領域内で、且つ、保護層３に対して、既に除去された有用層の側に位置する材料を選択的に除去し、保護層３は物質除去を停止する層を形成する。
保護層３の材料を選択的に除去し、保護層３近傍で且つ基板１の保護層３と同じ側の領域が物質除去を停止する層を形成する。
さらに、選択的物質除去のある特別な処理においては、同じ保護層３のための二つの選択的物質除去モードを連続して組み合わせる。
従って、保護層３上の層、そして、保護層３が選択的に除去される。
第一の再利用工程の間の処理としてどの選択的物質除去モードが選択されて、そして、除去された有用層の側に位置するドナーウエハの一部分を除去するためのものでも、物質除去を停止する層（第一の選択的物質除去の場合には保護層３であり、第二の選択的物質除去の場合には保護層３近傍で基板１の保護層３と同じ側に位置する領域）が存在する。
従って、物質アタックのバリアとして機能する停止層が、同じようにして、保護層３下部の一部分（少なくともバッファ構造Ｉの一部分を構成する）の材料を保護する。
ある場合においては、保護層３が近傍層の結晶構造を実質的に阻害することがなく、特に、形成される下部層の結晶成長を阻害することがないことが望ましく、保護層３の格子定数は、多くの場合、実質的に、保護層３の下部部分の格子定数に応じたものとなる。
この最後の点は、特に、保護層３がバッファ構造Ｉ内に位置する場合（図４に示される）に重要である。
この結果は、以下に説明する保護層３の幾つかの実施形態により得られる。
保護層３の第一の実施形態においては、保護層３はこれの近傍の二領域の格子定数と実質的に同じ格子定数を有するものに限定し、これは、これら二領域の材料と保護層３との公称格子定数が実質的に異なっていてもそうである。
そこで、この処理を遂行するには二つの主なる条件が満足されなければならない。
保護層３内に欠陥（転位、局部歪み等）が現れないように、保護層３とこれの下部領域との格子定数が互いに大きく異なる値を有しないこと。
保護層３の厚み内の歪みが徐々に緩和しないように且つ又は欠陥が発生しないように保護層３は十分薄くなければならない。このために、歪んだ結晶材料で成るそのような保護半導体層３の厚みは当業者に知られている臨界厚みより薄くなければならず、特に、それを形成する材料、その近傍の層の材料、そして、歪み層を形成する技術に依存する。典型的な臨界厚みは数百オングストロームかそれ以下である。
「標準臨界厚み」の幾つかの例がＦｒｉｅｄｒｉｃｈ Ｓｃｈａｆｆｌｅｒ （“Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｃｉｅｎｃｅ Ｔｅｃｈｎｏｌｏｇｙ”１２（１９９７）１５１５−１５４９）の“Ｈｉｇｈ−Ｍｏｂｉｌｉｔｙ Ｓｉ ａｎｄ Ｇｅ ｓｔｒｕｃｔｕｒｅｓ”に見られる。
保護層３の第二の実施形態においては、保護層３近傍の領域を形成する材料の公称格子定数にほぼ近い公称格子定数を有するように保護層３の材料が選ばれる。
従って、第一の実施形態とは異なり、この場合には、保護層３の結晶構造が緩和される。
この目的のために、そして、さらに、第一の再利用工程中に行われる物質除去中の選択性の基準を満足するように、材料が、例えば、保護層３のために選ばれ、その構成原子の少なくとも一つはその近傍の材料の構成原子と異なり、一方で、近傍領域の格子定数に近い格子定数を維持し、従って、この構成原子は、問題となる近傍層に対して選択性を決定する主原子となる。
ある特別な場合では、選択性物質除去に含まれる近傍領域を形成する材料には保護層３の材料の構成原子が見られず、従って、これら材料は全く異なる。
他のある特別な場合では、選択的物質除去に含まれる近傍領域に対する保護層３の各異なる構成原子がさらなる原子、又は、問題となる近傍層から失われた原子であってもよい。
例えば、近傍領域と格子定数が実質的に同じ保護層３をドープしてもドープ後のこの格子定数に実質的に影響を与えないようにすることができる。
保護層３に近く、そして、選択性物質除去に含まれる領域と同じ材料で保護層３が構成される場合、このドーピング原子が選択能力を決定する原子となる。
保護層３をドープする際、転位、特に、螺旋型の転位等の欠陥が現れてほしくない場合は、保護層３は、当業者に知られている、ある臨界厚みより薄くなければならない。
保護層３の第三の実施形態では、多孔層を形成するために既に形成された層の表面が多孔性とされる。
この多孔化は、例えば、文書ＥＰ０８４９７８８Ａ２に記載されている陽極酸化、原子種注入、又は、他の多孔化技術により行われる。
この多孔性材料の層は、少なくとも一つの近傍材料が適切なアタック手段より決定される選択性物質アタックを受けた場合に保護層３を形成する。
この保護層３は、好ましくは、二つの近傍層の間、即ち、表面が多孔化された層とこの多孔性材料層の上に形成された層との間にあり、それらは実質的に同じ材料である。
多孔化がこれら二つの近傍層の結晶構造に支障を来すことは実質的にないので、そのような多孔層３がドナーウエハ１０の結晶構造に支障を来すことは実質的にない。
そこで、保護層３近傍の領域の結晶構造に非常に近い又は実質的に同じである結晶構造が保護層３に与えられ、従って、保護層３が周辺構造の結晶に支障を来すことはない。
ところが、ある場合において、保護層３が周辺構造の格子定数にいくらか影響を与えるようにすることもでき、保護層３が近傍層に与えうる完全な又は比較的歪んだ又は緩和された状態が、これらの場合において、後続用途にほとんど寄与しない特性を示す。
保護層３において各種の物質除去技術が用いられる。
第一の物質除去技術では除去すべき物質の少なくとも一部分を剥離するために保護層３に摩擦力を与える。
これら摩擦力は研磨プレートにより与えることができ、例えば、研削作用且つ又は化学的作用を組み合わせてもよい。
保護層３を形成する材料は、機械的アタック力を有する機械的物質アタック方法があるように結晶材料から選ばれ、この保護層３を形成する材料の機械的アタック力は保護層３近傍の二つの領域の内の少なくとも一つの材料の機械的アタック力とは実質的に異なるもので、少なくとも一つの選択的機械的アタック方法を行えるものである。
選択的機械的アタック方法は以下の機械的アタック方法の内の一つである。
−保護層３近傍で、且つ、保護層３に対して、剥離された有用層の側に位置する領域の材料に対する選択的機械的アタック。
そこで、保護層３の材料は保護層３の上の領域内での機械的アタックにより非常に大きい機械的アタックに耐えうる特性を有する。
この目的のため、上部領域を除去するために選ばれる機械的アタック方法に適するように、例えば、上部層に対して保護層３を硬化させることができる。
そこで、例えば、典型的には濃度が５％から５０％の間のＣを含む炭酸化Ｓｉが無炭酸化Ｓｉより硬いことが知られている。
−保護層３材料の選択的機械的アタックで、保護層３近傍で且つ基板の保護層３と同じ側の領域がエッチング停止層を形成。
保護層３の材料は保護層３の上の領域内での機械的アタックにより実質的に小さい機械的アタック、特に、腐食に耐えうる特性を有する。
例えば、保護層３を除去するために選ばれる物質除去技術に適するように、下部層に対して保護層３を軟化させることができる。
第二の物質除去技術は除去すべき材料を化学エッチングすることから成る。
除去すべき材料に適したエッチング溶液を用いて湿式エッチングを行うことができる。
プラズマ・エッチングやスパッタリングにより、物質除去のために乾式エッチングを行うことができる。
さらに、エッチングは純粋に化学的、電気機械的、又は、光電気化学的でもよい。
保護層３の材料は、保護層３近傍の二つの領域の内の少なくとも一つの材料とは実質的に異なる保護層３を形成する材料であり、これをエッチングすることができるエッチング流体（気体又は溶液）があり、少なくとも一つの選択エッチング方法を行うことができる結晶材料から選ばれる。
選択エッチング方法は以下のエッチング方法の内の一つである。
保護層３近傍の領域で、且つ、保護層３に対し、既に剥離された有用層の側に位置する材料を選択的に除去し、保護層３はエッチング停止層を形成する。
保護層３の材料を選択的に除去し、保護層３近傍であり且つ基板１の保護層３と同じ側の領域がエッチング停止層を形成する。
再利用の間の処理としてどの選択エッチング方法が選択されて、そして、剥離された有用層と同じ側に位置するドナーウエハの一部分を除去するためのものでも、エッチング停止層（第一のエッチング方法に場合には保護層３で、第二の選択エッチング方法の場合には基板１の保護層３と同じ側に位置する保護層３近傍の領域）が存在する。
従って、停止層が化学エッチングのバリアとして機能し、同じようにして、保護層３下部の一部分（少なくともバッファ構造Ｉの一部分を構成する）の材料を保護する。
上記のように、保護層３の材料と選択エッチングに含まれる近傍領域の材料との間の物質を除去するための選択特性は以下の事実から得られる。
それら二つの材料が異なる、又は、
それら二つの材料が、少なくとも一つの原子を除いて、ほぼ同等な原子を含む、又は、
それら二つの材料がほぼ同等であるが、一つの材料の少なくとも一つの原子が他の材料の同じ原子の原子濃度と大きく異なる原子濃度を有する、又は、
それら二つの材料が異なる多孔密度を有する。
図４を参照すると、保護層３はバッファ構造Ｉ内に在り、ドナーウエハ１０は、支持基板１，バッファ構造Ｉの底部２‘、保護層３、そして、バッファ構造Ｉの上部４‘から成る。
ここで、保護層３はバッファ構造Ｉの底部２‘を保護することができる。
第一の工程中における、この発明のそのようなドナーウエハ１０の再利用では、バッファ構造Ｉの上部４‘の保護層３と同じ側に位置するすべての部分を剥離する。
保護層３における選択的物質除去は以下の選択的物質除去モードの内の少なくとも一つにより行われる。
保護層３近傍の部分４‘の領域から材料を除去し、保護層３は物質除去を停止する層を形成する。
保護層３から材料を除去し、保護層３近傍の部分２‘の領域が物質除去を停止する層を形成する。
再利用の間の処理としてどの選択的物質除去モードが行われ、そして、保護層３近傍の部分４‘を除去するためのものでも、物質除去を停止する層（第一の選択的物質除去の場合には保護層３であり、第二の選択的物質除去の場合には保護層３近傍の部分２’の領域）が存在し、物質アタック又はエッチングのバリアとして機能し、同様にして、バッファ構造Ｉの底部２‘の材料を保護する。
従って、バッファ構造Ｉの結晶構造が実質的に阻害されることがなく、この種の保護層３はそれ特有の結晶構造を持たなければならず、それはバッファ構造Ｉ近傍の結晶構造に実質的に同じであり、上記三つの実施形態の内の一つのようなこの材料特性を得ることが出来る実施形態により製造されなければならない。
バッファ構造Ｉの底部２‘上にある物質の上記除去後、再利用で、バッファ構造Ｉの新しい上部４‘、そして、可能であれば、（上記の第二の選択的物質除去モードの間に又はこの層３を除去するのに適した処理により）既に除去された保護層３の新しい層を形成すると効果的である。
これらの層３，４‘はその場で成長され、又は、成長が起きるドナーウエハ１０の表面処理のための付随的な工程の後に行われ、この表面処理は、例えば、ＣＭＰ研磨、熱処理又は他の平坦化技術により行われ、バッファ構造Ｉに含まれる転位並びに他の欠陥が伝播しないように、そのサイズが大きくならないように、そして、バッファ構造Ｉの品質を悪化させる如何なるすべり面、積層欠陥やその他の欠陥をも形成されないようにするものである。
従って、バッファ構造Ｉの底部２‘は再利用の間そのまま残り、これは従来の方法とは異なる。
ドナーウエハ１０の特別で効果的な態様では、図１に示し且つ上記したバッファ層２と付加層４のように、バッファ構造Ｉの底部２‘はバッファ層で、バッファ構造Ｉの上部４’はバッファ層に対する付加層となる。
この特別な態様では、バッファ層２’、即ち、通常、製造するのが最も困難、長時間且つコストが掛かるバッファ構造Ｉの一部分を保護するという効果がある。
付加層４‘は、通常、固定パラメータ（エピタキシャル成長する原子濃度、温度、圧力、大気、成長速度及び率等）を組み合わせたエピタキシャル成長により形成され、それ自体、ドナーウエハ１０から層を剥離する工程中に剥離の対象となるので、再利用中に保護層３によりこの付加層４’を保護する必要は無いようにみえる。
ところが、ドナーウエハ１０の他の特別な態様では、付加層４’の少なくとも一部分を保護するために、保護層３を付加層４’内に配することができる。
ドナーウエハ１０の他の特別な態様では、バッファ層２’ の一部分のみ、例えば、形成するのが最も困難な部分を保護するために、保護層３をバッファ層２’内に形成する。
図５を参照すると、この発明の第二のドナーウエハ１０は図２に示すドナーウエハ１０と異なり、保護層３はもはやバッファ構造Ｉ内には見られず、バッファ構造Ｉの直上にある。
さらに、保護層３上に上部層５が存在し、ドナーウエハ１０からの層の転送において有用層の少なくとも一部分が剥離される。
この上部層５の組成及び結晶構造は、転送後の構造で得たい所望の物理的、電気的且つ又は機械的特性に依存して選択される。
この上部層５の材料は、実質的に緩和された構造を維持するために、例えば、保護層３に隣接するバッファ構造Ｉの部分と実質的に同じ公称格子定数を有してもよい。
さらに、この上部層５の材料は、例えば、保護層３に隣接するバッファ構造Ｉの部分と実質的に異なる公称格子定数を有し、そして保護層３に隣接するバッファ構造Ｉの部分の格子定数を維持すべく十分に厚みが小さく、従って歪んでいるものでもよい。
ここでまた、この上部層５の材料は、例えば、歪んだ構造と緩和された構造との中間の構造を持つように選んでもよい。
ある効果的な態様では、上部層５は、例えば、ＣＶＤ又はＭＢＥエピタキシャル成長による、層成長により形成される。
この態様で且つ第一の場合においては、バッファ構造Ｉの上部の形成に続いて直ぐその場で上部層５を成長させ、この場合、バッファ構造Ｉも層成長により効果的に形成される。
第二の場合では、下部バッファ構造Ｉの上表面を仕上げる副工程の後に上部層５を成長させ、この仕上げは、例えば、ＣＭＰ研磨、熱処理又はその他の平坦化技術が用いられ、バッファ構造Ｉに含まれる転位及び他の欠陥が伝搬しないように、サイズが大きくならないように、そして、バッファ構造Ｉの品質を悪化させる如何なるすべり面、積層欠陥やその他の欠陥をも形成されないようにする。
保護層３に関しては、その機能は、この場合、第一の再利用工程中に行われる物質除去から、実質的に、バッファ構造Ｉの下部及び基板１のすべてを保護することである。
上部層５内において、そのようなドナーウエハ１０から有用層が剥離された後のドナーウエハ１０の再利用では、第一の工程の間に、上部層５の保護層３と同じ側に位置する実質的にすべての部分を剥離する。
保護層３における選択的物質除去は以下の選択的物質除去モードの内の少なくとも一つにより行われる。
保護層３近傍の上部層５の材料を選択的に除去し、保護層３は物質除去を停止する層を形成する。
保護層３の材料を除去し、保護層３近傍のバッファ構造Ｉの領域が物質除去を停止する層を形成する。
再利用の間の処理としてどの選択的物質除去モードが行われ、そして、残存する上部層５を除去するためのものでも、物質除去を停止する層（第一の選択的物質除去の場合には保護層３であり、第二の選択的物質除去の場合には保護層３近傍のバッファ構造Ｉの上部領域）が存在し、物質エッチング又はアタックのバリアとして機能し、同様にして、バッファ構造Ｉの材料を保護する。
さらに、成長した上部層５の構造に与えるバッファ構造Ｉの構造の影響が維持されるように、保護層３が直下のバッファ構造Ｉの結晶構造を実質的に阻害しないように、そして、その上の上部層５の結晶成長を実質的に阻害しないようにすると効果的であり、従って、既に述べた三つの実施形態に従って製造すると効果的である。
バッファ構造Ｉ上部の物質の上記除去後、再利用で、新しい上部層５、そして、保護層３が（上記の第二の選択的物質除去モードの間に又はこの層３を除去するのに適した処理により）既に除去された場合は、新しい保護層３を形成すると効果的である。
これらの層５，３はその場で成長され、又は、成長が起きるドナーウエハ１０の表面処理のための付随的な工程の後に行われ、この表面処理は、例えば、ＣＭＰ研磨、熱処理又は他の平坦化技術により行われ、バッファ構造Ｉに含まれる転位並びに他の欠陥が伝播しないように、そのサイズが大きくならないように、そして、バッファ構造Ｉの品質を悪化させる如何なるすべり面、積層欠陥やその他の欠陥をも形成されないようにするものである。
図６を参照すると、主に、バッファ構造Ｉと保護層３との間に中間層８があるという点で、この発明の第三のドナーウエハ１０は図３に見られるドナーウエハ１０と異なる。
この中間層８の組成及び結晶構造は、所望の物理的、電気的且つ又は機械的特性に依存して選択される。
この中間層８の材料は、実質的に緩和された構造を維持するために、例えば、その界面に隣接する部分においてバッファ構造Ｉと実質的に同じ公称格子定数を有してもよい。この場合、中間層８はバッファ構造Ｉが拡張されたもので、これは、例えば、上部層５の成長表面の結晶剛性をさらに高めることができる。
さらに、この中間層８の材料は、例えば、その界面に隣接する部分においてバッファ構造Ｉと実質的に異なる公称格子定数を有し、保護層３に隣接する部分においてバッファ構造Ｉの格子定数を維持すべく十分に厚みが小さく、従って歪んでいるものでもよい。
ある効果的な態様では、中間層８は、例えば、ＣＶＤ又はＭＢＥエピタキシャル成長による、層成長により形成される。
この態様で且つ第一の場合においては、下部層の形成に続いて直ぐその場で問題の層を成長させ、この場合、下部層も層成長により効果的に形成される。
第二の場合では、下部層の上表面を仕上げる副工程の後に問題の層を成長させ、この仕上げは、例えば、ＣＭＰ研磨、熱処理又はその他の平坦化技術が用いられ、バッファ構造Ｉに含まれる転位及び他の欠陥が伝搬しないように、サイズが大きくならないように、そして、バッファ構造Ｉの品質を悪化させる如何なるすべり面、積層欠陥やその他の欠陥をも形成されないようにする。
保護層３に関しては、その機能は、この場合、第一の再利用工程中に行われる物質除去から、実質的に、下部中間層８全体、バッファ構造Ｉ全体、そして、基板１を保護することである。
保護層３における選択的物質除去は以下の選択的物質除去モードの内の少なくとも一つにより行われる。
保護層３近傍の上部層５の材料を除去し、保護層３は物質除去を停止する層を形成する。
保護層３の材料を除去し、保護層３近傍の中間層８の領域が物質除去を停止する層を形成する。
再利用の間にどの選択的物質除去モードが行われ、そして、残存する上部層５を除去するためのものでも、物質除去を停止する層（第一の選択的物質除去モードの場合には保護層３であり、第二の選択的物質除去モードの場合には保護層３近傍の中間層８の領域）が存在し、物質エッチング又はアタックのバリアとして機能し、同様にして、バッファ構造Ｉの材料を保護する。
さらに、成長した上部層５の構造に与える中間層８の構造の影響が維持されるように、保護層３が直下の中間層８の結晶構造を実質的に阻害しないように、そして、その上の上部層５の結晶成長を実質的に阻害しないようにすると効果的であり、従って、既に述べた二つの実施形態に従って製造すると効果的である。
中間層８上部の物質の上記除去後、再利用で、新しい上部層５、そして、保護層３が（上記の第二の選択的物質除去モードの間に又はこの層３を除去するのに適した処理により）既に除去された場合は、新しい保護層３を形成すると効果的である。
これらの層５，３はその場で成長され、又は、成長が起きるドナーウエハ１０の表面処理のための付随的な工程の後に行われ、この表面処理は、例えば、ＣＭＰ研磨、熱処理又は他の平坦化技術により行われ、バッファ構造Ｉに含まれる転位並びに他の欠陥が伝播しないように、そのサイズが大きくならないように、そして、バッファ構造Ｉの品質を悪化させる如何なるすべり面、積層欠陥やその他の欠陥をも形成されないようにするものである。
図７ａ乃至図７ｆを参照すると、保護層３を備えるドナーウエハ１０から薄い層を剥離し、そして、ドナーウエハ１０を再利用する方法の各種工程が示され、図４を参照して説明したのと実質的に同じ層構造を有するドナーウエハ１０を用い、従って、図７ａを参照すると、これは、基板１及びバッファ構造Ｉを備え、バッファ構造Ｉ内に保護層３が存在する。
これから検討する例では、保護層３により、バッファ構造Ｉ内のバッファ層２と付加層４とが剥離される。
この発明のこの方法の例では、付加層４上に上部層５が加えられている。
この方法の間に行われる除去は付加層４及び上部層５の一部分の剥離に関する。
同様にして、また、ドナーウエハ１０の他の態様においては、各種上部層があり、そして、剥離はこれら上部層と、場合によっては付加層４の部分にも関わり、又は、上部層が無く、剥離は付加層４の部分のみ関わる。
さらには、かなり薄い保護層３を必要とすることが多く、既に説明したように、保護層３が厚すぎると、例えば転位又は格子定数変化という欠陥の発生等、バッファ構造Ｉの結晶特性に影響を与えうる。
そのため、この場合に、それを越えると望ましくない影響が現れうる臨界厚みより保護層３の厚みを小さくすべきである。
これらの四つの層２，３，４そして５は、例えば、ＣＶＤやＭＢＥ等の既知の技術によるエピタキシャル成長により形成されたものである。
第一の場合においては、下部の成長支持部材の形成に続いて直ぐその場で少なくともこれら四つの層の内の一つを成長させ、この場合、下部成長支持部材も層成長により効果的に形成される。
第二の場合では、下部成長支持部材の上表面を仕上げる副工程の後に少なくともこれら四つの層の内の一つを成長させ、この仕上げは、例えば、ＣＭＰ研磨、熱処理又はその他の平坦化技術が用いられ、バッファ構造Ｉに含まれる転位及び他の欠陥が伝搬しないように、サイズが大きくならないように、そして、バッファ構造Ｉの品質を悪化させる如何なるすべり面、積層欠陥やその他の欠陥をも形成されないようにする。
薄い層を剥離する方法が図７ｂ、７ｃに示されている。
この発明の第一の好ましい剥離工程は、付加層４内に脆弱領域を形成することから成り、これは、その後の分離、そして、所望の層を分けるために行う。
そのような脆弱領域を形成する各種技術がここに示される。
Ｓｍａｒｔ−ｃｕｔ（ｃ）と呼ばれ、当業者に知られている（そして、その記述はウエハを薄くするための技術をカバーする多くの研究に見られる）第一の技術は、その第一の工程において、あるエネルギを有する（水素イオン等）の原子種を注入するもので、このようにして脆弱領域を形成する。
第二の技術は、文書ＥＰ−Ａ−０８４９７８８に記載されているように、少なくとも一つの多孔層を形成して脆弱界面を形成することから成る。
この発明の方法の例において、これら二つの技術の内の一つで効果的に形成される脆弱領域は上部層５と付加層４との間、又は、付加層４内に形成される。
上部層５が十分に厚い場合は、その中に脆弱領域が形成されてもよく、これは上部層５が積層より成る場合である。
図７ｂを参照すると、薄い層の剥離に関する第二の工程は上部層５表面に受け取り基板６を付着することから成る。
受け取り基板６は機械的支持部材を形成し、これは、ドナーウエハ１０から剥離される上部層５を支持し、そして、外部からの如何なる機械的歪みからも上部層５を保護するのに足りる剛性を有する。
この受け取り基板６は、例えば、シリコン、石英、又は、その他の種類の材料から作られてもよい。
受け取り基板６は、これを上部層５に密着させ、その上に結合させることにより付着させ、ここで、基板６と上部層５との間で分子吸着が効果的に行われる。
この結合技術は、変形例も含め、特に、Ｑ．Ｙ．Ｔｏｎｇ，Ｕ．Ｇｏｓｅｌｅ及びＷｉｌｅｙによる“Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ”という名称の文書に記載されている。
必要であれば、結合すべき各表面の適切な前処理且つ又は熱エネルギの供給且つ又はさらなるバインダの適用を結合に組み合わせてもよい。
従って、例えば、結合中又は直後に熱処理を行うと結合部分を強化することができる。
さらに、シリカ等の特に分子結合力が高い結合層を上部層５と受け取り基板６との間に挿入すると結合を制御することができる。
剥離される層からＳＯＩ構造を形成するために、受け取り基板６の結合面を形成する材料且つ又は形成されうる結合層の材料を電気的に絶縁性のものを選ぶと効果的であり、ＳＯＩ構造の半導体層が付加層４の一部分と共に又はこれを伴わずに転送される上部層５となる。
一旦、受け取り基板６が結合されると、ドナーウエハ１０の一部分が剥がされて事前に形成された脆弱領域から剥離される。
上記第一の技術（Ｓｍａｒｔ−ｃｕｔ（ｃ））の場合に、第二の工程において、ドナーウエハ１０の一部分を脆弱領域において剥がすために、（脆弱領域を形成する）注入領域に熱且つ又は機械的処理を施すか、他のエネルギを供給する。
上記第二の技術の場合には、ドナーウエハ１０の一部分を脆弱層において剥がすために、脆弱層に熱且つ又は機械的処理を施すか、他のエネルギを供給する。
これら二つの技術の内の一つによる脆弱領域における剥離により、バッファ構造Ｉ、上部層５，各種結合層そして受け取り基板６を備えうる構造を得るために、ウエハ１０の大部分を剥離することができる。
剥離された層において、形成された構造の表面を仕上げる工程は、例えば、化学機械的研磨、ＣＭＰ、エッチング、又は、少なくとも熱処理により、如何なる表面荒さ、厚みの不均一性且つ又は不要な層をも取り除くために効果的に行われる。
剥離後の剥離後層７が保護層３上に残存する部分を形成し、ウエハ全体が、再利用されて、その後の別の層を剥離する時に再度用いるためのドナーウエハ１０‘を形成する。
再利用工程が図７ｄ、７ｅ及び７ｆに示されている。
図７ｄを参照すると、第一の再利用工程は実質的に剥離後層７のすべてを除去し、そして、場合によっては、保護層３をも除去することに相当する。
剥離後層７の付加層４の残存部分の一部分を除去するために機械的又は化学機械的アタック、又は、適切な処理が第一に行われ、これは、例えば、摩滅、研磨、ＣＭＰ、化学エッチング、熱処理又は平坦化によるアタックにより行われ、バッファ層２に含まれる転位並びに他の欠陥が伝播しないように、そのサイズが大きくならないように、そして、バッファ構造Ｉの品質を悪化させる如何なるすべり面、積層欠陥やその他の欠陥をも形成されないようにするものである。
さらには、これらの材料エッチング又はアタック技術の幾つかを組み合わせ、又は、例えば、化学エッチング、そして、ＣＭＰというように一つずつ続けて行うことも可能である。
すべての場合において、第一の再利用工程は上記述べた選択的物質除去モードの内の少なくとも一つを用いる。
図７ｅ及び７ｆを参照すると、第二の再利用工程は剥離前に存在していたものと実施的に同じ層の復元と、付加層４‘及び上部層５‘の形成に相当する。
さらに、この復元は除去された保護層３を形成することを含む。
上記詳細に述べられた内の一つに実質的に等しい技術により層を形成することによりそれらの層が効果的に復元される。
得られたドナーウエハ１０“‘の層４’、５‘はドナーウエハ１０の層４、５と同じである必要はなく、図７ｄに示されるドナーウエハが他の種類の層のための基板として機能してもよい。
先ほど詳述したこの発明の方法の例では、剥離は付加層４及び上部層５の一部分に関わる。
同時に、この例は付加層４（上部層５を有しないドナーウエハ１０）の一部分のみに関わる剥離に適用することができる。
同時に、この例は上部層５の一部分のみに関わる剥離に適用することができ、再利用は上部層５の残存部分の除去から成る。
先ほど詳述したこの発明の方法の例では、保護層３がバッファ層２と付加層４との間に位置している。
この例では、保護層３がバッファ層２内又は付加層４内に位置する場合にも適用可能であることは明らかである。
一般的には、この例は保護層３がバッファ構造Ｉ内に位置する場合にも適用される。
図２に見られるドナーウエハ１０を用い、図７ａ乃至７ｆを参照したこの発明の方法の説明は以下の図面に見られる各ドナーウエハ１０に適用できる。
図５においては、保護層３をバッファ構造Ｉ内に配する代わりにバッファ構造Ｉと上部層５との間に配し、従って、保護層３は上部層５にて剥離され、再利用のための物質の剥離は、保護層３に対する上部層５の選択エッチング且つ又はバッファ構造Ｉに対する保護層３の選択エッチングにて終了。
図６においては、中間層８をバッファ構造Ｉと保護層３との間に配することにより、中間層８をドナーウエハ１０に加え、中間層８は上部層５にて剥離され、再利用のための物質の剥離は、保護層３に対する上部層５の選択エッチング且つ又は中間層８に対する保護層３の選択エッチングにて終了。
この発明のドナーウエハ１０の再利用の後、有用層の剥離方法を再度行うことができる。
この発明の効果的なコンテクストにおいて、以下の工程を続いて且つ各々を繰り返すことにより、この発明に従って、ドナーウエハ１０から有用層を剥離する繰り返し方法が行われる。
剥離モード、そして
この発明における繰り返し方法
繰り返し剥離方法を行う前に、上記の、基板上に薄い層を形成する一つ又はそれ以上の技術と共にこの発明のドナーウエハ１０の形成方法を実施することができる。
この文書の残部において、バッファ構造Ｉを備え、この発明の方法により処理できるドナーウエハ１０の態様の例を示す。
特に、そのようなドナーウエハに効果的に用いることができる材料を示す。
既に示したように、第一の格子定数を有する基板１上に形成されるバッファ構造Ｉは、多くの場合、その自由面に第二の格子定数を有するという主なる機能を備える。
従って、バッファ構造Ｉは格子定数のそのようなマッチングを可能にするバッファ層２を備える。
この特性を有するバッファ層２を得るために屡々採用される技術は幾つかの原子から成るバッファ層２を得るもので、それら原子は、
基板１の組成に含まれる少なくとも一つの原子、そして、
基板１内に全く又はほとんど含まれず、バッファ層２の厚み内で濃度が徐々に変化する少なくとも一つの原子である。
バッファ層２の内でこの原子の濃度が徐々に変化すると、それが主なる原因となって、変性作用のように、バッファ層２内の格子定数が徐々に変化する。
従って、この態様では、バッファ層２は主に合金である。
基板１とバッファ層２を構成する原子はＳｉ又はＧｅ等のIV族から選んでもよい。
この場合、例えば、Ｓｉで成る基板１と、基板１との界面での零に近い値とバッファ層２の他の面でのある特定値との間の厚みでＧｅ濃度が徐々に変化するＳｉＧｅで成るバッファ層２とが得られる。
他のシナリオとしては、考えられる組み合わせとして（Ａｌ，Ｇａ，Ｉｎ）−（Ｎ，Ｐ，Ａｓ）のようなIII−Ｖ族の原子の組で基板１とバッファ層２を構成してもよい。
この場合、例えば、ＡＳＧａで成る基板１と、Ａｓ且つ又はＧａと少なくとも一つの他の原子で成り、この他の原子は基板１との界面での零に近い値とバッファ層２の他の面でのある特定値との間の厚みで濃度が徐々に変化するバッファ層２とが得られる。
考えられる組み合わせとして（Ｚｎ，Ｃｄ）−（Ｓ，Ｓｅ，Ｔｅ）のようなII−VI族の原子の組で基板１とバッファ層２を構成してもよい。
以下にそのような態様の幾つかの例を示す。
最初の三例は、Ｓｉで成る基板１と、ＳｉＧｅで成るバッファ層２と、そして、ＳｉとＳｉＧｅで成る他の層とを備えるドナーウエハ１０に関する。
これらのウエハ１０は、特に、歪んだＳｉＧｅ且つ又はＳｉの層を剥離してＳＧＯＩ、ＳＯＩ、又は、Ｓｉ／ＳＧＯＩ構造を形成するのに有効である。
この状況において、用いられるエッチング溶液はエッチングされる材料（Ｓｉ又はＳｉＧｅ）に応じて異なる。そこで、これらの材料をエッチングできるエッチング溶液は以下の各カテゴリのリストに含まれるアイデンティファイア（ｉｄｅｎｔｉｆｉｅｒ）をアトリビュート（ａｔｔｒｉｂｕｔｅ）することによりカテゴリに分けられる。
Ｓ１：ＫＯＨ、ＮＨ４ＯＨ（水酸化アンモニウム）、ＴＭＡＨ、ＥＤＰ又はＨＮＯ３Ｈの内の少なくとも一つを含む溶液、又は、文書ＷＯ９９／５３５３９の９頁に説明されているＨＮＯ３、ＨＮＯ２Ｈ２Ｏ２、ＨＦ、Ｈ２ＳＯ４、Ｈ２ＳＯ２、ＣＨ３ＣＯＯＨ、Ｈ２Ｏ２、そして、Ｈ２Ｏのような化学剤の組み合わせで、現在、検討中の溶液のような、ＳｉＧｅに対するＳｉのための選択エッチング溶液
Ｓ２：ＨＦ：Ｈ２Ｏ２：ＣＨ３ＣＯＯＨ（選択比が約１：１０００）又はＨＮＡ（フッ化水素−硝酸−酢酸溶液）のような、Ｓｉに対するＳｉＧｅのための選択エッチング溶液
Ｓｃ１：ＴＭＡＨ又はＫＯＨを含む溶液のような、約２５％に等しい又はこれより高いＧｅ濃度を有するＳｉＧｅに対する、２０％より実質的に低い又はこれに等しいＧｅ濃度を有するＳｉＧｅのための選択エッチング溶液
Ｓｄ１：ＥＤＰ（エチレンジアミンピロカテコール）、ＫＯＨ又はＮ２Ｈ２（ヒドラジン）を含む溶液のような、好ましくは２ｘ１０１９ｃｍ−３より高いレベルでボロンがドープされたＳｉに対する、ドープされていないＳｉのための選択エッチング溶液
例１：再利用後、ドナーウエハ１０は、Ｓｉより成る基板１と、バッファ層２と付加層４を有してＳｉＧｅより成るバッファ構造Ｉと、上部層５の一部分を剥離後に上部層５の残存部分を形成するＳｉ又はＳｉＧｅより成る剥離後層７とを備える。
バッファ層２は、上記のようにＳｉＧｅ格子定数が変化するように、基板１との界面からＧｅ濃度が徐々に増えるような層であると好ましい。
その厚みは、表面で良い構造緩和が得られ、そして、格子定数が異なる欠陥が埋め込まれるように、典型的には、１から３マイクロメータの間である。
付加層４は、実質的にバッファ層２により緩和され、そして、均一で且つそれらとの界面近くでバッファ層２とＧｅ濃度がほぼ等しいＳｉＧｅより成る。
緩和されたＳｉＧｅ層内のシリコン中のゲルマニウム濃度は典型的には１５％から３０％の間である。
この３０％という限定は現在の技術においては典型的な限定であるが数年の内に変えられるであろう。
付加層４の厚みは場合によって大きく変わり、典型的には０．５から１ミクロンの間である。
剥離後層７がＳｉで成る場合は、ＳｉＧｅで成る付加層４に対するＳｉの選択エッチングが、Ｓｉを取り去るために、Ｓ１タイプエッチング溶液を用いて効果的に行われる。
剥離後層７がＳｉＧｅで成り、剥離後層７のＧｅ濃度が実質的に２０％より低いか等しく、付加層４のＧｅ濃度が実質的に２５％にほぼ等しいか高い場合は、追加ＳｉＧｅ層４に対する剥離後層の選択エッチングが、剥離後層を取り去るために、Ｓｃ１タイプエッチング溶液を用いて行われる。
すべての場合において、剥離後層７の最終部分が化学的手段により完全に除去され、保護層３におけるエッチ・ストップが停止層を形成し、残したい下部層を保護する。
例２：再利用後、ドナーウエハ１０は例１のものと実質的に等しくなり、違いはウエハ１０内に保護層３があることである。
保護層３は歪んだＳｉ、又は、ＳｉＧｅ、又は、ボロンがドープされたＳｉより成る。
保護層３が歪んだＳｉより成る場合は、保護層３の厚みは、ここでは、臨界厚みを越えてはならないことが再認識される。
そこで、例えば、各々のＧｅ濃度がほぼ２０％に等しい二つのＳｉＧｅ層の間に挿入された歪んだＳｉより成る保護層３の臨界厚みは典型的には約２０ナノメートルに等しい。
第一の場合において、保護層３は二つのＳｉＧｅ層の間に配される。
これは、特に、バッファ構造Ｉの二層間に、又は、バッファ構造ＩとＳｉＧｅより成る剥離後層７との間に、又は、ＳｉＧｅより成る剥離後層内に保護層３が配される場合である。
従って、保護層３の材料に応じて様々なタイプのエッチングが行われる。
保護層３が歪んだＳｉより成る場合は、ＳｉＧｅより成る上部分がＳ２タイプ溶液を用いて選択的にエッチングされ、且つ又は、剥離後層７が除去された後に、保護層３がＳ１タイプ溶液を用いて選択的にエッチングされる。
Ｇｅ濃度が２５％にほぼ等しい又はこれより高いＳｉＧｅにより保護層３が成り、そして、上部層のＧｅ濃度が２０％より実質的に低い又はこれに等しい場合、上部ＳｉＧｅ部分がＳｃ１タイプ溶液を用いて選択的にエッチングされる。
Ｇｅ濃度が実質的に２０％より低く又はこれに等しいＳｉＧｅにより保護層３が成り、そして、下部層のＧｅ濃度がほぼ２５％に等しく又はこれより高い場合、剥離後層７が除去された後に、保護層３がＳｃ１タイプ溶液を用いて選択的にエッチングされる。
第二の場合において、保護層３は下部ＳｉＧｅ層と上部Ｓｉ層との間に配される。
これは、特に、バッファ構造Ｉと剥離後Ｓｉ層との間に、又は、ＳｉＧｅ中間層８と剥離後Ｓｉ層７との間に、又は、ＳｉＧｅ層とＳｉ層との間の剥離後層７内に保護層３が配される場合である。
保護層３の材料に応じて様々なタイプのエッチングが行われる。
保護層３がＢドープされたＳｉより成る場合は、上部Ｓｉ部分がＳｄ１タイプ溶液を用いて選択的にエッチングされ、
保護層３がＳｉＧｅより成る場合は、上部Ｓｉ部分がＳ１タイプ溶液を用いて選択的にエッチングされる。
Ｇｅ濃度が実質的に２０％より低く又はこれに等しいＳｉＧｅにより保護層３が成り、そして、下部層のＧｅ濃度がほぼ２５％に等しく又はこれより高い場合、剥離後層７が除去された後に、保護層３がＳｃ１タイプ溶液を用いて選択的にエッチングされる。
第三の場合において、保護層３は二つのＳｉ層の間に配される。
これは、特に、Ｓｉ中間層と剥離後Ｓｉ層７との間に、又は、剥離後Ｓｉ層７内に保護層３が配される場合である。
保護層３の材料に応じて様々なタイプのエッチングが行われる。
保護層３がＢドープされたＳｉより成る場合は、上部Ｓｉ部分がＳｄ１タイプ溶液を用いて選択的にエッチングされ、
保護層３がＳｉＧｅより成る場合は、上部Ｓｉ部分がＳ１タイプ溶液を用いて選択的にエッチングされ、且つ又は、
剥離後層７が除去された後に、保護層３がＳ２タイプ溶液を用いて選択的にエッチングされる。
例３：再利用後、ドナーウエハ１０は、Ｓｉより成る基板１と、ＳｉＧｅバッファ層２と追加Ｇｅ層４を有したバッファ構造Ｉと、上部層５の一部分を剥離後に上部層５の残存部分を形成する剥離後ＡｓＧａ層７と、剥離後層７に配された保護ＡｌＧａＡｓ層３とを備える。
バッファ層２は、Ｓｉ基板１の格子定数と追加Ｇｅ層４の格子定数との間で格子定数が変化するように、基板１との界面からＧｅ濃度が徐々に増えるような層であると好ましい。
この目的のために、二材料間の理論的格子が完全に一致するように、バッファ層２において、約０から約１００％まで、より正確には約９８％にＧｅ濃度が高められる。
第一のシナリオとしては、クエン酸（Ｃ６Ｈ８Ｃ７）とｐＨが約６から７（選択係数は典型的には２０）の間の過酸化水素を含む溶液のようなエッチング溶液を用いて剥離後層７を選択化学エッチングすることにより残存する剥離後層７のほとんどすべてを剥離でき、ここで、保護層３はエッチング停止層のように振る舞う。
第二のシナリオとしては、保護層３上部の剥離後層７の一部分を除去後、保護層３のアルミニウム濃度が２０％より場合、希塩酸（約９％から４８％の間）（選択係数は典型的に３５０から１００００の間）を含む溶液のような選択エッチング溶液により保護層３を選択化学エッチングすることにより保護層３のほとんどすべてを剥離でき、ここで、下部剥離後層７はエッチング停止層のように振る舞う。
第三のシナリオとしては、少なくとも剥離後層７の一部分、そして、保護層３を剥離するために、二つのエッチングを続いて行うことができる。
従って、バッファ構造Ｉが保存され、完全に再利用される。
例４：再利用後、ドナーウエハ１０は、バッファ構造Ｉとの界面に少なくとも一つのＡｓＧａ部分を備える基板１と、III−Ｖ族材料により成るバッファ構造Ｉの少なくとも一部分と、上部層５の一部分を剥離後に上部層５の残存部分を形成するIII−Ｖ族材料により成る剥離後層７とを備える。
このバッファ構造Ｉによる主なる利点は上部層５の材料の格子定数（公称値は約５．８７オングストローム）がＡｓＧａの格子定数（公称値は約５．６５オングストローム）と合うことである。
バルクIII−Ｖ族材料において、また、バルクＩｎＰとバルクＡｓＧａとを比較すると、後者の方が高価ではなく、半導体市場で入手しやすく、機械的に脆弱ではなく、裏面による接触を行う技術を用いる材料がよく知られており、そして、そのサイズは大きな値となる（バルクＩｎＰの４インチに比べ典型的には６インチ）。
そのようなドナーウエハ１０よりもたらされるすべての利点がここに見られ、何故ならば、転送すべきIII−Ｖ族材料の活性層を、特に、品質及び特性を高く形成でき、その特性は、例えば、III−Ｖ族材料をバルク品として形成した場合に見られる特性と近い。
剥離前のドナーウエハ１０のある特別な態様としては、剥離前の上部層５が剥離されるＩｎＰを備える。
バルクＩｎＰの大きさが、通常、４インチに限定されているので、ドナーウエハ１０が、例えば、６インチの大きさでＩｎＰ層を形成する策となる。
そのような上部層５を形成するためのバッファ構造Ｉは、典型的には、１マイクロメ−トルより大きい厚みを必要とし、もし、この発明に従って再利用される場合はより厚くされる。
そのようなバッファ構造Ｉを形成するために通常行われるエピタキシャル成長技術は、さらに、特に、難しく、また、コストがかかり、従って、有用層の剥離後に少なくとも部分的にバッファ構造Ｉを復元できると好ましい。
バッファ構造Ｉは、Ｉｎ濃度が０から約５３％の間で変化するＩｎＧａＡｓで成るバッファ層２を備えると効果的である。
バッファ構造Ｉは、さらに、原子濃度がほぼ一定の、ＩｎＧａＡｓ又はＩｎＡｌＡｓのようなIII−Ｖ族材料で成る付加層４を備えてもよい。
ある特別な剥離の場合に、ＩｎＰ上部層５と付加層４の一部分が剥離されて受け取り基板に転送される。
従って、二つの剥離された材料間に存在する如何なる電気的特性からも利点が得られる。
これは、即ち、剥離された付加層４の一部分がＩｎＧａＡｓ又はＩｎＡｌＡｓで成る場合、後者の材料とＩｎＰとの間の電子バンドの不連続性により剥離された層の電子移動度が高まる。
ＩｎＡｌＡｓのような他のIII−Ｖ族化合物を備えるドナーウエハ１０の他の態様も可能である。
そのような層剥離の典型的な応用としてはＨＥＭＴ（“Ｈｉｇｈ−Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ”）又はＨＢＴ（“Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ”）がある。
あるIII−Ｖ族材料を他のIII−Ｖ族材料に対して選択的に除去できる化学エッチング溶液が第一の再利用工程の間に効果的に用いられる。
そこで、例えば、下部のＩｎＧａＡｓ層を除去せずにＩｎＰ剥離後層７を除去するには、濃縮ＨＣｌを含む溶液を用いてＩｎＰ選択エッチングが効果的に行われる。
例５：再利用後、ドナーウエハ１０は、バッファ構造Ｉとの界面にＡｓＧａを備える基板１と、剥離後層７との界面にＩｎＡｓＧａを備えるバッファ構造Ｉと、上部層５の一部分を剥離後に上部層５の残存部分を形成するＩｎＰ剥離後層７と、剥離後層７とバッファ構造Ｉとの間又は剥離後層７内に配され、ＩｎｘＧａ１−ｘＡｓｙＰ１−ｙより成る保護層３とを備える。
このドナーウエハ１０（剥離層３がない）のタイプは既に例４に記載されている。
第一のシナリオとしては、ＨＦを含む溶液のような選択エッチング溶液を用いて剥離後層７を選択化学エッチングすることにより残存する剥離後層７のほとんどすべてを剥離でき、ここで、保護層３はエッチング停止層のように振る舞う。
第二のシナリオとしては、保護層３上部の剥離後層７の一部分を除去後、ＣｅIVＨ２ＳＯ４を含む溶液のような選択エッチング溶液により保護層３を選択化学エッチングすることにより保護層３のほとんどすべてを剥離でき、ここで、保護層３の下部層がエッチング停止層のように振る舞う。
第三のシナリオとしては、少なくとも剥離後層７の一部分、そして、保護層３を剥離するために、二つのエッチングを続いて行うことができる。
従って、バッファ構造Ｉが保存され、完全に再利用される。
例６：再利用後、ドナーウエハ１０は、バッファ構造Ｉとの界面にＡｓＧａを備える基板１と、ＩｎＧａＡｓを備えるバッファ構造Ｉと、ＩｎＧａＡｓ上部又は内部に配されたＩｎＰ保護層３とを備える。
第一のシナリオとしては、ＣｅIVＨ２ＳＯ４を含む溶液のような選択エッチング溶液により保護層３上部のＩｎＧａＡｓを選択化学エッチングすることにより保護層３上部のこの材料のほとんどすべてを剥離でき、ここで、保護層３がエッチング停止層のように振る舞う。
第二のシナリオとしては、保護層３上部のＩｎＧａＡｓを除去後、ＨＦを含む溶液のような選択エッチング溶液を用いて保護層３を選択化学エッチングすることにより保護層３のほとんどすべてを剥離でき、ここで、保護層３下部のＩｎＧａＡｓがエッチング停止層のように振る舞う。
第三のシナリオとしては、ＩｎＧａＡｓの一部分、そして、保護層３を剥離するために、二つのエッチングを続いて行うことができる。
この文書で示された半導体層には他の成分、例えば、炭素濃度が実質的に５０％より低い又はこれに等しい、又は、特に、この半導体層内の濃度５％より低い又はこれに等しい炭素を加えることができる。
最後に、この発明は、上記例に示された材料より成るバッファ構造Ｉ、中間層８又は上部層５のみならず，IV−IV、III−Ｖ、II−VI族の合金にも適用される。
これらの合金は二成分、三成分、四成分、又は、それ以上の合金でもよい。
この発明は、二隣接構造間の格子定数を異なる各格子定数に合わせるという主なる機能を有する再利用可能なバッファ層２又はバッファ構造Ｉに限らず、この文書において最も一般的に規定され、そして、この発明に従って再利用できる如何なるバッファ層２又はバッファ構造Ｉに関する。
剥離後に最終的に得られる構造はＳＧＯＩ、ＳＯＩ、Ｓｉ／ＳＧＯＩ構造、又は、ＨＥＭＴ及びＨＢＴトランジスタ構造のいずれかに限定されるものではない。
従来技術のドナーウエハを示す図である。 剥離後のドナーウエハを示す図である。 第一の再利用工程後のドナーウエハを示す図である。 この発明による第一のドナーウエハを示す図である。 この発明による第二のドナーウエハを示す図である。 この発明による第三のドナーウエハを示す図である。 ドナーウエハから薄層を剥離させ、そして、剥離後にドナーウエハを再利用するこの発明の方法の一工程を示す図である。 ドナーウエハから薄層を剥離させ、そして、剥離後にドナーウエハを再利用するこの発明の方法の一工程を示す図である。 ドナーウエハから薄層を剥離させ、そして、剥離後にドナーウエハを再利用するこの発明の方法の一工程を示す図である。 ドナーウエハから薄層を剥離させ、そして、剥離後にドナーウエハを再利用するこの発明の方法の一工程を示す図である。 ドナーウエハから薄層を剥離させ、そして、剥離後にドナーウエハを再利用するこの発明の方法の一工程を示す図である。 ドナーウエハから薄層を剥離させ、そして、剥離後にドナーウエハを再利用するこの発明の方法の一工程を示す図である。

Claims (19)

  1. 複数の半導体材料から選ばれた材料の少なくとも一つの有用層が剥離された後のドナーウエハを再利用する方法であって、前記ドナーウエハは、連続して、基板と、バッファ構造と、そして、剥離前に有用層と、を備え、前記方法は、前記剥離が起きた前記ドナーウエハの側部で物質を除去する工程を備え、前記バッファ構造の複数の表面のうち一つは前記基板の格子定数と同一の第１の格子定数を持っており、他の一つの表面は前記有用層の格子定数と同一の第２の格子定数を持っており、物質除去後に、前記バッファ構造の少なくとも一部分が残り、該バッファ構造の少なくとも一部分が次の有用層の剥離のためのバッファ構造として再利用され、前記ドナーウエハから物質を除去した後、該物質の除去が行われた前記ドナーウエハの側部に、前記ドナーウエハを再生するための層を形成し、
    前記ドナーウエハ内にさらに保護層が存在し、少なくとも前記バッファ構造の一部分が前記保護層の下部に在り、物質除去手段の前記保護層の材料に対するエッチングパワーが二つの近隣領域の内の少なくとも一つの材料に対するエッチングパワーと異なり、選択的に物質除去が行えるように、前記保護層の材料が複数の結晶材料から選ばれ、
    前記バッファ構造は、剥離前にバッファ層と付加層とを有し、
    前記保護層は前記付加層内に在ることを特徴とすることを特徴とする再利用方法。
  2. 複数の半導体材料から選ばれた材料の少なくとも一つの有用層が剥離された後のドナーウエハを再利用する方法であって、前記ドナーウエハは、連続して、基板と、バッファ構造と、そして、剥離前に有用層と、を備え、前記方法は、前記剥離が起きた前記ドナーウエハの側部で物質を除去する工程を備え、前記バッファ構造の複数の表面のうち一つは前記基板の格子定数と同一の第１の格子定数を持っており、他の一つの表面は前記有用層の格子定数と同一の第２の格子定数を持っており、物質除去後に、前記バッファ構造の少なくとも一部分が残り、該バッファ構造の少なくとも一部分が次の有用層の剥離のためのバッファ構造として再利用され、前記ドナーウエハから物質を除去した後、該物質の除去が行われた前記ドナーウエハの側部に、前記ドナーウエハを再生するための層を形成し、
    前記ドナーウエハ内にさらに保護層が存在し、少なくとも前記バッファ構造の一部分が前記保護層の下部に在り、物質除去手段の前記保護層の材料に対するエッチングパワーが二つの近隣領域の内の少なくとも一つの材料に対するエッチングパワーと異なり、選択的に物質除去が行えるように、前記保護層の材料が複数の結晶材料から選ばれ、
    前記保護層は前記バッファ構造内に在ることを特徴とする再利用方法。
  3. 複数の半導体材料から選ばれた材料の少なくとも一つの有用層が剥離された後のドナーウエハを再利用する方法であって、前記ドナーウエハは、連続して、基板と、バッファ構造と、そして、剥離前に有用層と、を備え、前記方法は、前記剥離が起きた前記ドナーウエハの側部で物質を除去する工程を備え、前記バッファ構造の複数の表面のうち一つは前記基板の格子定数と同一の第１の格子定数を持っており、他の一つの表面は前記有用層の格子定数と同一の第２の格子定数を持っており、物質除去後に、前記バッファ構造の少なくとも一部分が残り、該バッファ構造の少なくとも一部分が次の有用層の剥離のためのバッファ構造として再利用され、前記ドナーウエハから物質を除去した後、該物質の除去が行われた前記ドナーウエハの側部に、前記ドナーウエハを再生するための層を形成し、
    前記バッファ構造は、剥離前にバッファ層と付加層とを有し、
    前記バッファ構造は欠陥を含みうる厚さを有し、且つ又は、前記基板の表面格子定数と異なる表面格子定数を有し、
    前記ドナーウエハ内にさらに保護層が存在し、少なくとも前記バッファ構造の一部分が前記保護層の下部に在り、物質除去手段の前記保護層の材料に対するエッチングパワーが二つの近隣領域の内の少なくとも一つの材料に対するエッチングパワーと異なり、選択的に物質除去が行えるように、前記保護層の材料が複数の結晶材料から選ばれ、
    前記保護層は前記バッファ層内に在ることを特徴とする再利用方法。
  4. 複数の半導体材料から選ばれた材料の少なくとも一つの有用層が剥離された後のドナーウエハを再利用する方法であって、前記ドナーウエハは、連続して、基板と、バッファ構造と、そして、剥離前に有用層と、を備え、前記方法は、前記剥離が起きた前記ドナーウエハの側部で物質を除去する工程を備え、前記バッファ構造の複数の表面のうち一つは前記基板の格子定数と同一の第１の格子定数を持っており、他の一つの表面は前記有用層の格子定数と同一の第２の格子定数を持っており、物質除去後に、前記バッファ構造の少なくとも一部分が残り、該バッファ構造の少なくとも一部分が次の有用層の剥離のためのバッファ構造として再利用され、前記ドナーウエハから物質を除去した後、該物質の除去が行われた前記ドナーウエハの側部に、前記ドナーウエハを再生するための層を形成し、
    前記バッファ構造は、剥離前にバッファ層と付加層とを有し、
    前記バッファ構造は欠陥を含みうる厚さを有し、且つ又は、前記基板の表面格子定数と異なる表面格子定数を有し、
    前記ドナーウエハ内にさらに保護層が存在し、少なくとも前記バッファ構造の一部分が前記保護層の下部に在り、物質除去手段の前記保護層の材料に対するエッチングパワーが二つの近隣領域の内の少なくとも一つの材料に対するエッチングパワーと異なり、選択的に物質除去が行えるように、前記保護層の材料が複数の結晶材料から選ばれ、
    前記保護層は前記付加層内に在ることを特徴とする再利用方法。
  5. 複数の半導体材料から選ばれた材料の少なくとも一つの有用層が剥離された後のドナーウエハを再利用する方法であって、前記ドナーウエハは、連続して、基板と、バッファ構造と、そして、剥離前に有用層と、を備え、前記方法は、前記剥離が起きた前記ドナーウエハの側部で物質を除去する工程を備え、前記バッファ構造の複数の表面のうち一つは前記基板の格子定数と同一の第１の格子定数を持っており、他の一つの表面は前記有用層の格子定数と同一の第２の格子定数を持っており、物質除去後に、前記バッファ構造の少なくとも一部分が残り、該バッファ構造の少なくとも一部分が次の有用層の剥離のためのバッファ構造として再利用され、前記ドナーウエハから物質を除去した後、該物質の除去が行われた前記ドナーウエハの側部に、前記ドナーウエハを再生するための層を形成し、
    前記ドナーウエハ内にさらに保護層が存在し、少なくとも前記バッファ構造の一部分が前記保護層の下部に在り、物質除去手段の前記保護層の材料に対するエッチングパワーが二つの近隣領域の内の少なくとも一つの材料に対するエッチングパワーと異なり、選択的に物質除去が行えるように、前記保護層の材料が複数の結晶材料から選ばれ、
    前記保護層が前記バッファ構造内に存在しており、
    前記保護層がドープされていることを特徴とする再利用方法。
  6. 複数の半導体材料から選ばれた材料の少なくとも一つの有用層が剥離された後のドナーウエハを再利用する方法であって、前記ドナーウエハは、連続して、基板と、バッファ構造と、そして、剥離前に有用層と、を備え、前記方法は、前記剥離が起きた前記ドナーウエハの側部で物質を除去する工程を備え、前記バッファ構造の複数の表面のうち一つは前記基板の格子定数と同一の第１の格子定数を持っており、他の一つの表面は前記有用層の格子定数と同一の第２の格子定数を持っており、物質除去後に、前記バッファ構造の少なくとも一部分が残り、該バッファ構造の少なくとも一部分が次の有用層の剥離のためのバッファ構造として再利用され、前記ドナーウエハから物質を除去した後、該物質の除去が行われた前記ドナーウエハの側部に、前記ドナーウエハを再生するための層を形成し、
    前記ドナーウエハ内にさらに保護層が存在し、少なくとも前記バッファ構造の一部分が前記保護層の下部に在り、物質除去手段の前記保護層の材料に対するエッチングパワーが二つの近隣領域の内の少なくとも一つの材料に対するエッチングパワーと異なり、選択的に物質除去が行えるように、前記保護層の材料が複数の結晶材料から選ばれ、
    前記保護層が前記バッファ構造上に存在しており、
    前記保護層がドープされていることを特徴とする再利用方法。
  7. 前記物質除去工程は化学エッチング工程を備えることを特徴とする請求項１乃至６のいずれかに記載の再利用方法。
  8. 前記ドナーウエハからの物質除去工程は選択化学エッチング工程を備えることを特徴とする請求項７に記載の再利用方法。
  9. 前記エッチングされる材料とエッチングを停止する停止材料との間のエッチング選択比が、決められたエッチング化学種を用い、そして、
    前記二つの材料が異なる、又は、
    前記二つの材料の一つがドープされる、又は、
    前記二つの材料は同じであるが、一つの材料の少なくとも一つの原子の濃度が他の材料の同じ原子の濃度と異なる、又は、
    前記二つの材料が異なる多孔密度を有するという事実から得られることを特徴とする請求項８に記載の再利用方法。
  10. 前記物質除去工程は前記剥離後に残る前記バッファ構造の一部分を除去する工程を備えることを特徴とする請求項１乃至９のいずれかに記載の再利用方法。
  11. 前記物質除去工程は前記剥離後に残る前記付加層の少なくとも一部分を除去する工程を備えることを特徴とする請求項１に記載の再利用方法。
  12. 前記物質除去工程は前記バッファ構造の一部分を除去する工程を備えることを特徴とする請求項１又は９に記載の再利用方法。
  13. 剥離前に、前記ドナーウエハは、前記剥離される有用層を有する上部層を備え、そして、剥離後に、前記物質除去工程は残存する上部層を除去する工程を備えることを特徴とする請求項１乃至１２のいずれかに記載の再利用方法。
  14. 前記上部層は、
    （ａ）ＳｉＧｅおよび歪んだシリコンからなる組から選択された材料と、
    （ｂ）ＡｓＧａおよびゲルマニウムからなる組から選択された材料と、
    （ｃ）III−Ｖ族元素のＩｎＰまたは他の合金と、
    を有することを特徴とする請求項１３に記載の再利用方法。
  15. （ａ）前記基板はシリコンを含んでおり、前記バッファ構造は厚さとともにゲルマニウムの濃度が高くなるＳｉＧｅバッファ層と、前記バッファ層上の緩和ＳｉＧｅ層と、を有し、
    （ｂ）前記基板はＡｓＧａを含んでおり、前記バッファ構造はバッファ層を有し、このバッファ層は、３つ以上のIII−Ｖ族元素の合金を含み、この合金を構成する元素は、III族とＶ族からなる組から選択される少なくとも二つのさらなる元素の可能な組合せから選択され、前記二つのさらなる元素は前記バッファ層の厚さに応じて徐々に変化する濃度を持っており、
    （ｃ）前記ドナーウエハは、炭素濃度が約５０％以下の炭素を含む、少なくとも一つの層を有することを特徴とする請求項１に記載の再利用方法。
  16. 前記保護層の上部領域の材料を選択的に除去し、前記保護層はこの物質除去に対して停止層となることを特徴とする請求項６に記載の再利用方法。
  17. 前記保護層の材料を選択的に除去し、前記保護層の下部領域が前記物質除去に対して停止層となることを特徴とする請求項１６に記載の再利用方法。
  18. 選択化学機械平坦化が実施できるように前記保護層の機械的アタックが選択化学エッチングと組み合わさって行われることを特徴とする請求項１乃至１７のいずれかに記載の再利用方法。
  19. 前記保護層が該保護層の下部層により伸縮自在に歪むことを特徴とする請求項１乃至１８のいずれかに記載のドナーウエハ。
JP2005501225A 2002-08-26 2003-08-26 薄層除去後のバッファ層を有するウエハの再利用 Expired - Lifetime JP4846363B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR0210587 2002-08-26
FR0210587A FR2843826B1 (fr) 2002-08-26 2002-08-26 Recyclage d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince
US43192802P 2002-12-09 2002-12-09
US60/431,928 2002-12-09
PCT/IB2003/004143 WO2004019404A2 (en) 2002-08-26 2003-08-26 Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom

Publications (2)

Publication Number Publication Date
JP2005537686A JP2005537686A (ja) 2005-12-08
JP4846363B2 true JP4846363B2 (ja) 2011-12-28

Family

ID=31198315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005501225A Expired - Lifetime JP4846363B2 (ja) 2002-08-26 2003-08-26 薄層除去後のバッファ層を有するウエハの再利用

Country Status (4)

Country Link
JP (1) JP4846363B2 (ja)
AT (1) ATE519222T1 (ja)
FR (1) FR2843826B1 (ja)
TW (1) TWI295833B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946054B2 (en) 2013-04-19 2015-02-03 International Business Machines Corporation Crack control for substrate separation

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2905799B1 (fr) * 2006-09-12 2008-12-26 Soitec Silicon On Insulator Realisation d'un substrat en gan
US10373818B1 (en) * 2018-01-31 2019-08-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of wafer recycling

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349267A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の作製方法
WO2001011930A2 (en) * 1999-08-10 2001-02-15 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
JP2001217430A (ja) * 1999-11-26 2001-08-10 Toshiba Corp 半導体基板の製造方法およびこれにより製造された半導体基板
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
JP2003017671A (ja) * 2001-06-29 2003-01-17 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306729B1 (en) * 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
US6375738B1 (en) * 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
JP2000349266A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349267A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の作製方法
WO2001011930A2 (en) * 1999-08-10 2001-02-15 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
JP2001217430A (ja) * 1999-11-26 2001-08-10 Toshiba Corp 半導体基板の製造方法およびこれにより製造された半導体基板
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
JP2003017671A (ja) * 2001-06-29 2003-01-17 Mitsubishi Materials Silicon Corp 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946054B2 (en) 2013-04-19 2015-02-03 International Business Machines Corporation Crack control for substrate separation
US9368407B2 (en) 2013-04-19 2016-06-14 GlobalFoundries, Inc. Crack control for substrate separation

Also Published As

Publication number Publication date
FR2843826A1 (fr) 2004-02-27
FR2843826B1 (fr) 2006-12-22
TW200414417A (en) 2004-08-01
TWI295833B (en) 2008-04-11
JP2005537686A (ja) 2005-12-08
ATE519222T1 (de) 2011-08-15

Similar Documents

Publication Publication Date Title
US7378729B2 (en) Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
KR100889886B1 (ko) 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법
JP4602474B2 (ja) 歪み半導体材料から成る層の転移方法
US7375008B2 (en) Recycling by mechanical means of a wafer comprising a multilayer structure after taking-off a thin layer thereof
KR20050018984A (ko) 완충층을 포함하는 웨이퍼로부터 박층의 이송
EP1532677B1 (en) Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom
JP2006237235A (ja) 半導体ウェーハの製造方法
KR100854856B1 (ko) 버퍼층을 포함하는 웨이퍼를 그것으로부터 층을 취한 후에기계적으로 재활용하는 방법
JP4846363B2 (ja) 薄層除去後のバッファ層を有するウエハの再利用
JP2007019323A (ja) ボンドウエーハの再生方法及びボンドウエーハ並びにｓｓｏｉウエーハの製造方法
TW200425303A (en) Recycling by mechanical means of a wafer comprising a multi-layer structure after taking-off a thin layer thereof
JP4649918B2 (ja) 貼り合せウェーハの製造方法
TW200411821A (en) Mechanical recycling of a wafer comprising a buffer layer, after having taken a layer therefrom

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100317

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100325

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100419

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110704

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4846363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term